JPH0926601A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH0926601A JPH0926601A JP17769595A JP17769595A JPH0926601A JP H0926601 A JPH0926601 A JP H0926601A JP 17769595 A JP17769595 A JP 17769595A JP 17769595 A JP17769595 A JP 17769595A JP H0926601 A JPH0926601 A JP H0926601A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 開口率および画像のコントラスト比の向上を
図った液晶表示装置およびその製造方法を提供しようと
するものである。 【構成】 洗浄したガラス基板４上に、光遮敝膜１５を
堆積し、この上にＮＳＧ１５を堆積した後に蓄積容量６
部のパターニングをし、更に容量絶縁膜２３を堆積し、
その後は従来の方法によりＴＦＴ５等を形成してＴＦＴ
基板を製造する。 【効果】 略格子状の光遮敝膜を、ＴＦＴ部が形成され
る前の基板上に形成するようにしたため、液晶表示装置
の製造プロセスを簡略化して製造コストを低減すること
ができるとともに、液晶表示装置の開口率および画像の
コントラスト比を向上させることができる。
図った液晶表示装置およびその製造方法を提供しようと
するものである。 【構成】 洗浄したガラス基板４上に、光遮敝膜１５を
堆積し、この上にＮＳＧ１５を堆積した後に蓄積容量６
部のパターニングをし、更に容量絶縁膜２３を堆積し、
その後は従来の方法によりＴＦＴ５等を形成してＴＦＴ
基板を製造する。 【効果】 略格子状の光遮敝膜を、ＴＦＴ部が形成され
る前の基板上に形成するようにしたため、液晶表示装置
の製造プロセスを簡略化して製造コストを低減すること
ができるとともに、液晶表示装置の開口率および画像の
コントラスト比を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばカメラ一体型Ｖ
ＴＲや液晶プロジエクタ等に用いられる液晶表示装置お
よびその製造方法に関し、更に詳しくは、ブラックマト
リクスの形成方法を改良した液晶表示装置およびその製
造方法に関するものである。
ＴＲや液晶プロジエクタ等に用いられる液晶表示装置お
よびその製造方法に関し、更に詳しくは、ブラックマト
リクスの形成方法を改良した液晶表示装置およびその製
造方法に関するものである。
【０００２】
【従来の技術】近年、カメラ一体型ＶＴＲや液晶プロジ
ェクタに代表される液晶表示装置付機器の普及ととも
に、液晶表示装置への高性能化の要求が高まり、液晶表
示装置の高精細化や高輝度化への取組みが進行してい
る。本発明はこの高精細化や高輝度化に関連のある開口
率や画像のコントラストを向上するブラックマトリクス
の形成方法に係わるものであり、以下その具体例を挙げ
て説明する。
ェクタに代表される液晶表示装置付機器の普及ととも
に、液晶表示装置への高性能化の要求が高まり、液晶表
示装置の高精細化や高輝度化への取組みが進行してい
る。本発明はこの高精細化や高輝度化に関連のある開口
率や画像のコントラストを向上するブラックマトリクス
の形成方法に係わるものであり、以下その具体例を挙げ
て説明する。
【０００３】従来技術の液晶表示装置およびその製造方
法を図６を参照して説明する。図６は従来技術の液晶表
示装置の液晶セルの略１画素分を示す断面図であり、
（ａ）はカラーフィルタ基板側にブラックマトリクスが
形成された例、（ｂ）は特開平１ー１７７０２０号に開
示された薄膜トランジスタ(Thin Film Transistor 以
下、単に「ＴＦＴ」と記す）基板側に光遮敝膜が形成さ
れた例である。
法を図６を参照して説明する。図６は従来技術の液晶表
示装置の液晶セルの略１画素分を示す断面図であり、
（ａ）はカラーフィルタ基板側にブラックマトリクスが
形成された例、（ｂ）は特開平１ー１７７０２０号に開
示された薄膜トランジスタ(Thin Film Transistor 以
下、単に「ＴＦＴ」と記す）基板側に光遮敝膜が形成さ
れた例である。
【０００４】初めに、従来技術の液晶表示装置の第１例
としてカラーフィルタ基板上にブラックマトリクスが形
成された例を説明する。図６（ａ）において、符号１は
従来技術の液晶表示装置を指す。従来技術の液晶表示装
置１は、例えばカラー液晶パネルの場合にはカラーフィ
ルタが形成されたカラーフィルタ基板２、各画素制御用
のＴＦＴ５等が形成されたＴＦＴ基板３で大略構成され
る。
としてカラーフィルタ基板上にブラックマトリクスが形
成された例を説明する。図６（ａ）において、符号１は
従来技術の液晶表示装置を指す。従来技術の液晶表示装
置１は、例えばカラー液晶パネルの場合にはカラーフィ
ルタが形成されたカラーフィルタ基板２、各画素制御用
のＴＦＴ５等が形成されたＴＦＴ基板３で大略構成され
る。
【０００５】カラーフィルタ基板２には、画素仕切り部
に遮光等を目的としたブラックマトリクス８が設けられ
ている。このブラックマトリクス８はスパッタリング法
により形成したＣｒ膜をパターンエッチングする方法
や、黒色染料を塗布して形成した薄膜を露光してパター
ニングする方法等により形成される。ブラックマトリク
ス８によって区分けされた画素部分にはカラーフィルタ
（Ｒ、Ｇ、Ｂ）９が、染色法、染料分散法、顔料分散
法、印刷法または電着法等を用いて形成される。カラー
フィルタ基板２の対向電極としてＩＴＯ膜(Indium-Tin
Oxide)７が形成されて構成される。
に遮光等を目的としたブラックマトリクス８が設けられ
ている。このブラックマトリクス８はスパッタリング法
により形成したＣｒ膜をパターンエッチングする方法
や、黒色染料を塗布して形成した薄膜を露光してパター
ニングする方法等により形成される。ブラックマトリク
ス８によって区分けされた画素部分にはカラーフィルタ
（Ｒ、Ｇ、Ｂ）９が、染色法、染料分散法、顔料分散
法、印刷法または電着法等を用いて形成される。カラー
フィルタ基板２の対向電極としてＩＴＯ膜(Indium-Tin
Oxide)７が形成されて構成される。
【０００６】ＴＦＴ基板３は、詳細は後述するが一枚の
ガラス基板４上にＴＦＴ５と、補助容量として印加され
た電荷保持の用途に供する蓄積容量６とを形成した後、
絶縁膜である１ＰＳＧ膜１１や２ＰＳＧ膜１２を形成す
る。その上にプラズマＣＶＤ等により保護膜であるＰ−
ＳｉＮ１３を成膜し、引き続いてフォトリソグラフィを
用い上記の１ＰＳＧ膜１１、２ＰＳＧ膜１２およびＰ−
ＳｉＮ１３をパターニングしてＴＦＴ５とＩＴＯ膜７と
を接続するコンタクトホールを開口する。その後、対向
電極とともに電圧を印加するためのＩＴＯ膜７を形成し
て構成される。
ガラス基板４上にＴＦＴ５と、補助容量として印加され
た電荷保持の用途に供する蓄積容量６とを形成した後、
絶縁膜である１ＰＳＧ膜１１や２ＰＳＧ膜１２を形成す
る。その上にプラズマＣＶＤ等により保護膜であるＰ−
ＳｉＮ１３を成膜し、引き続いてフォトリソグラフィを
用い上記の１ＰＳＧ膜１１、２ＰＳＧ膜１２およびＰ−
ＳｉＮ１３をパターニングしてＴＦＴ５とＩＴＯ膜７と
を接続するコンタクトホールを開口する。その後、対向
電極とともに電圧を印加するためのＩＴＯ膜７を形成し
て構成される。
【０００７】カラーフィルタ基板２とＴＦＴ基板３は所
定の間隙（数μｍ）を保持して対向配置され、これらの
間隙に液晶組成物１０を挟持させるとともに、その周囲
をシール材（図示省略）で封止固定する。更にこれら基
板の両面に偏光板（図示せず）を一体に積層することに
より、従来技術の液晶表示装置１が完成される。
定の間隙（数μｍ）を保持して対向配置され、これらの
間隙に液晶組成物１０を挟持させるとともに、その周囲
をシール材（図示省略）で封止固定する。更にこれら基
板の両面に偏光板（図示せず）を一体に積層することに
より、従来技術の液晶表示装置１が完成される。
【０００８】かかる構成の従来技術の液晶表示装置の動
作を説明する。従来技術の液晶表示装置１のＴＦＴ５
は、外部ＩＣ（図示省略）から各画素の映像レベルに応
じて入力される電圧を制御し、ＩＴＯ膜７を介して液晶
組成物（液晶分子）１０に供給する。この電圧によって
液晶分子を電圧印加方向に捩じれて倒立させ、この液晶
分子による旋光性を利用して従来技術の液晶表示装置１
の映像表示がなされる。
作を説明する。従来技術の液晶表示装置１のＴＦＴ５
は、外部ＩＣ（図示省略）から各画素の映像レベルに応
じて入力される電圧を制御し、ＩＴＯ膜７を介して液晶
組成物（液晶分子）１０に供給する。この電圧によって
液晶分子を電圧印加方向に捩じれて倒立させ、この液晶
分子による旋光性を利用して従来技術の液晶表示装置１
の映像表示がなされる。
【０００９】次に、従来技術の液晶表示装置の第２例と
してＴＦＴ基板側に光遮敝膜が形成された例を説明す
る。なお、第１例と同一部分には同一参照符号を付し、
重複する部分の説明を省略する。
してＴＦＴ基板側に光遮敝膜が形成された例を説明す
る。なお、第１例と同一部分には同一参照符号を付し、
重複する部分の説明を省略する。
【００１０】図６（ｂ）において、カラーフィルタ基板
２には、ブラックマトリクスを形成せず、画素仕切り部
分にＲ、Ｇ、Ｂのカラーフィルタ９を染色法等で形成す
る。対向電極はＩＴＯ膜７で形成する。ＴＦＴ基板３
は、ガラス基板４上にＡｌ、ＴｉまたはＭｏ等の光遮敝
膜１５を堆積した後、ＴＦＴ５下部とＴＦＴのゲート電
極のバスライン配線下を残すようにパターニングして光
遮敝膜１５を形成する。引き続き、絶縁膜１６を堆積す
る。以下の工程は従来技術の液晶表示装置の第１例と略
同様な方法で形成する。但し、本例では図示を省略した
が、ＴＦＴ５のゲート電極材料を堆積する前に、ＴＦＴ
５のゲート電極のバスライン配線下部に形成した光遮敝
膜１５とＴＦＴ５のゲート電極のバスライン配線とをコ
ンタクトさせるための開口を設ける工程が設けられてい
る。
２には、ブラックマトリクスを形成せず、画素仕切り部
分にＲ、Ｇ、Ｂのカラーフィルタ９を染色法等で形成す
る。対向電極はＩＴＯ膜７で形成する。ＴＦＴ基板３
は、ガラス基板４上にＡｌ、ＴｉまたはＭｏ等の光遮敝
膜１５を堆積した後、ＴＦＴ５下部とＴＦＴのゲート電
極のバスライン配線下を残すようにパターニングして光
遮敝膜１５を形成する。引き続き、絶縁膜１６を堆積す
る。以下の工程は従来技術の液晶表示装置の第１例と略
同様な方法で形成する。但し、本例では図示を省略した
が、ＴＦＴ５のゲート電極材料を堆積する前に、ＴＦＴ
５のゲート電極のバスライン配線下部に形成した光遮敝
膜１５とＴＦＴ５のゲート電極のバスライン配線とをコ
ンタクトさせるための開口を設ける工程が設けられてい
る。
【００１１】
【発明が解決しようとする課題】以上説明した従来技術
の液晶表示装置の第１例においては、ＴＦＴ基板と対向
するカラーフィルタ基板にブラックマトリクスを設ける
ため、ＴＦＴ基板との貼り合わせ精度が問題となり、画
像のコントラスト低下等の画質劣化を引き起こす要因と
なる。この貼り合わせずれを考慮して大きめのブラック
マトリクスを形成する必要があるため、画素開口率の低
下を招くという不具合点がある。
の液晶表示装置の第１例においては、ＴＦＴ基板と対向
するカラーフィルタ基板にブラックマトリクスを設ける
ため、ＴＦＴ基板との貼り合わせ精度が問題となり、画
像のコントラスト低下等の画質劣化を引き起こす要因と
なる。この貼り合わせずれを考慮して大きめのブラック
マトリクスを形成する必要があるため、画素開口率の低
下を招くという不具合点がある。
【００１２】従来技術の液晶表示装置の第２例では、液
晶組成物を光遮敝しなければならない領域、即ち電界に
より液晶組成物の正確な偏光制御ができない箇所である
ＴＦＴ基板側のＩＴＯ電極以外の領域と、カラーフィル
タ基板側のＩＴＯ電極とＴＦＴ基板側のＩＴＯ電極との
平行性が大きく崩れている領域を完全に光遮蔽していな
い。例えば、ＴＦＴのソース電極のバスライン配線が金
属材料で形成されていて光遮敝膜を兼用しているとして
も、バスライン配線とＴＦＴ基板側のＩＴＯ電極とは容
量カップリングによる画像特性劣化を防ぐために間隙が
設けられており、光遮敝されない領域が存在する。この
領域の存在は、特に高精細化された液晶表示装置におい
て、画像のコントラスト低下を招き易いという不具合点
がある。
晶組成物を光遮敝しなければならない領域、即ち電界に
より液晶組成物の正確な偏光制御ができない箇所である
ＴＦＴ基板側のＩＴＯ電極以外の領域と、カラーフィル
タ基板側のＩＴＯ電極とＴＦＴ基板側のＩＴＯ電極との
平行性が大きく崩れている領域を完全に光遮蔽していな
い。例えば、ＴＦＴのソース電極のバスライン配線が金
属材料で形成されていて光遮敝膜を兼用しているとして
も、バスライン配線とＴＦＴ基板側のＩＴＯ電極とは容
量カップリングによる画像特性劣化を防ぐために間隙が
設けられており、光遮敝されない領域が存在する。この
領域の存在は、特に高精細化された液晶表示装置におい
て、画像のコントラスト低下を招き易いという不具合点
がある。
【００１３】本発明は以上の点を考慮してなされたもの
で、カラーフィルタ基板にブラックマトリクスが形成さ
れた場合の画素開口率の低下を回避し、ＴＦＴ基板にブ
ラックマトリクスが形成された場合の光遮敝しなければ
ならない領域を完全に光遮敝して高コントラストが得ら
れる液晶表示装置およびその製造方法を提供するもので
ある。
で、カラーフィルタ基板にブラックマトリクスが形成さ
れた場合の画素開口率の低下を回避し、ＴＦＴ基板にブ
ラックマトリクスが形成された場合の光遮敝しなければ
ならない領域を完全に光遮敝して高コントラストが得ら
れる液晶表示装置およびその製造方法を提供するもので
ある。
【００１４】
【課題を解決するための手段】本発明は上記の課題を解
決するために提案するものであり、第１の液晶表示装置
は、透明基板上にマトリクス状に配置された薄膜トラン
ジスタと、薄膜トランジスタのドレイン電極には、薄膜
トランジスタと同一の半導体層を一方の電極とする蓄積
容量と、透明電極とが接続された構成の薄膜トランジス
タ基板を有する液晶表示装置において、透明基板上に接
して、各画素の透明電極以外の領域、薄膜トランジスタ
領域、および透明電極の段差領域に配設した平面形状が
略格子形状の光遮敝膜と、光遮敝膜上に接した層間絶縁
膜とを備えた。そして、層間絶縁膜上に薄膜トランジス
タや蓄積容量をマトリクス状に配置した。
決するために提案するものであり、第１の液晶表示装置
は、透明基板上にマトリクス状に配置された薄膜トラン
ジスタと、薄膜トランジスタのドレイン電極には、薄膜
トランジスタと同一の半導体層を一方の電極とする蓄積
容量と、透明電極とが接続された構成の薄膜トランジス
タ基板を有する液晶表示装置において、透明基板上に接
して、各画素の透明電極以外の領域、薄膜トランジスタ
領域、および透明電極の段差領域に配設した平面形状が
略格子形状の光遮敝膜と、光遮敝膜上に接した層間絶縁
膜とを備えた。そして、層間絶縁膜上に薄膜トランジス
タや蓄積容量をマトリクス状に配置した。
【００１５】第２の液晶表示装置は、透明基板上にマト
リクス状に配置された薄膜トランジスタと、薄膜トラン
ジスタのドレイン電極には、薄膜トランジスタと同一の
半導体層を一方の電極とする蓄積容量と、透明電極とが
接続された構成の薄膜トランジスタ基板を有する液晶表
示装置において、透明基板上に接して、各画素の透明電
極以外の領域、薄膜トランジスタ領域、透明電極の段差
領域、および新たに蓄積容量領域に配設した平面形状が
略格子形状の光遮敝膜と、光遮敝膜上に接した層間絶縁
膜と、蓄積容量領域の層間絶縁膜の開口部に形成した容
量絶縁膜と、光遮敝膜と容量絶縁膜と半導体層とで構成
される蓄積容量とを備えた。そして、層間絶縁膜上に薄
膜トランジスタや蓄積容量をマトリクス状に配置した。
リクス状に配置された薄膜トランジスタと、薄膜トラン
ジスタのドレイン電極には、薄膜トランジスタと同一の
半導体層を一方の電極とする蓄積容量と、透明電極とが
接続された構成の薄膜トランジスタ基板を有する液晶表
示装置において、透明基板上に接して、各画素の透明電
極以外の領域、薄膜トランジスタ領域、透明電極の段差
領域、および新たに蓄積容量領域に配設した平面形状が
略格子形状の光遮敝膜と、光遮敝膜上に接した層間絶縁
膜と、蓄積容量領域の層間絶縁膜の開口部に形成した容
量絶縁膜と、光遮敝膜と容量絶縁膜と半導体層とで構成
される蓄積容量とを備えた。そして、層間絶縁膜上に薄
膜トランジスタや蓄積容量をマトリクス状に配置した。
【００１６】本発明における第１の液晶表示装置の製造
方法は、透明基板上にマトリクス状に配置された薄膜ト
ランジスタと、薄膜トランジスタのドレイン電極には、
薄膜トランジスタと同一半導体層を一方の電極とする蓄
積容量と、透明電極とが接続された構成の薄膜トランジ
スタ基板を有する液晶表示装置の製造方法において、透
明基板上に光遮敝膜を形成する工程と、薄膜トランジス
タ基板に形成される各画素の透明電極以外の領域、薄膜
トランジスタ領域、および透明電極の段差領域に配設し
た略格子形状のマスクを用いて、光遮敝膜をパターニン
グするパターニング工程と、光遮敝膜上に層間絶縁膜を
成膜する成膜工程と、層間絶縁膜上に薄膜トランジスタ
や蓄積容量を形成する薄膜トランジスタ工程とを含んで
構成した。
方法は、透明基板上にマトリクス状に配置された薄膜ト
ランジスタと、薄膜トランジスタのドレイン電極には、
薄膜トランジスタと同一半導体層を一方の電極とする蓄
積容量と、透明電極とが接続された構成の薄膜トランジ
スタ基板を有する液晶表示装置の製造方法において、透
明基板上に光遮敝膜を形成する工程と、薄膜トランジス
タ基板に形成される各画素の透明電極以外の領域、薄膜
トランジスタ領域、および透明電極の段差領域に配設し
た略格子形状のマスクを用いて、光遮敝膜をパターニン
グするパターニング工程と、光遮敝膜上に層間絶縁膜を
成膜する成膜工程と、層間絶縁膜上に薄膜トランジスタ
や蓄積容量を形成する薄膜トランジスタ工程とを含んで
構成した。
【００１７】第２の液晶表示装置の製造方法は、透明基
板上にマトリクス状に配置された薄膜トランジスタと、
薄膜トランジスタのドレイン電極には、薄膜トランジス
タと同一半導体層を一方の電極とする蓄積容量と、透明
電極とが接続された構成の薄膜トランジスタ基板を有す
る液晶表示装置の製造方法において、透明基板上に光遮
敝膜を形成する工程と、薄膜トランジスタ基板に形成さ
れる各画素の透明電極以外の領域、薄膜トランジスタ領
域、透明電極の段差領域、および新たに蓄積容量領域に
配設した略格子形状のマスクを用いて、光遮敝膜をパタ
ーニングするパターニング工程と、光遮敝膜上に層間絶
縁膜を成膜する成膜工程と、層間絶縁膜の蓄積容量領域
をパターニングするパターニング工程と、蓄積容量領域
上に容量絶縁膜を成膜する成膜工程と、容量絶縁膜上に
蓄積容量の一方の電極形成や層間絶縁膜上に薄膜トラン
ジスタを形成をする薄膜トランジスタ工程とで構成され
る。
板上にマトリクス状に配置された薄膜トランジスタと、
薄膜トランジスタのドレイン電極には、薄膜トランジス
タと同一半導体層を一方の電極とする蓄積容量と、透明
電極とが接続された構成の薄膜トランジスタ基板を有す
る液晶表示装置の製造方法において、透明基板上に光遮
敝膜を形成する工程と、薄膜トランジスタ基板に形成さ
れる各画素の透明電極以外の領域、薄膜トランジスタ領
域、透明電極の段差領域、および新たに蓄積容量領域に
配設した略格子形状のマスクを用いて、光遮敝膜をパタ
ーニングするパターニング工程と、光遮敝膜上に層間絶
縁膜を成膜する成膜工程と、層間絶縁膜の蓄積容量領域
をパターニングするパターニング工程と、蓄積容量領域
上に容量絶縁膜を成膜する成膜工程と、容量絶縁膜上に
蓄積容量の一方の電極形成や層間絶縁膜上に薄膜トラン
ジスタを形成をする薄膜トランジスタ工程とで構成され
る。
【００１８】
【作用】本発明の液晶表示装置およびその製造方法で
は、ＴＦＴ部が形成される前の基板上に光遮敝膜を形成
し、その光遮敝膜をパターニングし、更に層間絶縁膜を
成膜し、その上に通常のＴＦＴ部を形成するようにし
た。そのため、従来のカラーフィルタ基板にブラックマ
トリクスを設ける液晶表示装置に比べ開口率を向上する
ことができる。また、上記の光遮敝膜をＴＦＴ基板側の
ＩＴＯ膜の周辺部およびカラーフィルタ基板側のＩＴＯ
電極とＴＦＴ基板側のＩＴＯ電極との平行性が大きく崩
れている領域でオーバーラップする構成をとり、カラー
フィルタ基板側のＩＴＯ電極とＴＦＴ基板側のＩＴＯ電
極との電界により液晶組成物を偏光制御ができない箇所
がない状態とすることで、画像のコントラストを向上す
ることができる。更に、ＴＦＴ基板側に形成した光遮敝
膜を蓄積容量の一方の電極として使用することで、従来
個々の蓄積容量を接続して外部に取り出していたバスラ
イン配線領域を画素部より削除することができるように
なり、画素開口率を更に向上することができる。
は、ＴＦＴ部が形成される前の基板上に光遮敝膜を形成
し、その光遮敝膜をパターニングし、更に層間絶縁膜を
成膜し、その上に通常のＴＦＴ部を形成するようにし
た。そのため、従来のカラーフィルタ基板にブラックマ
トリクスを設ける液晶表示装置に比べ開口率を向上する
ことができる。また、上記の光遮敝膜をＴＦＴ基板側の
ＩＴＯ膜の周辺部およびカラーフィルタ基板側のＩＴＯ
電極とＴＦＴ基板側のＩＴＯ電極との平行性が大きく崩
れている領域でオーバーラップする構成をとり、カラー
フィルタ基板側のＩＴＯ電極とＴＦＴ基板側のＩＴＯ電
極との電界により液晶組成物を偏光制御ができない箇所
がない状態とすることで、画像のコントラストを向上す
ることができる。更に、ＴＦＴ基板側に形成した光遮敝
膜を蓄積容量の一方の電極として使用することで、従来
個々の蓄積容量を接続して外部に取り出していたバスラ
イン配線領域を画素部より削除することができるように
なり、画素開口率を更に向上することができる。
【００１９】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお、従来技術で記載した事項
と共通する部分には同一の参照符合を付し、それらの説
明を一部省略する。
面を参照して説明する。なお、従来技術で記載した事項
と共通する部分には同一の参照符合を付し、それらの説
明を一部省略する。
【００２０】実施例１ 図１ないし図３を参照して本発明の液晶表示装置および
その製造方法の第１の実施例を説明する。先ず、図１お
よび図２を参照して本実施例の液晶表示装置の製造方法
を説明する。図１は本実施例の前半プロセスを説明する
ための工程断面図である。なお、図１および図２の工程
断面図は図３のＡ−Ａ′線上における断面図である。
その製造方法の第１の実施例を説明する。先ず、図１お
よび図２を参照して本実施例の液晶表示装置の製造方法
を説明する。図１は本実施例の前半プロセスを説明する
ための工程断面図である。なお、図１および図２の工程
断面図は図３のＡ−Ａ′線上における断面図である。
【００２１】洗浄した石英ガラス(Quartz)等からなるガ
ラス基板４上に、本発明の特徴部分である光遮敝膜１５
を形成する。つまり、光遮敝膜１５としてＴｉ、Ｍｏ、
ＷまたはＡｌ等を例えば２００ｎｍ程度の膜厚にてデポ
ジションし、フォトリソグラフィ技術により画素部分を
開口するようにパターニングして形成する。その上にＮ
ＳＧ(Non-dope Silicon Glass:以下、単に「ＮＳＧ」と
記す）１６等の層間絶縁膜を例えば５００ｎｍで成膜す
る（図１（ａ））。
ラス基板４上に、本発明の特徴部分である光遮敝膜１５
を形成する。つまり、光遮敝膜１５としてＴｉ、Ｍｏ、
ＷまたはＡｌ等を例えば２００ｎｍ程度の膜厚にてデポ
ジションし、フォトリソグラフィ技術により画素部分を
開口するようにパターニングして形成する。その上にＮ
ＳＧ(Non-dope Silicon Glass:以下、単に「ＮＳＧ」と
記す）１６等の層間絶縁膜を例えば５００ｎｍで成膜す
る（図１（ａ））。
【００２２】同図（ｂ）において、ＬＰ−ＣＶＤ（減圧
化学的気相成長法）等により、半導体層となる第１の多
結晶Ｓｉである１ＰＯＬＹ１７を膜厚５０ｎｍ程度でデ
ポジションして形成し、熱処理等により結晶粒を成長さ
せる。
化学的気相成長法）等により、半導体層となる第１の多
結晶Ｓｉである１ＰＯＬＹ１７を膜厚５０ｎｍ程度でデ
ポジションして形成し、熱処理等により結晶粒を成長さ
せる。
【００２３】同図（ｃ）に移り、１ＰＯＬＹ１７をＴＦ
Ｔ５および蓄積容量６となる部分を残してパターニング
した後、全面にＰ型不純物ボロンＢ等を低濃度イオン注
入し、その後蓄積容量を形成する領域にＮ型不純物リン
Ｐ等を高濃度イオン注入する。１ＰＯＬＹ１７上にＡＰ
−ＣＶＤ（常圧化学的気相成長法）等によりＳｉＯ2等
のゲート絶縁膜１８を膜厚１００ｎｍ程度で形成する。
更に、ＴＦＴ５のゲート電極および蓄積容量６の電極と
なる２ＰＯＬＹ１９をデポジションし、フォトリソグラ
フィ技術を用いてパターニングする。パターニング後イ
オンインプラ技術によりＴＦＴ５のソース電極Ｓ、ドレ
イン電極Ｄ領域を確保する。
Ｔ５および蓄積容量６となる部分を残してパターニング
した後、全面にＰ型不純物ボロンＢ等を低濃度イオン注
入し、その後蓄積容量を形成する領域にＮ型不純物リン
Ｐ等を高濃度イオン注入する。１ＰＯＬＹ１７上にＡＰ
−ＣＶＤ（常圧化学的気相成長法）等によりＳｉＯ2等
のゲート絶縁膜１８を膜厚１００ｎｍ程度で形成する。
更に、ＴＦＴ５のゲート電極および蓄積容量６の電極と
なる２ＰＯＬＹ１９をデポジションし、フォトリソグラ
フィ技術を用いてパターニングする。パターニング後イ
オンインプラ技術によりＴＦＴ５のソース電極Ｓ、ドレ
イン電極Ｄ領域を確保する。
【００２４】次いで、ＡＰ−ＣＶＤ等により、燐シリケ
ートガラス等の１ＰＳＧ膜１１を膜厚３００ｎｍ程度で
形成する。そしてＴＦＴ部分と次に形成するＡＬ配線と
の接続を得るためのコンタクトホール２０をフォトリソ
グラフィ技術を用いて開口する。次いで、配線材料とし
て一般的に使用される例えばＡｌ−１％Ｓｉをスパッタ
リング等により成膜してパターニングすることによりＡ
ｌ配線２１を形成する（同図（ｄ））。
ートガラス等の１ＰＳＧ膜１１を膜厚３００ｎｍ程度で
形成する。そしてＴＦＴ部分と次に形成するＡＬ配線と
の接続を得るためのコンタクトホール２０をフォトリソ
グラフィ技術を用いて開口する。次いで、配線材料とし
て一般的に使用される例えばＡｌ−１％Ｓｉをスパッタ
リング等により成膜してパターニングすることによりＡ
ｌ配線２１を形成する（同図（ｄ））。
【００２５】次に、図２を参照して本実施例の後半プロ
セスを説明する。図２は本実施例の後半プロセスを説明
するための工程断面図である。
セスを説明する。図２は本実施例の後半プロセスを説明
するための工程断面図である。
【００２６】上述の前半プロセスを終了後、層間絶縁膜
となる２ＰＳＧ膜１２を例えば３００ｎｍ程度の膜厚に
て成膜し、その上部にプラズマＣＶＤにより、保護膜で
あるＰ−ＳｉＮ１３を２００ｎｍ程度の膜厚にて成膜す
る。その後、後述するＩＴＯ膜とＴＦＴ５のドレインＤ
とを接続するための第２コンタクトホール２２を形成す
るため、Ｐ−ＳｉＮ１３、２ＰＳＧ膜１２および１ＰＳ
Ｇ膜１１をエッチングして開口する（同図（ａ））。
となる２ＰＳＧ膜１２を例えば３００ｎｍ程度の膜厚に
て成膜し、その上部にプラズマＣＶＤにより、保護膜で
あるＰ−ＳｉＮ１３を２００ｎｍ程度の膜厚にて成膜す
る。その後、後述するＩＴＯ膜とＴＦＴ５のドレインＤ
とを接続するための第２コンタクトホール２２を形成す
るため、Ｐ−ＳｉＮ１３、２ＰＳＧ膜１２および１ＰＳ
Ｇ膜１１をエッチングして開口する（同図（ａ））。
【００２７】続いて、液晶のイレギュラーな配向（配向
不良）の招来を抑制する目的で平坦化膜１４をスピンコ
ータ等で塗布し、後述するＩＴＯ膜との電気的接続を得
るための第３コンタクトホール２３をフォトリソグラフ
ィ技術で開口する（同図（ｂ））。
不良）の招来を抑制する目的で平坦化膜１４をスピンコ
ータ等で塗布し、後述するＩＴＯ膜との電気的接続を得
るための第３コンタクトホール２３をフォトリソグラフ
ィ技術で開口する（同図（ｂ））。
【００２８】同図（ｃ）において、画素開口部の電極と
なるＩＴＯ膜７をスパッタリング処理により例えば膜厚
１５０ｎｍ程度で成膜し、画素開口部を残して他の部分
をエッチング処理にて除去する。最後に、熱処理（アニ
ール）を施すことにより、ＴＦＴ基板側のＩＴＯ膜７の
比抵抗を低下させるとともに、画素開口部の電極の可視
光透過率を向上させ、更にはトランジスタ特性を向上さ
せて液晶表示装置のＴＦＴ基板３形成の後半プロセスを
終了する。
なるＩＴＯ膜７をスパッタリング処理により例えば膜厚
１５０ｎｍ程度で成膜し、画素開口部を残して他の部分
をエッチング処理にて除去する。最後に、熱処理（アニ
ール）を施すことにより、ＴＦＴ基板側のＩＴＯ膜７の
比抵抗を低下させるとともに、画素開口部の電極の可視
光透過率を向上させ、更にはトランジスタ特性を向上さ
せて液晶表示装置のＴＦＴ基板３形成の後半プロセスを
終了する。
【００２９】図３を参照して本実施例の平面構造を説明
する。図３は本実施例のＴＦＴ基板の概略平面図であ
り、（ａ）は通常の光遮敝膜の形成例を示す図、（ｂ）
は蓄積容量部を露出して画素開口率を上げた例を示す図
である。
する。図３は本実施例のＴＦＴ基板の概略平面図であ
り、（ａ）は通常の光遮敝膜の形成例を示す図、（ｂ）
は蓄積容量部を露出して画素開口率を上げた例を示す図
である。
【００３０】同図（ａ）の通常の光遮敝膜の形成例にお
いて、光遮敝膜１５はＩＴＯ７に約１μｍ程度オーバー
ラップさせるとともに、蓄積容量６の端面と略一致させ
て形成した。光遮敝膜１５をこのように形成することに
より、光遮蔽効果を上げて液晶表示装置のコントラスト
を向上することができる。
いて、光遮敝膜１５はＩＴＯ７に約１μｍ程度オーバー
ラップさせるとともに、蓄積容量６の端面と略一致させ
て形成した。光遮敝膜１５をこのように形成することに
より、光遮蔽効果を上げて液晶表示装置のコントラスト
を向上することができる。
【００３１】同図（ｂ）の画素開口率を上げた光遮敝膜
の形成例において、光遮敝膜１５をＩＴＯ７に約１μｍ
程度オーバーラップさせるとともに、蓄積容量６部を露
出して形成した。即ち、蓄積容量６の多結晶Ｓｉ電極部
を光遮敝膜１５で遮蔽せずに露出しておくことで、２Ｐ
ＯＬＹのＧ光（グリーン光）やＲ光（レッド光）の光透
過性を利用してＧ、Ｒ光の実質開口率を向上させた構造
となっている。但し、この構造のＴＦＴ基板を用いたも
のは、カラー液晶表示装置には有効であるが、液晶プロ
ジェクタ等の３板式のカラー液晶表示装置に使用すると
きは、液晶ユニットセルのＢ光、Ｇ光、Ｒ光のカラー中
心が不一致となる点に留意して使用しなければならな
い。
の形成例において、光遮敝膜１５をＩＴＯ７に約１μｍ
程度オーバーラップさせるとともに、蓄積容量６部を露
出して形成した。即ち、蓄積容量６の多結晶Ｓｉ電極部
を光遮敝膜１５で遮蔽せずに露出しておくことで、２Ｐ
ＯＬＹのＧ光（グリーン光）やＲ光（レッド光）の光透
過性を利用してＧ、Ｒ光の実質開口率を向上させた構造
となっている。但し、この構造のＴＦＴ基板を用いたも
のは、カラー液晶表示装置には有効であるが、液晶プロ
ジェクタ等の３板式のカラー液晶表示装置に使用すると
きは、液晶ユニットセルのＢ光、Ｇ光、Ｒ光のカラー中
心が不一致となる点に留意して使用しなければならな
い。
【００３２】上記の実施例より明らかなような、ＴＦＴ
基板３側に光遮敝膜１５を形成することにより、カラー
フィルタ基板上にブラックマトリクスを形成する場合に
比して画素開口率を向上することができる。また、液晶
組成物を光遮敝しなければならない領域、即ちカラーフ
ィルタ基板２側のＩＴＯ電極とＴＦＴ基板側のＩＴＯ電
極との電界により液晶組成物の正確な偏光制御ができな
い領域や、カラーフィルタ基板側のＩＴＯ電極とＴＦＴ
基板側のＩＴＯ電極との平行性が大きく崩れている領
域、即ち図２（ａ）におけるＴＦＴ５のドレインＤ部を
光遮敝膜１５が完全に覆っているため、コントラスト比
の高い高画質な液晶表示装置を実現することができる。
基板３側に光遮敝膜１５を形成することにより、カラー
フィルタ基板上にブラックマトリクスを形成する場合に
比して画素開口率を向上することができる。また、液晶
組成物を光遮敝しなければならない領域、即ちカラーフ
ィルタ基板２側のＩＴＯ電極とＴＦＴ基板側のＩＴＯ電
極との電界により液晶組成物の正確な偏光制御ができな
い領域や、カラーフィルタ基板側のＩＴＯ電極とＴＦＴ
基板側のＩＴＯ電極との平行性が大きく崩れている領
域、即ち図２（ａ）におけるＴＦＴ５のドレインＤ部を
光遮敝膜１５が完全に覆っているため、コントラスト比
の高い高画質な液晶表示装置を実現することができる。
【００３３】実施例２ 本実施例は、ＴＦＴ基板側に形成した光遮敝膜を蓄積容
量の一方の電極として使用するようにして画素開口率を
向上させた例であり、これを図４および図５を参照して
説明する。先ず、図４を参照して本実施例の液晶表示装
置の製造方法を説明する。図４は本実施例の前半プロセ
スを説明するための工程断面図である。なお、図４の工
程断面図は図５のＡ−Ａ′線上における断面図である。
量の一方の電極として使用するようにして画素開口率を
向上させた例であり、これを図４および図５を参照して
説明する。先ず、図４を参照して本実施例の液晶表示装
置の製造方法を説明する。図４は本実施例の前半プロセ
スを説明するための工程断面図である。なお、図４の工
程断面図は図５のＡ−Ａ′線上における断面図である。
【００３４】洗浄した石英ガラス(Quartz)等からなるガ
ラス基板４上に、本発明の特徴部分である光遮敝膜１５
を形成する。つまり、光遮敝膜１５をＴｉ、Ｍｏ、Ｗま
たはＡｌ等を例えば２００ｎｍ程度の膜厚にてデポジシ
ョンし、フォトリソグラフィ技術により画素部分を開口
するようにパターニングして形成する。その上に層間絶
縁膜としてＮＳＧ１６等を５００ｎｍで成膜する（図４
（ａ））。
ラス基板４上に、本発明の特徴部分である光遮敝膜１５
を形成する。つまり、光遮敝膜１５をＴｉ、Ｍｏ、Ｗま
たはＡｌ等を例えば２００ｎｍ程度の膜厚にてデポジシ
ョンし、フォトリソグラフィ技術により画素部分を開口
するようにパターニングして形成する。その上に層間絶
縁膜としてＮＳＧ１６等を５００ｎｍで成膜する（図４
（ａ））。
【００３５】同図（ｂ）に移り、フォトリソグラフィ技
術を用いてＮＳＧ１６の蓄積容量６部を開口する。その
後、蓄積容量６の絶縁膜となる容量絶縁膜２４を堆積
し、その上にＴＦＴ５や蓄積容量６の電極となる１ＰＯ
ＬＹ１７を膜厚５０ｎｍ程度で堆積するとともに熱処理
等により結晶粒を成長させる。そして、ＴＦＴ５および
蓄積容量６となる部分を残してパターニングした後、全
面にＰ型不純物ボロンＢ等を低濃度イオン注入する。更
に１ＰＯＬＹ１７上にＡＰ−ＣＶＤにより、ゲート絶縁
膜１８を膜厚１００ｎｍ程度で形成する。
術を用いてＮＳＧ１６の蓄積容量６部を開口する。その
後、蓄積容量６の絶縁膜となる容量絶縁膜２４を堆積
し、その上にＴＦＴ５や蓄積容量６の電極となる１ＰＯ
ＬＹ１７を膜厚５０ｎｍ程度で堆積するとともに熱処理
等により結晶粒を成長させる。そして、ＴＦＴ５および
蓄積容量６となる部分を残してパターニングした後、全
面にＰ型不純物ボロンＢ等を低濃度イオン注入する。更
に１ＰＯＬＹ１７上にＡＰ−ＣＶＤにより、ゲート絶縁
膜１８を膜厚１００ｎｍ程度で形成する。
【００３６】同図（ｃ）において、ＴＦＴ５のゲート電
極となる多結晶Ｓｉ膜の２ＰＯＬＹ１９をデポジション
し、フォトリソグラフィ技術を用いてパターニングして
形成する。続いて、Ｎ型不純物となるリンＰをＴＦＴ５
のゲート電極となる２ＰＯＬＹ１９をマスクとして、１
ＰＯＬＹ１７にイオン注入してＴＦＴ５のソースＳ領
域、ドレインＤ領域、およびドレインＤ領域と繋がって
いる蓄積容量６領域を確保する。次いで、ＡＰ−ＣＶＤ
等により、１ＰＳＧ膜１１を膜厚３００ｎｍ程度で形成
する。そして、ＴＦＴ５部分と次に形成するＡＬ配線と
の接続を得るためのコンタクトホール２０をフォトリソ
グラフィ技術を用いて開口する。配線材料として例えば
Ａｌ−１％Ｓｉをスパッタリング等により成膜してパタ
ーニングすることによりＡｌ配線２１を形成する。以降
の後半プロセスは実施例１と同様であるため説明を省略
する。
極となる多結晶Ｓｉ膜の２ＰＯＬＹ１９をデポジション
し、フォトリソグラフィ技術を用いてパターニングして
形成する。続いて、Ｎ型不純物となるリンＰをＴＦＴ５
のゲート電極となる２ＰＯＬＹ１９をマスクとして、１
ＰＯＬＹ１７にイオン注入してＴＦＴ５のソースＳ領
域、ドレインＤ領域、およびドレインＤ領域と繋がって
いる蓄積容量６領域を確保する。次いで、ＡＰ−ＣＶＤ
等により、１ＰＳＧ膜１１を膜厚３００ｎｍ程度で形成
する。そして、ＴＦＴ５部分と次に形成するＡＬ配線と
の接続を得るためのコンタクトホール２０をフォトリソ
グラフィ技術を用いて開口する。配線材料として例えば
Ａｌ−１％Ｓｉをスパッタリング等により成膜してパタ
ーニングすることによりＡｌ配線２１を形成する。以降
の後半プロセスは実施例１と同様であるため説明を省略
する。
【００３７】前述のように本実施例では、ＴＦＴ５のゲ
ート電極と同じ多結晶Ｓｉ膜を蓄積容量６の一方の電極
として形成するようにしたため、ＴＦＴ５のソースＳ、
ドレインＤ形成時に高濃度イオン注入で蓄積容量６の１
ＰＯＬＹにもイオン注入すればよく、蓄積容量６に高濃
度イオン注入する工程を省略することができる。また、
蓄積容量６の容量絶縁膜２４はＴＦＴ５のゲート絶縁膜
１８と別プロセスで形成するため、容量絶縁膜２４の絶
縁材料や膜厚は独自に選択することができる。そのた
め、容量絶縁膜２４の絶縁材料としては高誘電率の材料
を選択し、その膜厚としては、蓄積容量６の耐圧を確保
できる範囲で薄くすることにより所望の蓄積容量値を得
るための蓄積容量の面積を削減でき、画素の開口率を向
上させることができる。
ート電極と同じ多結晶Ｓｉ膜を蓄積容量６の一方の電極
として形成するようにしたため、ＴＦＴ５のソースＳ、
ドレインＤ形成時に高濃度イオン注入で蓄積容量６の１
ＰＯＬＹにもイオン注入すればよく、蓄積容量６に高濃
度イオン注入する工程を省略することができる。また、
蓄積容量６の容量絶縁膜２４はＴＦＴ５のゲート絶縁膜
１８と別プロセスで形成するため、容量絶縁膜２４の絶
縁材料や膜厚は独自に選択することができる。そのた
め、容量絶縁膜２４の絶縁材料としては高誘電率の材料
を選択し、その膜厚としては、蓄積容量６の耐圧を確保
できる範囲で薄くすることにより所望の蓄積容量値を得
るための蓄積容量の面積を削減でき、画素の開口率を向
上させることができる。
【００３８】図５を参照して本実施例の平面構造を簡潔
に説明する。図５は上記のように形成された本実施例の
ＴＦＴ基板の概略平面図であり、本実施例の光遮敝膜１
５は図示の如く、ＩＴＯ７に約１μｍ程度オーバーラッ
プさせるとともに、蓄積容量６の端面と略一致して形成
した。
に説明する。図５は上記のように形成された本実施例の
ＴＦＴ基板の概略平面図であり、本実施例の光遮敝膜１
５は図示の如く、ＩＴＯ７に約１μｍ程度オーバーラッ
プさせるとともに、蓄積容量６の端面と略一致して形成
した。
【００３９】なお、本発明の実施例１および実施例２に
おいては、図示を省略したが、光遮敝膜１５は外部で接
地または所定の電源と接続した構成となっている。ま
た、本発明の実施例１および実施例２においては、層間
絶縁膜としてＮＳＧを用いたが、ＮＳＧの代わりにＳｉ
ＯＦ膜やＳｉＮ膜を用いてもよい。更に、本発明の技術
的思想の範囲内で製造工程順序および製造条件は適宜変
更が可能である。
おいては、図示を省略したが、光遮敝膜１５は外部で接
地または所定の電源と接続した構成となっている。ま
た、本発明の実施例１および実施例２においては、層間
絶縁膜としてＮＳＧを用いたが、ＮＳＧの代わりにＳｉ
ＯＦ膜やＳｉＮ膜を用いてもよい。更に、本発明の技術
的思想の範囲内で製造工程順序および製造条件は適宜変
更が可能である。
【００４０】
【発明の効果】以上説明したように、本発明の液晶表示
装置およびその製造方法によれば、ＴＦＴ基板側に光遮
敝膜を形成することで、カラーフィルタ基板上にブラッ
クマトリクスを形成した場合に比して、画素開口率を向
上することができる。また、光遮蔽膜が液晶組成物を光
遮敝しなければならない領域、即ちＩＴＯ電極が無い領
域や、カラーフィルタ基板側のＩＴＯ電極とＴＦＴ基板
側のＩＴＯ電極との平行性が崩れている領域を完全に覆
っているため、コントラスト比が高く、高画質の液晶表
示装置を実現することが可能となる。
装置およびその製造方法によれば、ＴＦＴ基板側に光遮
敝膜を形成することで、カラーフィルタ基板上にブラッ
クマトリクスを形成した場合に比して、画素開口率を向
上することができる。また、光遮蔽膜が液晶組成物を光
遮敝しなければならない領域、即ちＩＴＯ電極が無い領
域や、カラーフィルタ基板側のＩＴＯ電極とＴＦＴ基板
側のＩＴＯ電極との平行性が崩れている領域を完全に覆
っているため、コントラスト比が高く、高画質の液晶表
示装置を実現することが可能となる。
【００４１】また、本発明の液晶表示装置およびその製
造方法によれば、ゲート電極と同じ多結晶Ｓｉ膜を蓄積
容量の一方の電極として形成したため、ＴＦＴのソー
ス、ドレイン形成時に蓄積容量にも高濃度イオン注入す
ればよく、蓄積容量に高濃度イオン注入する工程を省略
することができ、製造工程の簡略化を図ることが可能と
なる。更に、蓄積容量の容量絶縁膜はＴＦＴのゲート絶
縁膜と別の工程で形成するために、容量絶縁膜の絶縁材
料や絶縁膜厚は独自に選ぶことができる。従って、容量
絶縁膜の絶縁材料としては、高誘電率の材料を選び、そ
の膜厚としては、蓄積容量の耐圧を確保できる範囲でで
きるだけ薄くすることで所望の蓄積容量値を得るための
蓄積容量の面積を削減でき、画素の開口率を向上させる
ことができる。
造方法によれば、ゲート電極と同じ多結晶Ｓｉ膜を蓄積
容量の一方の電極として形成したため、ＴＦＴのソー
ス、ドレイン形成時に蓄積容量にも高濃度イオン注入す
ればよく、蓄積容量に高濃度イオン注入する工程を省略
することができ、製造工程の簡略化を図ることが可能と
なる。更に、蓄積容量の容量絶縁膜はＴＦＴのゲート絶
縁膜と別の工程で形成するために、容量絶縁膜の絶縁材
料や絶縁膜厚は独自に選ぶことができる。従って、容量
絶縁膜の絶縁材料としては、高誘電率の材料を選び、そ
の膜厚としては、蓄積容量の耐圧を確保できる範囲でで
きるだけ薄くすることで所望の蓄積容量値を得るための
蓄積容量の面積を削減でき、画素の開口率を向上させる
ことができる。
【図１】 本発明の実施例１の液晶表示装置およびその
製造方法の前半プロセスを説明するための工程断面図で
ある。
製造方法の前半プロセスを説明するための工程断面図で
ある。
【図２】 本発明の実施例１の液晶表示装置およびその
製造方法の後半プロセスを説明するための工程断面図で
ある。
製造方法の後半プロセスを説明するための工程断面図で
ある。
【図３】 本発明の実施例１のＴＦＴ基板の概略平面図
であり、（ａ）は通常の光遮敝膜の形成例を示す図、
（ｂ）は蓄積容量部を露出して画素開口率を上げた例を
示す図である。
であり、（ａ）は通常の光遮敝膜の形成例を示す図、
（ｂ）は蓄積容量部を露出して画素開口率を上げた例を
示す図である。
【図４】 本発明の実施例２の液晶表示装置およびその
製造方法の前半プロセスを説明するための工程断面図で
ある。
製造方法の前半プロセスを説明するための工程断面図で
ある。
【図５】 本発明の実施例２のＴＦＴ基板の概略平面図
である。
である。
【図６】 従来技術の液晶表示装置の液晶セルの略１画
素分を示す断面図であり、（ａ）はカラーフィルタ基板
側にブラックマトリクスを形成した例、（ｂ）は薄膜ト
ランジスタ基板側に光遮敝膜を形成した例を示す図であ
る。
素分を示す断面図であり、（ａ）はカラーフィルタ基板
側にブラックマトリクスを形成した例、（ｂ）は薄膜ト
ランジスタ基板側に光遮敝膜を形成した例を示す図であ
る。
１ 従来技術の液晶表示装置 ２ カラーフィルタ基板 ３ ＴＦＴ基板 ４ ガラス基板 ５ ＴＦＴ ６ 蓄積容量 ７ ＩＴＯ膜 ８ ブラックマトリクス ９ カラーフィルタ（Ｒ、Ｇ、Ｂ） １０ 液晶組成物 １１ １ＰＳＧ膜 １２ ２ＰＳＧ膜 １３ Ｐ−ＳｉＮ １４ 平坦化膜 １５ 光遮蔽膜 １６ ＮＳＧ（絶縁膜） １７ １ＰＯＬＹ １８ ゲート絶縁膜 １９ ２ＰＯＬＹ ２０ コンタクトホール ２１ Ａｌ配線 ２２ 第２コンタクトホール ２３ 第３コンタクトホール ２４ 容量絶縁膜
Claims (4)
- 【請求項１】 透明基板上にマトリクス状に配置された
薄膜トランジスタと、前記薄膜トランジスタのドレイン
電極には、前記薄膜トランジスタと同一の半導体層を一
方の電極とする蓄積容量と、透明電極とが接続された薄
膜トランジスタ基板を有する液晶表示装置において、 前記透明基板上に接して、各画素の前記透明電極以外の
領域、前記薄膜トランジスタ領域、および前記透明電極
の段差領域に配設した平面形状が略格子形状の光遮敝膜
と、 該光遮敝膜上に接した層間絶縁膜とを具備し、 前記層間絶縁膜上に前記薄膜トランジスタと前記蓄積容
量とをマトリクス状に配置したことを特徴とする液晶表
示装置。 - 【請求項２】 透明基板上にマトリクス状に配置された
薄膜トランジスタと、前記薄膜トランジスタのドレイン
電極には、前記薄膜トランジスタと同一の半導体層を一
方の電極とする蓄積容量と、透明電極とが接続された薄
膜トランジスタ基板を有する液晶表示装置において、 前記透明基板上に接して、各画素の前記透明電極以外の
領域、前記薄膜トランジスタ領域、前記透明電極の段差
領域、および前記蓄積容量領域に配設した平面形状が略
格子形状の光遮敝膜と、 該光遮敝膜上に接した層間絶縁膜と、 前記蓄積容量領域の前記層間絶縁膜の開口部に形成した
容量絶縁膜と、 該光遮敝膜と前記容量絶縁膜と前記半導体層とで構成さ
れる前記蓄積容量とを具備し、 前記層間絶縁膜上に前記薄膜トランジスタと前記蓄積容
量とをマトリクス状に配置したことを特徴とする液晶表
示装置。 - 【請求項３】 透明基板上にマトリクス状に配置された
薄膜トランジスタと、前記薄膜トランジスタのドレイン
電極には、前記薄膜トランジスタと同一半導体層を一方
の電極とする蓄積容量と、透明電極とが接続された薄膜
トランジスタ基板を有する液晶表示装置の製造方法にお
いて、 前記透明基板上に光遮敝膜を形成する工程と、 前記薄膜トランジスタ基板に形成される各画素の前記透
明電極以外の領域、前記薄膜トランジスタ領域、および
前記透明電極の段差領域に配設した略格子形状のマスク
を用いて、該光遮敝膜をパターニングするパターニング
工程と、 該光遮敝膜上に層間絶縁膜を成膜する成膜工程と、 前記層間絶縁膜上に前記薄膜トランジスタや前記蓄積容
量を形成する薄膜トランジスタ工程とを含むことを特徴
とする液晶表示装置の製造方法。 - 【請求項４】 透明基板上にマトリクス状に配置された
薄膜トランジスタと、前記薄膜トランジスタのドレイン
電極には、前記薄膜トランジスタと同一半導体層を一方
の電極とする蓄積容量と、透明電極とが接続された薄膜
トランジスタ基板を有する液晶表示装置の製造方法にお
いて、 前記透明基板上に光遮敝膜を形成する工程と、 前記薄膜トランジスタ基板に形成される各画素の前記透
明電極以外の領域、前記薄膜トランジスタ領域、前記透
明電極の段差領域、および蓄積容量領域に配設した略格
子形状のマスクを用いて、該光遮敝膜をパターニングす
るパターニング工程と、 該光遮敝膜上に層間絶縁膜を成膜する成膜工程と、 前記層間絶縁膜の前記蓄積容量領域をパターニングする
パターニング工程と、 前記蓄積容量領域上に容量絶縁膜を成膜する成膜工程
と、 前記容量絶縁膜上に蓄積容量の一方の電極形成や前記層
間絶縁膜上に薄膜トランジスタを形成をする薄膜トラン
ジスタ工程とを含むことを特徴とする液晶表示装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17769595A JPH0926601A (ja) | 1995-07-13 | 1995-07-13 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17769595A JPH0926601A (ja) | 1995-07-13 | 1995-07-13 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0926601A true JPH0926601A (ja) | 1997-01-28 |
Family
ID=16035496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17769595A Pending JPH0926601A (ja) | 1995-07-13 | 1995-07-13 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0926601A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
| JPH11218781A (ja) * | 1998-01-30 | 1999-08-10 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| JP2000098409A (ja) * | 1998-09-24 | 2000-04-07 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2001066633A (ja) * | 1999-08-26 | 2001-03-16 | Sharp Corp | 液晶表示装置および投射型液晶表示装置 |
| JP2002221738A (ja) * | 1997-02-27 | 2002-08-09 | Seiko Epson Corp | 表示領域を備えた基板、液晶装置及び投写型表示装置 |
| JP2003262881A (ja) * | 2003-01-16 | 2003-09-19 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| JP2003330036A (ja) * | 2002-05-10 | 2003-11-19 | Seiko Epson Corp | 電気光学装置及び半導体装置の製造方法 |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| EP1365277A3 (en) * | 2002-05-21 | 2004-12-29 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100504293B1 (ko) * | 2001-10-04 | 2005-07-28 | 세이코 엡슨 가부시키가이샤 | 전기광학 장치 및 전자기기 |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| KR100529811B1 (ko) * | 1997-02-27 | 2006-03-20 | 세이코 엡슨 가부시키가이샤 | 액정장치와그제조방법및투사형표시장치 |
| JP2007047829A (ja) * | 1998-11-26 | 2007-02-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009192872A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2012048266A (ja) * | 1999-12-27 | 2012-03-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013164604A (ja) * | 2000-08-14 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1995
- 1995-07-13 JP JP17769595A patent/JPH0926601A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529811B1 (ko) * | 1997-02-27 | 2006-03-20 | 세이코 엡슨 가부시키가이샤 | 액정장치와그제조방법및투사형표시장치 |
| JP2002221738A (ja) * | 1997-02-27 | 2002-08-09 | Seiko Epson Corp | 表示領域を備えた基板、液晶装置及び投写型表示装置 |
| JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
| JPH11218781A (ja) * | 1998-01-30 | 1999-08-10 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| JP2000098409A (ja) * | 1998-09-24 | 2000-04-07 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2007047829A (ja) * | 1998-11-26 | 2007-02-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| JP2001066633A (ja) * | 1999-08-26 | 2001-03-16 | Sharp Corp | 液晶表示装置および投射型液晶表示装置 |
| JP2012048266A (ja) * | 1999-12-27 | 2012-03-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9412309B2 (en) | 1999-12-27 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US8970576B2 (en) | 1999-12-27 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| JP2013164604A (ja) * | 2000-08-14 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100504293B1 (ko) * | 2001-10-04 | 2005-07-28 | 세이코 엡슨 가부시키가이샤 | 전기광학 장치 및 전자기기 |
| JP2003330036A (ja) * | 2002-05-10 | 2003-11-19 | Seiko Epson Corp | 電気光学装置及び半導体装置の製造方法 |
| EP1365277A3 (en) * | 2002-05-21 | 2004-12-29 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2003262881A (ja) * | 2003-01-16 | 2003-09-19 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| JP2009192872A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240858B2 (ja) | カラー表示装置 | |
| US8212976B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US8017462B2 (en) | Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor | |
| US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
| US7084017B2 (en) | Liquid crystal display | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3383047B2 (ja) | アクティブマトリクス基板 | |
| CN100426088C (zh) | 半透射型液晶显示装置 | |
| KR100628679B1 (ko) | 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치 | |
| US20070058097A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH0926601A (ja) | 液晶表示装置およびその製造方法 | |
| JP3277732B2 (ja) | カラー表示装置 | |
| US20020140895A1 (en) | Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| US20110234933A1 (en) | Liquid crystal display device and fabrication method of the same | |
| US20070254415A1 (en) | Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH08179376A (ja) | カラー表示装置 | |
| JPH08136951A (ja) | 液晶パネル用基板とその製造方法 | |
| US7248326B2 (en) | Liquid crystal display and fabricating method thereof | |
| JPH05158067A (ja) | 液晶表示装置とその製造方法 | |
| JPH08160460A (ja) | 液晶表示装置 | |
| JPH09127497A (ja) | 液晶表示装置およびその製造方法 |