JP2001066633A - 液晶表示装置および投射型液晶表示装置 - Google Patents

液晶表示装置および投射型液晶表示装置

Info

Publication number
JP2001066633A
JP2001066633A JP23968799A JP23968799A JP2001066633A JP 2001066633 A JP2001066633 A JP 2001066633A JP 23968799 A JP23968799 A JP 23968799A JP 23968799 A JP23968799 A JP 23968799A JP 2001066633 A JP2001066633 A JP 2001066633A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
additional capacitance
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23968799A
Other languages
English (en)
Other versions
JP3463007B2 (ja
Inventor
Yasuhiro Matsushima
康浩 松島
Toru Ueda
徹 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23968799A priority Critical patent/JP3463007B2/ja
Publication of JP2001066633A publication Critical patent/JP2001066633A/ja
Application granted granted Critical
Publication of JP3463007B2 publication Critical patent/JP3463007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 表示領域の開口率を向上させる。 【解決手段】 ソースバスライン42の下側に、付加容
量共通配線として機能する下部遮光膜32および付加容
量上部電極36を略オーバーラップさせて形成する。こ
うして、ソースバスライン42下に、ドレインに続く付
加容量電極34aと付加容量上部電極36との間でなる
第1付加容量と、付加容量電極34aと付加容量共通配
線32との間でなる第2付加容量とを積層して、小さな
面積で所望の容量を得ると共に、付加容量による開口率
の低下を極力抑える。さらに、画素電極45を下部遮光
膜32およびゲートバスライン38にオーバーラップさ
せて、上記表示領域内略全面に形成することによって、
画素電極45の周囲を遮光するための遮光膜を上記対向
基板上に新たに形成する必要がないようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示装置お
よびこの液晶表示装置を用いた投射型液晶表示装置に関
する。
【0002】
【従来の技術】近年、薄膜トランジスタ(TFT)を液晶
駆動用のスイッチング素子として用いる液晶表示装置の
開発が活発に行われている。
【0003】上記液晶表示装置の一例として、ドライバ
一体型液晶表示装置の平面模式図を図7に示す。ガラス
基板1あるいは石英基板1上に、ゲートドライバ2,ソ
ースドライバ3およびTFTアレイ部4が配置されてい
る。ゲートドライバ2は、シフトレジスタ2aおよびバ
ッファ2bから構成されている。また、ソースドライバ
3は、シフトレジスタ3aおよびバッファ33bと、ビデ
オライン8のサンプリングを行うアナログスイッチ9と
から構成されている。
【0004】上記TFTアレイ部4には、上記ゲートド
ライバ2から延びる多数の平行したゲートバスライン1
0が配設されている。また、ソースドライバ3から延び
る多数の平行したソースバスライン11が、ゲートバス
ライン10に直交して配設されている。さらに、ゲート
バスライン10に平行して付加容量共通配線12が配設
されている。そして、2本のゲートバスライン10と2
本のソースバスライン11とで囲まれた矩形の領域に
は、TFT5,画素6および付加容量7が設けられてい
る。尚、TFT5のゲート電極はゲートバスライン10
に接続され、ソース電極はソースバスライン11に接続
され、ドレイン電極は画素6および付加容量7に接続さ
れている。そして、画素6を構成する画素電極(図示せ
ず)と対向基板上の対向電極(図示せず)との間に液晶が
封入されている。また、付加容量共通配線12は、上記
対向電極と同じ電位の電極に接続されている。
【0005】上記構成を有する液晶表示装置において、
近年、画素ピッチが小さいものが開発されており、1画
素のピッチとして30μm以下、場合によって20μm以
下のものが開発されている。特に、携帯用のプロジェク
タの場合には装置を小型にする必要があり、対角1イン
チ以下の高精細の液晶ディスプレイが使用される。
【0006】図8は、図7に示す液晶表示装置における
1個分の画素6のレイアウト図である。また、図9は、
図8におけるA‐A矢視断面図である。以下、図8およ
び図9に従って、従来の液晶表示装置における画素6の
形成手順について説明する。
【0007】先ず、ガラス基板あるいは石英基板等の絶
縁基板1上に、活性層となる多結晶シリコン薄膜16を
40nm〜80nmの膜厚で形成する。次に、スパッタリン
グあるいはCVD(化学蒸着)法を用いて、ゲート絶縁膜
17を80nm〜150nmの膜厚で形成する。次に、多結
晶シリコン薄膜16において、後に付加容量を形成する
付加容量部16aにリンイオンを1×1015cm-2の濃度
で注入する。これは、イオン注入をゲート電極18及び
付加容量共通配線12の形成後に行うと、上記電極や配
線があるために電極や配線の下方にイオンが注入されな
いためである。
【0008】次に、上記ゲート電極18,ゲートバスラ
イン10および付加容量共通配線12を、金属あるいは
低抵抗の多結晶シリコンを用いて所定の形状にパターニ
ングして形成する。次に、この薄膜トランジスタの導電
型を決定するために、ゲート電極18上方からリンイオ
ンを1×1015cm-2の濃度で注入し、ゲート電極18の
下部にチャネル20を形成する。次に、シリコン酸化膜
あるいはシリコン窒化膜を用いて第1層間絶縁膜21を
全面に形成した後、コンタクトホール22,23を形成
する。次に、ソースバスライン11およびドレイン電極
24を、Al等の低抵抗の金属を用いて形成する。
【0009】次に、アクリル樹脂等で第2層間絶縁膜2
5を全面に形成した後、コンタクトホール26の形成を
行い、次いでITO(インジュウム錫酸化物)等の透明導
電膜を用いて画素電極27を形成する。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置における画素6の構成では、以下のよ
うな問題がある。すなわち、実際に液晶のオン/オフを
行い、実質的な開口部として機能するのは、表示領域か
らゲートバスライン10,ソースバスライン11,TFT
5および付加容量共通配線12を除いた部分であり、1
画素のピッチが30μm以下と小さくなった場合には、
開口部も特に小さくなる。
【0011】上記表示領域の開口率が小さい場合には、
液晶表示装置の表示が暗くなるという問題があり、好ま
しくはない。
【0012】そこで、この発明の目的は、表示領域の開
口率を向上させた液晶表示装置、および、この液晶表示
装置を用いた投射型液晶表示装置を提供することにあ
る。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、第1の発明の液晶表示装置は、ゲートバスライン,
ソースバスライン,付加容量,付加容量共通配線,上記ゲ
ートバスラインとソースバスラインとの交差部近傍に配
置されたトランジスタ,上記トランジスタに接続された
画素電極が形成された第1基板と,上記画素電極に対向
する対向電極が形成された第2基板とを有し,上記第1
基板と第2基板の間には液晶材料が挟持されている液晶
表示装置において、上記トランジスタの下部領域に上記
ゲートバスラインあるいはソースバスラインとオーバー
ラップして形成されると共に、上記付加容量共通配線を
兼ねる下部遮光膜を備えたことを特徴としている。
【0014】上記構成によれば、ゲートバスラインある
いはソースバスラインとオーバーラップして形成された
下部遮光膜によって、トランジスタ下方からの光が遮断
される。こうして、リーク電流が防止される。さらに、
付加容量共通配線は、上記下部遮光膜を兼ねてゲートバ
スラインあるいはソースバスラインとオーバーラップし
て形成されているので、上記付加容量共通配線による開
口率の低下が防止される。
【0015】また、上記第1の発明の液晶表示装置は、
上記トランジスタのチャネル部を,上記ソースバスライ
ン下部に当該ソースバスラインに沿って形成し、上記ソ
ースバスラインを上部遮光膜として機能させることが望
ましい。
【0016】上記構成によれば、上記トランジスタの上
部に形成されたソースバスラインを上部遮光膜として機
能させることで、新たに上部遮光膜を形成する必要がな
く、新たに上部遮光膜を形成することによる開口率の低
下が回避される。こうして、明るい表示が行われる。
【0017】また、上記第1の発明の液晶表示装置は、
上記トランジスタのドレイン端部を上記付加容量共通配
線に沿って延在させ、上記ドレインの延在部と付加容量
共通配線との間で第2の付加容量を形成することが望ま
しい。
【0018】上記構成によれば、上記ドレインの延在部
と付加容量共通配線との間で第2の付加容量が形成され
て、トランジスタの下部にも付加容量が形成される。こ
うして、上記付加容量と加えて、小さな面積で所望の容
量の付加容量が得られ、付加容量に起因する開口率の低
下が抑えられる。
【0019】また、上記第1の発明の液晶表示装置は、
上記付加容量を,上記ドレインの延在部の上部に当該ド
レインの延在部に沿って形成された付加容量上部電極を
有するように成し、上記付加容量共通配線を,上記付加
容量上部電極と電気的に接続することが望ましい。
【0020】上記構成によれば、上記付加容量共通配線
は付加容量上部電極と電気的に接続されているので、上
記付加容量上部電極に電圧を印加するための新たな配線
を形成する必要がない。したがって、上記付加容量上部
電極用の配線による開口率の低下が回避される。さら
に、2つの付加容量がバスラインにオーバーラップして
形成されるので、開口率の低下が防止される。
【0021】また、第2の発明の液晶表示装置は、ゲー
トバスライン,ソースバスライン,付加容量,上記ゲート
バスラインとソースバスラインとの交差部近傍に配置さ
れたトランジスタ,上記トランジスタに接続された画素
電極が形成された第1基板と,上記画素電極に対向する
対向電極が形成された第2基板とを有し,上記第1基板
と第2基板との間には液晶材料が挟持されている液晶表
示装置において、上記ゲートバスラインあるいはソース
バスラインの下部領域に成膜された絶縁膜に形成された
溝と、上記溝を覆って形成された付加容量上部電極を備
えると共に、上記トランジスタのドレイン端部は上記絶
縁膜上を溝の内壁に沿って延在しており、少なくとも上
記溝の内壁部における上記ドレインの延在部と付加容量
上部電極との間で上記付加容量を構成していることを特
徴としている。
【0022】上記構成によれば、ゲートバスラインある
いはソースバスラインの下部領域に形成された溝の内壁
部に、上記トランジスタのドレインの延在部と付加容量
上部電極との間で成る上記付加容量が形成される。こう
して、所望の容量の付加容量が小さな面積で効率よくバ
スラインにオーバーラップして形成される。したがっ
て、上記付加容量による開口率の低下が抑制される。
【0023】また、上記第2の発明の液晶表示装置は、
上記絶縁膜の下部領域に,上記ゲートバスラインあるい
はソースバスラインとオーバーラップすると共に,下部
遮光膜を兼ねる付加容量共通配線を形成し、上記ドレイ
ンの延在部と付加容量共通配線との間で第2の付加容量
を形成することが望ましい。
【0024】上記構成によれば、上記ドレインの延在部
と付加容量共通配線との間で第2の付加容量が形成され
て、トランジスタの下部にも付加容量が形成される。こ
うして、上記付加容量と加えて、小さな面積で所望の容
量の付加容量が得られ、付加容量に起因する開口率の低
下が抑えられる。さらに、下部遮光膜として機能する上
記付加容量共通配線によってトランジスタ下方からの光
が遮断される。こうして、リーク電流が防止される。
【0025】また、上記第2の発明の液晶表示装置は、
上記付加容量共通配線を、上記付加容量上部電極と電気
的に接続することが望ましい。
【0026】上記構成によれば、上記付加容量共通配線
は付加容量上部電極と電気的に接続されているので、上
記付加容量上部電極に電圧を印加するための新たな配線
を形成する必要がない。したがって、上記付加容量上部
電極用の配線による開口率の低下が回避される。
【0027】また、上記第2の発明の液晶表示装置は、
上記トランジスタのチャネル部を,上記ソースバスライ
ン下部に当該ソースバスラインに沿って形成し、上記ソ
ースバスラインを上部遮光膜として機能させることが望
ましい。
【0028】上記構成によれば、上記トランジスタの上
部に形成されたソースバスラインを上部遮光膜として機
能させることで、新たに上部遮光膜を形成する必要がな
く、新たに上部遮光膜を形成することによる開口率の低
下が回避される。こうして、明るい表示が行われる。
【0029】また、第3の発明の液晶表示装置は、ゲー
トバスライン,ソースバスライン,付加容量,上記ゲート
バスラインとソースバスラインとの交差部近傍に配置さ
れたトランジスタ,上記トランジスタに接続された画素
電極が形成された第1基板と,上記画素電極に対向する
対向電極が形成された第2基板とを有し,上記第1基板
と第2基板との間には液晶材料が挟持されている液晶表
示装置において、上記付加容量は絶縁膜に設けられた溝
の内壁部に形成されており、上記溝の底部にはエッチス
トッパが形成されていることを特徴としている。
【0030】上記構成によれば、付加容量を構成する溝
の底部にはエッチストッパが形成されている。したがっ
て、絶縁膜にエッチングによって溝を形成する場合に上
記溝の深さが所定値に設定されて、容量値のばらつきが
ないトレンチ型の付加容量が得られる。さらに、上記エ
ッチストッパの存在によって上記溝の底部が平坦にな
る。したがって、信頼性の高い容量値を呈する上記付加
容量が得られる。
【0031】また、上記第3の発明の液晶表示装置は、
上記エッチストッパの下部に付加容量下部電極を備え
て、上記付加容量下部電極とエッチストッパとを用いて
第2の付加容量を形成することが望ましい。
【0032】上記構成によれば、上記溝の内壁部と下部
とに付加容量が形成される。こうして、小さな面積で効
率良く所望の容量の付加容量が得られ、付加容量に起因
する開口率の低下が抑えられる。
【0033】また、上記第3の発明の液晶表示装置は、
上記エッチストッパを、比誘電率が8以上の誘電体で構
成することが望ましい。
【0034】上記構成によれば、上記エッチストッパと
して比誘電率が8以上の誘電体が使用されて、さらに小
さな面積で効率良く所望の容量の付加容量が形成され
る。
【0035】また、上記第3の発明の液晶表示装置は、
上記エッチストッパを陽極酸化膜で構成することが望ま
しい。
【0036】上記構成によれば、上記エッチストッパは
陽極酸化膜で構成されているので、エッチングによって
上記溝が形成される際に、上記溝が形成されるSiO2
の絶縁膜と上記エッチストッパとの選択比が大きく、所
望の深さの上記溝が形成される。さらに、上記エッチス
トッパの比誘電率も高く、所望の容量を呈する付加容量
が効率良く形成される。
【0037】また、上記第3の発明の液晶表示装置は、
上記溝を覆って形成された付加容量上部電極を備えて、
上記付加容量上部電極を上記付加容量下部電極と電気的
に接続することが望ましい。
【0038】上記構成によれば、上記溝の内壁部に形成
された上記付加容量を構成する付加容量上部電極と、上
記溝の下部に形成された第2の付加容量を構成する付加
容量下部電極とが電気的に接続されている。したがっ
て、上記付加容量上部電極に電圧を印加するための新た
な配線を形成する必要がなく、上記付加容量上部電極用
の配線による開口率の低下が回避される。
【0039】また、上記第3の発明の液晶表示装置は、
上記付加容量下部電極を、他の付加容量下部電極と共通
に形成された付加容量共通配線とすることが望ましい。
【0040】上記構成によれば、個々の付加容量下部電
極を形成するためのプロセスが不必要であり、上記付加
容量下部電極の形成プロセスが簡素化される。
【0041】また、上記第3の発明の液晶表示装置は、
上記付加容量共通配線を、上記トランジスタのチャネル
部の下部領域に上記ソースバスラインとオーバーラップ
して形成し、下部遮光膜を兼ねるようにすることが望ま
しい。
【0042】上記構成によれば、上記ソースバスライン
とオーバーラップして形成されて上記付加容量共通配線
として機能する下部遮光膜によって、トランジスタ下方
からの光が遮断される。こうして、リーク電流が防止さ
れる。
【0043】また、上記第1〜第3の発明の液晶表示装
置は、上記画素電極の配列ピッチを30μm以下とする
ことが望ましい。
【0044】上記構成によれば、例えば、1インチ以下
の高精細な液晶表示装置が容易に実現可能となる。
【0045】また、上記第1〜第3の発明の液晶表示装
置は、上記トランジスタを、活性層が多結晶シリコン膜
で構成され、上記チャネル部近傍には低濃度不純物領域
を有するように成すことが望ましい。
【0046】多結晶シリコンに形成されたチャネル部近
傍に低濃度不純物領域を有するLDD(ライトリィ・ドー
プド・ドレイン)構造のトランジスタは、特に光によるリ
ーク電流が発生しやすい。上記構成によれば、上記トラ
ンジスタの下部に、上記ゲートバスラインあるいはソー
スバスラインとオーバーラップして上記付加容量共通配
線を兼ねる遮光膜が形成されている。したがって、トラ
ンジスタ下方からの光が遮断されてリーク電流が防止さ
れる。こうして、LDD構造トランジスタのオフ特性が
改良されて、表示品位が高められる。
【0047】また、第4の発明の投射型液晶表示装置
は、上記第1〜第3の発明の液晶表示装置を用いて構成
されたことを特徴としている。
【0048】上記構成によれば、上記第1〜第3の発明
の液晶表示装置を用いることによって、例えばモバイル
用の小型高精細の投射型液晶表示装置が実現される。そ
の際に、直視型の液晶表示装置に比べて強力なバックラ
イトからの光が照射される投射型液晶表示装置において
も表示品位が高められる。
【0049】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。<第1実施の形態>図1は、
本実施の形態の液晶表示装置における画素1個分のレイ
アウト図である。また、図2は、図1におけるB‐B矢
視断面を示す。また、図3は、図1におけるC‐C矢視
断面を示す。以下、図1〜図3に従って、本実施の形態
における液晶表示装置の構成および形成手順について説
明する。尚、本実施の形態の液晶表示装置における基本
構成は、図7に示す構成と同様である。
【0050】絶縁基板31上に、下方からの光を遮断す
ると共に、付加容量共通配線となる下部遮光膜(斜線部)
32を、不純物がドープされたポリシリコンを用いて3
00nmの膜厚でソースバスラインの形成領域にオーバー
ラップさせて形成する。尚、この下部遮光膜32とし
て、金属シリサイドを用いてもよい。
【0051】次に、SiO2等でなる絶縁膜33を1μm
の膜厚で形成する。次に、TFTの活性層となる多結晶
シリコン薄膜34を、40nm〜80nmの膜厚で下部遮光
膜32にオーバーラップさせて形成する。この多結晶シ
リコン薄膜34は、延在させることによって付加容量電
極34aとする。この付加容量電極34aは、リンイオン
を導入することによって低抵抗膜としている。次に、ス
パッタリングもしくはCVD法を用いて、ゲート絶縁膜
35を80nm〜150nmの膜厚で形成する。
【0052】次に、後に上記ゲート絶縁膜35上に形成
される付加容量上部電極36と下部遮光膜32との接続
を行うためのコンタクトホール37を、絶縁膜33およ
びゲート絶縁膜35に対するエッチングによって形成
し、コンタクトホール37を介して下部遮光膜32を露
出させる。
【0053】次に、ゲートバスライン(ゲート電極)38
を、金属あるいは低抵抗の多結晶シリコンを用いて所定
の形状にパターニングして、下部遮光膜32および多結
晶シリコン薄膜34に直交するように所定の間隔で形成
する。また、ゲートバスライン(ゲート電極)38と同一
材料で、付加容量上部電極36を、一端部がコンタクト
ホール37を覆い、且つ、下部遮光膜32にオーバーラ
ップするように形成する。そして、付加容量上部電極3
6と下部遮光膜32とを電気的に接続する。
【0054】こうして、上記付加容量電極34aと付加
容量上部電極36とゲート絶縁膜35とで構成される第
1付加容量に加えて、下部遮光膜32でなる付加容量共
通配線と付加容量電極34aと絶縁膜33とで構成され
る第2付加容量を形成している。したがって、付加容量
共通配線32と付加容量上部電極36との重なり部分に
2層に付加容量を有することによって、小さな面積で所
望の容量の付加容量を得ることができ、開口率の低下を
抑えることができるのである。
【0055】また、上記付加容量上部電極36に対する
電圧の供給は、付加容量共通配線32から行われる。し
たがって、付加容量上部電極36に電圧を供給するため
の配線を形成する必要がなく、付加容量上部電極36用
の配線による開口率の低下を回避することができるので
ある。
【0056】次に、この薄膜トランジスタの導電型を決
定するために、ゲート電極38の上方からリンイオンを
導入し、多結晶シリコン薄膜34におけるゲート電極3
8の下部にチャネル39を形成する。ここで、TFTを
LDD構造にするために、チャネル39近傍の多結晶シ
リコン薄膜34にはリンイオンを1×1013cm-2の濃度
で導入し、その外側の領域の多結晶シリコン薄膜34に
はリンイオンを1×1015cm-2の濃度で導入する。こう
して、LDD構造TFTを下部遮光膜32上に形成する
ことによって、下からの光に起因して上記LDD構造T
FTに発生するリーク電流を防止する。したがって、上
記LDD構造トランジスタのオフ特性を改良して表示品
位を高めることができるのである。
【0057】次に、シリコン酸化膜によって第1層間絶
縁膜40を全面に形成した後コンタクトホール41を形
成する。次に、ソースバスライン42を、Al等の低抵
抗の金属を用いて付加容量共通配線32にオーバーラッ
プさせて形成する。そして、基板全面に、アクリル樹脂
によって、平坦化膜の役割を持つ第2層間絶縁膜43を
形成する。
【0058】次に、上記ゲート絶縁膜35,第1層間絶
縁膜40および第2層間絶縁膜43にコンタクトホール
44を形成し、次いでITO等の透明導電膜を用いて、
ゲートバスライン38および付加容量共通配線(下部遮
光膜)32にオーバーラップするように画素電極(図1に
おける点線部分)45を形成する。その場合、隣り合う
画素電極45,45は、ゲートバスライン38および下
部遮光膜32の上部において分離されているので、画素
電極45とゲートバスライン38および下部遮光膜32
との間に隙間がない。したがって、画素電極45の周囲
には光が漏れる個所はなく、画素電極45に対向する対
向基板(図示せず)上に新たな遮光膜を形成する必要がな
く、上記対向基板の製造プロセスを簡略化できるのであ
る。
【0059】上述のように、本実施の形態における液晶
表示装置においては、ゲートバスライン38とソースバ
スライン42との交差部下方に上記LDD構造のTFT
を形成する。さらに、ソースバスライン42の下側に、
付加容量共通配線として機能する下部遮光膜32,TF
Tの活性層34,付加容量電極34aおよび付加容量上部
電極36をオーバーラップさせて形成している。したが
って、図8および図9に示す従来の液晶表示装置のよう
に、付加容量共通配線32および付加容量がゲートバス
ライン38およびソースバスライン42で囲まれた表示
領域内に存在することはない。すなわち、本実施の形態
によれば、付加容量共通配線32および付加容量による
開口率の低下を極力抑えることができるのである。
【0060】さらに、上述のことから、上記画素電極4
5を下部遮光膜32およびゲートバスライン38にオー
バーラップさせて、上記表示領域内略全面に形成するこ
とができ、画素電極45の周囲を遮光するための遮光膜
を上記対向基板上に新たに形成する必要がない。
【0061】また、上記ソースバスライン42の下側に
は、上記付加容量電極34aと付加容量上部電極36と
の間で構成される第1付加容量と、付加容量電極34a
と付加容量共通配線(下部遮光膜)32との間で構成され
る第2付加容量とを積層している。したがって、小さな
面積で所望の容量の付加容量を効率良く形成することが
できる。その際に、付加容量上部電極36は付加容量共
通配線32と電気的に接続されている。したがって、付
加容量上部電極36用の配線による開口率の低下を回避
することができる。
【0062】また、上記LDD構造TFTを下部遮光膜
32上に形成しているので、下からの光によって上記L
DD構造TFTに発生するリーク電流を防止できる。し
たがって、上記LDD構造トランジスタのオフ特性を改
良して、表示品位を高めることができるのである。
【0063】<第2実施の形態>図4は、本実施の形態
の液晶表示装置における画素1個分のレイアウト図であ
る。また、図5は、図4におけるD‐D矢視断面を示
す。また、図6は、図4におけるE‐E矢視断面を示
す。以下、図4〜図6に従って、本実施の形態における
液晶表示装置の構成および形成手順について説明する。
【0064】絶縁基板51上に、下方からの光を遮断す
ると共に、付加容量共通配線となる下部遮光膜(斜線部)
52を、不純物がドープされたポリシリコンによって3
00nmの膜厚でソースバスライン形成領域にオーバーラ
ップさせて形成する。次に、Ta25等の比誘電率の高
い誘電体膜53を100nmの膜厚で形成する。本実施の
形態においては、この誘電体膜53も付加容量用の絶縁
膜として利用するために、SiO2に比べて比誘電率が高
い(「8」以上が望ましい)絶縁膜を使用することが好まし
い。
【0065】次に、SiO2等でなる絶縁膜54を3μm
の膜厚で形成し、ウエットエッチングおよびドライエッ
チングを行って、下部遮光膜52上であって後に付加容
量を形成する個所に容量形成用溝55を形成する。この
絶縁膜54としては、エッチング速度が高いSiO2を使
用することが好ましい。このSiO2のエッチング工程に
おいては、Ta25膜53がエッチストッパとして機能
する。そして、このエッチストッパが在るために容量形
成用溝55の底部が平坦となり、信頼性の高いトレンチ
型容量を形成することができるのである。これに対し
て、上記エッチストッパが無い場合には、容量形成用溝
55の底部が平坦とはならず、後に容量形成用溝55内
に形成される種種の薄膜の膜厚が底部において一定とな
らない場合がある。また、上記エッチストッパの存在に
よってオーバーエッチングされることがなく、容量形成
用溝55の深さが一定となるので設計された値の付加容
量値を得ることができる。
【0066】また、上記容量形成用溝55の少なくとも
一部をソースバスライン56の下部に形成しておくこと
によって、付加容量の存在による開口率の低下を防止す
ることができるのである。尚、この容量形成用溝55の
形状を、例えば上側の開口部分をウエットエッチングを
行ってテーパ状にすることによって、後にこの上部に形
成する多結晶シリコン薄膜57およびソースバスライン
56の断線を防止できる。
【0067】次に、TFTの活性層となる多結晶シリコ
ン薄膜57を、40nm〜80nmの膜厚で下部遮光膜52
にオーバーラップさせて形成する。この多結晶シリコン
薄膜57は、容量形成用溝55内まで延在させることに
よって付加容量電極57aとする。尚、付加容量電極5
7aには、リンイオンを導入することによって低抵抗膜
としている。上述のように、この付加容量電極57aと
付加容量共通配線である下部遮光膜52との間の容量が
付加容量となる。次に、スパッタリングあるいはCVD
法を用いて、ゲート絶縁膜58を80nm〜150nmの膜
厚で形成する。
【0068】次に、後に上記ゲート絶縁膜58上に形成
される付加容量上部電極59と付加容量共通配線(下部
遮光膜)52とを接続するためのコンタクトホール60
を、絶縁膜54およびゲート絶縁膜58に対するエッチ
ングによって形成し、コンタクトホール60を介して付
加容量共通配線52を露出させる。尚、このエッチング
工程においては、絶縁膜(SiO2)54のエッチングを行
った後に、誘電体(Ta25)膜53を除去する必要があ
る。
【0069】次に、ゲートバスライン(ゲート電極)61
を、金属あるいは低抵抗の多結晶シリコンを用いて所定
の形状にパターニングして、下部遮光膜52および多結
晶シリコン薄膜57に直交するように所定の間隔で形成
する。また、ゲートバスライン(ゲート電極)61と同一
材料で、付加容量上部電極59を、容量形成用溝55お
よびコンタクトホール60を覆うように形成する。そし
て、付加容量上部電極59と付加容量共通配線(下部遮
光膜)52とを電気的に接続する。こうして、付加容量
電極57aと付加容量上部電極59および付加容量共通
配線52との重なり部分で、2重に積層された付加容量
が形成される。このように、付加容量電極57aの上下
に並列させて付加容量を形成することによって、小さな
面積で所望の容量を形成することができ、開口率の低下
を抑えることが可能となる。
【0070】その際に、上記付加容量上部電極59は付
加容量共通配線(下部遮光膜)52と電気的に接続されて
いるので、付加容量上部電極59用の配線による開口率
の低下を回避することができる。
【0071】次に、この薄膜トランジスタの導電型を決
定するために、ゲート電極61の上方からリンイオンを
導入し、多結晶シリコン薄膜57におけるゲート電極6
1の下部にチャネル62を形成する。ここで、TFTを
LDD構造にするために、チャネル62近傍の多結晶シ
リコン薄膜57にはリンイオンを1×1013cm-2の濃度
で導入し、その外側の領域の多結晶シリコン薄膜57に
はリンイオンを1×1015cm-2の濃度で導入する。こう
して、LDD構造TFTを下部遮光膜52上に形成する
ことによって、下からの光に起因して上記LDD構造T
FTに発生するリーク電流を防止でき、表示品位を高め
ることができる。
【0072】次に、シリコン酸化膜によって第1層間絶
縁膜63を全面に形成した後コンタクトホール64を形
成する。次に、ソースバスライン56を、Al等の低抵
抗の金属を用いて付加容量共通配線52にオーバーラッ
プさせて形成する。そして、基板全面に、アクリル樹脂
によって、平坦化膜の役割を持つ第2層間絶縁膜65を
形成する。
【0073】次に、上記ゲート絶縁膜58,第1層間絶
縁膜63および第2層間絶縁膜65にコンタクトホール
66を形成する。次いでITO等の透明導電膜を用い
て、ゲートバスライン61および付加容量共通配線(下
部遮光膜)52に縁がオーバーラップするように画素電
極(図4における点線部分)67を形成する。その場合、
隣り合う画素電極67,67は、ゲートバスライン61
および下部遮光膜52の上部において分離されているの
で、画素電極67とゲートバスライン61との隙間がな
い。したがって、画素電極67の周囲には光が漏れる個
所はなく、画素電極67に対向する対向基板(図示せず)
上に斬たな遮光膜を形成する必要がなく、上記対向基板
の製造プロセスを簡略化できるのである。
【0074】上述のように、本実施の形態における液晶
表示装置においては、ゲートバスライン61とソースバ
スライン56との交差部下方に上記LDD構造のTFT
を形成する。さらに、ソースバスライン56の下側に、
付加容量共通配線として機能する下部遮光膜52,TF
Tの活性層57,付加容量電極57aおよび付加容量上部
電極59を略オーバーラップさせて形成している。した
がって、図8および図9に示す従来の液晶表示装置のよ
うに、付加容量共通配線52および付加容量がゲートバ
スライン61およびソースバスライン56で囲まれた表
示領域内に存在することはない。すなわち、本実施の形
態によれば、付加容量共通配線52および付加容量によ
る開口率の低下を極力抑えることができるのである。
【0075】また、上述のことから、第1実施の形態と
同様に、上記画素電極67を下部遮光膜52およびゲー
トバスライン61にオーバーラップさせて、上記表示領
域内略全面に形成することができ、画素電極67の周囲
を遮光するための遮光膜を上記対向基板上に新たに形成
する必要がない。
【0076】さらに、上記容量形成用溝55の内壁部お
よび下部に重ね合わせて付加容量を形成している。した
がって、小さな面積で効率良く所望の付加容量を形成す
ることができる。その際に、付加容量上部電極59は付
加容量共通配線52と電気的に接続されている。したが
って、付加容量上部電極59用の配線による開口率の低
下を回避することができる。また、容量形成用溝55を
ソースバスライン56の下部に形成しているので、容量
形成用溝55の内壁部および下部に形成される付加容量
による開口率の低下は起こらない。仮に、容量形成用溝
55がソースバスライン52からはみ出して形成された
としても、はみ出し部分のみが開口率を低下させるだけ
である。
【0077】また、上記LDD構造TFTを下部遮光膜
52上に形成しているので、下からの光によって上記L
DD構造TFTに発生するリーク電流を防止できる。し
たがって、上記LDD構造トランジスタのオフ特性を改
良して、表示品位を高めることができる。
【0078】また、上記容量形成用溝55が形成される
絶縁膜54の下には、絶縁膜54に比べてエッチング速
度が遅く且つ比誘電率が高い絶縁膜で成る誘電体膜53
を形成している。したがって、絶縁膜54に対してエッ
チングを行って容量形成用溝55を形成する際に、誘電
体膜53がエッチストッパとして機能して容量形成用溝
55の底部を平坦にできる。すなわち、本実施の形態に
よれば、容量値のばらつきがない信頼性の高いトレンチ
型容量を形成できるのである。
【0079】
【発明の効果】以上より明らかなように、第1の発明の
液晶表示装置は、付加容量を有すると共に、トランジス
タの下部領域に付加容量共通配線を兼ねた下部遮光膜を
設けたので、この下部遮光膜によって、上記トランジス
タへの下方からの光を遮断できる。したがって、光によ
って上記トランジスタに発生するリーク電流を防止でき
る。さらに、上記付加容量共通配線は、ゲートバスライ
ンあるいはソースバスラインとオーバーラップして形成
されているので、上記付加容量共通配線による開口率の
低下を抑制できる。したがって、明るい表示画像を得る
ことができる。
【0080】また、上記第1の発明の液晶表示装置は、
チャネル部を上記ソースバスライン下部に当該ソースバ
スラインに沿って形成し、上記ソースバスラインを上部
遮光膜として機能させれば、新たに上部遮光膜を形成す
る必要がない。したがって、新たに上部遮光膜を形成す
ることによる開口率の低下を回避できる。
【0081】また、上記第1の発明の液晶表示装置は、
ドレイン端部を上記付加容量共通配線に沿って延在さ
せ、上記ドレインの延在部と付加容量共通配線との間で
第2の付加容量を形成すれば、上記付加容量と加えて、
小さな面積で所望の容量の付加容量を得ることができ
る。したがって、付加容量に起因する開口率の低下を抑
えることができる。
【0082】また、上記第1の発明の液晶表示装置は、
上記付加容量を、上記ドレインの延在部の上部に当該ド
レインの延在部に沿って形成された付加容量上部電極を
有するように成し、上記付加容量共通配線を上記付加容
量上部電極と電気的に接続すれば、上記付加容量上部電
極に電圧を印加するための新たな配線を形成する必要が
ない。したがって、上記付加容量上部電極用の配線によ
る開口率の低下を回避できる。さらに、2つの付加容量
をバスラインにオーバーラップして形成するので、開口
率の低下を防止できる。
【0083】また、第2の発明の液晶表示装置は、付加
容量を有すると共に、ゲートバスラインあるいはソース
バスラインの下部領域に成膜された絶縁膜に溝を形成
し、この溝を覆って付加容量上部電極を形成し、トラン
ジスタのドレインの端部を上記溝の内壁に沿って延在さ
せ、少なくとも上記溝の内壁部における上記ドレインの
延在部と付加容量上部電極との間で上記付加容量を構成
するので、所望の容量を呈する付加容量を小さな面積で
効率よくバスラインにオーバーラップして形成できる。
したがって、上記付加容量による開口率の低下を抑制で
きる。
【0084】また、上記第2の発明の液晶表示装置は、
上記絶縁膜の下部領域に、上記ゲートバスラインあるい
はソースバスラインとオーバーラップして上記付加容量
共通配線を形成し、上記ドレインの延在部と付加容量共
通配線の間で第2の付加容量を形成すれば、上記付加容
量と加えて、小さな面積で所望の容量を呈する付加容量
を得ることができ、付加容量に起因する開口率の低下を
抑えることができる。さらに、上記付加容量共通配線
を、下部遮光膜を兼ねるようにすれば、上記トランジス
タ下方からの光を遮断できる。こうして、光によって上
記トランジスタに発生するリーク電流を防止できる。
【0085】また、上記第2の発明の液晶表示装置は、
上記付加容量共通配線を上記付加容量上部電極と電気的
に接続すれば、上記付加容量上部電極に電圧を印加する
ための新たな配線を形成する必要がない。したがって、
上記付加容量上部電極用の配線による開口率の低下を回
避できる。
【0086】また、上記第2の発明の液晶表示装置は、
上記チャネル部を上記ソースバスライン下部に当該ソー
スバスラインに沿って形成し、上記ソースバスラインを
上部遮光膜として機能させれば、新たに上部遮光膜を形
成する必要がない。したがって、新たに上部遮光膜を形
成することによる開口率の低下を回避できる。
【0087】また、第3の発明の液晶表示装置は、付加
容量を有すると共に、上記付加容量は絶縁膜に設けられ
た溝の内壁部に形成されており、上記溝の底部にはエッ
チストッパが形成されているので、エッチングによって
上記溝を形成する際に上記溝の深さが所定値に設定され
て、容量値のばらつきがないトレンチ型の付加容量を得
ることができる。さらに、上記エッチストッパの存在に
よって上記溝の底部が平坦になるので、信頼性の高い容
量値を呈する付加容量を得ることができる。
【0088】また、上記第3の発明の液晶表示装置は、
上記エッチストッパの下部に付加容量下部電極を備え、
上記付加容量下部電極とエッチストッパとを用いて第2
の付加容量を形成すれば、上記溝の内壁部と下部とに付
加容量を形成できる。こうして、小さな面積で効率良く
所望の容量の付加容量を得ることができ、付加容量に起
因する開口率の低下を抑えることができる。
【0089】また、上記第3の発明の液晶表示装置は、
上記エッチストッパを比誘電率が8以上の誘電体で構成
すれば、さらに小さな面積で効率良く所望の容量の付加
容量を形成できる。
【0090】また、上記第3の発明の液晶表示装置は、
上記エッチストッパを陽極酸化膜で構成すれば、エッチ
ングによって上記溝が形成されるSiO2等の絶縁膜と上
記エッチストッパの選択比が大きく、所望の深さの上記
溝を形成することができる。さらに、上記エッチストッ
パの比誘電率も高く、所望の容の付加容量を効率良く形
成できる。
【0091】また、上記第3の発明の液晶表示装置は、
上記溝を覆って形成された付加容量上部電極を備えて、
上記付加容量上部電極を上記付加容量下部電極と電気的
に接続すれば、上記付加容量上部電極に電圧を印加する
ための新たな配線を形成する必要がない。したがって、
上記付加容量上部電極用の配線による開口率の低下を回
避できる。
【0092】また、上記第3の発明の液晶表示装置は、
上記付加容量下部電極を他の付加容量下部電極と共通に
形成された付加容量共通配線とすれば、個々の付加容量
下部電極を形成するためのプロセスが不必要となり、上
記付加容量下部電極の形成プロセスを簡素化できる。
【0093】また、上記第3の発明の液晶表示装置は、
上記付加容量共通配線を、上記チャネル部の下部領域に
上記ソースバスラインとオーバーラップさせて形成し、
下部遮光膜を兼ねるようにすれば、トランジスタ下方か
らの光を遮断できる。こうして、光によって上記トラン
ジスタに発生するリーク電流を防止できる。
【0094】また、上記第1〜第3の発明の液晶表示装
置は、上記画素電極の配列ピッチを30μm以下にすれ
ば、例えば、1インチ以下の高精細な液晶表示装置を容
易に実現できる。
【0095】また、上記第1〜第3の発明の液晶表示装
置は、上記トランジスタを、活性層が多結晶シリコン膜
で構成され、上記チャネル部近傍には低濃度不純物領域
を有するように成せば、特に光によるリーク電流が発生
し易いLDD構造トランジスタへの下方からの光を遮断
して、リーク電流を防止できる。したがって、上記LD
D構造トランジスタのオフ特性を改良して、表示品位を
高めることができる。
【0096】また、第4の発明の投射型液晶表示装置
は、上記第1〜第3の発明の液晶表示装置を用いて構成
されるので、例えばモバイル用の小型高精細の投射型液
晶表示装置を実現できる。その際に、直視型の液晶表示
装置に比べて強力なバックライトからの光が照射される
投射型液晶表示装置においても表示品位を高めることが
できる。
【図面の簡単な説明】
【図1】 この発明の液晶表示装置における画素1個分
のレイアウト図である。
【図2】 図1におけるB‐B矢視断面である。
【図3】 図1におけるC‐C矢視断面図である。
【図4】 図1とは異なる液晶表示装置における画素1
個分のレイアウト図である。
【図5】 図4におけるD‐D矢視断面図である。
【図6】 図4におけるE‐E矢視断面図である。
【図7】 ドライバ1体型液晶表示装置の平面模式図で
ある。
【図8】 図7における1個分の画素のレイアウト図で
ある。
【図9】 図8におけるA‐A矢視断面図である。
【符号の説明】
31,51…絶縁基板、32,52…下部遮光膜(付加容
量共通配線)、33,54…絶縁膜、
34,57…多結晶シリコン薄膜、34a,57a…付加容
量電極、 35,58…ゲート絶縁膜、36,5
9…付加容量上部電極、37,41,44,60,64,6
6…コンタクトホール、38,61…ゲートバスライン
(ゲート電極)、39,62…チャネル、
40,63…第1層間絶縁膜、42,56…ソースバスラ
イン、 43,65…第2層間絶縁膜、45,67
…画素電極、 53…誘電体膜、55…
容量形成用溝。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA29 JA33 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB52 JB57 KA04 KA07 KA24 MA05 MA07 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 NA07 NA25 5C094 AA05 AA10 AA15 AA25 AA43 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED15 FA01 FA02 FB02 FB12 FB16 GB10 JA08 JA20

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 ゲートバスライン、ソースバスライン、
    付加容量、付加容量共通配線、上記ゲートバスラインと
    ソースバスラインとの交差部近傍に配置されたトランジ
    スタ、上記トランジスタに接続された画素電極が形成さ
    れた第1基板と、上記画素電極に対向する対向電極が形
    成された第2基板とを有し、上記第1基板と第2基板と
    の間には液晶材料が挟持されている液晶表示装置におい
    て、 上記トランジスタの下部領域に上記ゲートバスラインあ
    るいはソースバスラインとオーバーラップして形成され
    ると共に、上記付加容量共通配線を兼ねる下部遮光膜を
    備えたことを特徴とする液晶表示装置。
  2. 【請求項2】 請求項1に記載の液晶表示装置におい
    て、 上記トランジスタのチャネル部は、上記ソースバスライ
    ン下部に、当該ソースバスラインに沿って形成されてお
    り、 上記ソースバスラインは、上部遮光膜として機能するこ
    とを特徴とする液晶表示装置。
  3. 【請求項3】 請求項1あるいは請求項2に記載の液晶
    表示装置において、 上記トランジスタのドレイン端部は上記付加容量共通配
    線に沿って延在しており、上記ドレインの延在部と付加
    容量共通配線との間で第2の付加容量を形成しているこ
    とを特徴とする液晶表示装置。
  4. 【請求項4】 請求項3に記載の液晶表示装置におい
    て、 上記付加容量は、上記ドレインの延在部の上部に当該ド
    レインの延在部に沿って形成された付加容量上部電極を
    有しており、 上記付加容量共通配線は、上記付加容量上部電極と電気
    的に接続されていることを特徴とする液晶表示装置。
  5. 【請求項5】 ゲートバスライン、ソースバスライン、
    付加容量、上記ゲートバスラインとソースバスラインと
    の交差部近傍に配置されたトランジスタ、上記トランジ
    スタに接続された画素電極が形成された第1基板と、上
    記画素電極に対向する対向電極が形成された第2基板と
    を有し、上記第1基板と第2基板との間には液晶材料が
    挟持されている液晶表示装置において、 上記ゲートバスラインあるいはソースバスラインの下部
    領域に成膜された絶縁膜に形成された溝と、 上記溝を覆って形成された付加容量上部電極を備えると
    共に、 上記トランジスタのドレイン端部は、上記絶縁膜上を溝
    の内壁に沿って延在しており、 少なくとも上記溝の内壁部における上記ドレインの延在
    部と付加容量上部電極との間で上記付加容量を構成して
    いることを特徴とする液晶表示装置。
  6. 【請求項6】 請求項5に記載の液晶表示装置におい
    て、 上記絶縁膜の下部領域には、上記ゲートバスラインある
    いはソースバスラインとオーバーラップすると共に、下
    部遮光膜を兼ねる付加容量共通配線が形成されており、 上記ドレインの延在部と付加容量共通配線との間で第2
    の付加容量を形成していることを特徴とする液晶表示装
    置。
  7. 【請求項7】 請求項6に記載の液晶表示装置におい
    て、 上記付加容量共通配線は、上記付加容量上部電極と電気
    的に接続されていることを特徴とする液晶表示装置。
  8. 【請求項8】 請求項5乃至請求項7の何れか一つに記
    載の液晶表示装置において、 上記トランジスタのチャネル部は、上記ソースバスライ
    ン下部に、当該ソースバスラインに沿って形成されてお
    り、 上記ソースバスラインは、上部遮光膜として機能するこ
    とを特徴とする液晶表示装置。
  9. 【請求項9】 ゲートバスライン、ソースバスライン、
    付加容量、上記ゲートバスラインとソースバスラインと
    の交差部近傍に配置されたトランジスタ、上記トランジ
    スタに接続された画素電極が形成された第1基板と、上
    記画素電極に対向する対向電極が形成された第2基板と
    を有し、上記第1基板と第2基板との間には液晶材料が
    挟持されている液晶表示装置において、 上記付加容量は、絶縁膜に設けられ溝の内壁部に形成さ
    れており、 上記溝の底部にはエッチストッパが形成されていること
    を特徴とする液晶表示装置。
  10. 【請求項10】 請求項9に記載の液晶表示装置におい
    て、 上記エッチストッパの下部に付加容量下部電極を備え
    て、 上記付加容量下部電極とエッチストッパとを用いて、第
    2の付加容量を形成していることを特徴とする液晶表示
    装置。
  11. 【請求項11】 請求項9あるいは請求項10に記載の
    液晶表示装置において、 上記エッチストッパは、比誘電率が8以上の誘電体で構
    成されていることを特徴とする液晶表示装置。
  12. 【請求項12】 請求項9乃至請求項11の何れか一つ
    に記載の液晶表示装置において、 上記エッチストッパは、陽極酸化膜で構成されているこ
    とを特徴とする液晶表示装置。
  13. 【請求項13】 請求項10乃至請求項12の何れか一
    つに記載の液晶表示装置において、 上記溝を覆って形成された付加容量上部電極を備えて、 上記付加容量上部電極は、上記付加容量下部電極と電気
    的に接続されていることを特徴とする液晶表示装置。
  14. 【請求項14】 請求項10乃至請求項13の何れか一
    つに記載の液晶表示装置において、 上記付加容量下部電極は、他の付加容量下部電極と共通
    に形成された付加容量共通配線であることを特徴とする
    液晶表示装置。
  15. 【請求項15】 請求項14に記載の液晶表示装置に
    おいて、 上記付加容量共通配線は、上記トランジスタのチャネル
    部の下部領域に上記ソースバスラインとオーバーラップ
    して形成されると共に、下部遮光膜を兼ねていることを
    特徴とする液晶表示装置。
  16. 【請求項16】 請求項1乃至請求項15の何れか一つ
    に記載の液晶表示装置において、 上記画素電極の配列ピッチは30μm以下であることを
    特徴とする液晶表示装置。
  17. 【請求項17】 請求項1乃至請求項16の何れか一つ
    に記載の液晶表示装置において、 上記トランジスタは、活性層を多結晶シリコン膜で構成
    し、上記チャネル部近傍には低濃度不純物領域を有する
    ことを特徴とする液晶表示装置。
  18. 【請求項18】 請求項1乃至請求項17の何れか一つ
    に記載の液晶表示装置を用いて構成されたことを特徴と
    する投射型液晶表示装置。
JP23968799A 1999-08-26 1999-08-26 液晶表示装置 Expired - Fee Related JP3463007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23968799A JP3463007B2 (ja) 1999-08-26 1999-08-26 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23968799A JP3463007B2 (ja) 1999-08-26 1999-08-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001066633A true JP2001066633A (ja) 2001-03-16
JP3463007B2 JP3463007B2 (ja) 2003-11-05

Family

ID=17048429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23968799A Expired - Fee Related JP3463007B2 (ja) 1999-08-26 1999-08-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3463007B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330036A (ja) * 2002-05-10 2003-11-19 Seiko Epson Corp 電気光学装置及び半導体装置の製造方法
KR100490061B1 (ko) * 2002-01-16 2005-05-17 일진디스플레이(주) 개구율이 증대된 액정 표시 장치
KR100559273B1 (ko) * 2002-07-30 2006-03-15 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
US11487171B2 (en) 2020-07-28 2022-11-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11493811B2 (en) 2020-07-28 2022-11-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11598997B2 (en) 2019-10-21 2023-03-07 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11609468B2 (en) 2021-02-22 2023-03-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11740522B2 (en) 2021-02-25 2023-08-29 Seiko Epson Corporation Electro-optical device and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380225A (ja) * 1989-08-23 1991-04-05 Seiko Epson Corp アクティブマトリックス基板
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0926601A (ja) * 1995-07-13 1997-01-28 Sony Corp 液晶表示装置およびその製造方法
JPH09160074A (ja) * 1995-12-13 1997-06-20 Sharp Corp 液晶表示装置
JPH1010548A (ja) * 1996-06-19 1998-01-16 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2000098409A (ja) * 1998-09-24 2000-04-07 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380225A (ja) * 1989-08-23 1991-04-05 Seiko Epson Corp アクティブマトリックス基板
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0926601A (ja) * 1995-07-13 1997-01-28 Sony Corp 液晶表示装置およびその製造方法
JPH09160074A (ja) * 1995-12-13 1997-06-20 Sharp Corp 液晶表示装置
JPH1010548A (ja) * 1996-06-19 1998-01-16 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2000098409A (ja) * 1998-09-24 2000-04-07 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
US7133087B2 (en) 2001-06-05 2006-11-07 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
US7425997B2 (en) 2001-06-05 2008-09-16 Lg Display Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
KR100490061B1 (ko) * 2002-01-16 2005-05-17 일진디스플레이(주) 개구율이 증대된 액정 표시 장치
JP2003330036A (ja) * 2002-05-10 2003-11-19 Seiko Epson Corp 電気光学装置及び半導体装置の製造方法
KR100559273B1 (ko) * 2002-07-30 2006-03-15 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치
US11598997B2 (en) 2019-10-21 2023-03-07 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11487171B2 (en) 2020-07-28 2022-11-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11493811B2 (en) 2020-07-28 2022-11-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11609468B2 (en) 2021-02-22 2023-03-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11740522B2 (en) 2021-02-25 2023-08-29 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP3463007B2 (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
JP4179393B2 (ja) 表示装置及びその製造方法
US5780871A (en) TFT structure including a photo-imageable insulating layer for use with LCDs and image sensors
US8247245B2 (en) Pixel structure and method for fabricating the same
US8420413B2 (en) Method for manufacturing pixel structure
US7196746B2 (en) Pixel structure and manufacturing method thereof
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2005338818A (ja) 保持容量電極ラインを有しない液晶表示装置
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP2006258923A (ja) 液晶表示装置及びその製造方法
US20130270565A1 (en) Thin film transistor array panel and method for manufacturing the same
JPH09218424A (ja) 薄膜トランジスタの液晶表示素子及びその製造方法
JP3463007B2 (ja) 液晶表示装置
JP3245527B2 (ja) 液晶表示装置
JP4900332B2 (ja) 液晶表示装置の製造方法
JPH0534709A (ja) 液晶表示装置
JP2004325627A (ja) アクティブマトリクス基板および表示装置
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
JP2000047254A (ja) 液晶表示装置
JP2000267594A (ja) 表示装置
JP2005250234A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
JP3216053B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees