JP3654474B2

JP3654474B2 - アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法

Info

Publication number: JP3654474B2
Application number: JP31150896A
Authority: JP
Inventors: ジンオヨン; ナンリンキョン
Original assignee: エルジーフィリップスエルシーディーカンパニーリミテッド
Priority date: 1995-11-25
Filing date: 1996-11-22
Publication date: 2005-06-02
Anticipated expiration: 2016-11-22
Also published as: JPH09292632A; US5694185A; KR0158260B1; KR970028666A

Description

【０００１】
【発明の属する技術分野】
本発明はアクティブマトリックス液晶表示装置（ＡＭＬＣＤ）に係り、マトリックスアレイのバスラインと薄膜トランジスタの最適構造の設計を通して開口率を向上させ省エネルギ−に寄与し、輝度の向上、及び反射度の減少によるコントラスト比を改善したアクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリックス液晶表示装置のマトリックスアレイは薄膜トランジスタのようなスイッチング素子と、これに電気的に連結されており光を透過したり反射する画素電極を基本単位とする画素子が縦横に配列された構造を有する。この際、画素の特性を向上させるために補助容量キャパシタを追加して形成する場合もある。また、この画素を互いに連結する複数本のゲ−トバスラインと複数本のデ−タバスライン及び各ゲ−トバスラインと各デ−タバスラインの終端に形成された複数のパッドなどが含まれた構造である。
【０００３】
図１に示したように、従来の一般のアクティブマトリックス液晶表示装置のマトリックスアレイの各画素は互いに交差するゲ−トライン１とデ−タライン２があり、ゲ−トライン１から突設されたゲ−ト電極１１と、ゲ−ト電極に重畳するアイランド状の非晶質シリコン層１４と、デ−タライン２から突設されたソ−ス電極１６と、ソ−ス電極１６に対向形成されたドレイン電極１７を含む薄膜トランジスタ３と、ドレイン電極１７に連結されて形成された画素電極１９を有し、隣り合うゲ−トライン１の一部領域である第１補助容量キャパシタ電極と、第１電極と絶縁層を挟んで重畳する画素電極１９を第２補助容量キャパシタ電極とする補助容量キャパシタ４を有する。
【０００４】
一方、図２に示したように、従来のアクティブマトリックス液晶表示装置のマトリックスアレイに形成される薄膜トランジスタは、絶縁基板１０上に形成されたゲ−トラインの突起部のゲ−ト電極１１と、ゲ−ト電極１１と絶縁基板１０の露出された表面上に形成された第１絶縁膜１３と、第１絶縁膜１３上に形成されチャネルが生成される、ド−プされていない非晶質シリコン層１４とド−プされた非晶質シリコン層１５があり、ド−プされた非晶質シリコン層１５上に下部のゲ−ト電極１１と一部重畳するように形成されたソ−ス電極１６と、ソ−ス電極１６に対称にゲ−ト電極１１と一部重畳するように形成されたドレイン電極１７と、ソ−ス／ドレイン電極１６、１７の上部に形成され絶縁基板を保護するパッシベ−ション層１８と、パッシベ−ション層１８に形成されたコンタクトホ−ルを介してドレイン電極１７と連結形成された画素電極１９がある。主として、ゲ−ト電極１１は陽極酸化の可能な導電物質で形成してゲ−ト電極の表面に酸化絶縁膜１２が形成されている。
【０００５】
アクティブマトリックス液晶表示装置は高画質を具現するために高開口率が求められる。開口率とは画素面積のうち実際の光が透過する面積の比である。
【０００６】
一般に、ゲ−トライン、デ−タライン、そして薄膜トランジスタ及び補助容量キャパシタの各電極部は不透明な導電物質で形成されるが、ゲ−トライン、デ−タライン及び薄膜トランジスタ領域の幅は電流伝達能力と関わり、補助容量キャパシタの大きさは画素に印加された電圧維持とフリッカ(Flicker)減少効果などとかかわり、前述した不透明な領域の縮小には限界があって開口率向上に制限要素として作用する。
【０００７】
それで、従来にゲ−トライン上に薄膜トランジスタを形成して開口率を高めようとする技術が提案されている。図示していないが、この薄膜トランジスタの構造は直線形ゲ−トラインの一部領域のゲ−ト電極と、その上部に形成された第１絶縁膜と、第１絶縁膜上にアイランド状に形成された半導体層と、半導体層上に対向して形成されたソ−ス／ドレイン電極よりなり、ソ−ス電極はデ−タラインに突起部を形成してゲ−ト電極と一部重畳するように形成した構造であり、ドレイン電極は画素電極と連結されゲ−ト電極と一部重畳するように形成した構造である。従って、不透明な領域であるゲ−ト電極を別に形成せず、ゲ−トラインの一部領域を用いることにより開口率を向上させうる。
【０００８】
しかし、ゲ−トライン上に薄膜トランジスタを形成した従来のアクティブマトリックス液晶表示装置は薄膜トランジスタの構造において、ゲ−トライン／絶縁層／ソ−ス電極及びドレイン電極のＭＩＭ(Metal-Insulator-Metal)構造により寄生容量が生ずるが、このうち画素電極と連結されたドレイン電極とゲ−トラインとの間に発生する寄生容量Ｃgdはその容量大きさが
Ｃgd ＝ ε（Ａgd／ｄgd）（１）
であって、液晶の誘電率異方性により現れる画素電圧のレベルシフト値である△ＶPの値を決定する要素である。式（１）において、εはゲ−ト電極とドレイン電極との間に形成された誘電層、すなわち第１絶縁膜及び酸化絶縁膜の誘電率であり、Ａgdはゲ−ト電極とドレイン電極が重なる部位の面積であり、ｄgdはゲ−ト電極とドレイン電極との距離を意味する。
【０００９】
一方、寄生容量Ｃgdと△ＶP との関係は、
△ＶP ＝ＶSC−ＶPC＝Ｖg（Ｃgd／Ｃt）（２）
である。式（２）において、電圧ＶSCは信号電圧の中間値であり、電圧ＶPCはピクセル電極に印加される電圧の中間値であり、電圧Ｖgはゲ−ト電極に印加される電圧であり、全体容量ＣtはＣgd＋ＣS（補助容量）＋ＣLC（液晶容量）である。
【００１０】
式（２）において、寄生容量Ｃgdが補助容量ＣSや液晶容量ＣLCに比べて極めて小さいとすれば、分母Ｃt ＝ＣS ＋ＣLCとなって定数と仮定しうる。従って、画素レベルシフト値である△ＶPの大きさは寄生容量Ｃgdの大きさに比例することがわかる。
【００１１】
△ＶPは液晶表示装置の残像、画素間の不均一、信頼性の劣化などの不良を誘発させる要因であって、良好な画像を得るためには△ＶPを小さくすべきである。式（２）によれば、△ＶPの値を低めるためには寄生容量Ｃgdの値を低めなければならなく、式（１）により、第１絶縁膜の誘電率（ε）を低めたり、距離ｄgdの値を大きくしたり、ゲ−ト電極とドレイン電極が重なる面積Ａgdを縮める方法がありうる。しかし、前述した二種の方法は素子の異なる電気的な特性を変化させうる。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は薄膜トランジスタをゲ−トライン上に形成させ高開口率化を追求しながら、従来のような寄生容量Ｃgdが大きくなる問題点を解決し得る構造の薄膜トランジスタを有するアクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにアクティブマトリックス液晶表示装置のマトリックスアレイの製造方法及び薄膜トランジスタ液晶表示装置の製造方法を提供することである。
【００１３】
【課題を解決するための手段】
前述した本発明の目的を達成するために本発明は、アクティブマトリックス液晶表示装置のマトリックスアレイにおいて、絶縁基板と、前記絶縁基板上に平行に延設された複数のゲートラインと、前記ゲートラインと前記絶縁基板の露出された表面に形成された絶縁膜と、前記絶縁膜上で前記各ゲートラインに重畳して形成された複数のアイランド状の半導体層と、前記ゲートラインが延設された方向に突出するソース電極を有し、前記各半導体層上で前記ゲートラインに直角に交差する複数のデータラインと、前記各半導体層上で前記ソース電極に対向するように形成されたドレイン電極と、前記ゲートラインにより構成されるゲート電極とを包含して構成された複数の薄膜トランジスタと、前記ドレイン電極に接続され、前記ゲートラインとデータラインとによって定義される領域に形成された画素電極とを備えてなり、前記各半導体層上において、前記データライン及び該データラインから突出しているソース電極と前記ドレイン電極との対向部分がＬ字形に形成されていることを特徴とする。さらに、本発明は、アクティブマトリックス液晶表示装置のマトリックスアレイにおいて、絶縁基板と、前記絶縁基板上に第１方向に延設され、ゲート電極に当たる第１領域と隣接する前記第!領域を連結する第２領域を有するゲートラインと、前記ゲートラインと前記絶縁基板の露出された表面に形成された第１絶縁膜と、前記第１絶縁膜上で前記ゲートラインの第１領域に重畳して形成されたアイランド状の半導体層と、前記半導体層上で前記ゲートラインに交差し、前記ゲートラインの第１領域の上部で前記第１方向の突起部を有し、前記突起部とその一側部をソース電極と限定するデータラインと、前記半導体層上で前記ソース電極に応ずるように形成されたドレイン電極を含めてなる複数個の薄膜トランジスタと、前記ドレイン電極に連なり、前記ゲートラインの第２領域に重畳されるように形成される画素電極と、前記ゲートラインの第２領域の一部を第１補助容量キャパシタ電極とする補助容量キャパシタを備えることを特徴とする。
【００１４】
また、本発明はアクティブマトリックス液晶表示装置のマトリックスアレイの製造方法において、絶縁基板上に第１導電層を形成する段階と、前記第１導電層をパタ−ン食刻して前記第１方向に延長されるゲ−トラインを形成する段階と、前記ゲ−トラインと前記絶縁基板の露出された部分に絶縁膜を形成する段階と、前記絶縁膜上に半導体層を形成する段階と、前記ゲ−トラインと前記基板の所定部分に重畳するように前記半導体層をパタ−ン食刻する段階と、前記基板の全面に第２導電層を形成する段階と、前記第２導電層をパタ−ン食刻して前記パタ−ン食刻された半導体層上に形成され、前記第１方向とは異なる方向である第２方向に延長され、前記パタ−ン食刻された半導体層に連結される突出部を有し、前記デ−タラインの内側の一部と前記突出部に限定されるソ−ス電極を有し、前記ゲ−トラインに電圧を印加する場合、前記デ−タラインの内側一部と前記突出部から電流が流れるように形成されるデ−タライン及び前記ソ−ス電極に対応し、前記ソ−ス電極とは所定距離を隔てて位置するドレイン電極を形成する段階を含む。
【００１５】
【発明の実施の形態】
発明の実施の形態１．
以下、添付した図面に基づき本発明の望ましい実施例を詳述する。
【００１６】
図３は本発明のアクティブマトリックス液晶表示装置のマトリックスアレイの実施の形態１であって、便宜上、一つの画素を中心として示した。絶縁基板（図示せず）上に直線状のゲ−トライン５０が通り、ゲ−トライン５０に交差して通るデ−タライン６０がある。デ−タライン６０はゲ−トラインと重畳する領域でゲ−トライン５０の長手方向と同方向の突起部６０−１を有する。また、デ−タラインの突起部６０−１及びその一側のデ−タラインより構成されるソ−ス電極３８に応じてドレイン電極３９が形成されており、ドレイン電極３９はコンタクトホ−ル４３を介して上部の画素電極４５に連結される。この際、ドレイン電極３９はゲ−トライン５０と一部領域が重畳され、デ−タラインの突起部６０−１とデ−タライン６０から等距離を有するように形成される。デ−タライン６０及びデ−タラインの突起部６０−１とドレイン電極３９の下部には非晶質シリコン層３６がアイランド状に形成されていて、チャネル領域４６が非直線的、すなわちＬ形である。この際、電流はデ−タライン６０の突出部６０−１のみならずデ−タライン６０のうち突出部の側面部でも流れる。その結果、チャネルが長くなるので同程度の電流が流れるようにする従来の薄膜トランジスタに比べてドレイン電極の物理的な大きさを減少させる。従って、本発明によれば、ドレイン電極は物理的にさらに小さくてゲ−ト電極とドレイン電極の重畳部分が小さくなり、発生される寄生容量Ｃgdが減少される。
【００１７】
一方、補助容量キャパシタ７５は次段のゲ−トライン５０上に形成されるが、最下部に第１補助容量キャパシタ電極であるゲ−トライン５０と、第２補助容量キャパシタ電極４０が第１絶縁膜（図示せず）と非晶質シリコン層及びド−プされた非晶質シリコン層（図示せず）を挟んで形成されている。第２補助容量キャパシタ電極４０はパッシベ−ション層（図示せず）で覆われ、パッシベ−ション層に形成されたコンタクトホ−ル４４を介して画素電極４５と連結される。
【００１８】
また、図３の実施の形態は実質的に不透明な層、例えばブラックマトリックス（Ｂ／Ｍ：Black Matrix)層４１を下部基板に備える。図３でさらに示されるように、デ−タライン６０とゲ−トライン５０の一部領域及び画素電極４５の一部領域は互いに重なっている。
【００１９】
図４（ａ）から図１０（ａ）と図４（ｂ）ないし図１０（ｂ）は本発明のアクティブマトリックス液晶表示装置のマトリックスアレイ製造方法の一実施の形態を示したもので、図４（ａ）ないし図１０（ａ）は図３のII−II線に沿って切断した断面図であり、図４（ｂ）ないし図１０（ｂ）は図３のIII−III線に沿って切断した断面図である。
【００２０】
まず、図４（ａ）及び図４（ｂ）に示したように、透明基板３０上にスパッタ装置を用いて第１導電物質層を形成しパタニングしてゲ−トラインの一部領域であるゲ−ト電極３１及び第１補助容量キャパシタ電極３２を形成する。第１金属物質としてはアルミニウム、アルミニウム合金、モリブデン、モリブデン合金または陽極酸化可能な金属のうちいずれか一つを用いる。
【００２１】
ついで、図５（ａ）と図５（ｂ）に示したように、ゲ−ト電極３１及び第１補助容量キャパシタ電極３２を陽極酸化してそれぞれの表面に酸化絶縁膜３３、３４を形成する。次いで、酸化絶縁膜３３、３４及び絶縁基板３０の露出された表面にシリコン酸化膜またはシリコン窒化膜を用いて単一または二重絶縁層を形成して第１絶縁膜３５を形成する。
【００２２】
引き続き、図６（ａ）及び図６（ｂ）に示したように、第１絶縁膜上に非晶質シリコンとド−プされた非晶質シリコンを連続して積層した後、食刻工程でパタニングして薄膜トランジスタのゲ−ト電極３１の上部及び補助容量キャパシタ電極３２と重畳されるように水素化された非晶質シリコン層３６とド−プされた非晶質シリコン層３７を形成する。
【００２３】
図７（ａ）及び図７（ｂ）に示したように、非晶質シリコン層３６、ド−プされた非晶質シリコン層３７及び第１絶縁膜３５の上部に第２導電物質を積層し、パタニングして突起部を有するデ−タライン６０（図示せず）とドレイン電極３９及び第２補助容量キャパシタ電極４０を形成する。この際、デ−タライン６０の突起部６０−１及び突起部の側部のデ−タライン領域がソ−ス電極３８となる。ソ−ス／ドレイン電極３８、３９をマスクとして乾式食刻してド−プされた非晶質シリコン層３７を取り除く。この段階を経れば、ソース電極３８はデータライン６０の突起部６０−１（図３）により定まる部分を備える。この部分は、非晶質シリコン層３６及びドープされた非晶質シリコン層３７の上部でドレイン電極３９が対応的に非直線状、望ましくは直角に曲がるように、望ましくは曲がっていて、望ましくはＬ型である。したがって、曲がったチャネル領域４６が得られる。
【００２４】
図８（ａ）及び図８（ｂ）に示したように、露出された表面の全面に不透明の絶縁物質であるブラック樹脂を積層しパタニングしてソ−ス電極３８とドレイン電極３９の一部及びゲ−ト電極３１の上部などの光を遮断すべき領域にブラックマトリックス４１を形成する。また、補助容量キャパシタの第２補助容量キャパシタ電極４０の一部を覆うようにブラックマトシックス４１を形成する。従って、ブラックマトリックス４１は全体アレイ上で補助容量キャパシタの一部領域を除いたゲ−トラインとデ−タラインを覆うように形成される。
【００２５】
図９（ａ）及び図９（ｂ）に示したように、ブラックマトリックス４１及び第１絶縁膜３５などの露出された表面にスパッタまたは化学気相蒸着（ＣＶＤ）装備を用いてシリコン酸化膜またはシリコン窒化膜でパッシベ−ション層４２を形成した後、薄膜トランジスタのドレイン電極３９及び補助容量キャパシタの第２補助容量キャパシタ電極４０の一部領域が露出されるように乾式食刻してコンタクトホ−ル４３、４４を形成する。
【００２６】
図１０（ａ）及び図１０（ｂ）に示したように、全面に透明導電物質、望ましくはＩＴＯ膜を積層し、続いて薄膜トランジスタのゲ−ト電極３１の上部のパッシベ−ション層４２を露出させ、補助容量キャパシタのブラックマトリックス４１が形成された部位の上部に形成されたパッシベ−ション層４２を露出させ、各画素毎に画素電極４５を分離して形成する。この際、水平的に見れば、デ−タライン６０に沿って画素電極４５が互いに分離される。一方、画素電極４５は予め形成されたコンタクトホ−ル４３、４４を介してドレイン電極３９及び補助容量キャパシタの第２補助容量キャパシタ電極４０に接触させる。
【００２７】
発明の実施の形態２．
図１１は本発明の実施の形態２であって、ソ−ス電極３８の一部である突起部６０−１に近接するデ−タライン６０とドレイン電極３８に一部重畳するようにゲ−トライン５０に突起部５０−１を形成したもので、基本的な構造は図３の実施の形態と同様なので説明を省く。
【００２８】
図１１に示したアクティブマトリックス液晶表示装置のマトリックスアレイはゲ−ト電極３１と第１補助容量キャパシタ電極３２、すなわちゲ−トライン５０を形成しながら突起部５０−１を形成する。その後、図５（ａ）ないし図１０（ａ）と図５（ｂ）ないし図１０（ｂ）に示した工程を進めて製造しうる。
【００２９】
以上説明したような本発明のアクティブマトリックス液晶表示装置のマトリックスアレイは薄膜トランジスタをゲ−トラインの上部に形成して開口率の増加を図りながら従来とは異なり、簡単な作図法を通してわかるように、チャネル領域が非直線的に形成されうるので、チャネル長さの増加の効果があって同じチャネル長さの薄膜トランジスタを製造する場合、ゲ−トラインとドレイン電極との間に発生する寄生容量を最大限減らせる。従って、画素電圧のシフトレベル値である△ＶPを減らせてフリッカ現象及び画質の向上を期待できる。
【００３０】
発明の実施の形態３．
図１２は本発明の実施の形態３を示した平面図であって、エッチストッパがさらに追加された。本実施の形態３の基本的な構造は実施の形態１、２において示した通りであるが、その相違点は次の通りである。すなわち、適宜な大きさのコンタクトホ−ルがゲ−トライン８２に形成され、このゲ−トライン８２をマスクとして用いてエッチストッパが形成される。
【００３１】
絶縁基板８０上に直線状であり所定位置にコンタクトホ−ルＴが形成されたゲ−トライン８２が形成されている。コンタクトホ−ルの存するゲ−トライン８２部分はコンタクトホ−ルによりゲ−ト領域と非ゲ−ト領域とに区分される。そして、ゲ−トライン８２に交差してデ−タライン８１が形成されている。デ−タライン８１はゲ−トライン８２と重畳される領域でゲ−トライン８２の長手方向に位置し、ゲ−トライン８２に形成されたコンタクトホ−ルＴの一部を覆う突起部、すなわちソ−ス電極８３に当たる部分を有している。本実施の形態３において、ソ−ス電極８２はエッチストッパのコンタクトホ−ルを介して非晶質シリコン層８６に接触される。そして、画素電極８９がソ−ス電極８３と同一導電物質で形成されたドレイン電極８４に連結され形成されている。本発明の実施の形態３はゲ−トライン８２から延設された突出部が部分的にデ−タライン８１に重畳されている。ここで、ゲ−トラインは突出部を有さず、図３に示したように直線状をなすように形成することもできる。
【００３２】
図１３は図１２のIV−IV線に沿って示した断面図である。
【００３３】
ソ−ス電極８３とドレイン電極８４の下部には半導体活性層８６が形成されており、その下部にゲ−トライン８２のゲ−ト領域８２−１が位置している。したがって、ソ−ス電極８３、ドレイン電極８４及び非晶質シリコン層８６が形成された部位の下部に位置したゲ−トライン８２の部分のゲ−ト領域８２−１はスイッチング素子の機能を果たす薄膜トランジスタをなす。一方、すでに示したように、ソ−ス電極８３とドレイン電極８４の下部に位置した非晶質シリコン層８６には非直線的なチャネル領域が形成されている。ドレイン電極８４は保護膜８５−２に形成されたコンタクトホ−ルを通して上部の画素電極８９に連結される。そして、エッチストッパ８７が走査線のゲ−ト領域８２−１と同形状に半導体活性層８６上にオミックコンタクト層８０と接して形成されている。
【００３４】
未説明の８２−２はコンタクトホ−ルを挟んで両側に位置したゲ−トラインのうち非ゲ−ト領域を、８５−１はゲ−ト絶縁膜を、８８は走査線の表面上に形成される陽極酸化膜を示す。
【００３５】
図１４ないし図１８は本発明の実施の形態３による液晶表示装置の製造工程図を図１２のIV−IV線に沿って切断した図である。
【００３６】
まず、図１４に示したように、絶縁基板８０上にスパッタ装備を用いて第１導電物質層を形成する。以後、導電層をパタ−ン食刻して所定部分にコンタクトホ−ルＴが形成されたゲ−トライン８２を形成する。コンタクトホ−ルのあるゲ−トライン部分は二つの領域８２−１、８２−２に分かれるが、このうち一つの領域８２−１はゲ−ト領域となり、もう一つの領域は非ゲ−ト領域８２−２となる。第１導電物質としてはアルミニウム、アルミニウム合金、モリブデン、モリブデン合金及び陽極酸化可能な金属のうちいずれか一つを用いる。以後、ゲ−トライン３２の表面上に陽極酸化膜８８を形成する。
【００３７】
次いで、図１５に示したように、陽極酸化膜上に第１絶縁膜８５−１を形成する。この際、第１絶縁膜としてシリコン酸化膜あるいはシリコン窒化膜が使われる。以後、第１絶縁膜８５−１上に非晶質シリコン層を積層した後、非晶質シリコン層をゲ−トラインのゲ−ト領域８２−１に当たる部分に重畳するようにパタ−ン食刻する。
【００３８】
その後、図１６に示したように、非晶質シリコン層８６と露出された第１絶縁膜８５−１上にエッチストッパ用絶縁膜を形成する。以後、背面露光を施して非晶質シリコン層８６と露出された第１絶縁膜８５−１上にエッチストッパを形成する。その結果、ゲ−トライン８２のコンタクトホ−ルと同位置にコンタクトホ−ルを有するエッチストッパ８７が形成される。
【００３９】
背面露光を用いたエッチストッパの形成は次のような一般の方法を用いて達成できる。
【００４０】
非晶質シリコン層と露出された第１絶縁膜上にエッチストッパ用絶縁膜とポジティブ感光性を有するフォトレジスト層を連続的に蒸着する。以後、基板の背面で光を照射する背面露光を施す。したがって、光は走査線を除いた部分を通過してポジティブ型のフォトレジスト層に達することになる。その結果、フォトレジスト層の露光部分は弱化され、非露光部分は硬化した状態に残る。その後、現像過程を施せば、フォトレジストの非露光部分、すなわち走査線のような形状を有するフォトレジストパタ−ンが形成される。このフォトレジストパタ−ンをマスクとして下部に存するエッチストッパ用絶縁膜を食刻する。従って、形成されるエッチストッパは走査線と同様な形状を有する。本実施の形態ではエッチストッパを形成するための別のマスクを必要としない。以後、次の工程のためにフォトレジストパタ−ンを取り除く。
【００４１】
次いで、図１７に示したように、エッチストパ８７、露出された非晶質シリコン層及び露出された第１絶縁膜上にド−プされた非晶質シリコン層と第２導電層を連続的に形成する。以後、所定の形状通り第２導電層をパタ−ン食刻して突出部を有するデ−タライン８２とドレイン電極８４を形成する。以後、デ−タラインとドレイン電極３４をマスクとして下部に存するド−プされた非晶質シリコン層を食刻してオミックコンタクト層８７を形成する。
【００４２】
この際、デ−タラインの突出部と突出部の近傍のデ−タラインの内側の一部がソ−ス電極８３に限定される。従って、平面図（図１２）に示したように非直線形、すなわちＬ形のチャネルが得られる。
【００４３】
図１８に示したように、露出された基板の表面にスパッタ装置を用いてシリコン酸化膜あるいはシリコン窒化膜よりなる保護膜８５−２を形成する。以後、保護膜８５−２をパタ−ン食刻してドレイン電極８４の一部を露出させるコンタクトホ−ルを形成する。
【００４４】
その後、保護膜８５−２とドレイン電極８４の露出された表面に透明導電膜を蒸着した後、パタ−ン食刻してドレイン電極８４に連結される画素電極８９を形成する。
【００４５】
図１９及び図２０は本発明による第３実施例の他の製造方法を説明するための図であって、図１２のIV−IV切断線に沿って示した工程図である。
【００４６】
前述した製造方法により完成されるエッチストッパはゲ−トラインのような形状を有している。ところが、エッチストッパはオミックコンタクト層を食刻する過程で生ずる半導体活性層の食刻を防止するために形成するものなので、半導体活性層上にのみ形成することもできる。
【００４７】
まず、図１４で説明したように、絶縁基板上にコンタクトホ−ル、ゲ−ト領域８２−１及び非ゲ−ト領域８２−２を有するゲ−トラインと陽極酸化膜８８を形成する。
【００４８】
その後、図１９に示したように、第１絶縁膜８５−１、非晶質シリコン層８６ａ、エッチストッパ用絶縁膜を蒸着し続ける。図１６に基づき説明したように、一般の背面露光方法を用いてエッチストッパ用絶縁膜を形成する。従って、ゲ−トラインのような形状を有するエッチストッパ８７が得られる。
【００４９】
その後、図２０に示したように、走査線のような形状を有するエッチストッパ８７をパタ−ン食刻して所定部分のみ残し全部取り除く。すなわち、走査線のゲ−ト領域８２−１に当たる部分にのみエッチストッパ８７を残すが、これは予め作られたマスクパタ−ンを用いて得られる。以後、全面に蒸着された非晶質シリコン層８６ａをパタ−ン食刻してエッチストッパ８７の外側に所定部分が露出する非晶質シリコン層８６を形成する。
【００５０】
次いで、図１７ないし図１８を参照して説明した通り、後続工程を進行してオミックコンタクト層、信号線、ソ−ス電極、ドレイン電極、保護膜及び画素電極を形成する。
【００５１】
【発明の効果】
以上述べたように、本発明のアクティブマトリックス液晶表示装置のマトリックスアレイによれば、薄膜トランジスタをゲ−トラインの上部に形成して開口率の増加を図りながら、簡単な作図法を通してわかるように、従来とは異なりチャネル領域が非直線的に形成されうるのでチャネル長さの増加の効果があり、同一チャネル長さの薄膜トランジスタを製造する場合、ゲ−トラインとドレイン電極との間に発生する寄生容量を減らすことができる。従って、画素電圧のシフトレベル値である△ＶPを減らせてフリッカ現象及び画質の向上が図れる。
【００５２】
また、ゲ−トライン上にコンタクトホ−ルを形成する場合は開口率を減少させなく背面露光によりエッチストッパを容易に形成しうる。すなわち、マスクを別に備えなくても予め形成されたゲ−トラインをマスクとして用いてエッチストッパを形成できて工程上有利である。
【図面の簡単な説明】
【図１】従来の液晶表示装置の平面図である。
【図２】図１のI−I線に沿って切断した断面図である。
【図３】本発明によるアクティブマトリックスＬＣＤのマトリックスアレイの実施の形態１を示した平面図である。
【図４】図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図５】図４の工程に続く、図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図６】図５の工程に続く、図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図７】図６の工程に続く、図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図８】図７の工程に続く、図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図９】図８の工程に続く、図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図１０】図９の工程に続く、図３のII−II線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ａ）、図３のIII−III線に沿って切断して示した本発明の実施の形態１による液晶表示装置の製造工程図（ｂ）である。
【図１１】本発明によるアクティブマトリックスＬＣＤのマトリックスアレイの実施の形態２を示した平面図である。
【図１２】本発明によるアクティブマトリックスＬＣＤのマトリックスアレイの実施の形態３を示した平面図である。
【図１３】図１２のIV−IV線に沿って切断して示した断面図である。
【図１４】図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の製造工程図である。
【図１５】図１４の工程に続く、図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の製造工程図である。
【図１６】図１５の工程に続く、図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の製造工程図である。
【図１７】図１６の工程に続く、図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の製造工程図である。
【図１８】図１７の工程に続く、図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の製造工程図である。
【図１９】図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の他の製造工程図である。
【図２０】図１９の工程に続く、図１２のIV−IV線に沿って切断して示した本発明の実施の形態３による液晶表示装置の他の製造工程図である。
【符号の説明】
５０ゲ−トライン
６０デ−タライン
６０−１突起部
３８ソ−ス電極
３９ドレイン電極
４５画素電極
４０第２補助容量キャパシタ電極
７０薄膜トランジスタ
７５補助容量キャパシタ

Claims

薄膜トランジスタを含むアクティブマトリックス液晶表示装置において、
絶縁基板、
前記絶縁基板上に第１方向に延設され、前記薄膜トランジスタのゲート電極に相当する第１領域と隣接する前記第１領域を連結する第２領域を有するゲートライン、
前記ゲートライン上に形成された絶縁膜、
前記絶縁膜上で前記ゲートラインの第１領域に重畳して形成されたアイランド状の半導体層、
前記絶縁基板上に前記第１方向と略直角な第２方向に延設され前記ゲートラインとの交差部を有するデータラインであって、前記半導体層と重畳するよう前記交差部付近から前記第１方向に突出した突起部を前記薄膜トランジスタのソース電極として含むデータラインと、
前記半導体層上で前記突起部ソース電極に対応するように形成された前記薄膜トランジスタのドレイン電極、及び
前記ドレイン電極に連結された画素電極とからなり、
前記データラインは、前記交差部において前記第２方向に延設されたその一部箇所が前記半導体層と重畳しており、それにより前記第１方向の突起部ソース電極と前記ドレイン電極との間及び前記データラインの前記半導体層と重畳している前記第２方向の一部箇所と前記ドレイン電極との間に前記薄膜トランジスタのＬ字状チャネルが形成されていることを特徴とする液晶表示装置。
前記薄膜トランジスタの前記ソース電極と前記ドレイン電極、前記ゲートライン、及び前記データラインの上部に形成され、前記画素電極と一部重畳して形成されたブラックマトリックスをさらに含むことを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置。
前記ゲートラインの第２領域の一部を第１補助容量キャパシタ電極とする補助容量キャパシタとを備え、前記第１補助容量キャパシタ電極の一部領域と重畳するように前記第１補助容量キャパシタの上部に形成されたブラックマトリックスをさらに含むことを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置。
前記補助容量キャパシタは、
前記ゲートラインの第２領域の一部領域である第１補助容量キャパシタ電極と、
前記第１補助容量キャパシタ電極と前記絶縁基板の露出された表面上に形成された電極絶縁膜と、
前記電極絶縁膜上に形成された半導体層と、
前記半導体層上に形成された第２補助容量キャパシタ電極と、
前記第２補助容量キャパシタ電極の一部を覆うブラックマトリックスと、
前記電極絶縁膜と前記第２補助容量キャパシタ電極と前記ブラックマトリックスの露出された表面に形成され、前記第２補助容量キャパシタ電極の上部にコンタクト領域が限定されたパッシベーション層と、
前記コンタクト領域を介して前記第２補助容量キャパシタ電極と連結された画素電極とを含めてなることを特徴とする請求項３に記載のアクティブマトリックス液晶表示装置。
前記ゲートラインは直線形であり、同一な幅を有することを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置。
前記ゲートラインは前記ソース電極の一部と前記ドレイン電極に一部重畳される突起部を有することを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置。
前記ソース電極と前記ドレイン電極は、前記薄膜トランジスタで角をなすチャネル領域を形成することを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置。
前記ソース電極と前記ドレイン電極が形成するチャネル領域は、前記ゲートラインの線幅内で前記ドレイン電極を囲むことを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置。
液晶表示装置において、
第１方向に延設されるゲートライン、
前記ゲートラインとの交差部を有するように前記第１方向と異なる第２方向に延設され、前記交差部付近で前記第１方向に突出される突起部としての第１領域と前記第１領域に隣り合う前記第２方向の第２領域を有するデータライン、及び
前記交差部付近で前記ゲートライン上に形成された薄膜トランジスタであって、ゲート電極、絶縁膜、半導体層、ソース電極及び液晶画素電極に接続されたドレイン電極とからなる薄膜トランジスタとからなり、
前記ゲートラインの一部が前記ゲート電極を形成しており、前記データラインの第１領域と第２領域が前記半導体層と重畳して前記ソース電極を形成しており、及び前記ドレイン電極が前記半導体層と重畳しており、それにより前記データラインの第１領域と前記ドレイン電極との間及び前記データラインの第２領域と前記ドレイン電極との間にＬ字状の薄膜トランジスタ・チャネルが形成されていることを特徴とする液晶表示装置。
前記データラインの第２領域は前記データラインの第１領域に接触することを特徴とする請求項９に記載の液晶表示装置。
前記ゲートラインと前記データラインは基板上に形成され、前記データラインの第１領域及び第２領域は前記基板の所定部分を限定し、前記ソース電極が前記基板の所定部分に重畳されることを特徴とする請求項１０に記載の液晶表示装置。
前記第１方向と前記第２方向は互いに垂直であることを特徴とする請求項９に記載の液晶表示装置。
前記データラインの第１領域及び第２領域に重畳されるブラックマトリックスを形成することを特徴とする講求項９に記載の液晶表示装置。
前記データラインの前記第１領域、前記第２領域の上部領域及び前記ゲートラインの第１領域に重畳され、前記ゲートラインの第２領域を露出させるブラックマトリックスと、
前記ゲートラインの第２領域を電極として使う補助容量キャパシタをさらに含むことを特徴とする請求項９に記載の液晶表示装置。
前記ドレイン電極に連結され、その一部が前記ブラックマトリックス上に形成される画素電極をさらに含むことを特徴とする請求項１３に記載の液晶表示装置。
前記ゲートラインの第２領域に一部が重畳され、前記ストレージキャパシタの一電極として使われる画素電極をさらに含むことを特徴とする請求項１４に記載の液晶表示装置。
前記ゲートラインは、前記交差部付近で前記半導体層に重畳して前記第２の方向に突出するゲート突出部を有し、前記ゲート突出部は前記薄膜トランジスタの付加的ゲート電極をなしており、前記Ｌ字状チャネルが前記付加的ゲート電極の重畳する前記半導体層部分にも形成されていることを特徴とする請求項９に記載の液晶表示装置。
前記第１方向と前記第２方向は互いに垂直であることを特徴とする請求項１７に記載の液晶表示装置。
前記データラインの前記第２領域は前記ゲート突出部とは重畳していることを特徴とする請求項１７に記載の液晶表示装置。
前記ゲートラインと前記データラインは前記基板上に形成され、前記データラインの第１領域及び第２領域は前記基板の所定部分を限定し、前記ソース電極が前記基板の所定部分に重畳することを特徴とする講求項１７に記載の液晶表示装置。
薄膜トランジスタを含むアクティブマトリックス液晶表示装置において、
絶縁基板、
前記絶縁基板上に第１方向に延設され、前記薄膜トランジスタのゲート領域に当たる第１領域と、非ゲート領域に当たる第２領域と、前記第１領域と前記第２領域に近接するコンタクトホールを有するゲートライン、
前記ゲートラインと前記露出された絶縁基板上に形成される絶縁膜、
前記ゲートラインのコンタクトホールの一部と第１領域に重畳されるアイランド状の前記薄膜トランジスタの半導体活性層と、
前記半導体活性層の一部を露出させるように形成されるエッチストッパ、
前記ゲートラインとの交差部を有するデータラインであって、前記交差部付近で前記第１方向に形成された前記半導体活性層に重畳された突出部である第１領域と前記第１領域に隣接し前記半導体活性層に重畳する第２領域を有し、前記データラインの突出部と前記データラインの第２領域が前記薄膜トランジスタのソース電極をなしているデータライン、及び
前記半導体活性層に重畳し、液晶画素電極と連結された前記薄膜トランジスタのドレイン電極とからなり、
前記データラインの突出部である第１領域と前記ドレイン電極との間及び前記データラインの第２領域と前記ドレイン電極との間に前記薄膜トランジスタのＬ字状チャネルが形成されていることを特徴とする液晶表示装置。
前記エッチストッパは、第１領域と第２領域を有するゲートラインの形状と同一であることを特徴とする請求項２１に記載のアクティブマトリックス液晶表示装置。
前記エッチストッパは、前記ゲートラインの第１領域と同形状で形成されることを特徴とする講求項２１に記載のアクティブマトリックス液晶表示装置。
前記ゲートラインは直線形で形成され、均一な幅を有することを特徴とする講求項２１に記載のアクティブマトリックス液晶表示装置。
前記ゲートラインは前記ドレイン電極と前記ソース電極の一部に重畳される突出部を有することを特徴とする講求項２１に記載のアクティブマトリックス液晶表示装置。
前記ソース電極と前記ドレイン電極は、前記薄膜トランジスタで角をなすチャネル領域を形成することを特徴とする請求項２１に記載のアクティブマトリックス液晶表示装置。
請求項１又は９に記載のアクティブマトリックス液晶表示装置の製造方法において、
絶縁基板上に第１導電層を形成する段階と、
前記第１導電層をパターン食刻して前記第１方向に延長される前記ゲートラインを形成する段階と、
前記ゲートラインと前記絶縁基板の露出された部分に前記絶縁膜を形成する段階と、
前記絶縁膜上に前記半導体層を形成する段階と、
前記ゲートラインと前記基板の所定部分に重畳するように前記半導体層をパターン食刻する段階と、
前記基板の全面に第２導電層を形成する段階と、
前記第２導電層をパターン食刻して、前記パターン食刻された前記半導体層上に重畳的に形成された前記パターン食刻された半導体層に連結される前記データラインの突起部を形成する製造方法。
前記基板の露出部分に透明導電層を形成する段階と、
前記透明導電層をパターン食刻して前記ドレイン電極に連結される画素電極を形成する段階とをさらに含むことを特徴とする請求項２７に記載のアクティブマトリックス不液晶表示装置の製造方法。
前記パターン食刻された半導体層に重畳するブラックマトリックスを形成することを特徴とする請求項２７に記載のアクティブマトリックス液晶表示装置の製造方法。
前記第１方向は前記第２方向に垂直であることを特徴とする請求項２７に記載のアクティブマトリックス液晶表示装置のマトリックスアレイの製造方法。
請求項２１に記載の液晶表示装置の製造方法において、
前記絶縁基板上に第１導電層を積層する段階と、
前記第１導電層をパターン食刻して前記ゲートラインを形成する段階と、
前記ゲートラインと前記絶縁基板の露出された表面に第１絶縁膜を積層する段階と、
前記第１絶縁膜上に非晶質シリコン層を積層する段階と、
前記非晶質シリコン層をパターン食刻して前記半導体活性層を形成する段階と、
前記半導体活性層上と前記第１絶縁膜の露出された表面に前記エッチストッパ用の絶縁膜を積層する段階と、
前記エッチストッパ用の絶縁膜を背面露光工程を用いてパターン食刻して前記ゲートラインを形成して前記半導体活性層の一部を露出させる前記エッチストッパを形成する段階と、
前記エッチストッパ上と前記半導体活性層の露出された表面にドープされた非晶質シリコン層と第２導電層を順次に積層する段階と、
前記第２導電層と前記ドープされた非晶質層をパターン食刻して前記データラインと、前記ドレイン電極を形成する段階とを含むことを特徴とする製造方法。
前記背面露光工程を用いる前記エッチストッパの形成段階は、
前記エッチストッパ用の絶縁膜上に所定の感光性を有するフォトレジスト層を連続蒸着する段階と、
前記基板の背面で前記走査線をマスクとして前記フォトレジスト層を選択露光する段階と、
前記選択露光されたフォトレジスト層を現像してフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして前記エッチストッパ用の絶縁膜を食刻してエッチストッパを形成する段階を含むことを特徴とする請求項３１に記載の製造方法。
前記基板の全面に第２絶縁膜を積層する段階と、
前記第２絶縁膜をパターン食刻して前記ドレイン電極の一都を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを介して前記ドレイン電極に連結される画素電極を形成する段階とをさらに含むことを特徴とする請求項３１に記載の液晶表示装置の製造方法。
請求項２１に記載の液晶表示装置の製造方法において、
絶縁基板上に第１導電層を積層する段階と、
前記第１導電層をパターン食刻して前記ゲート領域と、前記ゲート領域の一側に置かれる前記コンタクトホールと、前記ゲート領域と前記コンタクトホールに連結される前記非ゲート領域を有する前記ゲートラインを形成する段階と、
前記ゲートラインと前記絶縁基板の露出された表面に第１絶縁膜、非晶質シリコン層、エッチストッパ用の絶縁膜を連続積層する段階と、
前記エッチストッパ用の絶縁膜を背面露光工程を用いてパターン食刻して前記ゲートラインの形状通り形成され前記非晶質シリコン層の一部を露出させてエッチストッパを形成する段階と、
前記エッチストッパをパターン食刻して前記ゲート領域に当たる部分のみ残留させる段階と、
前記非晶質シリコン層をパターン食刻して前記エッチストッパの外側に露出される前記半導体活性層を形成する段階と、
全面にドープされた非晶質シリコン層と第２導電層を順次に積層する段階と、
前記第２導電層と前記ドープされた非晶質層をパターン食刻して前記半導体活性層に一部が接する前記ソース電極と、前記ソース電極に連結される信号線と、前記ドレイン電極を形成する段階とを含むことを特徴とする薄膜トランジスタ液晶表示装置の製造方法。
絶縁基板と、
前記絶縁基板上に平行に延設された複数のゲートラインと、
前記各ゲートラインに重畳して形成された複数のアイランド状の半導体層と、
前記ゲートラインに直角に交差する複数のデータラインであって、前記交差付近で前記ゲートラインが延設された方向に突出する突起電極を有するデータラインと、
前記各半導体層上で前記突起電極に対向するように形成されたドレイン電極と、前記ゲートラインにより構成されるゲート電極とを各々が含む複数の薄膜トランジスタと、
前記ドレイン電極に接続され、前記ゲートラインとデータラインとによって定義される領域に形成された画素電極とを備えてなり、
前記各半導体層において、前記データラインの前記突起電極に隣接する部分及び該データラインの突起電極と前記ドレイン電極との対向部分が前記薄膜トランジスタのＬ字状チャネルとなっていることを特徴とするアクティブマトリックス液晶表示装置。
各ゲートラインの一部に、該ゲートラインの一部を第１電極とし、隣接する画素領域の画素電極の一部を第２電極とする補助容量キャパシタが形成されていることを特徴とする請求項３５に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。