KR20040043116A - 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치 - Google Patents

유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치 Download PDF

Info

Publication number
KR20040043116A
KR20040043116A KR10-2003-7012959A KR20037012959A KR20040043116A KR 20040043116 A KR20040043116 A KR 20040043116A KR 20037012959 A KR20037012959 A KR 20037012959A KR 20040043116 A KR20040043116 A KR 20040043116A
Authority
KR
South Korea
Prior art keywords
source
pixel
drain electrode
electrode
coupled
Prior art date
Application number
KR10-2003-7012959A
Other languages
English (en)
Inventor
마이클 케인
프랭크 쿠오모
배리 그리닝
Original Assignee
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사르노프 코포레이션 filed Critical 사르노프 코포레이션
Publication of KR20040043116A publication Critical patent/KR20040043116A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Abstract

본 발명은 게이트와 화소간 커패시턴스를 최소화하는 적어도 하나의 유기 박막 트랜지스터(OTFT)(210)를 가진 화소 구조(200)를 개시한다. 일 실시예에서, 화소 구조는 트랜지스터의 데이터-라인 측 상의 OTFT 전극(212)이 화소 측 전극(214)에 대해 트랜지스터의 세 개의 측면 주위로 연장되거나 그에 의해 둘러싸이는, 새로운 트랜지스터 구조를 제공한다. 따라서, 화소 측 전극은 트랜지스터의 유효폭(및 이에 따른 온-전류)을 감소시키지 않고서도 매우 작게 만들어질 수 있다.

Description

유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스 화소 제공방법 및 제공장치{METHOD AND APPARATUS FOR PROVIDING A HIGH-PERFORMANCE ACTIVE MATRIX PIXEL USING ORGANIC THIN-FILM TRANSISTORS}
종래의 화소가 도 1에 도시되어 있다. TFT용의 소스와 드레인 접촉은 유기 층(organic layer)에 오옴 접촉(ohm contact)을 만드는, 팔라듐(palladium)과 같은 금속화 층(metallization layer)으로부터 만들어진다. 이러한 금속화 층은 또한 디스플레이의 데이터-라인(컬럼 라인)을 형성하기 위해서 사용되는데, 여기서 상기 데이터-라인은 화소 트랜지스터의 일측에 접촉한다. 투명한 인듐-주석 산화물(ITO) 화소 전극은 트랜지스터의 타측 상의 금속화 층과 접촉한다. 금속화 층의 "패드(pad)"는 도 1에 도시된 바와 같이 TFT와 접촉하고 ITO 상부에 놓인다. 게이트 금속화 층은 게이트 금속화 층을 상기 유기 층으로부터 분리하는, 실리콘이산화물 또는 실리콘 질화물과 같은 게이트 유전체 층 하부에 놓인다.
도 1의 구조는 게이트 전극과, ITO 화소 전극 밖으로 나오는 소스-드레인 금속화 층 사이에 높은 커패시턴스를 가지는데, 상기 기생 커패시턴스(parasitic capacitance)는 두 개의 전극 사이의 중첩 면적에 대체로 비례한다. 상기 기생 커패시턴스는 심각한 문제인데, 왜냐하면, 트랜지스터가 "온(on)" 상태로부터 "오프(off)" 상태로 전이함에 따라, 이러한 커패시턴스는 트랜지스터가 턴 오프(turn off)될 때 큰 용량성(capacitive) "푸쉬-다운(push-down)"(n-채널 TFT에 대해) 또는 "푸쉬-업(push-up)"(p-채널에 대해)을 초래하기 때문이다. 화소 전압에서의 이러한 변화는 종래의 구조를 사용하여 제조되는 화소에서 약 15 볼트이다. 커패시턴스는 화소에서 화소까지 불균일하여서, 디스플레이에 걸린 화소 전압을 불균일하게 하고, 이에 따라 디스플레이에 걸친 빛의 세기도 또한 변화하게 되어 눈에 띄게 될 것이다. 이는 또한 OTFT가 용량성 효과 없는 상태에 있을 경우 보다 게이트, 소스 및 드레인 사이에서 더 높은 전압을 견딜 수 있을 것을 요구한다.
따라서, 게이트와 화소간의(gate-to-pixel) 커패시턴스를 최소화하는 OTFT 구조를 가진 새로운 화소 구조가 필요하다.
본 발명은 적어도 하나의 유기 박막 트랜지스터(OTFT)를 사용하는 새로운 화소 구조(pixel structure)에 관한 것이다. 더 특정해서는, 본 발명은 트랜지스터의 데이터-라인 측(data line side) 상의 OTFT 전극이 화소-측(pixel-side) 전극에 대해 트랜지스터의 세 개의 측면 주위로 연장되거나 그에 의해 둘러싸이는 새로운 트랜지스터 구조를 제공한다.
도 1은 종래의 OTFT 화소를 도시하고;
도 2는 본 발명의 새로운 OTFT 화소를 를 도시하고;
도 3은 도 2의 라인 3-3에 따른 OTFT의 단면도를 도시하고;
도 4는 다수의 둘러싸인(wrap-around) 소스/핑거(finger) 드레인 쌍을 가진 본 발명의 택일적인 트랜지스터 구조를 도시하며;
도 5는 본 발명에 따른 다수의 OTFT 화소 구조를 가진 디스플레이를 사용하는 시스템의 블록도를 도시한다.
본 발명은 게이트와 화소간의 커패시턴스를 최소화하는 OTFT 구조를 가진 새로운 화소 구조에 관한 것이다. 일 실시예에서, 본 발명은 트랜지스터의 데이터-라인 측 상의 OTFT 전극이 화소-측 전극에 대해 트랜지스터의 세 개의 측 주위로 연장되거나 그에 의해 둘러싸이는, 새로운 트랜지스터 구조를 제공한다.
따라서, 화소-측(pixel-side) 전극이 트랜지스터의 유효 폭(effective width) 및, 이에 따른 온-전류(on-current)를 감소시키지 않고서도 매우 작게 만들어질 수 있다. 상기 새로운 구조를 사용하여 게이트와 화소간의, 여러 겹(several-fold)의 커패시턴스를 감소시키는 것이 가능하다.
상기 본 발명의 특징은 첨부 도면을 참조한 다음의 상세히 기술된 설명을 참고하여 쉽게 이해될 것이다. 도면들에서, 이해를 돕기 위해서, 가능하다면 동일한 참조 번호는 동일한 요소들을 지시하는 것으로 도면들에서 공통으로 사용되었다.
도 2는 본 발명의 새로운 OTFT 화소(200)("화소(I, J)")를 도시한다. "화소(I, J)"로 표시된 것은 (1 ＝＜ I ＝＜ M)인 M 컬럼(column)과 (1 ＝＜ J ＝＜ N)인 N 로우(row)를 가진 디스플레이의 특정 그리드 좌표(particular grid coordinate)에서의 화소를 나타낸다.
특히, 도 2는 유기 박막 트랜지스터(210)와 화소 전극, 예를 들어 투명한 인듐-주석 산화물(ITO) 화소 전극(220)을 포함하는 OTFT 화소(200)를 도시한다. ITO 화소 전극(220)이 본 발명의 바람직한 실시예로 개시되지만, 본 발명은 이에 제한되지는 않는 것으로 여겨져야 한다. 즉, 상기 새로운 OTFT 구조는 화소의 광-제어 소자(도시되지 않음)에 결합되는 다른 타입의 화소 전극과 협력하도록 적용될 수 있다.
각각의 OTFT 화소 구조는 데이터-라인(230)(컬럼 라인) 및 선택 라인(240)(로우 라인)과 함께 동작된다. 이러한 라인들은 데이터를 화소에 로딩하고 저장된 데이터가 디스플레이되도록 하기 위해서 사용된다. 따라서, 각각의 OTFT 화소는 데이터-라인(230)에 연결된 일측상에 소스/드레인 금속화 층을 가진 트랜지스터(210)를 포함한다. 부가적으로, 게이트 전극(242)이 선택 라인(240)에 연결된다.
도 3은 도 2의 라인 3-3 을 따른 OTFT 화소의 단면도이다. 본 발명의 설명을 잘 이해할 수 있도록 도 2와 도 3 모두를 참조하라. 유기 박막 트랜지스터(210)는 한쌍의 소스-드레인 전극(212와 214), 유기 반도체 층(250), 게이트 유전체 층(320) 및 게이트 전극(242)을 포함한다. 이러한 층들과 전극들은 기판(310), 예를 들어 폴리에스테르 기판 상으로 증착된다.
본 발명에서, 도 2는 새로운 트랜지스터 구조를 도시하는데, 트랜지스터(210)의 데이터-라인 측 상의 OTFT 전극(소스 전극(212))은 드레인 전극(214)에 대해 트랜지스터의 세 개의 측면 주위로 연장되거나 그에 의해 둘러싸인다. 즉, 반원 홈통(semi-circular trough)이 소스 전극(212)의 한쪽 말단 내로 패터닝되고(patterned), 더 작은 드레인 전극(214)의 한쪽 말단은 반원 홈통 내에 측면으로 위치된다. 상기 더 작은 드레인 전극(214)의 한쪽 말단이 소스 전극(212)의 상기 더 큰 반원 또는 반원 모양의 홈통 말단에 의해 세 측면 상에 둘러 싸이는 결과를 가져온다.
따라서, 화소-측 전극(드레인 전극(214))은 트랜지스터의 유효폭( 및 그에 따른 온-전류)을 감소시키지 않고서도 매우 작게 만들어질 수 있다. 상기 새로운 트랜지스터의 레이아웃(layout)에서, 게이트와 화소간 여러 겹의 기생 커패시턴스를 감소시키는 것이 가능하다. 다시 말하면, OTFT 액티브 매트릭스 화소의 상기 새로운 레이아웃을 사용함으로써, 게이트와 화소 전극 사이의 커패시턴스가 상당히 감소될 수 있다. 이는 화소가 선택되지 않을(deselect) 때 화소 전압에서의 용량성 푸쉬-다운 또는 푸쉬-업(또는 전하 주입)을 감소시켜서, 디스플레이 균일성을 양호하게 하고 트랜지스터 상의 전압 요구를 감소시킨다.
본 구조의 한가지 중요한 장점은 전체 트랜지스터(210)에 대해 낮은 저향을 여전히 유지한다는 점이다. 즉, 낮은 저항은 화소를 충전하기 위한 더 빠른 충전 시간을 가져온다. 트랜지스터의 저항은 상기 폭에 반비례하고 소스-드레인 전극의 길이에 정비례한다는 것이 유의되어야 한다. 다시 말하면, 기생 커패시턴스의 효과를 감소시키면서, 소스와 드레인 전극 모두의 폭을 단순히 감소시키는 것은 실제로는 전체 트랜지스터의 저항을 증가시킬 것이다. 따라서, 상기 새로운 비 대칭 구조는 전체 트랜지스터에 대해 원하는 낮은 저항을 유지시키면서 기생 커패시턴스를 감소시키는 완벽한 균형을 가져온다.
도 3이 소스 전극(212)가 왼쪽 측면 상에 있고 드레인 전극(214)이 오른쪽 측면 상에 있는 것으로 도시되고 있지만, 당업자는 이러한 전극들은 간단하게 소스-드레인 전극으로 서로 바뀌어서 종종 언급된다는 것을 알 수 있다고 유의되어야 한다. 따라서, 청구범위의 이해를 위해서, 용어 "제 1 소스-드레인 전극(first source-drain electrode)"과 "제 2 소스-드레인 전극(second source-drain electrode)"은 소스 전극과 드레인 전극 또는 그 역인 것으로 넓게 해석되어야 한다. 다시 말하면, 특정한 실행이나 관례(convention)에 따라, 드레인 전극을 소스 전극 대신에 반원 말단을 가진 더 큰 전극이라고 하는 것도 가능하다.
부가적으로, 본 발명은 한쪽 말단에 반원 홈통을 가진 소스-드레인 전극을 언급하고 있지만, 본 발명은 이에 제한되지는 않는다. 즉, 상기 홈통의 내측은 곡면일 필요는 없지만, 대신에 도 2에 도시된 바와 같이 다수의 측면(직선 및/또는 곡선)으로 구성될 수 있다. 실제로는, 상기 홈통은 반-타원(semi-oval) 홈통일 수 있다.
부가적으로, 본 발명은 드레인 전극이 "세 개 측면들(three sides)" 상의 소스 전극의 홈통 말단에 의해 둘러싸인 것으로 언급하고 있지만, 본 발명은 이에 제한되지 않는다. 특히, 도 2는 이러한 직사각형 전극의 한쪽 말단의 세 측면이 소스 전극의 홈통 말단에 의한 세 측면으로 둘러싸이도록, 직사각형 형상인 드레인 전극을 도시한다. 그러나, 당업자는 드레인 전극이 여전히 소스 전극의 홈통 말단 내에 배치되도록 하기 위해서, 드레인 전극의 말단이 원형이거나(round) 뽀족한 모양이 되도록(화살촉처럼) 만들어질 수 있다는 것을 인식할 것이다. 드레인 전극의 이러한 택일적인 말단 구조는 여전히 본 발명의 범위 내에 있다.
도 4는 본 발명의 택일적인 트랜지스터 구조를 도시한다. 특히, 드레인 전극(414)의 한쪽 말단은 다수의 "핑거들(fingers)"(410)을 포함하는 반면, 소스 전극(412)의 한쪽 말단은 다수의 반원 홈통(420)을 포함한다. 상기 새로운 구조는, 전체 트랜지스터의 저항이 배치되는 핑거/홈통 쌍의 개수에 기초하여 더 조정될 수 있는 부가적인 장점을 가지는 동시에, 도 2에 대해 전술한 바와 같은 장점을 가진다. 따라서, 상기 부가적인 장점은 더 복잡한 소스-드레인 전극 구조를 갖지 않고서도 얻어진다.
마지막으로, 본 트랜지스터 구조는 유기 TFT와 사용될 때 특히 잘 적용된다고 유의되어야 한다. TFT에 대해 사용되는 비결정질 실리콘과 달리, 유기 층은 상온에서 형성될 수 있고, 다른 새로운 기판 물질 뿐만 아니라, 값싸고 가볍고 울퉁불퉁한 플라스틱 기판 상에 액티브-매트릭스 액정 디스플레이(AMLCD)를 만들 가능성을 열어놓는다. 유기 TFT는 비결정질 실리콘 TFT의 것과 동등한 전기적 특징을 가져서, 플라스틱 AMLCD의 성능은 기존의 유리에 기초한 AMLCD의 것과 유사할 것으로 기대된다.
본 발명의 바람직한 실시예에서, 유기 층(250)은 펜타센(pentacene)인데, 이는 선형 다환형 방향성 탄화수소(linear polycyclic aromatic hydrocarbon)이다. 그러나, 유기 층(250)은 또한 다른 유기 물질 및, 특히 다른 레벨의 비용과 성능을 가진 나프탈렌(naphthalene), 안트라센(anthracene) 및 테트라센(tetracene)과 같은 다른 선형 다환형 방향성 탄화수소를 사용하여 실행될 수 있다.
도 5는 본 발명에 따른 다수의 액티브 매트릭스 화소 구조(200 및/또는 400)를 가진 디스플레이(520)를 사용하는 시스템(500)의 블록도를 도시한다. 상기 시스템(500)은 디스플레이 제어기(510) 및 디스플레이(520)를 포함한다.
더 상세하게는, 상기 디스플레이 제어기는 중앙 처리 장치(CPU)(512), 메모리(514) 및 다수의 I/O 장치(516)(예를 들어, 마우스, 키보드, 자기 및 광 드라이브와 같은 저장 장치, 모뎀 등)를 가진 범용 컴퓨터로서 실행될 수 있다. 디스플레이(520)를 활성화하기 위한 소프트웨어 명령은 메모리(514)로 로딩되어 CPU(512)에 의해 실행될 수 있다.
디스플레이(520)는 화소 인터페이스(522) 및 다수의 화소(예를 들면 화소 구조(200 및/또는 400))를 포함한다. 화소 인터페이스(522)는 화소(200 또는 400)를 구동하기 위한 필수 회로를 포함한다. 예를 들면, 화소 인터페이스(522)는 매트릭스 어드레싱 인터페이스일 수 있다.
따라서, 시스템(500)은 랩탑 컴퓨터로서 실행될 수 있다. 택일적으로, 디스플레이 제어기(510)는 마이크로컨트롤러 또는 주문형 IC(ASIC) 또는 하드웨어와 소프트 웨어 명령의 조합과 같은 다른 수단들로 실행될 수 있다. 요약하면, 시스템(500)은 본 발명의 디스플레이를 편입하는 더 큰 시스템 내에서 실행될 수 있다.
부가적으로, 본 화소 구조는 유연성 있고(flexible) 휠 수 있는(bendable) 디스플레이에 배치될 수 있다. 이 실시예는 Kane 등에 의해 2001년 6월 5일자Society for Information Display(SID) International Symposium Digest에 실린 "폴리에스테르 기판 상에 유기 박막 트랜지스터를 사용하는 AMLCD(AMLSD Using Organic Thin-Film Transistors On Polyester Substrates)"로 명명된 문서에 개시되어 있는데, 이는 본 명세서에 참조로 편입되어 있다.
본 발명의 기술을 편입한 많은 다양한 실시예들이 본 명세서에 예시되고 기술되었지만, 이외에도 당업자는 본 발명의 기술을 편입한 많은 다른 다양한 실시예들을 쉽게 고안할 수 있을 것이다.

Claims (10)

  1. 각각의 화소(pixel)가 적어도 하나의 유기 박막 트랜지스터(organic thin film transistor, OTFT)(210)를 갖는 다수의 화소(200, 400)들을 포함하는 디스플레이(520)로서,
    상기 OTFT는,
    제 1 말단(end) 및, 적어도 하나의 홈통(trough)을 가진 제 2 말단(end)을 포함한 제 1 소스-드레인 전극(212);
    제 1 말단 및 제 2 말단을 가진 제 2 소스-드레인 전극(214)으로서, 상기 제 2 소스-드레인 전극의 상기 제 1 말단은 상기 제 1 소스-드레인 전극의 상기 제 2 말단 내에 배치되는 제 2 소스-드레인 전극(214);
    상기 제 1 및 제 2 소스-드레인 전극들에 결합된 유기 층(organic layer)(250);
    상기 유기 층에 결합된 게이트 유전체 층(320);
    상기 게이트 유전체 층에 결합된 게이트 전극(242); 및
    상기 게이트 전극에 결합된 기판(310)을 포함하는 디스플레이.
  2. 제 1항에 있어서,
    상기 제 1 소스-드레인 전극의 상기 제 2 말단의 상기 홈통은 반원 모양(semi-circular configuration)을 가지는 디스플레이.
  3. 제 1항에 있어서,
    상기 유기 층은 선형 다환형 방향성(linear polycyclic aromatic) 탄화 수소인 디스플레이.
  4. 제 3항에 있어서,
    상기 선형 다환형 방향성 탄화수소는 펜타센(pentacene)인 디스플레이.
  5. 제 1항에 있어서,
    상기 제 1 소스-드레인 전극의 상기 제 2 말단은 적어도 두 개의 홈통들(420)을 가지고, 상기 제 2 소스-드레인 전극의 상기 제 1 말단은 상기 제 1 소스-드레인 전극의 상기 제 2 말단의 상기 적어도 두 개의 홈통들 내에 배치되는 적어도 두 개의 핑거들(fingers)(410)을 가지는 디스플레이.
  6. 다수의 화소들(200)을 포함하는 디스플레이(520)로서,
    각각의 화소는,
    화소 전극(220); 및
    적어도 하나의 유기 박막 트랜지스터(OTFT)(210)를 포함하고,
    상기 OTFT는,
    제 1 말단 및, 적어도 하나의 홈통을 가진 제 2 말단을 포함하는 제 1소스-드레인 전극(212);
    제 1 말단 및 제 2 말단을 가진 제 2 소스-드레인 전극(214)으로서, 상기 제 2 소스-드레인 전극의 상기 제 1 말단은 상기 제 1 소스-드레인 전극의 상기 제 2 말단 내에 배치되고, 상기 제 2 소스-드레인 전극의 상기 제 2 말단은 상기 화소 전극에 결합되는 제 2 소스-드레인 전극(214);
    상기 제 1 및 제 2 소스-드레인 전극들에 결합된 유기 층(250);
    상기 유기 층에 결합된 게이트 유전체 층(320);
    상기 게이트 유전체 층에 결합된 게이트 전극(242); 및
    상기 게이트 전극에 결합된 기판(310)을 포함하는 디스플레이.
  7. 제 6항에 있어서,
    상기 제 1 소스-드레인 전극의 상기 제 2 말단의 상기 홈통은 반원 모양을 가지는 디스플레이.
  8. 제 6항에 있어서,
    상기 유기 층은 선형 다환형 방향성 탄화수소인 디스플레이.
  9. 제 8항에 있어서,
    상기 선형 다환형 방향성 탄화수소는 펜타센인 디스플레이.
  10. 시스템(500)으로서,
    디스플레이 제어기(510); 및
    상기 디스플레이 제어기에 결합되고, 다수의 화소들(200)을 포함하는 디스플레이(520)를 포함하고,
    상기 각각의 화소는,
    화소 전극(220); 및
    적어도 하나의 유기 박막 트랜지스터(OTFT)(210)를 포함하며,
    상기 OTFT는,
    제 1 말단 및, 적어도 하나의 홈통을 가진 제 2 말단을 포함하는 제 1 소스-드레인 전극(212);
    제 1 말단 및 제 2 말단을 가진 제 2 소스-드레인 전극(214)으로서, 상기 제 2 소스-드레인 전극의 상기 제 1 말단은 상기 제 1 소스-드레인 전극의 상기 제 2 말단 내에 배치되고, 상기 제 2 소스-드레인 전극의 상기 제 2 말단은 상기 화소 전극에 결합되는 제 2 소스-드레인 전극(214);
    상기 제 1 및 제 2 소스-드레인 전극들에 결합된 유기 층(250);
    상기 유기 층에 결합된 게이트 유전체 층(320);
    상기 게이트 유전체 층에 결합된 게이트 전극(242); 및
    상기 게이트 전극에 결합된 기판(310)을 포함하는 디스플레이.
KR10-2003-7012959A 2001-04-10 2002-03-07 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치 KR20040043116A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26925001P 2001-04-10 2001-04-10
US60/269,250 2001-04-10
PCT/US2002/006965 WO2002084756A1 (en) 2001-04-10 2002-03-07 Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors

Publications (1)

Publication Number Publication Date
KR20040043116A true KR20040043116A (ko) 2004-05-22

Family

ID=23026455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012959A KR20040043116A (ko) 2001-04-10 2002-03-07 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치

Country Status (5)

Country Link
US (1) US6639281B2 (ko)
EP (1) EP1378015A4 (ko)
JP (1) JP2004527124A (ko)
KR (1) KR20040043116A (ko)
WO (1) WO2002084756A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919778B2 (en) 2006-07-12 2011-04-05 Samsung Electronics Co., Ltd. Making organic thin film transistor array panels

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0028867D0 (en) 2000-11-28 2001-01-10 Avecia Ltd Field effect translators,methods for the manufacture thereof and materials therefor
JP4551049B2 (ja) 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
EP1501067B1 (en) * 2002-04-26 2016-04-20 Sanyo Electric Co., Ltd. Display device
KR100491821B1 (ko) * 2002-05-23 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
US6921679B2 (en) * 2003-12-19 2005-07-26 Palo Alto Research Center Incorporated Electronic device and methods for fabricating an electronic device
KR100711001B1 (ko) * 2003-12-29 2007-04-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
KR100675639B1 (ko) * 2004-08-30 2007-02-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터 및 액정표시소자의 제조방법
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060059728A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 액정 표시 장치 및 그 제조 방법
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
KR100786946B1 (ko) * 2005-06-30 2007-12-17 주식회사 엘지화학 유기 박막 트랜지스터
KR100786947B1 (ko) * 2005-06-30 2007-12-17 주식회사 엘지화학 파이렌 유도체 및 파이렌 유도체를 이용한 유기전자소자
JP5148086B2 (ja) * 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板
US10367049B2 (en) 2005-11-04 2019-07-30 Interdigital Ce Patent Holdings Electro-optical element integrating an organic electroluminescent diode and an organic transistor for modulating said diode
KR101189279B1 (ko) * 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR101279296B1 (ko) * 2006-04-17 2013-06-26 엘지디스플레이 주식회사 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
TWI328878B (en) 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN102446925B (zh) * 2010-09-30 2015-05-20 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN102201535B (zh) * 2011-03-30 2013-02-13 合肥工业大学 可紫外光刻微图案化的有机薄膜晶体管半导体材料及用途
US9282647B2 (en) * 2012-02-28 2016-03-08 Eastman Kodak Company Method of making micro-channel structure for micro-wires
TWI493724B (zh) 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
CN202487578U (zh) * 2012-03-27 2012-10-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
KR102072803B1 (ko) * 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597001A (en) * 1984-10-05 1986-06-24 General Electric Company Thin film field-effect transistors with tolerance to electrode misalignment
KR0156178B1 (ko) 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US4968119A (en) 1989-01-10 1990-11-06 David Sarnoff Research Center, Inc. High-density liquid-crystal active dot-matrix display structure
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
US5402254B1 (en) 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US5258705A (en) * 1990-12-21 1993-11-02 Sharp Kabushiki Kaisha Active matrix substrate inspecting device
US5173791A (en) 1991-08-23 1992-12-22 Rockwell International Corporation Liquid crystal display pixel with a capacitive compensating transistor for driving transistor
JP2907629B2 (ja) 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
JP2556253B2 (ja) 1993-05-25 1996-11-20 日本電気株式会社 液晶表示装置
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5414283A (en) 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
US6104041A (en) 1994-08-24 2000-08-15 Sarnoff Corporation Switching circuitry layout for an active matrix electroluminescent display pixel with each pixel provided with the transistors
US5587329A (en) 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
TW295652B (ko) 1994-10-24 1997-01-11 Handotai Energy Kenkyusho Kk
TW293172B (ko) 1994-12-09 1996-12-11 At & T Corp
KR0169385B1 (ko) 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
KR0149311B1 (ko) 1995-07-28 1998-10-15 김광호 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
JP2762964B2 (ja) 1995-08-30 1998-06-11 日本電気株式会社 液晶表示装置
KR0158260B1 (ko) 1995-11-25 1998-12-15 구자홍 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
US5790090A (en) 1996-10-16 1998-08-04 International Business Machines Corporation Active matrix liquid crystal display with reduced drive pulse amplitudes
US6147362A (en) 1997-03-17 2000-11-14 Honeywell International Inc. High performance display pixel for electronics displays
US5981970A (en) 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
US5994174A (en) 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
TW394986B (en) 1997-11-25 2000-06-21 Nippon Electric Co Active matrix liquid crystal display device and its manufacturing method
JP3349935B2 (ja) 1997-12-05 2002-11-25 アルプス電気株式会社 アクティブマトリクス型液晶表示装置
US6307528B1 (en) 1997-12-08 2001-10-23 Hughes Electronics Corporation Contrast organic light-emitting display
KR20000004422A (ko) 1998-06-30 2000-01-25 김영환 고개구율 액정표시소자의 화소전극 형성방법
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
US6307322B1 (en) 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919778B2 (en) 2006-07-12 2011-04-05 Samsung Electronics Co., Ltd. Making organic thin film transistor array panels

Also Published As

Publication number Publication date
US20020145144A1 (en) 2002-10-10
WO2002084756A1 (en) 2002-10-24
EP1378015A4 (en) 2005-08-03
JP2004527124A (ja) 2004-09-02
US6639281B2 (en) 2003-10-28
EP1378015A1 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US6639281B2 (en) Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
US8704966B2 (en) Pixel array, active device array substrate and flat display panel
US7746416B2 (en) Pixel array substrate having storage capacitances that vary along a scan line
US8022918B2 (en) Gate switch apparatus for amorphous silicon LCD
US8405085B2 (en) Thin film transistor capable of reducing photo current leakage
US7847291B2 (en) Display substrate
US20050179844A1 (en) Bistable liquid crystal device with picture electrodes having comb structure
US9478185B2 (en) Electro-optical display device and display method thereof
US9310658B2 (en) Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel
KR20070101033A (ko) 신호 구동 소자 및 이를 포함하는 표시 장치
US8164702B2 (en) Display substrate, method of manufacturing the display substrate and display device having the display substrate
TWI395331B (zh) 薄膜電晶體，薄膜電晶體陣列面板，及顯示裝置
US9153626B2 (en) Thin film transistor having at least two carbon nanotube patterns formed in a channel and connected by at least one floating electrode and a display device including the same
JP3920649B2 (ja) 画像表示装置および液晶表示装置
US6819368B2 (en) Array substrate of a liquid crystal display and method of fabricating the same
US11099674B2 (en) Pixel array substrate
US20030122982A1 (en) Array substrate for liquid crystal display device having conductive patterns and fabricating method thereof
JP2006058730A (ja) 表示装置
Kane et al. 6.5 L: Late‐News Paper: AMLCDs using Organic Thin‐Film Transistors on Polyester Substrates
JP4492066B2 (ja) 電気光学装置およびそれを用いた電子機器
JPS62247569A (ja) 半導体装置
KR20040032895A (ko) 능동 매트릭스 디스플레이 디바이스
KR100922794B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application