JP3920649B2 - 画像表示装置および液晶表示装置 - Google Patents
画像表示装置および液晶表示装置 Download PDFInfo
- Publication number
- JP3920649B2 JP3920649B2 JP2002022655A JP2002022655A JP3920649B2 JP 3920649 B2 JP3920649 B2 JP 3920649B2 JP 2002022655 A JP2002022655 A JP 2002022655A JP 2002022655 A JP2002022655 A JP 2002022655A JP 3920649 B2 JP3920649 B2 JP 3920649B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal line
- wiring layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に係り、特に、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に走査信号駆動回路および映像信号駆動回路が形成されている液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線とが形成され、これら各信号線によって囲まれた各領域を画素領域とし、この画素領域にはゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とが備えられている。
【０００３】
そして、該一方の基板の液晶側の面であって、前記各ゲート信号線の少なくとも一端側にはそれぞれのゲート信号線に走査信号を順次供給するための走査信号駆動回路、前記各ドレイン信号線の少なくとも一端側には該走査信号の供給のタイミングに合わせて映像信号を供給するための映像信号駆動回路が形成されているものがある。
【０００４】
【発明が解決しようとする課題】
しかし、このような構成の液晶表示装置は、その走査信号駆動回路あるいは映像信号駆動回路が基板の周辺部に位置づけられて配置されていることから、静電気の飛び込みによる不都合が生じやすいということが指摘されていた。
【０００５】
また、背部にバックライトを配置させるようなものにあって、該バックライトからの光りが走査信号駆動回路あるいは映像信号駆動回路の形成部分を通して観察者側へ漏洩してしまうということも指摘されていた。
【０００６】
さらに、走査信号駆動回路あるいは映像信号駆動回路はガラス等の基板面に形成していることから放熱効果が充分でなく、回路の誤動作の生じる畏れも指摘されていた。
【０００７】
本発明は、このような事情に基づいてなされたもので、その目的は、走査信号駆動回路あるいは映像信号駆動回路への静電気の飛び込みを抑制できる液晶表示装置を提供することにある。
【０００８】
また、本発明の他の目的は、走査信号駆動回路あるいは映像信号駆動回路の形成部分を通しての光漏れを抑制できる液晶表示装置を提供することにある。
【０００９】
さらに、本発明の他の目的は、走査信号駆動回路あるいは映像信号駆動回路の誤動作を防止できる液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板の一方の基板の液晶側の面に液晶表示部を構成する各画素と、一方向に並設された各画素からなる画素群に共通のゲート信号線と容量線とが少なくとも形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記容量線は前記走査信号駆動回路を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とするものである。
【００１１】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板の一方の基板の液晶側の面に液晶表示部を構成する各画素と、一方向に並設された各画素からなる画素群に共通のゲート信号線と容量線とが少なくとも形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記容量線は非透光性の材料から構成され、前記走査信号駆動回路の下層を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とするものである。
【００１２】
手段３．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記対向電圧信号線は、前記走査信号駆動回路の上層を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とするものである。
【００１３】
手段４．
本発明による液晶表示装置は、たとえば、手段３の構成を前提として、前記対向電圧信号線は、前記走査信号駆動回路の形成領域の全域を被って形成されていることを特徴とするものである。
【００１４】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ドレイン信号線の一端が接続された映像信号駆動回路と、この映像信号駆動回路に対して液晶表示部と反対側に該映像信号駆動回路に沿って形成された配線層とを備え、
前記対向電圧信号線は、前記映像信号駆動回路の上層を交差して前記配線層に接続されていることを特徴とするものである。
【００１５】
手段６．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ドレイン信号線の一端が接続されたドレイン分配回路を含む映像信号駆動回路と、前記ドレイン分配回路を囲むようにして形成された配線層とを備え、この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記対向電圧信号線は、前記映像信号駆動回路の上層を交差して前記配線層に接続されていることを特徴とするものである。
【００１６】
手段７．
本発明による液晶表示装置は、たとえば、手段５、６のうちいずれかの構成を前提として、前記対向電圧信号線は、前記映像信号駆動回路の形成領域の全域を被って形成されていることを特徴とするものである。
【００１７】
手段８．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と備え、
前記ドレイン信号線の一端に映像信号駆動回路を備えるとともに、他端にイコライズ回路とこのイコライズ回路を囲むようにして形成された配線層とを備え、この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されていることを特徴とするものである。
【００１８】
手段９．
本発明による液晶表示装置は、たとえば、手段８の構成を前提として、前記対向電圧信号に接続され前記画素電極との間に電界を生じせしめる対向電極を備えるとともに、前記対向電圧信号線は前記イコライズ回路に対して液晶表示部と反対側の前記配線層に該イコライズ回路を交差して接続されていることを特徴とするものである。
【００１９】
手段１０．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とが備えられ、
前記ドレイン信号線の一端に映像信号駆動回路を備えるとともに、他端にイコライズ回路とこのイコライズ回路に対して液晶表示部と反対側に配線層とを備え、
前記対向電圧信号線は該イコライズ回路を交差して前記配線層に接続されていることを特徴とするものである。
【００２０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２１】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《全体の構成》
図２は、本発明による液晶表示装置の一実施例を示す全体構成図であり、液晶を介して対向される各透明基板のうち一方の透明基板の液晶側の面の構成を示している。
【００２２】
同図において、一方の透明基板ＳＵＢ１の周辺を除く中央部には、そのｘ方向に延在しｙ方向に並設されるゲート信号ＧＬ１、ＧＬ２、……（以下、単にゲート信号線ＧＬと称する場合がある）と、ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬ１、ＤＬ２、……（以下、単にドレイン信号線ＤＬと称する場合がある）とが形成されている。
【００２３】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれた各領域を画素領域とし、これら各画素領域の集合体を液晶表示部ＡＲとして構成されている。各画素領域の詳細な構成は後に説明する。
【００２４】
各ゲート信号線ＧＬの両端側のそれぞれは走査信号駆動回路ＧＳＣＬ、ＧＳＣＲに接続され、この走査信号駆動回路ＧＳＣＬ、ＧＳＣＲによって各ゲート信号線ＧＬに順次走査信号が供給されるようになっている。これら各走査信号駆動回路ＧＳＣＬ、ＧＳＣＲは例えばポリシリコンを半導体層とする多数のＭＩＳ（metal insulator semiconductor）型トランジスタとこれらＭＩＳ型トランジスタを接続するための配線層で形成され、透明基板ＳＵＢ１の表面に形成されたものとなっている。
【００２５】
また、各ドレイン信号線ＤＬの一端側（図中上側）のそれぞれは映像信号駆動回路に接続されている。この映像信号駆動回路はドレイン信号線ＤＬ側に形成されるドレイン分配回路ＤＤＣとそれ以外の回路ＩＤＣとで構成されている。
【００２６】
ここで、ドレイン分配回路ＤＤＣは例えばポリシリコンを半導体層とする多数のＭＩＳ型トランジスタとこれらＭＩＳ型トランジスタを接続するための配線層で形成され、透明基板ＳＵＢ１の表面形成されてものとなっている。また、それ以外の回路ＩＤＣは透明基板ＳＵＢ１に搭載される半導体チップからなる半導体層から構成されている。
【００２７】
また、各ドレイン信号線ＤＬの他端側（図中下側）のそれぞれはイコライズ回路ＥＱＣに接続されている。このイコライズ回路ＥＱＣも例えばポリシリコンを半導体層とする多数のＭＩＳ型トランジスタとこれらＭＩＳ型トランジスタを接続するための配線層で形成されている。
【００２８】
なお、前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ドレイン分配回路ＤＤＣとそれ以外の回路ＩＤＣには電源・コントロール回路ＳＣＣから電源あるいは信号が供給されるようになっている。
【００２９】
図３は、前記画素領域の等価回路を示すものである。ゲート信号線ＧＬからの走査信号によってオンする薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸに対向して配置され該画素電極ＰＸとの間で電界を生じせしめる対向電極ＣＴとが備えられている。
【００３０】
該対向電極ＣＴは、対向電圧信号線ＣＬを介して映像信号に対して基準となる信号が供給されるようになっている。
【００３１】
画素電極ＰＸと対向電極ＣＴの間に生じる電界のうち透明基板ＳＵＢ１と平行な成分によって液晶の光透過率を制御するようになっている。
【００３２】
また、画素電極ＰＸと対向電圧信号線ＣＬとの間には容量素子Ｃｓｔｇが形成されており、この容量素子Ｃｓｔｇによって該画素電極ＰＸに供給される映像信号を比較的長い時間蓄積させるようになっている。
なお、前記薄膜トランジスタＴＦＴはその半導体層がポリシリコンで形成されている。
【００３３】
そして、この薄膜トランジスタＴＦＴはその構成が前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ドレイン分配回路ＤＤＣの構成部品であるＭＩＳ型トランジスタとほぼ同様であるから、画素領域の構成の製造に並行して該前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ドレイン分配回路ＤＤＣが製造されるようになっている。
【００３４】
《画素の構成》
図４（ａ）は前記画素領域における構成の一実施例を示す平面図、図４（ｂ）は図４（ａ）のｂ−ｂ線における断面図を示している。
【００３５】
各図において、まず、透明基板ＳＵＢ１の表面に下地絶縁膜ＵＬＳが形成され、この下地絶縁膜ＵＳＬの表面の一部にはポリシリコンからなる半導体層ＰＳが形成されている。この半導体層ＰＳは薄膜トランジスタＴＦＴのそれとなるものである。
【００３６】
そして、この半導体層ＰＳをも被って透明基板ＳＵＢ１の表面の全域には絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜として機能するようになる。
【００３７】
また、この絶縁膜ＧＩの表面には、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ１、ＧＬ２（以下、ゲート信号線ＧＬと称する場合がある）が形成されている。
【００３８】
これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３９】
この場合、ゲート信号線ＧＬは前記半導体層ＰＳを横切るようにして形成され、該半導体層ＰＳとの重畳部は薄膜トランジスタＴＦＴのゲート電極として機能するようになっている。
【００４０】
さらに、各ゲート信号線ＧＬの間のほぼ中央、換言すれば画素領域のほぼ中央には該ゲート信号線ＧＬと並行に容量信号線ＣＳＴ１が形成されている。この容量信号線ＣＳＴ１はたとえば該ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。
【００４１】
このようにゲート信号線ＧＬ、容量信号線ＣＳＴ１が形成された透明基板ＳＵＢ１の表面には該各信号線をも被って層間絶縁膜ＩＬ１が全域に形成されている。
【００４２】
そして、この層間絶縁膜ＩＬ１の表面にはｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。
【００４３】
このドレイン信号線ＤＬは、層間絶縁膜ＩＬ１、絶縁膜ＧＩを貫通して予め形成されたスルーホールＣＮＴ１を通して前記半導体層ＰＳの一端部（ドレイン領域）と接続され、この部分において薄膜トランジスタＴＦＴのドレイン電極を兼ねるようになっている。
【００４４】
また、ドレイン信号線ＤＬの形成の際に同時に、層間絶縁膜ＩＬ１のスルーホールＣＮＴ３によって露呈された前記容量信号線ＣＳＴ１の一部と接続されるパッド層ＰＡＤが形成されるようになっている。このパッド層ＰＡＤは後に説明する対向電極ＣＴと接続されるための介在層となるものである。
【００４５】
さらに、ドレイン信号線ＤＬの形成の際に同時に画素電極ＰＸが形成されるようになっている。この画素電極ＰＸはｙ方向に延在されｘ方向に並設される複数（図では２本）の帯状の電極からなり、それらは容量信号線ＣＳＴ１の上方において、さらに各端部において一体的に互いに電気的接続がされたパターン（図ではほぼ日の字形）として形成されたものとなっている。
【００４６】
そして、この画素電極ＰＸの一部は、前記層間絶縁膜ＩＬ１、絶縁膜ＧＩを貫通して予め形成されたスルーホールＣＮＴ２を通して前記半導体層ＰＳの他端部（ソース領域）と接続され、この部分において薄膜トランジスタＴＦＴのソース電極を兼ねるようになっている。
【００４７】
そして、ドレイン信号線ＤＬ、画素電極ＰＸ等が形成された透明基板ＳＵＢ１の表面には無機材料からなる保護膜ＰＡＳ、有機材料からなる保護膜ＦＰＡＳが順次積層されて形成されている。
【００４８】
これら各保護膜の積層体は、前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避するために形成され、またそれ自体の誘電率を低減させるようにしている。
【００４９】
さらに、保護膜ＦＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴは、たとえばITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の材料から構成されている。
【００５０】
この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では３本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けられるようになっている。
【００５１】
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極、画素電極、……、対向電極の順にそれぞれ等間隔に配置されている。
【００５２】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているとともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
【００５３】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００５４】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００５５】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００５６】
ここで、液晶表示部ＡＲ外の領域において、該対向電圧信号線ＣＬおよび対向電極ＣＴに基準電圧信号を供給するための引出線ＣＬ１が、画素領域を画する各ゲート信号線ＧＬのうちの一方のゲート信号線ＧＬと容量信号線ＣＳＴ１との間にそれら信号線と平行に形成されている。
【００５７】
なお、対向電極ＰＴおよび対向電圧信号線ＣＴの形成の際に同時に、前記画素電極ＰＸと重畳するようにして透光性の画素電極ＰＸＴが形成されている。
【００５８】
また、前記画素電極ＰＸと容量信号線ＣＳＴ１との間には容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇはたとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。図４では、この容量素子Ｃｓｔｇの容量を大きくするため、容量信号線ＣＳＴ１から各画素電極ＰＸに重畳させるようにした延在部ＣＰＭを有するようになっている。
【００５９】
《走査信号駆動回路周辺の構成》
図１は、前記走査信号駆動回路ＧＳＣＬおよびその周辺の構成の一実施例を示す平面図である。
【００６０】
同図において、まず、対向電圧信号線ＣＬの引出線ＣＬ１および容量信号線ＣＳＴ１に接続される配線層ＣＯＭが走査信号駆動回路ＧＳＣＬを囲むようにして形成されている。
【００６１】
この配線層ＣＯＭは、前記走査信号駆動回路ＧＳＣＬが配置されている側において２つの端子ＣＰを備え、一方の端子ＣＰから該走査信号駆動回路ＧＳＣＬと液晶表示部ＡＲの間を走行し、該走査信号駆動回路ＧＳＣＬの該液晶表示部ＡＲと反対側に及んで他方の端子ＣＰに至って形成されている。
【００６２】
これにより、該走査信号駆動回路ＧＳＣＬは該配線層ＣＯＭによって外部からの静電気から保護されるようになる。
【００６３】
この場合、走査信号駆動回路ＧＳＣＬに対して液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅は液晶表示部ＡＲと反対側の配線層ＣＯＭ１の線幅よりも細く形成されている。
【００６４】
走査信号駆動回路ＧＳＣＬからは液晶表示部ＡＲ側に多数のゲート信号線ＧＬが走行され、これら各ゲート信号線ＧＬと交差して形成しなければならない前記配線層ＣＯＭ２はその線幅を細くすることにより、それらの間に生じる寄生容量を大幅に低減させることができ、ゲート信号線ＧＬの走査信号の遅延を低減させることができる。
【００６５】
このことから、液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅を細くした分に対応させて液晶表示部ＡＲと反対側の配線層ＣＯＭ１の線幅を充分に太くすることによって、該配線層ＣＯＭ自体の電気的抵抗を高くさせないようにすることができる。
【００６６】
また、液晶表示部ＡＲの領域に形成される対向電圧信号ＣＬは引出線ＣＬ１を介して液晶表示部ＡＲ側の前記配線層ＣＰＭ２に接続され、容量信号線ＣＳＴ１は走査信号駆動回路ＧＳＣＬを跨って（交差して）液晶表示部ＡＲと反対側の前記配線層ＣＯＭ１に接続されるようになっている。
【００６７】
この場合、容量信号線ＣＳＴ１は金属等のような非透光性の材料で構成されていることから、その部分において遮光機能を有するようになり、パネルの後方から前方にかけての光の漏れを低減させることができるようになる。また、放熱線の役割りをも有するようになり、該放熱線により走査信号駆動回路のＧＳＣＬの熱をパネル全面に拡散、放熱できるため、走査信号駆動回路ＧＳＣＬの正常な動作を達成することができる。
【００６８】
前記配線層ＣＯＭは、たとえば図５に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図６、図７に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＰＣに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００６９】
走査信号駆動回路ＧＳＣＬを囲むＣＯＭは、少なくとも走査信号駆動回路ＧＳＣＬの液晶表示部ＡＲ側と該液晶表示部ＡＲと反対側に形成され、それらが互いに電気的に接続されていればよい。
【００７０】
図８（ａ）は前記走査信号駆動回路ＧＳＣＬの一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図８（ｂ）、図８（ｃ）、図８（ｄ）に示している。
【００７１】
図８（ｂ）、（ｃ）、（ｄ）に示すように配線層ＣＯＭは層間絶縁膜ＩＬ１の上面に形成され、たとえばドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００７２】
図８（ｂ）に示すように、容量信号線ＣＳＴ１は走査信号駆動回路ＧＳＣＬ対して層間絶縁膜ＩＬ１を介した下層に位置づけられて該走査信号駆動回路ＧＳＣＬと交差するようにして形成されている。前記配線層ＣＯＭ１との接続は該層間絶縁膜ＩＬ１に形成されたスルーホールを通してなされている。
【００７３】
この場合の容量信号線ＣＳＴ１は金属で形成することにより、該走査信号駆動回路ＧＳＣＬの部分において一部遮光機能を有するようになり、パネルの後方から前方にかけての光の漏れを低減させることができるようになる。また、放熱線の役割りをも有するようになり、走査信号駆動回路ＧＳＣＬの正常な動作を達成することができる。
【００７４】
図８（ｄ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡＳを貫通するスルーホールを通して配線層に接続されるようになっている。
【００７５】
実施例２．
図９は、本発明による液晶表示装置の他の実施例を示す平面図で、図１に対応した図となっている。
【００７６】
図１と比較して異なる構成は、走査信号駆動回路ＧＳＣＬに対して液晶表示部ＡＲと反対側に形成される配線層ＣＯＭ１と接続される対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの上層において該走査信号駆動回路ＧＳＣＬと交差するようにして形成されていることにある。
【００７７】
このようにすることによって、外部から走査信号駆動回路ＧＳＣＬへの電磁波の飛び込みを該引出線ＣＬ１によって一部防止でき、外部ノイズによる走査信号駆動回路ＧＳＣＬの誤動作を低減させることができる。
【００７８】
この場合、容量信号線ＣＳＴ１は走査信号駆動回路ＧＳＣＬに対して液晶表示部ＡＲ側の配線層ＣＯＭ２に接続されるようになっている。
【００７９】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図１０に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図１１、図１２に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００８０】
図１３（ａ）は前記走査信号駆動回路の一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図１３（ｂ）、図１３（ｃ）、図１３（ｄ）に示している。
【００８１】
図１３（ｂ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬに対して上層に位置づけられて該走査信号駆動回路ＧＳＣＬと交差するようにして形成され、保護膜ＦＰＡＳ、保護膜ＰＡＳに貫通して形成されたスルーホールを通して配線層ＣＯＭ１に接続されている。
【００８２】
図１３（ｄ）に示すように、容量信号線ＣＳＴ１はその上層の絶縁膜ＩＬ１を貫通するスルーホールを通して配線層ＣＯＭ２に接続されるようになっている。
【００８３】
実施例３．
図１４（ａ）は前記走査信号駆動回路の一部を示す平面図で、図１３（ａ）と対応した図となっている。また、図１４（ａ）のｂ−ｂ線における断面図を図１４（ｂ）に示している。
【００８４】
図１３（ａ）の場合と比較して異なる構成は、対向電圧信号ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの全域を被って形成されていることにある。
【００８５】
このようにした場合、外部から走査信号駆動回路ＧＳＣＬへの電磁波の飛び込みを該引出線ＣＬ１によってほぼ完全に防止でき、外部ノイズによる走査信号駆動回路ＧＳＣＬの誤動作を防止させることができる。
【００８６】
実施例４．
図１５は、本発明による液晶表示装置の他の実施例を示す平面図で、図９に対応した図となっている。
【００８７】
図９の場合と比較して異なる構成は、走査信号駆動回路ＧＳＣＬを交差して形成される対向電圧信号ＣＬの引出線ＣＬ１が液晶表示部ＡＲと反対側の配線層ＣＯＭ１のみに限らず液晶表示部ＡＲ側の配線層ＣＯＭ２とも接続されていることにある。
【００８８】
このように構成した場合、たとえ液晶表示部ＡＲと反対側の配線層ＣＯＭ１が断線した場合にも、該対向電圧信号線ＣＬには信頼性よく基準信号が供給される効果を奏する。
【００８９】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図１６に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図１７、図１８に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００９０】
図１９（ａ）は前記走査信号駆動回路の一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図１９（ｂ）、図１９（ｃ）、図１９（ｄ）に示している。
【００９１】
図１９（ｂ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡＳを貫通するスルーホールを通して液晶表示部ＡＲと反対側の配線層ＣＯＭ１および液晶表示部ＡＲ側の配線層ＣＯＭ２と接続されている。
【００９２】
また、この場合において、図２０に示すように対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの全域を被い、必要な個所にて液晶表示部ＡＲと反対側の配線層ＣＯＭ１および液晶表示部ＡＲ側の配線層ＣＯＭ２に接続させるようにしてもよい。
【００９３】
実施例５．
図２１は、本発明による液晶表示装置の他の実施例を示す平面図で、図１５に対応した図となっている。
【００９４】
図１５の場合と比較して異なる構成は、容量信号線ＣＳＴ１および対向電圧信号線ＣＬの引出線ＣＬ１いずれも液晶表示部ＡＲ側の配線層ＣＯＭ２のみに接続された構成としたものである。
【００９５】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図２２に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図２３、図２４に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００９６】
図２５（ａ）は前記走査信号駆動回路の一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図２５（ｂ）、図２５（ｃ）、図２５（ｄ）に示している。
【００９７】
図２５（ｂ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡＳを貫通するスルーホールを通して液晶表示部ＡＲ側の配線層ＣＯＭ２と接続されている。
【００９８】
また、図２５（ｄ）に示すように、容量信号線ＣＳＴ１はその上層に形成された層間絶縁膜ＩＬ１に形成されたスルーホールを通して液晶表示部ＡＲ側の配線層ＣＯＭ２と接続されている。
【００９９】
実施例６．
図２６は、本発明による液晶表示装置の他の実施例を示す平面図で、図２１に対応した図となっている。
【０１００】
図２１の場合と比較して異なる構成は、容量信号線ＣＳＴ１および対向電圧信号線ＣＬの引出線ＣＬ１のいずれもが液晶表示部ＡＲ側および反対側の配線層ＣＯＭ１、ＣＯＭ２に接続された構成としたものである。
【０１０１】
なお、この場合においても、前記配線層は、たとえば図２７に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図２８、図２９に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【０１０２】
実施例７．
図３０は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図４と対応した図となっている。
【０１０３】
図４の場合と比較して異なる構成は、液晶表示部ＡＲと走査信号駆動回路ＧＳＣＬとの間に形成される対向電圧信号線ＣＬの引出線ＣＬ１はその間の領域全体に形成されていることにある。換言すれば線状のパターンではなく板状のパターンとして形成されている。
【０１０４】
上述したように、各画素領域の対向電極ＣＴはドレイン信号線ＤＬおよびゲート信号線ＧＬを被うようにして形成され、その延在部として前記対向電圧信号線ＣＬを形成している。
【０１０５】
このように形成した場合、そのまま延在させて走査信号駆動回路ＧＳＣＬの全域を被うようにして形成することができるようになる。
【０１０６】
実施例８．
図３１は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図４と対応した図となっている。
【０１０７】
図４の場合と比較して異なる構成は、各画素領域において容量信号線と対向電極ＣＴ（対向電圧信号線ＣＬ）との電気的接続を図るスルーホールが設けられていない構成となっている。いずれも配線層ＣＯＭと接続させる構成とすることによってその必要がなくなるからである。
このような構成は画素の開口率の向上を図ることができる。
【０１０８】
実施例９．
図３２は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図３１と対応した図となっている。
【０１０９】
図３１の場合と比較して異なる構成は、液晶表示部ＡＲと走査信号駆動回路ＧＳＣＬとの間に形成される対向電圧信号線ＣＬの引出線ＣＬ１はその間の領域全体に形成されていることにある。換言すれば線状のパターンではなく板状のパターンとして形成されている。
【０１１０】
実施例１０．
図３３（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図で、図１に対応した図となっている。
図３３（ａ）は、ゲート信号線ＧＬの他端側に設けた走査信号駆動回路ＧＳＣＲにも図１と同様な機能をもたせていることにある。
【０１１１】
このため、図１に示した構成において走査信号駆動回路ＧＳＣＲの中心を通るｙ軸線を中心に左右逆にすることによって図１と同様な構成となる。
【０１１２】
ここで、ゲート信号線ＧＬの他端側に設けた走査信号駆動回路ＧＳＣＲの周辺の構成の変形例として、上述した各実施例のように構成してもよいことはいうまでもない。
【０１１３】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図３３（ｂ）に示すように走査信号駆動回路ＧＳＣＲを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図３４、図３５に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【０１１４】
図３６（ａ）は前記走査信号駆動回路ＧＳＣＲの一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図３６（ｂ）、図３６（ｃ）、図３６（ｄ）に示している。
【０１１５】
実施例１１．
図３７は、本発明による液晶表示装置の他の実施例を示す平面図で、映像信号駆動回路およびその周辺の構成を示している。
【０１１６】
この映像信号駆動回路は液晶表示部ＡＲ側にドレイン分配回路ＤＤＣを具備するもので、このドレイン分配回路ＤＤＣは透明基板ＳＵＢ１の面にポリシリコンからなる半導体装置およびこれら各半導体装置を接続させるための配線層から構成されている。
【０１１７】
また、映像信号駆動回路のうちドレイン分配回路ＤＤＣ以外の回路はたとえば透明基板ＳＵＢ１に搭載される複数の半導体チップＴＣＰから構成されている。
【０１１８】
半導体チップＴＣＰの各端子のうち１つの端子からは１つの配線層を介して連続したたとえば３つの映像信号がドレイン分配回路ＤＤＣに入力され、各映像信号は該ドレイン分配回路ＤＤＣによって３つのドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３……にそれぞれ並列に各ドレイン信号線ＤＬに出力されるようになっている。
【０１１９】
このようにすることによって、ドレイン信号線ＤＬの数に対して半導体チップＴＣＰの数を少なくすることができる。
【０１２０】
そして、ドレイン分配回路ＤＤＣを囲むようにして配線層ＣＯＭが形成され、この配線層ＣＯＭは液晶表示部ＡＲの対向電圧信号線ＣＬの引出線ＣＬ１に接続されるようになっている。
【０１２１】
この場合、ドレイン分配回路ＤＤＣに対して液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅は液晶表示部ＡＲと反対側の配線層ＣＯＭ１の線幅よりも細く形成されている。
【０１２２】
ドレイン分配回路ＤＤＣからは液晶表示部ＡＲ側に多数のドレイン信号線ＤＬが走行され、これら各ドレイン信号線ＤＬと交差して形成しなければならない前記配線層ＣＯＭ２はその線幅を細くすることにより、それらの間に生じる寄生容量を大幅に低減させることができ、ドレイン信号線ＤＬの映像信号の遅延を低減させることができる。
【０１２３】
図３８（ａ）は前記ドレイン分配回路ＤＤＣの一実施例を示す回路図で、図３７の領域Ｂの部分に該当する。
【０１２４】
半導体チップＴＣＰの１つの端子から連続して出力される３つの映像信号は、それらの各出力のタイミングに合わせてオンする３つの各スイッチング素子Ｔｒ１、Ｔｒ２、Ｔｒ３を介して対応する各ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３に並列に出力されるようになっている。
【０１２５】
図３８（ｂ）は、透明基板ＳＵＢ１面に形成された該ドレイン分配回路ＤＤＣの配線パターンの一実施例を示す平面図で、図３８（ａ）の回路図と幾何学的に対応した設計となっている。
【０１２６】
また、図３８（ｃ）は図３８（ｂ）のｃ−ｃ線における断面図を示し、液晶表示部ＡＲの各画素領域に形成される対向電圧信号線ＣＬの引出線ＣＬ１はこのドレイン分配回路ＤＤＣの形成領域にまで及んで形成され、該ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２および液晶表示部ＡＲと反対側の配線層ＣＯＭ１にそれぞれ電気的接続されるようになっている。
【０１２７】
ここで、前記配線層ＣＯＭはゲート信号線ＧＬと同層に形成され、その上面は絶縁膜ＩＬ１、保護膜ＰＡＳ、保護膜ＦＰＡＳによって順次被われている。対向電圧信号線ＣＬの引出線ＣＬ１は該保護膜ＦＰＡＳの上面に形成され、前記配線層との電気的接続は保護膜ＦＰＡＳ、保護膜ＰＡＳ、絶縁膜ＩＬ１を貫通して形成されるスルーホールを通してなされている。そして、対向電圧信号線ＣＬの引出線ＣＬ１と配線層ＣＯＭとの間にドレイン信号線ＤＬの形成の際に同時に形成される介在層を介してなされている。接触抵抗の低減を図るためである。
【０１２８】
図３９および図４０は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図３８（ｂ）と対応した図となっている。
【０１２９】
図３８（ｂ）の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図３９の場合、たとえば２本としていることにある。また、図４０の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬはドレイン分配回路ＤＤＣの形成領域の全域に至って形成させていることにある。図４０のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１３０】
実施例１２．
図４１は本発明による液晶表示装置の他の実施例を示す構成図で、図３８と対応した図となっている。
【０１３１】
図３８の場合と比較して異なる構成は、ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２と液晶表示部ＡＲと反対側の配線層ＣＯＭ１は、それぞれ同層に形成され該ドレイン分配回路ＤＤＣを横切る同層の同一の材料からなる配線層によって一体に接続されていることにある。
【０１３２】
そして、対向電圧信号線ＣＬの引出線ＣＬ１は液晶表示部ＡＲ側の配線層ＣＯＭ２と保護膜ＦＰＡＳ、保護膜ＰＡＳ，絶縁膜ＩＬ１を貫通するスルーホールを通して電気的接続がなされている。
【０１３３】
また、図４２は本発明による液晶表示装置の他の実施例を示す構成図で、図４１（ｂ）に対応した図となっている。
【０１３４】
図４１（ｂ）の場合、ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２と液晶表示部ＡＲと反対側の配線層ＣＯＭ１との接続を図る前記配線層は、一定長さ当たり３本としたものであるが、図４２に示すように１本としてもよい。
【０１３５】
このように構成した場合、ドレイン分配回路ＤＤＣの負荷容量を低減させることができる。
【０１３６】
実施例１３．
図４３は本発明による液晶表示装置の他の実施例を示す構成図で、図４１と対応した図となっている。
図４１の場合と比較して異なる構成は、ドレイン分配回路ＤＤＣを囲む配線層はドレイン信号線ＤＬと同層かつ同材料で構成していることにある。
【０１３７】
図４４および図４５は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図４３（ｂ）と対応した図となっている。
【０１３８】
図４３（ｂ）の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬの引出線ＣＬ１は一定長さ当たり４本としているのに対し、図４４の場合、たとえば２本としていることにある。また、図４５の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬはドレイン分配回路ＤＤＣの形成領域の全域に至って形成させていることにある。図４５のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１３９】
実施例１４．
図４６は本発明による液晶表示装置の他の実施例を示す構成図で、図３７と対応した図となっている。
【０１４０】
図３７の場合と比較して異なる構成は、ドレイン分配回路ＤＤＣに近接して配置される配線層ＣＯＭは、液晶表示部ＡＲと反対側の部分に形成されているのみで液晶表示部ＡＲ側に形成されていないことにある。換言すれば、前記配線層ＣＯＭは配線層ＣＯＭ１のみが形成された構成となっている。
【０１４１】
これにより、各ドレイン信号線ＤＬと他の配線層（配線層ＣＯＭ２）との交差部をなくして該他の配線層との間に生じる寄生容量を低減させている。
【０１４２】
配線層ＣＯＭ１をドレイン分配回路ＤＤＣと半導体チップＴＣＰの間に設けるようにしたのは、半導体チップＴＣＰからドレイン分配回路ＤＤＣへの信号の周波数はドレイン分配回路ＤＤＣの分配に応じた数だけの高周波となる。
【０１４３】
周波数が高い場合、半導体チップＴＣＰの信号生成時、その信号が急速に切り替わる場合にいわゆるグリッジが生じてしまうことから、これを前記配線層ＣＯＭ１によって低減させる必要があるからである。これにより、不要な高電圧やノイズが液晶表示部ＡＲの薄膜トランジスタＴＦＴにかかり、該薄膜トランジスタＴＦＴの信頼性が低下することを回避できるようになる。
【０１４４】
図４７は、図４６の構成のさらなる具体的な構成を示した図で、図４３と対応した図となっている。
【０１４５】
配線層ＣＯＭ１は絶縁膜ＧＩの上面に形成され、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳの上面に形成されている。該引出線ＣＬ１は、ドレイン分配回路ＤＤＣを交差した後に、保護膜ＦＰＡＳ、保護膜ＰＡＳ、絶縁膜ＩＬ１を貫通するスルーホールを通して該配線層ＣＯＭ１に接続されている。
【０１４６】
図４８および図４９は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図４７（ｂ）と対応した図となっている。
【０１４７】
図４７（ｂ）の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図４８の場合、たとえば２本としていることにある。また、図４９の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬはドレイン分配回路の形成領域の全域に至った形成させていることにある。図４９のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１４８】
本実施例では、配線層ＣＯＭ１をドレイン分配回路ＤＤＣと半導体チップＴＣＰの間に設け、配線層ＣＯＭ２に相当する配線層を設けていない。これにより、ドレイン分配回路ＤＤＣへの不要な高電圧印加を防止し、さらに液晶表示部ＡＲの薄膜トランジスタＴＦＴに印加される信号の波形なまりを防止し、信頼性向上の効果を選択的に充分奏する構成とした。
【０１４９】
実施例１５．
図５０は本発明による液晶表示装置の他の実施例を示す構成図で、図４７と対応した図となっている。
【０１５０】
図４７の場合と比較して異なる構成は、配線層ＣＯＭ１は絶縁膜ＩＬ１の上面にドレイン信号線ＤＬと同層に形成され、保護膜ＦＰＡＳの上面に形成された対向電圧信号線ＣＬの引出線ＣＬ１とは保護膜ＦＰＡＳ、保護膜ＰＡＳに貫通して形成されたスルーホールを通して接続されている。
【０１５１】
図５１および図５２は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図５０（ｂ）と対応した図となっている。
【０１５２】
図５０（ｂ）の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図５１の場合、たとえば２本としていることにある。また、図５２の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬはドレイン分配回路の形成領域の全域に至った形成させていることにある。図５２のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１５３】
実施例１６．
図５３は、本発明による液晶表示装置の他の実施例を示す図である。同図はドレイン信号線ＤＬの一端側に設けた映像信号駆動回路の他に、該ドレイン信号線ＤＬの他端側にも映像信号駆動回路が設けられたものを対象とするものである。
【０１５４】
該映像信号駆動回路は、たとえば各ドレイン信号線に接続されるドレイン分配回路ＤＤＣを含む構成からなり、同図においては、該ドレイン分配回路ＤＤＣ以外の映像信号駆動回路（半導体チップ）の部分は省略している。
【０１５５】
そして、該ドレイン分配回路ＤＤＣにおいてもそれを囲むようにして配線層ＣＯＭが形成されている。
この場合も、ドレイン分配回路ＤＤＣに対して液晶表示部ＡＲ側の配線層の線幅は液晶表示部ＡＲと反対側の配線層の線幅よりも細く形成されている。
【０１５６】
なお、このように各ドレイン信号線ＤＬの両端に映像信号駆動回路を設ける場合には、偶数番目の各ドレイン信号線ＤＬには一方の映像信号駆動回路を、奇数番目の各ドレイン信号線ＤＬには他方の映像信号駆動回路を接続させるのが通常である。
【０１５７】
実施例１７．
図５４は、本発明による液晶表示装置の他の実施例を示す構成図である。同図は、一端に映像信号駆動回路が接続されたドレイン信号線ＤＬの他端にイコライズ回路ＥＱＣが形成され、このイコライズ回路ＥＱＣを囲むようにして配線層ＣＯＭを形成していることにある。
【０１５８】
このイコライズ回路ＥＱＣは、ドレイン信号がＨｉｇｈからＬｏｗ信号へ変化する際、およびＬｏｗからＨｉｇｈ信号へ変化する際に、いずれも対向電圧信号（ＣＯＭ）になるように構成され、いわゆるドット反転駆動あるいは行毎反転駆動をする場合において極めて有効となるものである。
【０１５９】
図６２（ａ）は、該イコライズ回路ＥＱＣの一実施例の回路図を示している。各ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３、……にはスイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……が形成され、これらスイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……の各ゲートはＥＱＧ線が接続されている。また、スイッチング素子Ｔｒ１１を介して前記ドレイン信号線ＤＬ１はＥＱＳ１線が、スイッチング素子Ｔｒ１２を介して前記ドレイン信号線ＤＬ２はＥＱＳ２線が、スイッチング素子Ｔｒ１３を介して前記ドレイン信号線ＤＬ３はＥＱＳ１線がというように接続されている。
【０１６０】
この場合においても、液晶表示部ＡＲ側の対向電圧信号線ＣＬの引出線ＣＬ１は該イコライズ回路ＥＱＣを交差するように延在され、配線層ＣＯＭ１に接続されるようになっている。
【０１６１】
また、図６２（ｂ）は通常駆動時のタイミングチャートを示し、これに対して図６２（ｃ）はイコライザ駆動時のタイミングチャートを示している。イコライザ駆動時において、１水平走査期間（１Ｈ）で画素領域の薄膜トランジスタＴＦＴのゲートがＯＦＦになった後に、ドレイン信号線ＤＬの信号電圧をイコライズ回路ＥＱＣの各スイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……を介してコモン（基準）電圧（ＥＱＳ１あるいはＥＱＳ２）にする。
【０１６２】
そして、次の１水平走査期間（１Ｈ）では、前記ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３、……には逆極性の電圧を書き込む。
【０１６３】
このことから、ドレイン信号線の電圧書込効率の向上と、ドライバ出力負荷軽減による消費電力低減が図れるようになる。
【０１６４】
図５５（ａ）は前記イコライズ回路を示し、図５５（ｂ）は透明基板ＳＵＢ１上に形成した該イコライズ回路の配線パターンを示している。図５５（ａ）と幾何学的に対応したパターンとなっている。また、図５５（ｃ）は図５５（ｂ）のｃ−ｃ線における断面図を示している。
【０１６５】
保護膜ＦＰＡＳの上面に形成された対向電圧信号線ＣＬは該イコライズ回路ＥＱＣを交差するようにして延在し、該イコライズ回路ＥＱＣに対して液晶表示部ＡＲと反対側に形成されている配線層ＣＯＭ１と電気的に接続されている。
【０１６６】
図５６および図５７は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図５５（ｂ）と対応した図となっている。
【０１６７】
図５５（ｂ）の場合、イコライズ回路ＥＱＣを交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図５６の場合、たとえば２本としていることにある。また、図５７の場合、イコライズ回路ＥＱＣを交差して配置される対向電圧信号線ＣＬはイコライズ回路ＥＱＣの形成領域の全域に至って形成されていることにある。図５７のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１６８】
実施例１８．
図５８は、本発明による液晶表示装置の他の実施例を示す構成図で、図５４と対応した図となっている。
【０１６９】
図５４の場合と比較して異なる構成は、イコライズ回路ＥＱＣに近接して配置される配線層は、液晶表示部ＡＲと反対側の部分に形成されているのみで液晶表示部ＡＲ側に形成されていないことにある。
【０１７０】
これにより、各ドレイン信号線ＤＬと他の配線層（配線層ＣＯＭ２）との交差部をなくして該他の配線層との間に生じる寄生容量を低減させている。
【０１７１】
図５９は、図５８の構成のさらなる具体的な構成を示した図で、図５５と対応した図となっている。
【０１７２】
図６０および図６１は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図５９（ｂ）と対応した図となっている。
【０１７３】
図５９（ｂ）の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図６０の場合、たとえば２本としていることにある。また、図６１の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬはドレイン分配回路の形成領域の全域に至った形成させていることにある。図６１のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１７４】
実施例２０．
図６３および図６４はそれぞれ本発明による液晶表示装置の他の実施例を示す構成図である。
【０１７５】
図６３は、透明基板ＳＵＢ１の周辺に沿って形成される環状の配線層ＣＯＭが形成されており、この配線層ＣＯＭは走査信号駆動回路ＧＳＣＬおよび映像信号駆動回路の外側に形成された構成となっている。
【０１７６】
この場合において、対向電圧信号線ＣＬ（あるいは容量信号線ＣＳＴ）は走査信号駆動回路ＧＳＣＬおよび映像信号駆動回路を交差するようにして延在されて該配線層ＣＯＭに電気的に接続されている。
【０１７７】
また、図６４は、たとえば映像信号駆動回路がドレイン分配回路を具備するものであれば、前記配線層ＣＯＭは該映像信号駆動回路のうちドレイン分配回路とそれ以外の回路との間を走行するようにして形成してもよい。
【０１７８】
さらに、上述した配線層ＣＯＭを一部として、走査信号駆動回路ＧＳＣＬ、映像信号駆動回路、ドレイン分配回路ＤＤＣ、あるいはイコライズ回路ＥＱＣ等を囲むように配線層を形成するようにしてもよいことはもちろんである。
【０１７９】
上述した各実施例では、いずれもスイッチング素子としてポリシリコンを半導体層としたものであるが、たとえばアモルファスシリコン等を半導体層としたものにも適用できることはいうまでもない。
また、上述した各実施例を組み合わせて構成するようにしてもよいことはいうまでもない。
【０１８０】
さらに、上述の各実施例では、液晶表示装置を例に説明したが、液晶を用いない有機ＥＬ、無機ＥＬ等の自発光素子による画素表示装置においても、各実施例開示の回路構成、回路部のパターン配置を用いる限り、各々の効果を奏することができ、本発明に含むものである。
【０１８１】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、走査信号駆動回路あるいは映像信号駆動回路への静電気の飛び込みを抑制できるようになる。走査信号駆動回路あるいは映像信号駆動回路の形成部分を通しての光漏れを抑制できるようになる。さらに、走査信号駆動回路あるいは映像信号駆動回路の誤動作を防止できるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す要部説明図である。
【図２】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す等価回路図である。
【図４】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図５】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図８】本発明による液晶表示装置の走査信号駆動回路とその周辺の一実施例を示す構成図である。
【図９】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１０】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１１】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１２】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１３】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図１４】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図１５】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１８】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１９】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図２０】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図２１】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２２】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２３】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２４】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２５】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図２６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２８】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２９】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図３０】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図３１】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３２】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３３】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３４】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３５】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３６】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図３７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図３８】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図３９】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４０】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４１】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４２】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４３】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４４】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４５】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図４７】本発明による液晶表示装置の映像信号駆動回路とその周辺の一実施例を示す構成図である。
【図４８】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４９】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５０】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５１】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５２】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５３】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図５４】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図５５】本発明による液晶表示装置のイコライズ回路とその周辺の一実施例を示す構成図である。
【図５６】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図５７】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図５８】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図５９】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図６０】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図６１】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図６２】本発明による液晶表示装置のイコライズ回路の説明図である。
【図６３】本発明による液晶表示装置の他の実施例を示す説明図である。
【図６４】本発明による液晶表示装置の他の実施例を示す説明図である。
【符号の説明】
ＳＵＢ１、ＳＵＢ２…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＣＳＴ…容量信号線、ＴＦＴ…薄膜トランジスタ、Ｃｓｔｇ…容量素子、ＰＸ…画素電極、ＣＴ…対向電極、ＧＳＣＬ…走査信号駆動回路、ＤＤＣ…ドレイン分配回路、ＥＱＣ…イコライズ回路、ＣＯＭ…配線層。
【発明の属する技術分野】
本発明は画像表示装置に係り、特に、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に走査信号駆動回路および映像信号駆動回路が形成されている液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線とが形成され、これら各信号線によって囲まれた各領域を画素領域とし、この画素領域にはゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とが備えられている。
【０００３】
そして、該一方の基板の液晶側の面であって、前記各ゲート信号線の少なくとも一端側にはそれぞれのゲート信号線に走査信号を順次供給するための走査信号駆動回路、前記各ドレイン信号線の少なくとも一端側には該走査信号の供給のタイミングに合わせて映像信号を供給するための映像信号駆動回路が形成されているものがある。
【０００４】
【発明が解決しようとする課題】
しかし、このような構成の液晶表示装置は、その走査信号駆動回路あるいは映像信号駆動回路が基板の周辺部に位置づけられて配置されていることから、静電気の飛び込みによる不都合が生じやすいということが指摘されていた。
【０００５】
また、背部にバックライトを配置させるようなものにあって、該バックライトからの光りが走査信号駆動回路あるいは映像信号駆動回路の形成部分を通して観察者側へ漏洩してしまうということも指摘されていた。
【０００６】
さらに、走査信号駆動回路あるいは映像信号駆動回路はガラス等の基板面に形成していることから放熱効果が充分でなく、回路の誤動作の生じる畏れも指摘されていた。
【０００７】
本発明は、このような事情に基づいてなされたもので、その目的は、走査信号駆動回路あるいは映像信号駆動回路への静電気の飛び込みを抑制できる液晶表示装置を提供することにある。
【０００８】
また、本発明の他の目的は、走査信号駆動回路あるいは映像信号駆動回路の形成部分を通しての光漏れを抑制できる液晶表示装置を提供することにある。
【０００９】
さらに、本発明の他の目的は、走査信号駆動回路あるいは映像信号駆動回路の誤動作を防止できる液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板の一方の基板の液晶側の面に液晶表示部を構成する各画素と、一方向に並設された各画素からなる画素群に共通のゲート信号線と容量線とが少なくとも形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記容量線は前記走査信号駆動回路を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とするものである。
【００１１】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板の一方の基板の液晶側の面に液晶表示部を構成する各画素と、一方向に並設された各画素からなる画素群に共通のゲート信号線と容量線とが少なくとも形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記容量線は非透光性の材料から構成され、前記走査信号駆動回路の下層を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とするものである。
【００１２】
手段３．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記対向電圧信号線は、前記走査信号駆動回路の上層を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とするものである。
【００１３】
手段４．
本発明による液晶表示装置は、たとえば、手段３の構成を前提として、前記対向電圧信号線は、前記走査信号駆動回路の形成領域の全域を被って形成されていることを特徴とするものである。
【００１４】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ドレイン信号線の一端が接続された映像信号駆動回路と、この映像信号駆動回路に対して液晶表示部と反対側に該映像信号駆動回路に沿って形成された配線層とを備え、
前記対向電圧信号線は、前記映像信号駆動回路の上層を交差して前記配線層に接続されていることを特徴とするものである。
【００１５】
手段６．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ドレイン信号線の一端が接続されたドレイン分配回路を含む映像信号駆動回路と、前記ドレイン分配回路を囲むようにして形成された配線層とを備え、この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記対向電圧信号線は、前記映像信号駆動回路の上層を交差して前記配線層に接続されていることを特徴とするものである。
【００１６】
手段７．
本発明による液晶表示装置は、たとえば、手段５、６のうちいずれかの構成を前提として、前記対向電圧信号線は、前記映像信号駆動回路の形成領域の全域を被って形成されていることを特徴とするものである。
【００１７】
手段８．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と備え、
前記ドレイン信号線の一端に映像信号駆動回路を備えるとともに、他端にイコライズ回路とこのイコライズ回路を囲むようにして形成された配線層とを備え、この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されていることを特徴とするものである。
【００１８】
手段９．
本発明による液晶表示装置は、たとえば、手段８の構成を前提として、前記対向電圧信号に接続され前記画素電極との間に電界を生じせしめる対向電極を備えるとともに、前記対向電圧信号線は前記イコライズ回路に対して液晶表示部と反対側の前記配線層に該イコライズ回路を交差して接続されていることを特徴とするものである。
【００１９】
手段１０．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とが備えられ、
前記ドレイン信号線の一端に映像信号駆動回路を備えるとともに、他端にイコライズ回路とこのイコライズ回路に対して液晶表示部と反対側に配線層とを備え、
前記対向電圧信号線は該イコライズ回路を交差して前記配線層に接続されていることを特徴とするものである。
【００２０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２１】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《全体の構成》
図２は、本発明による液晶表示装置の一実施例を示す全体構成図であり、液晶を介して対向される各透明基板のうち一方の透明基板の液晶側の面の構成を示している。
【００２２】
同図において、一方の透明基板ＳＵＢ１の周辺を除く中央部には、そのｘ方向に延在しｙ方向に並設されるゲート信号ＧＬ１、ＧＬ２、……（以下、単にゲート信号線ＧＬと称する場合がある）と、ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬ１、ＤＬ２、……（以下、単にドレイン信号線ＤＬと称する場合がある）とが形成されている。
【００２３】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれた各領域を画素領域とし、これら各画素領域の集合体を液晶表示部ＡＲとして構成されている。各画素領域の詳細な構成は後に説明する。
【００２４】
各ゲート信号線ＧＬの両端側のそれぞれは走査信号駆動回路ＧＳＣＬ、ＧＳＣＲに接続され、この走査信号駆動回路ＧＳＣＬ、ＧＳＣＲによって各ゲート信号線ＧＬに順次走査信号が供給されるようになっている。これら各走査信号駆動回路ＧＳＣＬ、ＧＳＣＲは例えばポリシリコンを半導体層とする多数のＭＩＳ（metal insulator semiconductor）型トランジスタとこれらＭＩＳ型トランジスタを接続するための配線層で形成され、透明基板ＳＵＢ１の表面に形成されたものとなっている。
【００２５】
また、各ドレイン信号線ＤＬの一端側（図中上側）のそれぞれは映像信号駆動回路に接続されている。この映像信号駆動回路はドレイン信号線ＤＬ側に形成されるドレイン分配回路ＤＤＣとそれ以外の回路ＩＤＣとで構成されている。
【００２６】
ここで、ドレイン分配回路ＤＤＣは例えばポリシリコンを半導体層とする多数のＭＩＳ型トランジスタとこれらＭＩＳ型トランジスタを接続するための配線層で形成され、透明基板ＳＵＢ１の表面形成されてものとなっている。また、それ以外の回路ＩＤＣは透明基板ＳＵＢ１に搭載される半導体チップからなる半導体層から構成されている。
【００２７】
また、各ドレイン信号線ＤＬの他端側（図中下側）のそれぞれはイコライズ回路ＥＱＣに接続されている。このイコライズ回路ＥＱＣも例えばポリシリコンを半導体層とする多数のＭＩＳ型トランジスタとこれらＭＩＳ型トランジスタを接続するための配線層で形成されている。
【００２８】
なお、前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ドレイン分配回路ＤＤＣとそれ以外の回路ＩＤＣには電源・コントロール回路ＳＣＣから電源あるいは信号が供給されるようになっている。
【００２９】
図３は、前記画素領域の等価回路を示すものである。ゲート信号線ＧＬからの走査信号によってオンする薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸに対向して配置され該画素電極ＰＸとの間で電界を生じせしめる対向電極ＣＴとが備えられている。
【００３０】
該対向電極ＣＴは、対向電圧信号線ＣＬを介して映像信号に対して基準となる信号が供給されるようになっている。
【００３１】
画素電極ＰＸと対向電極ＣＴの間に生じる電界のうち透明基板ＳＵＢ１と平行な成分によって液晶の光透過率を制御するようになっている。
【００３２】
また、画素電極ＰＸと対向電圧信号線ＣＬとの間には容量素子Ｃｓｔｇが形成されており、この容量素子Ｃｓｔｇによって該画素電極ＰＸに供給される映像信号を比較的長い時間蓄積させるようになっている。
なお、前記薄膜トランジスタＴＦＴはその半導体層がポリシリコンで形成されている。
【００３３】
そして、この薄膜トランジスタＴＦＴはその構成が前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ドレイン分配回路ＤＤＣの構成部品であるＭＩＳ型トランジスタとほぼ同様であるから、画素領域の構成の製造に並行して該前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ドレイン分配回路ＤＤＣが製造されるようになっている。
【００３４】
《画素の構成》
図４（ａ）は前記画素領域における構成の一実施例を示す平面図、図４（ｂ）は図４（ａ）のｂ−ｂ線における断面図を示している。
【００３５】
各図において、まず、透明基板ＳＵＢ１の表面に下地絶縁膜ＵＬＳが形成され、この下地絶縁膜ＵＳＬの表面の一部にはポリシリコンからなる半導体層ＰＳが形成されている。この半導体層ＰＳは薄膜トランジスタＴＦＴのそれとなるものである。
【００３６】
そして、この半導体層ＰＳをも被って透明基板ＳＵＢ１の表面の全域には絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜として機能するようになる。
【００３７】
また、この絶縁膜ＧＩの表面には、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ１、ＧＬ２（以下、ゲート信号線ＧＬと称する場合がある）が形成されている。
【００３８】
これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３９】
この場合、ゲート信号線ＧＬは前記半導体層ＰＳを横切るようにして形成され、該半導体層ＰＳとの重畳部は薄膜トランジスタＴＦＴのゲート電極として機能するようになっている。
【００４０】
さらに、各ゲート信号線ＧＬの間のほぼ中央、換言すれば画素領域のほぼ中央には該ゲート信号線ＧＬと並行に容量信号線ＣＳＴ１が形成されている。この容量信号線ＣＳＴ１はたとえば該ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。
【００４１】
このようにゲート信号線ＧＬ、容量信号線ＣＳＴ１が形成された透明基板ＳＵＢ１の表面には該各信号線をも被って層間絶縁膜ＩＬ１が全域に形成されている。
【００４２】
そして、この層間絶縁膜ＩＬ１の表面にはｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。
【００４３】
このドレイン信号線ＤＬは、層間絶縁膜ＩＬ１、絶縁膜ＧＩを貫通して予め形成されたスルーホールＣＮＴ１を通して前記半導体層ＰＳの一端部（ドレイン領域）と接続され、この部分において薄膜トランジスタＴＦＴのドレイン電極を兼ねるようになっている。
【００４４】
また、ドレイン信号線ＤＬの形成の際に同時に、層間絶縁膜ＩＬ１のスルーホールＣＮＴ３によって露呈された前記容量信号線ＣＳＴ１の一部と接続されるパッド層ＰＡＤが形成されるようになっている。このパッド層ＰＡＤは後に説明する対向電極ＣＴと接続されるための介在層となるものである。
【００４５】
さらに、ドレイン信号線ＤＬの形成の際に同時に画素電極ＰＸが形成されるようになっている。この画素電極ＰＸはｙ方向に延在されｘ方向に並設される複数（図では２本）の帯状の電極からなり、それらは容量信号線ＣＳＴ１の上方において、さらに各端部において一体的に互いに電気的接続がされたパターン（図ではほぼ日の字形）として形成されたものとなっている。
【００４６】
そして、この画素電極ＰＸの一部は、前記層間絶縁膜ＩＬ１、絶縁膜ＧＩを貫通して予め形成されたスルーホールＣＮＴ２を通して前記半導体層ＰＳの他端部（ソース領域）と接続され、この部分において薄膜トランジスタＴＦＴのソース電極を兼ねるようになっている。
【００４７】
そして、ドレイン信号線ＤＬ、画素電極ＰＸ等が形成された透明基板ＳＵＢ１の表面には無機材料からなる保護膜ＰＡＳ、有機材料からなる保護膜ＦＰＡＳが順次積層されて形成されている。
【００４８】
これら各保護膜の積層体は、前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避するために形成され、またそれ自体の誘電率を低減させるようにしている。
【００４９】
さらに、保護膜ＦＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴは、たとえばITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の材料から構成されている。
【００５０】
この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では３本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けられるようになっている。
【００５１】
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極、画素電極、……、対向電極の順にそれぞれ等間隔に配置されている。
【００５２】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているとともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
【００５３】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００５４】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００５５】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００５６】
ここで、液晶表示部ＡＲ外の領域において、該対向電圧信号線ＣＬおよび対向電極ＣＴに基準電圧信号を供給するための引出線ＣＬ１が、画素領域を画する各ゲート信号線ＧＬのうちの一方のゲート信号線ＧＬと容量信号線ＣＳＴ１との間にそれら信号線と平行に形成されている。
【００５７】
なお、対向電極ＰＴおよび対向電圧信号線ＣＴの形成の際に同時に、前記画素電極ＰＸと重畳するようにして透光性の画素電極ＰＸＴが形成されている。
【００５８】
また、前記画素電極ＰＸと容量信号線ＣＳＴ１との間には容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇはたとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。図４では、この容量素子Ｃｓｔｇの容量を大きくするため、容量信号線ＣＳＴ１から各画素電極ＰＸに重畳させるようにした延在部ＣＰＭを有するようになっている。
【００５９】
《走査信号駆動回路周辺の構成》
図１は、前記走査信号駆動回路ＧＳＣＬおよびその周辺の構成の一実施例を示す平面図である。
【００６０】
同図において、まず、対向電圧信号線ＣＬの引出線ＣＬ１および容量信号線ＣＳＴ１に接続される配線層ＣＯＭが走査信号駆動回路ＧＳＣＬを囲むようにして形成されている。
【００６１】
この配線層ＣＯＭは、前記走査信号駆動回路ＧＳＣＬが配置されている側において２つの端子ＣＰを備え、一方の端子ＣＰから該走査信号駆動回路ＧＳＣＬと液晶表示部ＡＲの間を走行し、該走査信号駆動回路ＧＳＣＬの該液晶表示部ＡＲと反対側に及んで他方の端子ＣＰに至って形成されている。
【００６２】
これにより、該走査信号駆動回路ＧＳＣＬは該配線層ＣＯＭによって外部からの静電気から保護されるようになる。
【００６３】
この場合、走査信号駆動回路ＧＳＣＬに対して液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅は液晶表示部ＡＲと反対側の配線層ＣＯＭ１の線幅よりも細く形成されている。
【００６４】
走査信号駆動回路ＧＳＣＬからは液晶表示部ＡＲ側に多数のゲート信号線ＧＬが走行され、これら各ゲート信号線ＧＬと交差して形成しなければならない前記配線層ＣＯＭ２はその線幅を細くすることにより、それらの間に生じる寄生容量を大幅に低減させることができ、ゲート信号線ＧＬの走査信号の遅延を低減させることができる。
【００６５】
このことから、液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅を細くした分に対応させて液晶表示部ＡＲと反対側の配線層ＣＯＭ１の線幅を充分に太くすることによって、該配線層ＣＯＭ自体の電気的抵抗を高くさせないようにすることができる。
【００６６】
また、液晶表示部ＡＲの領域に形成される対向電圧信号ＣＬは引出線ＣＬ１を介して液晶表示部ＡＲ側の前記配線層ＣＰＭ２に接続され、容量信号線ＣＳＴ１は走査信号駆動回路ＧＳＣＬを跨って（交差して）液晶表示部ＡＲと反対側の前記配線層ＣＯＭ１に接続されるようになっている。
【００６７】
この場合、容量信号線ＣＳＴ１は金属等のような非透光性の材料で構成されていることから、その部分において遮光機能を有するようになり、パネルの後方から前方にかけての光の漏れを低減させることができるようになる。また、放熱線の役割りをも有するようになり、該放熱線により走査信号駆動回路のＧＳＣＬの熱をパネル全面に拡散、放熱できるため、走査信号駆動回路ＧＳＣＬの正常な動作を達成することができる。
【００６８】
前記配線層ＣＯＭは、たとえば図５に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図６、図７に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＰＣに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００６９】
走査信号駆動回路ＧＳＣＬを囲むＣＯＭは、少なくとも走査信号駆動回路ＧＳＣＬの液晶表示部ＡＲ側と該液晶表示部ＡＲと反対側に形成され、それらが互いに電気的に接続されていればよい。
【００７０】
図８（ａ）は前記走査信号駆動回路ＧＳＣＬの一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図８（ｂ）、図８（ｃ）、図８（ｄ）に示している。
【００７１】
図８（ｂ）、（ｃ）、（ｄ）に示すように配線層ＣＯＭは層間絶縁膜ＩＬ１の上面に形成され、たとえばドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００７２】
図８（ｂ）に示すように、容量信号線ＣＳＴ１は走査信号駆動回路ＧＳＣＬ対して層間絶縁膜ＩＬ１を介した下層に位置づけられて該走査信号駆動回路ＧＳＣＬと交差するようにして形成されている。前記配線層ＣＯＭ１との接続は該層間絶縁膜ＩＬ１に形成されたスルーホールを通してなされている。
【００７３】
この場合の容量信号線ＣＳＴ１は金属で形成することにより、該走査信号駆動回路ＧＳＣＬの部分において一部遮光機能を有するようになり、パネルの後方から前方にかけての光の漏れを低減させることができるようになる。また、放熱線の役割りをも有するようになり、走査信号駆動回路ＧＳＣＬの正常な動作を達成することができる。
【００７４】
図８（ｄ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡＳを貫通するスルーホールを通して配線層に接続されるようになっている。
【００７５】
実施例２．
図９は、本発明による液晶表示装置の他の実施例を示す平面図で、図１に対応した図となっている。
【００７６】
図１と比較して異なる構成は、走査信号駆動回路ＧＳＣＬに対して液晶表示部ＡＲと反対側に形成される配線層ＣＯＭ１と接続される対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの上層において該走査信号駆動回路ＧＳＣＬと交差するようにして形成されていることにある。
【００７７】
このようにすることによって、外部から走査信号駆動回路ＧＳＣＬへの電磁波の飛び込みを該引出線ＣＬ１によって一部防止でき、外部ノイズによる走査信号駆動回路ＧＳＣＬの誤動作を低減させることができる。
【００７８】
この場合、容量信号線ＣＳＴ１は走査信号駆動回路ＧＳＣＬに対して液晶表示部ＡＲ側の配線層ＣＯＭ２に接続されるようになっている。
【００７９】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図１０に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図１１、図１２に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００８０】
図１３（ａ）は前記走査信号駆動回路の一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図１３（ｂ）、図１３（ｃ）、図１３（ｄ）に示している。
【００８１】
図１３（ｂ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬに対して上層に位置づけられて該走査信号駆動回路ＧＳＣＬと交差するようにして形成され、保護膜ＦＰＡＳ、保護膜ＰＡＳに貫通して形成されたスルーホールを通して配線層ＣＯＭ１に接続されている。
【００８２】
図１３（ｄ）に示すように、容量信号線ＣＳＴ１はその上層の絶縁膜ＩＬ１を貫通するスルーホールを通して配線層ＣＯＭ２に接続されるようになっている。
【００８３】
実施例３．
図１４（ａ）は前記走査信号駆動回路の一部を示す平面図で、図１３（ａ）と対応した図となっている。また、図１４（ａ）のｂ−ｂ線における断面図を図１４（ｂ）に示している。
【００８４】
図１３（ａ）の場合と比較して異なる構成は、対向電圧信号ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの全域を被って形成されていることにある。
【００８５】
このようにした場合、外部から走査信号駆動回路ＧＳＣＬへの電磁波の飛び込みを該引出線ＣＬ１によってほぼ完全に防止でき、外部ノイズによる走査信号駆動回路ＧＳＣＬの誤動作を防止させることができる。
【００８６】
実施例４．
図１５は、本発明による液晶表示装置の他の実施例を示す平面図で、図９に対応した図となっている。
【００８７】
図９の場合と比較して異なる構成は、走査信号駆動回路ＧＳＣＬを交差して形成される対向電圧信号ＣＬの引出線ＣＬ１が液晶表示部ＡＲと反対側の配線層ＣＯＭ１のみに限らず液晶表示部ＡＲ側の配線層ＣＯＭ２とも接続されていることにある。
【００８８】
このように構成した場合、たとえ液晶表示部ＡＲと反対側の配線層ＣＯＭ１が断線した場合にも、該対向電圧信号線ＣＬには信頼性よく基準信号が供給される効果を奏する。
【００８９】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図１６に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図１７、図１８に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００９０】
図１９（ａ）は前記走査信号駆動回路の一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図１９（ｂ）、図１９（ｃ）、図１９（ｄ）に示している。
【００９１】
図１９（ｂ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡＳを貫通するスルーホールを通して液晶表示部ＡＲと反対側の配線層ＣＯＭ１および液晶表示部ＡＲ側の配線層ＣＯＭ２と接続されている。
【００９２】
また、この場合において、図２０に示すように対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの全域を被い、必要な個所にて液晶表示部ＡＲと反対側の配線層ＣＯＭ１および液晶表示部ＡＲ側の配線層ＣＯＭ２に接続させるようにしてもよい。
【００９３】
実施例５．
図２１は、本発明による液晶表示装置の他の実施例を示す平面図で、図１５に対応した図となっている。
【００９４】
図１５の場合と比較して異なる構成は、容量信号線ＣＳＴ１および対向電圧信号線ＣＬの引出線ＣＬ１いずれも液晶表示部ＡＲ側の配線層ＣＯＭ２のみに接続された構成としたものである。
【００９５】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図２２に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図２３、図２４に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【００９６】
図２５（ａ）は前記走査信号駆動回路の一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図２５（ｂ）、図２５（ｃ）、図２５（ｄ）に示している。
【００９７】
図２５（ｂ）に示すように、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡＳを貫通するスルーホールを通して液晶表示部ＡＲ側の配線層ＣＯＭ２と接続されている。
【００９８】
また、図２５（ｄ）に示すように、容量信号線ＣＳＴ１はその上層に形成された層間絶縁膜ＩＬ１に形成されたスルーホールを通して液晶表示部ＡＲ側の配線層ＣＯＭ２と接続されている。
【００９９】
実施例６．
図２６は、本発明による液晶表示装置の他の実施例を示す平面図で、図２１に対応した図となっている。
【０１００】
図２１の場合と比較して異なる構成は、容量信号線ＣＳＴ１および対向電圧信号線ＣＬの引出線ＣＬ１のいずれもが液晶表示部ＡＲ側および反対側の配線層ＣＯＭ１、ＣＯＭ２に接続された構成としたものである。
【０１０１】
なお、この場合においても、前記配線層は、たとえば図２７に示すように走査信号駆動回路ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図２８、図２９に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【０１０２】
実施例７．
図３０は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図４と対応した図となっている。
【０１０３】
図４の場合と比較して異なる構成は、液晶表示部ＡＲと走査信号駆動回路ＧＳＣＬとの間に形成される対向電圧信号線ＣＬの引出線ＣＬ１はその間の領域全体に形成されていることにある。換言すれば線状のパターンではなく板状のパターンとして形成されている。
【０１０４】
上述したように、各画素領域の対向電極ＣＴはドレイン信号線ＤＬおよびゲート信号線ＧＬを被うようにして形成され、その延在部として前記対向電圧信号線ＣＬを形成している。
【０１０５】
このように形成した場合、そのまま延在させて走査信号駆動回路ＧＳＣＬの全域を被うようにして形成することができるようになる。
【０１０６】
実施例８．
図３１は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図４と対応した図となっている。
【０１０７】
図４の場合と比較して異なる構成は、各画素領域において容量信号線と対向電極ＣＴ（対向電圧信号線ＣＬ）との電気的接続を図るスルーホールが設けられていない構成となっている。いずれも配線層ＣＯＭと接続させる構成とすることによってその必要がなくなるからである。
このような構成は画素の開口率の向上を図ることができる。
【０１０８】
実施例９．
図３２は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図３１と対応した図となっている。
【０１０９】
図３１の場合と比較して異なる構成は、液晶表示部ＡＲと走査信号駆動回路ＧＳＣＬとの間に形成される対向電圧信号線ＣＬの引出線ＣＬ１はその間の領域全体に形成されていることにある。換言すれば線状のパターンではなく板状のパターンとして形成されている。
【０１１０】
実施例１０．
図３３（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図で、図１に対応した図となっている。
図３３（ａ）は、ゲート信号線ＧＬの他端側に設けた走査信号駆動回路ＧＳＣＲにも図１と同様な機能をもたせていることにある。
【０１１１】
このため、図１に示した構成において走査信号駆動回路ＧＳＣＲの中心を通るｙ軸線を中心に左右逆にすることによって図１と同様な構成となる。
【０１１２】
ここで、ゲート信号線ＧＬの他端側に設けた走査信号駆動回路ＧＳＣＲの周辺の構成の変形例として、上述した各実施例のように構成してもよいことはいうまでもない。
【０１１３】
なお、この場合においても、前記配線層ＣＯＭは、たとえば図３３（ｂ）に示すように走査信号駆動回路ＧＳＣＲを完全に囲むようにし一つの端子ＣＰから基準信号を供給するようにして形成するようにしてもよく、さらに図３４、図３５に示すように互いに最も離れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を供給するようにして形成するようにしてもよいことはいうまでもない。
【０１１４】
図３６（ａ）は前記走査信号駆動回路ＧＳＣＲの一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線における各断面図を図３６（ｂ）、図３６（ｃ）、図３６（ｄ）に示している。
【０１１５】
実施例１１．
図３７は、本発明による液晶表示装置の他の実施例を示す平面図で、映像信号駆動回路およびその周辺の構成を示している。
【０１１６】
この映像信号駆動回路は液晶表示部ＡＲ側にドレイン分配回路ＤＤＣを具備するもので、このドレイン分配回路ＤＤＣは透明基板ＳＵＢ１の面にポリシリコンからなる半導体装置およびこれら各半導体装置を接続させるための配線層から構成されている。
【０１１７】
また、映像信号駆動回路のうちドレイン分配回路ＤＤＣ以外の回路はたとえば透明基板ＳＵＢ１に搭載される複数の半導体チップＴＣＰから構成されている。
【０１１８】
半導体チップＴＣＰの各端子のうち１つの端子からは１つの配線層を介して連続したたとえば３つの映像信号がドレイン分配回路ＤＤＣに入力され、各映像信号は該ドレイン分配回路ＤＤＣによって３つのドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３……にそれぞれ並列に各ドレイン信号線ＤＬに出力されるようになっている。
【０１１９】
このようにすることによって、ドレイン信号線ＤＬの数に対して半導体チップＴＣＰの数を少なくすることができる。
【０１２０】
そして、ドレイン分配回路ＤＤＣを囲むようにして配線層ＣＯＭが形成され、この配線層ＣＯＭは液晶表示部ＡＲの対向電圧信号線ＣＬの引出線ＣＬ１に接続されるようになっている。
【０１２１】
この場合、ドレイン分配回路ＤＤＣに対して液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅は液晶表示部ＡＲと反対側の配線層ＣＯＭ１の線幅よりも細く形成されている。
【０１２２】
ドレイン分配回路ＤＤＣからは液晶表示部ＡＲ側に多数のドレイン信号線ＤＬが走行され、これら各ドレイン信号線ＤＬと交差して形成しなければならない前記配線層ＣＯＭ２はその線幅を細くすることにより、それらの間に生じる寄生容量を大幅に低減させることができ、ドレイン信号線ＤＬの映像信号の遅延を低減させることができる。
【０１２３】
図３８（ａ）は前記ドレイン分配回路ＤＤＣの一実施例を示す回路図で、図３７の領域Ｂの部分に該当する。
【０１２４】
半導体チップＴＣＰの１つの端子から連続して出力される３つの映像信号は、それらの各出力のタイミングに合わせてオンする３つの各スイッチング素子Ｔｒ１、Ｔｒ２、Ｔｒ３を介して対応する各ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３に並列に出力されるようになっている。
【０１２５】
図３８（ｂ）は、透明基板ＳＵＢ１面に形成された該ドレイン分配回路ＤＤＣの配線パターンの一実施例を示す平面図で、図３８（ａ）の回路図と幾何学的に対応した設計となっている。
【０１２６】
また、図３８（ｃ）は図３８（ｂ）のｃ−ｃ線における断面図を示し、液晶表示部ＡＲの各画素領域に形成される対向電圧信号線ＣＬの引出線ＣＬ１はこのドレイン分配回路ＤＤＣの形成領域にまで及んで形成され、該ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２および液晶表示部ＡＲと反対側の配線層ＣＯＭ１にそれぞれ電気的接続されるようになっている。
【０１２７】
ここで、前記配線層ＣＯＭはゲート信号線ＧＬと同層に形成され、その上面は絶縁膜ＩＬ１、保護膜ＰＡＳ、保護膜ＦＰＡＳによって順次被われている。対向電圧信号線ＣＬの引出線ＣＬ１は該保護膜ＦＰＡＳの上面に形成され、前記配線層との電気的接続は保護膜ＦＰＡＳ、保護膜ＰＡＳ、絶縁膜ＩＬ１を貫通して形成されるスルーホールを通してなされている。そして、対向電圧信号線ＣＬの引出線ＣＬ１と配線層ＣＯＭとの間にドレイン信号線ＤＬの形成の際に同時に形成される介在層を介してなされている。接触抵抗の低減を図るためである。
【０１２８】
図３９および図４０は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図３８（ｂ）と対応した図となっている。
【０１２９】
図３８（ｂ）の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図３９の場合、たとえば２本としていることにある。また、図４０の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬはドレイン分配回路ＤＤＣの形成領域の全域に至って形成させていることにある。図４０のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１３０】
実施例１２．
図４１は本発明による液晶表示装置の他の実施例を示す構成図で、図３８と対応した図となっている。
【０１３１】
図３８の場合と比較して異なる構成は、ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２と液晶表示部ＡＲと反対側の配線層ＣＯＭ１は、それぞれ同層に形成され該ドレイン分配回路ＤＤＣを横切る同層の同一の材料からなる配線層によって一体に接続されていることにある。
【０１３２】
そして、対向電圧信号線ＣＬの引出線ＣＬ１は液晶表示部ＡＲ側の配線層ＣＯＭ２と保護膜ＦＰＡＳ、保護膜ＰＡＳ，絶縁膜ＩＬ１を貫通するスルーホールを通して電気的接続がなされている。
【０１３３】
また、図４２は本発明による液晶表示装置の他の実施例を示す構成図で、図４１（ｂ）に対応した図となっている。
【０１３４】
図４１（ｂ）の場合、ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２と液晶表示部ＡＲと反対側の配線層ＣＯＭ１との接続を図る前記配線層は、一定長さ当たり３本としたものであるが、図４２に示すように１本としてもよい。
【０１３５】
このように構成した場合、ドレイン分配回路ＤＤＣの負荷容量を低減させることができる。
【０１３６】
実施例１３．
図４３は本発明による液晶表示装置の他の実施例を示す構成図で、図４１と対応した図となっている。
図４１の場合と比較して異なる構成は、ドレイン分配回路ＤＤＣを囲む配線層はドレイン信号線ＤＬと同層かつ同材料で構成していることにある。
【０１３７】
図４４および図４５は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図４３（ｂ）と対応した図となっている。
【０１３８】
図４３（ｂ）の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬの引出線ＣＬ１は一定長さ当たり４本としているのに対し、図４４の場合、たとえば２本としていることにある。また、図４５の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬはドレイン分配回路ＤＤＣの形成領域の全域に至って形成させていることにある。図４５のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１３９】
実施例１４．
図４６は本発明による液晶表示装置の他の実施例を示す構成図で、図３７と対応した図となっている。
【０１４０】
図３７の場合と比較して異なる構成は、ドレイン分配回路ＤＤＣに近接して配置される配線層ＣＯＭは、液晶表示部ＡＲと反対側の部分に形成されているのみで液晶表示部ＡＲ側に形成されていないことにある。換言すれば、前記配線層ＣＯＭは配線層ＣＯＭ１のみが形成された構成となっている。
【０１４１】
これにより、各ドレイン信号線ＤＬと他の配線層（配線層ＣＯＭ２）との交差部をなくして該他の配線層との間に生じる寄生容量を低減させている。
【０１４２】
配線層ＣＯＭ１をドレイン分配回路ＤＤＣと半導体チップＴＣＰの間に設けるようにしたのは、半導体チップＴＣＰからドレイン分配回路ＤＤＣへの信号の周波数はドレイン分配回路ＤＤＣの分配に応じた数だけの高周波となる。
【０１４３】
周波数が高い場合、半導体チップＴＣＰの信号生成時、その信号が急速に切り替わる場合にいわゆるグリッジが生じてしまうことから、これを前記配線層ＣＯＭ１によって低減させる必要があるからである。これにより、不要な高電圧やノイズが液晶表示部ＡＲの薄膜トランジスタＴＦＴにかかり、該薄膜トランジスタＴＦＴの信頼性が低下することを回避できるようになる。
【０１４４】
図４７は、図４６の構成のさらなる具体的な構成を示した図で、図４３と対応した図となっている。
【０１４５】
配線層ＣＯＭ１は絶縁膜ＧＩの上面に形成され、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳの上面に形成されている。該引出線ＣＬ１は、ドレイン分配回路ＤＤＣを交差した後に、保護膜ＦＰＡＳ、保護膜ＰＡＳ、絶縁膜ＩＬ１を貫通するスルーホールを通して該配線層ＣＯＭ１に接続されている。
【０１４６】
図４８および図４９は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図４７（ｂ）と対応した図となっている。
【０１４７】
図４７（ｂ）の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図４８の場合、たとえば２本としていることにある。また、図４９の場合、ドレイン分配回路ＤＤＣを交差して配置される対向電圧信号線ＣＬはドレイン分配回路の形成領域の全域に至った形成させていることにある。図４９のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１４８】
本実施例では、配線層ＣＯＭ１をドレイン分配回路ＤＤＣと半導体チップＴＣＰの間に設け、配線層ＣＯＭ２に相当する配線層を設けていない。これにより、ドレイン分配回路ＤＤＣへの不要な高電圧印加を防止し、さらに液晶表示部ＡＲの薄膜トランジスタＴＦＴに印加される信号の波形なまりを防止し、信頼性向上の効果を選択的に充分奏する構成とした。
【０１４９】
実施例１５．
図５０は本発明による液晶表示装置の他の実施例を示す構成図で、図４７と対応した図となっている。
【０１５０】
図４７の場合と比較して異なる構成は、配線層ＣＯＭ１は絶縁膜ＩＬ１の上面にドレイン信号線ＤＬと同層に形成され、保護膜ＦＰＡＳの上面に形成された対向電圧信号線ＣＬの引出線ＣＬ１とは保護膜ＦＰＡＳ、保護膜ＰＡＳに貫通して形成されたスルーホールを通して接続されている。
【０１５１】
図５１および図５２は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図５０（ｂ）と対応した図となっている。
【０１５２】
図５０（ｂ）の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図５１の場合、たとえば２本としていることにある。また、図５２の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬはドレイン分配回路の形成領域の全域に至った形成させていることにある。図５２のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１５３】
実施例１６．
図５３は、本発明による液晶表示装置の他の実施例を示す図である。同図はドレイン信号線ＤＬの一端側に設けた映像信号駆動回路の他に、該ドレイン信号線ＤＬの他端側にも映像信号駆動回路が設けられたものを対象とするものである。
【０１５４】
該映像信号駆動回路は、たとえば各ドレイン信号線に接続されるドレイン分配回路ＤＤＣを含む構成からなり、同図においては、該ドレイン分配回路ＤＤＣ以外の映像信号駆動回路（半導体チップ）の部分は省略している。
【０１５５】
そして、該ドレイン分配回路ＤＤＣにおいてもそれを囲むようにして配線層ＣＯＭが形成されている。
この場合も、ドレイン分配回路ＤＤＣに対して液晶表示部ＡＲ側の配線層の線幅は液晶表示部ＡＲと反対側の配線層の線幅よりも細く形成されている。
【０１５６】
なお、このように各ドレイン信号線ＤＬの両端に映像信号駆動回路を設ける場合には、偶数番目の各ドレイン信号線ＤＬには一方の映像信号駆動回路を、奇数番目の各ドレイン信号線ＤＬには他方の映像信号駆動回路を接続させるのが通常である。
【０１５７】
実施例１７．
図５４は、本発明による液晶表示装置の他の実施例を示す構成図である。同図は、一端に映像信号駆動回路が接続されたドレイン信号線ＤＬの他端にイコライズ回路ＥＱＣが形成され、このイコライズ回路ＥＱＣを囲むようにして配線層ＣＯＭを形成していることにある。
【０１５８】
このイコライズ回路ＥＱＣは、ドレイン信号がＨｉｇｈからＬｏｗ信号へ変化する際、およびＬｏｗからＨｉｇｈ信号へ変化する際に、いずれも対向電圧信号（ＣＯＭ）になるように構成され、いわゆるドット反転駆動あるいは行毎反転駆動をする場合において極めて有効となるものである。
【０１５９】
図６２（ａ）は、該イコライズ回路ＥＱＣの一実施例の回路図を示している。各ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３、……にはスイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……が形成され、これらスイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……の各ゲートはＥＱＧ線が接続されている。また、スイッチング素子Ｔｒ１１を介して前記ドレイン信号線ＤＬ１はＥＱＳ１線が、スイッチング素子Ｔｒ１２を介して前記ドレイン信号線ＤＬ２はＥＱＳ２線が、スイッチング素子Ｔｒ１３を介して前記ドレイン信号線ＤＬ３はＥＱＳ１線がというように接続されている。
【０１６０】
この場合においても、液晶表示部ＡＲ側の対向電圧信号線ＣＬの引出線ＣＬ１は該イコライズ回路ＥＱＣを交差するように延在され、配線層ＣＯＭ１に接続されるようになっている。
【０１６１】
また、図６２（ｂ）は通常駆動時のタイミングチャートを示し、これに対して図６２（ｃ）はイコライザ駆動時のタイミングチャートを示している。イコライザ駆動時において、１水平走査期間（１Ｈ）で画素領域の薄膜トランジスタＴＦＴのゲートがＯＦＦになった後に、ドレイン信号線ＤＬの信号電圧をイコライズ回路ＥＱＣの各スイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……を介してコモン（基準）電圧（ＥＱＳ１あるいはＥＱＳ２）にする。
【０１６２】
そして、次の１水平走査期間（１Ｈ）では、前記ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３、……には逆極性の電圧を書き込む。
【０１６３】
このことから、ドレイン信号線の電圧書込効率の向上と、ドライバ出力負荷軽減による消費電力低減が図れるようになる。
【０１６４】
図５５（ａ）は前記イコライズ回路を示し、図５５（ｂ）は透明基板ＳＵＢ１上に形成した該イコライズ回路の配線パターンを示している。図５５（ａ）と幾何学的に対応したパターンとなっている。また、図５５（ｃ）は図５５（ｂ）のｃ−ｃ線における断面図を示している。
【０１６５】
保護膜ＦＰＡＳの上面に形成された対向電圧信号線ＣＬは該イコライズ回路ＥＱＣを交差するようにして延在し、該イコライズ回路ＥＱＣに対して液晶表示部ＡＲと反対側に形成されている配線層ＣＯＭ１と電気的に接続されている。
【０１６６】
図５６および図５７は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図５５（ｂ）と対応した図となっている。
【０１６７】
図５５（ｂ）の場合、イコライズ回路ＥＱＣを交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図５６の場合、たとえば２本としていることにある。また、図５７の場合、イコライズ回路ＥＱＣを交差して配置される対向電圧信号線ＣＬはイコライズ回路ＥＱＣの形成領域の全域に至って形成されていることにある。図５７のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１６８】
実施例１８．
図５８は、本発明による液晶表示装置の他の実施例を示す構成図で、図５４と対応した図となっている。
【０１６９】
図５４の場合と比較して異なる構成は、イコライズ回路ＥＱＣに近接して配置される配線層は、液晶表示部ＡＲと反対側の部分に形成されているのみで液晶表示部ＡＲ側に形成されていないことにある。
【０１７０】
これにより、各ドレイン信号線ＤＬと他の配線層（配線層ＣＯＭ２）との交差部をなくして該他の配線層との間に生じる寄生容量を低減させている。
【０１７１】
図５９は、図５８の構成のさらなる具体的な構成を示した図で、図５５と対応した図となっている。
【０１７２】
図６０および図６１は、それぞれ、本発明による液晶表示装置の他の実施例を示す平面図で、図５９（ｂ）と対応した図となっている。
【０１７３】
図５９（ｂ）の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬは一定長さ当たり４本としているのに対し、図６０の場合、たとえば２本としていることにある。また、図６１の場合、ドレイン分配回路を交差して配置される対向電圧信号線ＣＬはドレイン分配回路の形成領域の全域に至った形成させていることにある。図６１のように構成した場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる効果を奏する。
【０１７４】
実施例２０．
図６３および図６４はそれぞれ本発明による液晶表示装置の他の実施例を示す構成図である。
【０１７５】
図６３は、透明基板ＳＵＢ１の周辺に沿って形成される環状の配線層ＣＯＭが形成されており、この配線層ＣＯＭは走査信号駆動回路ＧＳＣＬおよび映像信号駆動回路の外側に形成された構成となっている。
【０１７６】
この場合において、対向電圧信号線ＣＬ（あるいは容量信号線ＣＳＴ）は走査信号駆動回路ＧＳＣＬおよび映像信号駆動回路を交差するようにして延在されて該配線層ＣＯＭに電気的に接続されている。
【０１７７】
また、図６４は、たとえば映像信号駆動回路がドレイン分配回路を具備するものであれば、前記配線層ＣＯＭは該映像信号駆動回路のうちドレイン分配回路とそれ以外の回路との間を走行するようにして形成してもよい。
【０１７８】
さらに、上述した配線層ＣＯＭを一部として、走査信号駆動回路ＧＳＣＬ、映像信号駆動回路、ドレイン分配回路ＤＤＣ、あるいはイコライズ回路ＥＱＣ等を囲むように配線層を形成するようにしてもよいことはもちろんである。
【０１７９】
上述した各実施例では、いずれもスイッチング素子としてポリシリコンを半導体層としたものであるが、たとえばアモルファスシリコン等を半導体層としたものにも適用できることはいうまでもない。
また、上述した各実施例を組み合わせて構成するようにしてもよいことはいうまでもない。
【０１８０】
さらに、上述の各実施例では、液晶表示装置を例に説明したが、液晶を用いない有機ＥＬ、無機ＥＬ等の自発光素子による画素表示装置においても、各実施例開示の回路構成、回路部のパターン配置を用いる限り、各々の効果を奏することができ、本発明に含むものである。
【０１８１】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、走査信号駆動回路あるいは映像信号駆動回路への静電気の飛び込みを抑制できるようになる。走査信号駆動回路あるいは映像信号駆動回路の形成部分を通しての光漏れを抑制できるようになる。さらに、走査信号駆動回路あるいは映像信号駆動回路の誤動作を防止できるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す要部説明図である。
【図２】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す等価回路図である。
【図４】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図５】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図８】本発明による液晶表示装置の走査信号駆動回路とその周辺の一実施例を示す構成図である。
【図９】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１０】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１１】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１２】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１３】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図１４】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図１５】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１８】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図１９】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図２０】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図２１】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２２】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２３】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２４】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２５】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図２６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２８】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図２９】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図３０】本発明による液晶表示装置の画素の一実施例を示す構成図である。
【図３１】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３２】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３３】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３４】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３５】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３６】本発明による液晶表示装置の走査信号駆動回路とその周辺の他の実施例を示す構成図である。
【図３７】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図３８】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図３９】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４０】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４１】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４２】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４３】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４４】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４５】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４６】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図４７】本発明による液晶表示装置の映像信号駆動回路とその周辺の一実施例を示す構成図である。
【図４８】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図４９】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５０】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５１】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５２】本発明による液晶表示装置の映像信号駆動回路とその周辺の他の実施例を示す構成図である。
【図５３】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図５４】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図５５】本発明による液晶表示装置のイコライズ回路とその周辺の一実施例を示す構成図である。
【図５６】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図５７】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図５８】本発明による液晶表示装置の他の実施例を示す要部説明図である。
【図５９】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図６０】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図６１】本発明による液晶表示装置のイコライズ回路とその周辺の他の実施例を示す構成図である。
【図６２】本発明による液晶表示装置のイコライズ回路の説明図である。
【図６３】本発明による液晶表示装置の他の実施例を示す説明図である。
【図６４】本発明による液晶表示装置の他の実施例を示す説明図である。
【符号の説明】
ＳＵＢ１、ＳＵＢ２…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＣＳＴ…容量信号線、ＴＦＴ…薄膜トランジスタ、Ｃｓｔｇ…容量素子、ＰＸ…画素電極、ＣＴ…対向電極、ＧＳＣＬ…走査信号駆動回路、ＤＤＣ…ドレイン分配回路、ＥＱＣ…イコライズ回路、ＣＯＭ…配線層。
Claims (10)
- 液晶を介して対向配置される各基板の一方の基板の液晶側の面に液晶表示部を構成する各画素と、一方向に並設された各画素からなる画素群に共通のゲート信号線と容量線とが少なくとも形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記容量線は前記走査信号駆動回路を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板の一方の基板の液晶側の面に液晶表示部を構成する各画素と、一方向に並設された各画素からなる画素群に共通のゲート信号線と容量線とが少なくとも形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記容量線は非透光性の材料から構成され、前記走査信号駆動回路の下層を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ゲート信号線の少なくとも一端が接続された走査信号駆動回路と、この走査信号駆動回路を囲むようにして形成された配線層とを備え、
この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記対向電圧信号線は、前記走査信号駆動回路の上層を交差して液晶表示部と反対側の前記配線層に接続されていることを特徴とする液晶表示装置。 - 前記対向電圧信号線は、前記走査信号駆動回路の形成領域の全域を被って形成されていることを特徴とする請求項３に記載の液晶表示装置。
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ドレイン信号線の一端が接続された映像信号駆動回路と、この映像信号駆動回路に対して液晶表示部と反対側に該映像信号駆動回路に沿って形成された配線層とを備え、
前記対向電圧信号線は、前記映像信号駆動回路の上層を交差して前記配線層に接続されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は絶縁層を介して前記ドレイン信号線およびゲート信号線を被うようにして形成された部分を有して対向電圧信号線とともに形成され、
前記各ドレイン信号線の一端が接続されたドレイン分配回路を含む映像信号駆動回路と、前記ドレイン分配回路を囲むようにして形成された配線層とを備え、この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されているとともに、
前記対向電圧信号線は、前記映像信号駆動回路の上層を交差して前記配線層に接続されていることを特徴とする液晶表示装置。 - 前記対向電圧信号線は、前記映像信号駆動回路の形成領域の全域を被って形成されていることを特徴とする請求項５、６のうちいずれかに記載の液晶表示装置。
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と備え、
前記ドレイン信号線の一端に映像信号駆動回路を備えるとともに、他端にイコライズ回路とこのイコライズ回路を囲むようにして形成された配線層とを備え、この配線層は液晶表示部と反対側のそれに対して液晶表示部側のそれは線幅が小さく形成されていることを特徴とする液晶表示装置。 - 対向電圧信号に接続され前記画素電極との間に電界を生じせしめる対向電極を備えるとともに、前記対向電圧信号線は前記イコライズ回路に対して液晶表示部と反対側の前記配線層に該イコライズ回路を交差して接続されていることを特徴とする請求項８に記載の液晶表示装置。
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
前記各信号線によって囲まれた領域を画素領域およびこれら画素領域の集合体を液晶表示部とし、
前記画素領域には、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極とが備えられ、
前記ドレイン信号線の一端に映像信号駆動回路を備えるとともに、他端にイコライズ回路とこのイコライズ回路に対して液晶表示部と反対側に配線層とを備え、
前記対向電圧信号線は該イコライズ回路を交差して前記配線層に接続されていることを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022655A JP3920649B2 (ja) | 2002-01-31 | 2002-01-31 | 画像表示装置および液晶表示装置 |
| US10/354,072 US7098879B2 (en) | 2002-01-31 | 2003-01-30 | Display device |
| US11/507,565 US7391397B2 (en) | 2002-01-31 | 2006-08-22 | Display device |
| US12/138,739 US7557786B2 (en) | 2002-01-31 | 2008-06-13 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022655A JP3920649B2 (ja) | 2002-01-31 | 2002-01-31 | 画像表示装置および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003222891A JP2003222891A (ja) | 2003-08-08 |
| JP3920649B2 true JP3920649B2 (ja) | 2007-05-30 |
Family
ID=27745597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002022655A Expired - Fee Related JP3920649B2 (ja) | 2002-01-31 | 2002-01-31 | 画像表示装置および液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7098879B2 (ja) |
| JP (1) | JP3920649B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3920649B2 (ja) * | 2002-01-31 | 2007-05-30 | 株式会社日立製作所 | 画像表示装置および液晶表示装置 |
| US20060056267A1 (en) * | 2004-09-13 | 2006-03-16 | Samsung Electronics Co., Ltd. | Driving unit and display apparatus having the same |
| KR101189275B1 (ko) | 2005-08-26 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4623464B2 (ja) * | 2005-09-26 | 2011-02-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4786996B2 (ja) | 2005-10-20 | 2011-10-05 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| KR101843337B1 (ko) | 2010-10-28 | 2018-03-30 | 삼성전자주식회사 | 디스플레이 모듈 및 디스플레이 시스템 |
| JP5913945B2 (ja) | 2011-12-07 | 2016-05-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2015170700A1 (ja) | 2014-05-07 | 2015-11-12 | シャープ株式会社 | 液晶表示装置 |
| JP6360718B2 (ja) * | 2014-05-16 | 2018-07-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN105093751B (zh) * | 2015-08-18 | 2018-09-11 | 京东方科技集团股份有限公司 | 预防esd的goa布局设计 |
| KR102399724B1 (ko) | 2015-09-24 | 2022-05-20 | 삼성전자주식회사 | 디스플레이 장치, 그를 가지는 도어 및 냉장고 |
| CN109001950A (zh) * | 2018-09-29 | 2018-12-14 | 武汉华星光电技术有限公司 | 阵列基板以及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| KR100280874B1 (ko) * | 1997-09-12 | 2001-02-01 | 구본준 | 액정패널 |
| JPH11326957A (ja) * | 1998-03-20 | 1999-11-26 | Toshiba Corp | 液晶表示装置 |
| JP2000114245A (ja) * | 1998-10-05 | 2000-04-21 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4570278B2 (ja) * | 2000-08-28 | 2010-10-27 | シャープ株式会社 | アクティブマトリクス基板 |
| JP3920649B2 (ja) * | 2002-01-31 | 2007-05-30 | 株式会社日立製作所 | 画像表示装置および液晶表示装置 |
-
2002
- 2002-01-31 JP JP2002022655A patent/JP3920649B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 US US10/354,072 patent/US7098879B2/en not_active Expired - Lifetime
-
2006
- 2006-08-22 US US11/507,565 patent/US7391397B2/en not_active Expired - Fee Related
-
2008
- 2008-06-13 US US12/138,739 patent/US7557786B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003222891A (ja) | 2003-08-08 |
| US20080246707A1 (en) | 2008-10-09 |
| US20030179335A1 (en) | 2003-09-25 |
| US7391397B2 (en) | 2008-06-24 |
| US7098879B2 (en) | 2006-08-29 |
| US20060279500A1 (en) | 2006-12-14 |
| US7557786B2 (en) | 2009-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9541808B2 (en) | Liquid crystal display device | |
| US7391397B2 (en) | Display device | |
| JP4074207B2 (ja) | 液晶表示装置 | |
| TWI223117B (en) | Display device | |
| US9965063B2 (en) | Display circuitry with reduced pixel parasitic capacitor coupling | |
| US8570480B2 (en) | Display device having slim border-area architecture and driving method thereof | |
| US20180341159A1 (en) | Coa substrate and liquid crystal display panel | |
| KR20140080670A (ko) | 액정 디스플레이 장치 | |
| KR20080009897A (ko) | 액정 표시 장치 | |
| JP2014119746A (ja) | 液晶ディスプレイ装置 | |
| KR20140147932A (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
| KR20080009889A (ko) | 액정 표시 장치 | |
| US7671951B2 (en) | Liquid crystal display | |
| KR20070077896A (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 | |
| CN201298129Y (zh) | 多畴垂直取向液晶显示面板 | |
| US20060158577A1 (en) | Thin film transistor array panel for liquid crystal display and liquid crystal display | |
| KR20100008566A (ko) | 액정 표시 장치 | |
| WO2011052258A1 (ja) | 表示パネル及び表示装置 | |
| JP4021784B2 (ja) | 液晶表示装置 | |
| US20190377234A1 (en) | Display panel | |
| US7480431B2 (en) | Thin film transistor array substrate and liquid crystal display devices | |
| CN113534551B (zh) | 一种显示基板和显示面板 | |
| KR101944363B1 (ko) | 액정 디스플레이 장치 | |
| KR20080038538A (ko) | 액정 표시 장치 | |
| KR20070080143A (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3920649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |