JP2003222891A - 画像表示装置および液晶表示装置 - Google Patents

画像表示装置および液晶表示装置

Info

Publication number
JP2003222891A
JP2003222891A JP2002022655A JP2002022655A JP2003222891A JP 2003222891 A JP2003222891 A JP 2003222891A JP 2002022655 A JP2002022655 A JP 2002022655A JP 2002022655 A JP2002022655 A JP 2002022655A JP 2003222891 A JP2003222891 A JP 2003222891A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
signal line
drive circuit
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002022655A
Other languages
English (en)
Other versions
JP3920649B2 (ja
Inventor
Tomohiko Sato
友彦 佐藤
Takahiro Ochiai
孝洋 落合
Kikuo Ono
記久雄 小野
Ryutaro Oke
隆太郎 桶
Norio Manba
則夫 萬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002022655A priority Critical patent/JP3920649B2/ja
Priority to US10/354,072 priority patent/US7098879B2/en
Publication of JP2003222891A publication Critical patent/JP2003222891A/ja
Priority to US11/507,565 priority patent/US7391397B2/en
Application granted granted Critical
Publication of JP3920649B2 publication Critical patent/JP3920649B2/ja
Priority to US12/138,739 priority patent/US7557786B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Abstract

(57)【要約】 【課題】 走査信号駆動回路あるいは映像信号駆動回路
への静電気の飛び込みを抑制する。 【解決手段】 液晶を介して対向配置される各基板の一
方の基板の液晶側の面に液晶表示部を構成する各画素
と、一方向に並設された各画素からなる画素群に共通の
ゲート信号線と容量線とが少なくとも形成され、前記各
ゲート信号線の少なくとも一端が接続された走査信号駆
動回路と、この走査信号駆動回路を囲むようにして形成
された配線層とを備え、この配線層は液晶表示部と反対
側のそれに対して液晶表示部側のそれは線幅が小さく形
成されているとともに、前記容量線は前記走査信号駆動
回路を交差して液晶表示部と反対側の前記配線層に接続
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は画像表示装置に係
り、特に、液晶を介して対向配置される各基板のうち一
方の基板の液晶側の面に走査信号駆動回路および映像信
号駆動回路が形成されている液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、液晶を介して対向配置
される各基板のうち一方の基板の液晶側の面に、並設さ
れた複数のゲート信号線とこれらゲート信号線に交差し
て並設された複数のドレイン信号線とが形成され、これ
ら各信号線によって囲まれた各領域を画素領域とし、こ
の画素領域にはゲート信号線からの走査信号によって作
動されるスイッチング素子と、このスイッチング素子を
介してドレイン信号線からの映像信号が供給される画素
電極とが備えられている。
【０００３】そして、該一方の基板の液晶側の面であっ
て、前記各ゲート信号線の少なくとも一端側にはそれぞ
れのゲート信号線に走査信号を順次供給するための走査
信号駆動回路、前記各ドレイン信号線の少なくとも一端
側には該走査信号の供給のタイミングに合わせて映像信
号を供給するための映像信号駆動回路が形成されている
ものがある。
【０００４】
【発明が解決しようとする課題】しかし、このような構
成の液晶表示装置は、その走査信号駆動回路あるいは映
像信号駆動回路が基板の周辺部に位置づけられて配置さ
れていることから、静電気の飛び込みによる不都合が生
じやすいということが指摘されていた。
【０００５】また、背部にバックライトを配置させるよ
うなものにあって、該バックライトからの光りが走査信
号駆動回路あるいは映像信号駆動回路の形成部分を通し
て観察者側へ漏洩してしまうということも指摘されてい
た。
【０００６】さらに、走査信号駆動回路あるいは映像信
号駆動回路はガラス等の基板面に形成していることから
放熱効果が充分でなく、回路の誤動作の生じる畏れも指
摘されていた。
【０００７】本発明は、このような事情に基づいてなさ
れたもので、その目的は、走査信号駆動回路あるいは映
像信号駆動回路への静電気の飛び込みを抑制できる液晶
表示装置を提供することにある。
【０００８】また、本発明の他の目的は、走査信号駆動
回路あるいは映像信号駆動回路の形成部分を通しての光
漏れを抑制できる液晶表示装置を提供することにある。
【０００９】さらに、本発明の他の目的は、走査信号駆
動回路あるいは映像信号駆動回路の誤動作を防止できる
液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 手段１．本発明による液晶表示装置は、たとえば、液晶
を介して対向配置される各基板の一方の基板の液晶側の
面に液晶表示部を構成する各画素と、一方向に並設され
た各画素からなる画素群に共通のゲート信号線と容量線
とが少なくとも形成され、前記各ゲート信号線の少なく
とも一端が接続された走査信号駆動回路と、この走査信
号駆動回路を囲むようにして形成された配線層とを備
え、この配線層は液晶表示部と反対側のそれに対して液
晶表示部側のそれは線幅が小さく形成されているととも
に、前記容量線は前記走査信号駆動回路を交差して液晶
表示部と反対側の前記配線層に接続されていることを特
徴とするものである。
【００１１】手段２．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板の一方の基
板の液晶側の面に液晶表示部を構成する各画素と、一方
向に並設された各画素からなる画素群に共通のゲート信
号線と容量線とが少なくとも形成され、前記各ゲート信
号線の少なくとも一端が接続された走査信号駆動回路
と、この走査信号駆動回路を囲むようにして形成された
配線層とを備え、この配線層は液晶表示部と反対側のそ
れに対して液晶表示部側のそれは線幅が小さく形成され
ているとともに、前記容量線は非透光性の材料から構成
され、前記走査信号駆動回路の下層を交差して液晶表示
部と反対側の前記配線層に接続されていることを特徴と
するものである。
【００１２】手段３．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれらゲート信号線に交差して並設された複数のドレ
イン信号線が形成され、前記各信号線によって囲まれた
領域を画素領域およびこれら画素領域の集合体を液晶表
示部とし、前記画素領域には、ゲート信号線からの走査
信号によって駆動されるスイッチング素子と、このスイ
ッチング素子を介してドレイン信号線からの映像信号が
供給される画素電極と、対向電圧信号線に接続され前記
画素電極との間に電界を生じせしめる対向電極とを備
え、前記対向電極は絶縁層を介して前記ドレイン信号線
およびゲート信号線を被うようにして形成された部分を
有して対向電圧信号線とともに形成され、前記各ゲート
信号線の少なくとも一端が接続された走査信号駆動回路
と、この走査信号駆動回路を囲むようにして形成された
配線層とを備え、この配線層は液晶表示部と反対側のそ
れに対して液晶表示部側のそれは線幅が小さく形成され
ているとともに、前記対向電圧信号線は、前記走査信号
駆動回路の上層を交差して液晶表示部と反対側の前記配
線層に接続されていることを特徴とするものである。
【００１３】手段４．本発明による液晶表示装置は、た
とえば、手段３の構成を前提として、前記対向電圧信号
線は、前記走査信号駆動回路の形成領域の全域を被って
形成されていることを特徴とするものである。
【００１４】手段５．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれらゲート信号線に交差して並設された複数のドレ
イン信号線が形成され、前記各信号線によって囲まれた
領域を画素領域およびこれら画素領域の集合体を液晶表
示部とし、前記画素領域には、ゲート信号線からの走査
信号によって駆動されるスイッチング素子と、このスイ
ッチング素子を介してドレイン信号線からの映像信号が
供給される画素電極と、対向電圧信号線に接続され前記
画素電極との間に電界を生じせしめる対向電極とを備
え、前記対向電極は絶縁層を介して前記ドレイン信号線
およびゲート信号線を被うようにして形成された部分を
有して対向電圧信号線とともに形成され、前記各ドレイ
ン信号線の一端が接続された映像信号駆動回路と、この
映像信号駆動回路に対して液晶表示部と反対側に該映像
信号駆動回路に沿って形成された配線層とを備え、前記
対向電圧信号線は、前記映像信号駆動回路の上層を交差
して前記配線層に接続されていることを特徴とするもの
である。
【００１５】手段６．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれらゲート信号線に交差して並設された複数のドレ
イン信号線が形成され、前記各信号線によって囲まれた
領域を画素領域およびこれら画素領域の集合体を液晶表
示部とし、前記画素領域には、ゲート信号線からの走査
信号によって駆動されるスイッチング素子と、このスイ
ッチング素子を介してドレイン信号線からの映像信号が
供給される画素電極と、対向電圧信号線に接続され前記
画素電極との間に電界を生じせしめる対向電極とを備
え、前記対向電極は絶縁層を介して前記ドレイン信号線
およびゲート信号線を被うようにして形成された部分を
有して対向電圧信号線とともに形成され、前記各ドレイ
ン信号線の一端が接続されたドレイン分配回路を含む映
像信号駆動回路と、前記ドレイン分配回路を囲むように
して形成された配線層とを備え、この配線層は液晶表示
部と反対側のそれに対して液晶表示部側のそれは線幅が
小さく形成されているとともに、前記対向電圧信号線
は、前記映像信号駆動回路の上層を交差して前記配線層
に接続されていることを特徴とするものである。
【００１６】手段７．本発明による液晶表示装置は、た
とえば、手段５、６のうちいずれかの構成を前提とし
て、前記対向電圧信号線は、前記映像信号駆動回路の形
成領域の全域を被って形成されていることを特徴とする
ものである。
【００１７】手段８．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれらゲート信号線に交差して並設された複数のドレ
イン信号線が形成され、前記各信号線によって囲まれた
領域を画素領域およびこれら画素領域の集合体を液晶表
示部とし、前記画素領域には、ゲート信号線からの走査
信号によって駆動されるスイッチング素子と、このスイ
ッチング素子を介してドレイン信号線からの映像信号が
供給される画素電極と備え、前記ドレイン信号線の一端
に映像信号駆動回路を備えるとともに、他端にイコライ
ズ回路とこのイコライズ回路を囲むようにして形成され
た配線層とを備え、この配線層は液晶表示部と反対側の
それに対して液晶表示部側のそれは線幅が小さく形成さ
れていることを特徴とするものである。
【００１８】手段９．本発明による液晶表示装置は、た
とえば、手段８の構成を前提として、前記対向電圧信号
に接続され前記画素電極との間に電界を生じせしめる対
向電極を備えるとともに、前記対向電圧信号線は前記イ
コライズ回路に対して液晶表示部と反対側の前記配線層
に該イコライズ回路を交差して接続されていることを特
徴とするものである。
【００１９】手段１０．本発明による液晶表示装置は、
たとえば、液晶を介して対向配置される各基板のうち一
方の基板の液晶側の面に、並設された複数のゲート信号
線とこれらゲート信号線に交差して並設された複数のド
レイン信号線が形成され、前記各信号線によって囲まれ
た領域を画素領域およびこれら画素領域の集合体を液晶
表示部とし、前記画素領域には、ゲート信号線からの走
査信号によって駆動されるスイッチング素子と、このス
イッチング素子を介してドレイン信号線からの映像信号
が供給される画素電極と、対向電圧信号線に接続され前
記画素電極との間に電界を生じせしめる対向電極とが備
えられ、前記ドレイン信号線の一端に映像信号駆動回路
を備えるとともに、他端にイコライズ回路とこのイコラ
イズ回路に対して液晶表示部と反対側に配線層とを備
え、前記対向電圧信号線は該イコライズ回路を交差して
前記配線層に接続されていることを特徴とするものであ
る。
【００２０】なお、本発明は以上の構成に限定されず、
本発明の技術思想を逸脱しない範囲で種々の変更が可能
である。
【００２１】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。 実施例１． 《全体の構成》図２は、本発明による液晶表示装置の一
実施例を示す全体構成図であり、液晶を介して対向され
る各透明基板のうち一方の透明基板の液晶側の面の構成
を示している。
【００２２】同図において、一方の透明基板ＳＵＢ１の
周辺を除く中央部には、そのｘ方向に延在しｙ方向に並
設されるゲート信号ＧＬ１、ＧＬ２、……（以下、単に
ゲート信号線ＧＬと称する場合がある）と、ｙ方向に延
在しｘ方向に並設されるドレイン信号線ＤＬ１、ＤＬ
２、……（以下、単にドレイン信号線ＤＬと称する場合
がある）とが形成されている。
【００２３】これら各ゲート信号線ＧＬとドレイン信号
線ＤＬとで囲まれた各領域を画素領域とし、これら各画
素領域の集合体を液晶表示部ＡＲとして構成されてい
る。各画素領域の詳細な構成は後に説明する。
【００２４】各ゲート信号線ＧＬの両端側のそれぞれは
走査信号駆動回路ＧＳＣＬ、ＧＳＣＲに接続され、この
走査信号駆動回路ＧＳＣＬ、ＧＳＣＲによって各ゲート
信号線ＧＬに順次走査信号が供給されるようになってい
る。これら各走査信号駆動回路ＧＳＣＬ、ＧＳＣＲは例
えばポリシリコンを半導体層とする多数のＭＩＳ（meta
l insulator semiconductor）型トランジスタとこれ
らＭＩＳ型トランジスタを接続するための配線層で形成
され、透明基板ＳＵＢ１の表面に形成されたものとなっ
ている。
【００２５】また、各ドレイン信号線ＤＬの一端側（図
中上側）のそれぞれは映像信号駆動回路に接続されてい
る。この映像信号駆動回路はドレイン信号線ＤＬ側に形
成されるドレイン分配回路ＤＤＣとそれ以外の回路ＩＤ
Ｃとで構成されている。
【００２６】ここで、ドレイン分配回路ＤＤＣは例えば
ポリシリコンを半導体層とする多数のＭＩＳ型トランジ
スタとこれらＭＩＳ型トランジスタを接続するための配
線層で形成され、透明基板ＳＵＢ１の表面形成されても
のとなっている。また、それ以外の回路ＩＤＣは透明基
板ＳＵＢ１に搭載される半導体チップからなる半導体層
から構成されている。
【００２７】また、各ドレイン信号線ＤＬの他端側（図
中下側）のそれぞれはイコライズ回路ＥＱＣに接続され
ている。このイコライズ回路ＥＱＣも例えばポリシリコ
ンを半導体層とする多数のＭＩＳ型トランジスタとこれ
らＭＩＳ型トランジスタを接続するための配線層で形成
されている。
【００２８】なお、前記走査信号駆動回路ＧＳＣＬ、Ｇ
ＳＣＲ、ドレイン分配回路ＤＤＣとそれ以外の回路ＩＤ
Ｃには電源・コントロール回路ＳＣＣから電源あるいは
信号が供給されるようになっている。
【００２９】図３は、前記画素領域の等価回路を示すも
のである。ゲート信号線ＧＬからの走査信号によってオ
ンする薄膜トランジスタＴＦＴと、この薄膜トランジス
タＴＦＴを介してドレイン信号線ＤＬからの映像信号が
供給される画素電極ＰＸと、この画素電極ＰＸに対向し
て配置され該画素電極ＰＸとの間で電界を生じせしめる
対向電極ＣＴとが備えられている。
【００３０】該対向電極ＣＴは、対向電圧信号線ＣＬを
介して映像信号に対して基準となる信号が供給されるよ
うになっている。
【００３１】画素電極ＰＸと対向電極ＣＴの間に生じる
電界のうち透明基板ＳＵＢ１と平行な成分によって液晶
の光透過率を制御するようになっている。
【００３２】また、画素電極ＰＸと対向電圧信号線ＣＬ
との間には容量素子Ｃｓｔｇが形成されており、この容
量素子Ｃｓｔｇによって該画素電極ＰＸに供給される映
像信号を比較的長い時間蓄積させるようになっている。
なお、前記薄膜トランジスタＴＦＴはその半導体層がポ
リシリコンで形成されている。
【００３３】そして、この薄膜トランジスタＴＦＴはそ
の構成が前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、ド
レイン分配回路ＤＤＣの構成部品であるＭＩＳ型トラン
ジスタとほぼ同様であるから、画素領域の構成の製造に
並行して該前記走査信号駆動回路ＧＳＣＬ、ＧＳＣＲ、
ドレイン分配回路ＤＤＣが製造されるようになってい
る。
【００３４】《画素の構成》図４（ａ）は前記画素領域
における構成の一実施例を示す平面図、図４（ｂ）は図
４（ａ）のｂ−ｂ線における断面図を示している。
【００３５】各図において、まず、透明基板ＳＵＢ１の
表面に下地絶縁膜ＵＬＳが形成され、この下地絶縁膜Ｕ
ＳＬの表面の一部にはポリシリコンからなる半導体層Ｐ
Ｓが形成されている。この半導体層ＰＳは薄膜トランジ
スタＴＦＴのそれとなるものである。
【００３６】そして、この半導体層ＰＳをも被って透明
基板ＳＵＢ１の表面の全域には絶縁膜ＧＩが形成されて
いる。この絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲ
ート絶縁膜として機能するようになる。
【００３７】また、この絶縁膜ＧＩの表面には、ｘ方向
に延在しｙ方向に並設されるゲート信号線ＧＬ１、ＧＬ
２（以下、ゲート信号線ＧＬと称する場合がある）が形
成されている。
【００３８】これらゲート信号線ＧＬは後述のドレイン
信号線ＤＬとともに矩形状の領域を囲むようになってお
り、この領域を画素領域として構成するようになってい
る。
【００３９】この場合、ゲート信号線ＧＬは前記半導体
層ＰＳを横切るようにして形成され、該半導体層ＰＳと
の重畳部は薄膜トランジスタＴＦＴのゲート電極として
機能するようになっている。
【００４０】さらに、各ゲート信号線ＧＬの間のほぼ中
央、換言すれば画素領域のほぼ中央には該ゲート信号線
ＧＬと並行に容量信号線ＣＳＴ１が形成されている。こ
の容量信号線ＣＳＴ１はたとえば該ゲート信号線ＧＬの
形成の際に同時に形成されるようになっている。
【００４１】このようにゲート信号線ＧＬ、容量信号線
ＣＳＴ１が形成された透明基板ＳＵＢ１の表面には該各
信号線をも被って層間絶縁膜ＩＬ１が全域に形成されて
いる。
【００４２】そして、この層間絶縁膜ＩＬ１の表面には
ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬ
が形成されている。
【００４３】このドレイン信号線ＤＬは、層間絶縁膜Ｉ
Ｌ１、絶縁膜ＧＩを貫通して予め形成されたスルーホー
ルＣＮＴ１を通して前記半導体層ＰＳの一端部（ドレイ
ン領域）と接続され、この部分において薄膜トランジス
タＴＦＴのドレイン電極を兼ねるようになっている。
【００４４】また、ドレイン信号線ＤＬの形成の際に同
時に、層間絶縁膜ＩＬ１のスルーホールＣＮＴ３によっ
て露呈された前記容量信号線ＣＳＴ１の一部と接続され
るパッド層ＰＡＤが形成されるようになっている。この
パッド層ＰＡＤは後に説明する対向電極ＣＴと接続され
るための介在層となるものである。
【００４５】さらに、ドレイン信号線ＤＬの形成の際に
同時に画素電極ＰＸが形成されるようになっている。こ
の画素電極ＰＸはｙ方向に延在されｘ方向に並設される
複数（図では２本）の帯状の電極からなり、それらは容
量信号線ＣＳＴ１の上方において、さらに各端部におい
て一体的に互いに電気的接続がされたパターン（図では
ほぼ日の字形）として形成されたものとなっている。
【００４６】そして、この画素電極ＰＸの一部は、前記
層間絶縁膜ＩＬ１、絶縁膜ＧＩを貫通して予め形成され
たスルーホールＣＮＴ２を通して前記半導体層ＰＳの他
端部（ソース領域）と接続され、この部分において薄膜
トランジスタＴＦＴのソース電極を兼ねるようになって
いる。
【００４７】そして、ドレイン信号線ＤＬ、画素電極Ｐ
Ｘ等が形成された透明基板ＳＵＢ１の表面には無機材料
からなる保護膜ＰＡＳ、有機材料からなる保護膜ＦＰＡ
Ｓが順次積層されて形成されている。
【００４８】これら各保護膜の積層体は、前記薄膜トラ
ンジスタＴＦＴの液晶との直接の接触を回避するために
形成され、またそれ自体の誘電率を低減させるようにし
ている。
【００４９】さらに、保護膜ＦＰＡＳの上面には対向電
極ＣＴが形成されている。この対向電極ＣＴは、たとえ
ばITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Ox
ide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、I
n2O3（酸化インジウム）等の透光性の材料から構成され
ている。
【００５０】この対向電極ＣＴは前述の画素電極ＰＸと
同様にｙ方向に延在されｘ方向に並設された複数（図で
は３本）の電極群から構成され、かつ、それら各電極は、
平面的に観た場合、前記画素電極ＰＸを間にして位置付
けられるようになっている。
【００５１】すなわち、対向電極ＣＴと画素電極ＰＸ
は、一方の側のドレイン信号線から他方の側のドレイン
信号線にかけて、対向電極、画素電極、対向電極、画素
電極、……、対向電極の順にそれぞれ等間隔に配置され
ている。
【００５２】ここで、画素領域の両側に位置づけられる
対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳
されて形成されているとともに、隣接する画素領域の対
応する対向電極ＣＴと共通に形成されている。
【００５３】換言すれは、ドレイン信号線ＤＬ上には対
向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該
対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大
きく形成されている。ドレイン信号線ＤＬに対して左側
の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一
つを構成し、右側の対向電極ＣＴは右側の画素領域の各
対向電極ＣＴの一つを構成するようになっている。
【００５４】このようにドレイン信号線ＤＬの上方にて
該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形
成することにより、該ドレイン信号線ＤＬからの電気力
線が該対向電極ＣＴに終端し画素電極ＰＸに終端するこ
とを回避できるという効果を奏する。ドレイン信号線Ｄ
Ｌからの電気力線が画素電極ＰＸに終端した場合、それ
がノイズとなってしまうからである。
【００５５】電極群からなる各対向電極ＣＴは、ゲート
信号線ＧＬを充分に被って形成される同一の材料からな
る対向電圧信号線ＣＬと一体的に形成され、この対向電
圧信号線ＣＬを介して基準電圧が供給されるようになっ
ている。
【００５６】ここで、液晶表示部ＡＲ外の領域におい
て、該対向電圧信号線ＣＬおよび対向電極ＣＴに基準電
圧信号を供給するための引出線ＣＬ１が、画素領域を画
する各ゲート信号線ＧＬのうちの一方のゲート信号線Ｇ
Ｌと容量信号線ＣＳＴ１との間にそれら信号線と平行に
形成されている。
【００５７】なお、対向電極ＰＴおよび対向電圧信号線
ＣＴの形成の際に同時に、前記画素電極ＰＸと重畳する
ようにして透光性の画素電極ＰＸＴが形成されている。
【００５８】また、前記画素電極ＰＸと容量信号線ＣＳ
Ｔ１との間には容量素子Ｃｓｔｇが形成され、この容量
素子Ｃｓｔｇはたとえば画素電極ＰＸに供給された映像
信号を比較的長く蓄積させる等の機能をもたせるように
なっている。図４では、この容量素子Ｃｓｔｇの容量を
大きくするため、容量信号線ＣＳＴ１から各画素電極Ｐ
Ｘに重畳させるようにした延在部ＣＰＭを有するように
なっている。
【００５９】《走査信号駆動回路周辺の構成》図１は、
前記走査信号駆動回路ＧＳＣＬおよびその周辺の構成の
一実施例を示す平面図である。
【００６０】同図において、まず、対向電圧信号線ＣＬ
の引出線ＣＬ１および容量信号線ＣＳＴ１に接続される
配線層ＣＯＭが走査信号駆動回路ＧＳＣＬを囲むように
して形成されている。
【００６１】この配線層ＣＯＭは、前記走査信号駆動回
路ＧＳＣＬが配置されている側において２つの端子ＣＰ
を備え、一方の端子ＣＰから該走査信号駆動回路ＧＳＣ
Ｌと液晶表示部ＡＲの間を走行し、該走査信号駆動回路
ＧＳＣＬの該液晶表示部ＡＲと反対側に及んで他方の端
子ＣＰに至って形成されている。
【００６２】これにより、該走査信号駆動回路ＧＳＣＬ
は該配線層ＣＯＭによって外部からの静電気から保護さ
れるようになる。
【００６３】この場合、走査信号駆動回路ＧＳＣＬに対
して液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅は液晶表
示部ＡＲと反対側の配線層ＣＯＭ１の線幅よりも細く形
成されている。
【００６４】走査信号駆動回路ＧＳＣＬからは液晶表示
部ＡＲ側に多数のゲート信号線ＧＬが走行され、これら
各ゲート信号線ＧＬと交差して形成しなければならない
前記配線層ＣＯＭ２はその線幅を細くすることにより、
それらの間に生じる寄生容量を大幅に低減させることが
でき、ゲート信号線ＧＬの走査信号の遅延を低減させる
ことができる。
【００６５】このことから、液晶表示部ＡＲ側の配線層
ＣＯＭ２の線幅を細くした分に対応させて液晶表示部Ａ
Ｒと反対側の配線層ＣＯＭ１の線幅を充分に太くするこ
とによって、該配線層ＣＯＭ自体の電気的抵抗を高くさ
せないようにすることができる。
【００６６】また、液晶表示部ＡＲの領域に形成される
対向電圧信号ＣＬは引出線ＣＬ１を介して液晶表示部Ａ
Ｒ側の前記配線層ＣＰＭ２に接続され、容量信号線ＣＳ
Ｔ１は走査信号駆動回路ＧＳＣＬを跨って（交差して）
液晶表示部ＡＲと反対側の前記配線層ＣＯＭ１に接続さ
れるようになっている。
【００６７】この場合、容量信号線ＣＳＴ１は金属等の
ような非透光性の材料で構成されていることから、その
部分において遮光機能を有するようになり、パネルの後
方から前方にかけての光の漏れを低減させることができ
るようになる。また、放熱線の役割りをも有するように
なり、該放熱線により走査信号駆動回路のＧＳＣＬの熱
をパネル全面に拡散、放熱できるため、走査信号駆動回
路ＧＳＣＬの正常な動作を達成することができる。
【００６８】前記配線層ＣＯＭは、たとえば図５に示す
ように走査信号駆動回路ＧＳＣＬを完全に囲むようにし
一つの端子ＣＰから基準信号を供給するようにして形成
するようにしてもよく、さらに図６、図７に示すように
互いに最も離れた個所に二つの端子ＣＰを設けそれらの
各端子ＰＣに基準信号を供給するようにして形成するよ
うにしてもよいことはいうまでもない。
【００６９】走査信号駆動回路ＧＳＣＬを囲むＣＯＭ
は、少なくとも走査信号駆動回路ＧＳＣＬの液晶表示部
ＡＲ側と該液晶表示部ＡＲと反対側に形成され、それら
が互いに電気的に接続されていればよい。
【００７０】図８（ａ）は前記走査信号駆動回路ＧＳＣ
Ｌの一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ
−ｄ線における各断面図を図８（ｂ）、図８（ｃ）、図
８（ｄ）に示している。
【００７１】図８（ｂ）、（ｃ）、（ｄ）に示すように
配線層ＣＯＭは層間絶縁膜ＩＬ１の上面に形成され、た
とえばドレイン信号線ＤＬの形成の際に同時に形成され
るようになっている。
【００７２】図８（ｂ）に示すように、容量信号線ＣＳ
Ｔ１は走査信号駆動回路ＧＳＣＬ対して層間絶縁膜ＩＬ
１を介した下層に位置づけられて該走査信号駆動回路Ｇ
ＳＣＬと交差するようにして形成されている。前記配線
層ＣＯＭ１との接続は該層間絶縁膜ＩＬ１に形成された
スルーホールを通してなされている。
【００７３】この場合の容量信号線ＣＳＴ１は金属で形
成することにより、該走査信号駆動回路ＧＳＣＬの部分
において一部遮光機能を有するようになり、パネルの後
方から前方にかけての光の漏れを低減させることができ
るようになる。また、放熱線の役割りをも有するように
なり、走査信号駆動回路ＧＳＣＬの正常な動作を達成す
ることができる。
【００７４】図８（ｄ）に示すように、対向電圧信号線
ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜ＰＡ
Ｓを貫通するスルーホールを通して配線層に接続される
ようになっている。
【００７５】実施例２．図９は、本発明による液晶表示
装置の他の実施例を示す平面図で、図１に対応した図と
なっている。
【００７６】図１と比較して異なる構成は、走査信号駆
動回路ＧＳＣＬに対して液晶表示部ＡＲと反対側に形成
される配線層ＣＯＭ１と接続される対向電圧信号線ＣＬ
の引出線ＣＬ１は走査信号駆動回路ＧＳＣＬの上層にお
いて該走査信号駆動回路ＧＳＣＬと交差するようにして
形成されていることにある。
【００７７】このようにすることによって、外部から走
査信号駆動回路ＧＳＣＬへの電磁波の飛び込みを該引出
線ＣＬ１によって一部防止でき、外部ノイズによる走査
信号駆動回路ＧＳＣＬの誤動作を低減させることができ
る。
【００７８】この場合、容量信号線ＣＳＴ１は走査信号
駆動回路ＧＳＣＬに対して液晶表示部ＡＲ側の配線層Ｃ
ＯＭ２に接続されるようになっている。
【００７９】なお、この場合においても、前記配線層Ｃ
ＯＭは、たとえば図１０に示すように走査信号駆動回路
ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準
信号を供給するようにして形成するようにしてもよく、
さらに図１１、図１２に示すように互いに最も離れた個
所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信
号を供給するようにして形成するようにしてもよいこと
はいうまでもない。
【００８０】図１３（ａ）は前記走査信号駆動回路の一
部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線
における各断面図を図１３（ｂ）、図１３（ｃ）、図１
３（ｄ）に示している。
【００８１】図１３（ｂ）に示すように、対向電圧信号
線ＣＬの引出線ＣＬ１は走査信号駆動回路ＧＳＣＬに対
して上層に位置づけられて該走査信号駆動回路ＧＳＣＬ
と交差するようにして形成され、保護膜ＦＰＡＳ、保護
膜ＰＡＳに貫通して形成されたスルーホールを通して配
線層ＣＯＭ１に接続されている。
【００８２】図１３（ｄ）に示すように、容量信号線Ｃ
ＳＴ１はその上層の絶縁膜ＩＬ１を貫通するスルーホー
ルを通して配線層ＣＯＭ２に接続されるようになってい
る。
【００８３】実施例３．図１４（ａ）は前記走査信号駆
動回路の一部を示す平面図で、図１３（ａ）と対応した
図となっている。また、図１４（ａ）のｂ−ｂ線におけ
る断面図を図１４（ｂ）に示している。
【００８４】図１３（ａ）の場合と比較して異なる構成
は、対向電圧信号ＣＬの引出線ＣＬ１は走査信号駆動回
路ＧＳＣＬの全域を被って形成されていることにある。
【００８５】このようにした場合、外部から走査信号駆
動回路ＧＳＣＬへの電磁波の飛び込みを該引出線ＣＬ１
によってほぼ完全に防止でき、外部ノイズによる走査信
号駆動回路ＧＳＣＬの誤動作を防止させることができ
る。
【００８６】実施例４．図１５は、本発明による液晶表
示装置の他の実施例を示す平面図で、図９に対応した図
となっている。
【００８７】図９の場合と比較して異なる構成は、走査
信号駆動回路ＧＳＣＬを交差して形成される対向電圧信
号ＣＬの引出線ＣＬ１が液晶表示部ＡＲと反対側の配線
層ＣＯＭ１のみに限らず液晶表示部ＡＲ側の配線層ＣＯ
Ｍ２とも接続されていることにある。
【００８８】このように構成した場合、たとえ液晶表示
部ＡＲと反対側の配線層ＣＯＭ１が断線した場合にも、
該対向電圧信号線ＣＬには信頼性よく基準信号が供給さ
れる効果を奏する。
【００８９】なお、この場合においても、前記配線層Ｃ
ＯＭは、たとえば図１６に示すように走査信号駆動回路
ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準
信号を供給するようにして形成するようにしてもよく、
さらに図１７、図１８に示すように互いに最も離れた個
所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信
号を供給するようにして形成するようにしてもよいこと
はいうまでもない。
【００９０】図１９（ａ）は前記走査信号駆動回路の一
部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線
における各断面図を図１９（ｂ）、図１９（ｃ）、図１
９（ｄ）に示している。
【００９１】図１９（ｂ）に示すように、対向電圧信号
線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜Ｐ
ＡＳを貫通するスルーホールを通して液晶表示部ＡＲと
反対側の配線層ＣＯＭ１および液晶表示部ＡＲ側の配線
層ＣＯＭ２と接続されている。
【００９２】また、この場合において、図２０に示すよ
うに対向電圧信号線ＣＬの引出線ＣＬ１は走査信号駆動
回路ＧＳＣＬの全域を被い、必要な個所にて液晶表示部
ＡＲと反対側の配線層ＣＯＭ１および液晶表示部ＡＲ側
の配線層ＣＯＭ２に接続させるようにしてもよい。
【００９３】実施例５．図２１は、本発明による液晶表
示装置の他の実施例を示す平面図で、図１５に対応した
図となっている。
【００９４】図１５の場合と比較して異なる構成は、容
量信号線ＣＳＴ１および対向電圧信号線ＣＬの引出線Ｃ
Ｌ１いずれも液晶表示部ＡＲ側の配線層ＣＯＭ２のみに
接続された構成としたものである。
【００９５】なお、この場合においても、前記配線層Ｃ
ＯＭは、たとえば図２２に示すように走査信号駆動回路
ＧＳＣＬを完全に囲むようにし一つの端子ＣＰから基準
信号を供給するようにして形成するようにしてもよく、
さらに図２３、図２４に示すように互いに最も離れた個
所に二つの端子ＣＰを設けそれらの各端子ＣＰに基準信
号を供給するようにして形成するようにしてもよいこと
はいうまでもない。
【００９６】図２５（ａ）は前記走査信号駆動回路の一
部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、ｄ−ｄ線
における各断面図を図２５（ｂ）、図２５（ｃ）、図２
５（ｄ）に示している。
【００９７】図２５（ｂ）に示すように、対向電圧信号
線ＣＬの引出線ＣＬ１は保護膜ＦＰＡＳおよび保護膜Ｐ
ＡＳを貫通するスルーホールを通して液晶表示部ＡＲ側
の配線層ＣＯＭ２と接続されている。
【００９８】また、図２５（ｄ）に示すように、容量信
号線ＣＳＴ１はその上層に形成された層間絶縁膜ＩＬ１
に形成されたスルーホールを通して液晶表示部ＡＲ側の
配線層ＣＯＭ２と接続されている。
【００９９】実施例６．図２６は、本発明による液晶表
示装置の他の実施例を示す平面図で、図２１に対応した
図となっている。
【０１００】図２１の場合と比較して異なる構成は、容
量信号線ＣＳＴ１および対向電圧信号線ＣＬの引出線Ｃ
Ｌ１のいずれもが液晶表示部ＡＲ側および反対側の配線
層ＣＯＭ１、ＣＯＭ２に接続された構成としたものであ
る。
【０１０１】なお、この場合においても、前記配線層
は、たとえば図２７に示すように走査信号駆動回路ＧＳ
ＣＬを完全に囲むようにし一つの端子ＣＰから基準信号
を供給するようにして形成するようにしてもよく、さら
に図２８、図２９に示すように互いに最も離れた個所に
二つの端子ＣＰを設けそれらの各端子ＣＰに基準信号を
供給するようにして形成するようにしてもよいことはい
うまでもない。
【０１０２】実施例７．図３０は、本発明による液晶表
示装置の画素の他の実施例を示す平面図で、図４と対応
した図となっている。
【０１０３】図４の場合と比較して異なる構成は、液晶
表示部ＡＲと走査信号駆動回路ＧＳＣＬとの間に形成さ
れる対向電圧信号線ＣＬの引出線ＣＬ１はその間の領域
全体に形成されていることにある。換言すれば線状のパ
ターンではなく板状のパターンとして形成されている。
【０１０４】上述したように、各画素領域の対向電極Ｃ
Ｔはドレイン信号線ＤＬおよびゲート信号線ＧＬを被う
ようにして形成され、その延在部として前記対向電圧信
号線ＣＬを形成している。
【０１０５】このように形成した場合、そのまま延在さ
せて走査信号駆動回路ＧＳＣＬの全域を被うようにして
形成することができるようになる。
【０１０６】実施例８．図３１は、本発明による液晶表
示装置の画素の他の実施例を示す平面図で、図４と対応
した図となっている。
【０１０７】図４の場合と比較して異なる構成は、各画
素領域において容量信号線と対向電極ＣＴ（対向電圧信
号線ＣＬ）との電気的接続を図るスルーホールが設けら
れていない構成となっている。いずれも配線層ＣＯＭと
接続させる構成とすることによってその必要がなくなる
からである。このような構成は画素の開口率の向上を図
ることができる。
【０１０８】実施例９．図３２は、本発明による液晶表
示装置の画素の他の実施例を示す平面図で、図３１と対
応した図となっている。
【０１０９】図３１の場合と比較して異なる構成は、液
晶表示部ＡＲと走査信号駆動回路ＧＳＣＬとの間に形成
される対向電圧信号線ＣＬの引出線ＣＬ１はその間の領
域全体に形成されていることにある。換言すれば線状の
パターンではなく板状のパターンとして形成されてい
る。
【０１１０】実施例１０．図３３（ａ）は、本発明によ
る液晶表示装置の他の実施例を示す平面図で、図１に対
応した図となっている。図３３（ａ）は、ゲート信号線
ＧＬの他端側に設けた走査信号駆動回路ＧＳＣＲにも図
１と同様な機能をもたせていることにある。
【０１１１】このため、図１に示した構成において走査
信号駆動回路ＧＳＣＲの中心を通るｙ軸線を中心に左右
逆にすることによって図１と同様な構成となる。
【０１１２】ここで、ゲート信号線ＧＬの他端側に設け
た走査信号駆動回路ＧＳＣＲの周辺の構成の変形例とし
て、上述した各実施例のように構成してもよいことはい
うまでもない。
【０１１３】なお、この場合においても、前記配線層Ｃ
ＯＭは、たとえば図３３（ｂ）に示すように走査信号駆
動回路ＧＳＣＲを完全に囲むようにし一つの端子ＣＰか
ら基準信号を供給するようにして形成するようにしても
よく、さらに図３４、図３５に示すように互いに最も離
れた個所に二つの端子ＣＰを設けそれらの各端子ＣＰに
基準信号を供給するようにして形成するようにしてもよ
いことはいうまでもない。
【０１１４】図３６（ａ）は前記走査信号駆動回路ＧＳ
ＣＲの一部を示す平面図で、そのｂ−ｂ線、ｃ−ｃ線、
ｄ−ｄ線における各断面図を図３６（ｂ）、図３６
（ｃ）、図３６（ｄ）に示している。
【０１１５】実施例１１．図３７は、本発明による液晶
表示装置の他の実施例を示す平面図で、映像信号駆動回
路およびその周辺の構成を示している。
【０１１６】この映像信号駆動回路は液晶表示部ＡＲ側
にドレイン分配回路ＤＤＣを具備するもので、このドレ
イン分配回路ＤＤＣは透明基板ＳＵＢ１の面にポリシリ
コンからなる半導体装置およびこれら各半導体装置を接
続させるための配線層から構成されている。
【０１１７】また、映像信号駆動回路のうちドレイン分
配回路ＤＤＣ以外の回路はたとえば透明基板ＳＵＢ１に
搭載される複数の半導体チップＴＣＰから構成されてい
る。
【０１１８】半導体チップＴＣＰの各端子のうち１つの
端子からは１つの配線層を介して連続したたとえば３つ
の映像信号がドレイン分配回路ＤＤＣに入力され、各映
像信号は該ドレイン分配回路ＤＤＣによって３つのドレ
イン信号線ＤＬ１、ＤＬ２、ＤＬ３……にそれぞれ並列
に各ドレイン信号線ＤＬに出力されるようになってい
る。
【０１１９】このようにすることによって、ドレイン信
号線ＤＬの数に対して半導体チップＴＣＰの数を少なく
することができる。
【０１２０】そして、ドレイン分配回路ＤＤＣを囲むよ
うにして配線層ＣＯＭが形成され、この配線層ＣＯＭは
液晶表示部ＡＲの対向電圧信号線ＣＬの引出線ＣＬ１に
接続されるようになっている。
【０１２１】この場合、ドレイン分配回路ＤＤＣに対し
て液晶表示部ＡＲ側の配線層ＣＯＭ２の線幅は液晶表示
部ＡＲと反対側の配線層ＣＯＭ１の線幅よりも細く形成
されている。
【０１２２】ドレイン分配回路ＤＤＣからは液晶表示部
ＡＲ側に多数のドレイン信号線ＤＬが走行され、これら
各ドレイン信号線ＤＬと交差して形成しなければならな
い前記配線層ＣＯＭ２はその線幅を細くすることによ
り、それらの間に生じる寄生容量を大幅に低減させるこ
とができ、ドレイン信号線ＤＬの映像信号の遅延を低減
させることができる。
【０１２３】図３８（ａ）は前記ドレイン分配回路ＤＤ
Ｃの一実施例を示す回路図で、図３７の領域Ｂの部分に
該当する。
【０１２４】半導体チップＴＣＰの１つの端子から連続
して出力される３つの映像信号は、それらの各出力のタ
イミングに合わせてオンする３つの各スイッチング素子
Ｔｒ１、Ｔｒ２、Ｔｒ３を介して対応する各ドレイン信
号線ＤＬ１、ＤＬ２、ＤＬ３に並列に出力されるように
なっている。
【０１２５】図３８（ｂ）は、透明基板ＳＵＢ１面に形
成された該ドレイン分配回路ＤＤＣの配線パターンの一
実施例を示す平面図で、図３８（ａ）の回路図と幾何学
的に対応した設計となっている。
【０１２６】また、図３８（ｃ）は図３８（ｂ）のｃ−
ｃ線における断面図を示し、液晶表示部ＡＲの各画素領
域に形成される対向電圧信号線ＣＬの引出線ＣＬ１はこ
のドレイン分配回路ＤＤＣの形成領域にまで及んで形成
され、該ドレイン分配回路ＤＤＣの液晶表示部ＡＲ側の
配線層ＣＯＭ２および液晶表示部ＡＲと反対側の配線層
ＣＯＭ１にそれぞれ電気的接続されるようになってい
る。
【０１２７】ここで、前記配線層ＣＯＭはゲート信号線
ＧＬと同層に形成され、その上面は絶縁膜ＩＬ１、保護
膜ＰＡＳ、保護膜ＦＰＡＳによって順次被われている。
対向電圧信号線ＣＬの引出線ＣＬ１は該保護膜ＦＰＡＳ
の上面に形成され、前記配線層との電気的接続は保護膜
ＦＰＡＳ、保護膜ＰＡＳ、絶縁膜ＩＬ１を貫通して形成
されるスルーホールを通してなされている。そして、対
向電圧信号線ＣＬの引出線ＣＬ１と配線層ＣＯＭとの間
にドレイン信号線ＤＬの形成の際に同時に形成される介
在層を介してなされている。接触抵抗の低減を図るため
である。
【０１２８】図３９および図４０は、それぞれ、本発明
による液晶表示装置の他の実施例を示す平面図で、図３
８（ｂ）と対応した図となっている。
【０１２９】図３８（ｂ）の場合、ドレイン分配回路Ｄ
ＤＣを交差して配置される対向電圧信号線ＣＬは一定長
さ当たり４本としているのに対し、図３９の場合、たと
えば２本としていることにある。また、図４０の場合、
ドレイン分配回路ＤＤＣを交差して配置される対向電圧
信号線ＣＬはドレイン分配回路ＤＤＣの形成領域の全域
に至って形成させていることにある。図４０のように構
成した場合、対向電圧信号線ＣＬおよび配線層自体の電
気抵抗を低減させる効果を奏する。
【０１３０】実施例１２．図４１は本発明による液晶表
示装置の他の実施例を示す構成図で、図３８と対応した
図となっている。
【０１３１】図３８の場合と比較して異なる構成は、ド
レイン分配回路ＤＤＣの液晶表示部ＡＲ側の配線層ＣＯ
Ｍ２と液晶表示部ＡＲと反対側の配線層ＣＯＭ１は、そ
れぞれ同層に形成され該ドレイン分配回路ＤＤＣを横切
る同層の同一の材料からなる配線層によって一体に接続
されていることにある。
【０１３２】そして、対向電圧信号線ＣＬの引出線ＣＬ
１は液晶表示部ＡＲ側の配線層ＣＯＭ２と保護膜ＦＰＡ
Ｓ、保護膜ＰＡＳ，絶縁膜ＩＬ１を貫通するスルーホー
ルを通して電気的接続がなされている。
【０１３３】また、図４２は本発明による液晶表示装置
の他の実施例を示す構成図で、図４１（ｂ）に対応した
図となっている。
【０１３４】図４１（ｂ）の場合、ドレイン分配回路Ｄ
ＤＣの液晶表示部ＡＲ側の配線層ＣＯＭ２と液晶表示部
ＡＲと反対側の配線層ＣＯＭ１との接続を図る前記配線
層は、一定長さ当たり３本としたものであるが、図４２
に示すように１本としてもよい。
【０１３５】このように構成した場合、ドレイン分配回
路ＤＤＣの負荷容量を低減させることができる。
【０１３６】実施例１３．図４３は本発明による液晶表
示装置の他の実施例を示す構成図で、図４１と対応した
図となっている。図４１の場合と比較して異なる構成
は、ドレイン分配回路ＤＤＣを囲む配線層はドレイン信
号線ＤＬと同層かつ同材料で構成していることにある。
【０１３７】図４４および図４５は、それぞれ、本発明
による液晶表示装置の他の実施例を示す平面図で、図４
３（ｂ）と対応した図となっている。
【０１３８】図４３（ｂ）の場合、ドレイン分配回路Ｄ
ＤＣを交差して配置される対向電圧信号線ＣＬの引出線
ＣＬ１は一定長さ当たり４本としているのに対し、図４
４の場合、たとえば２本としていることにある。また、
図４５の場合、ドレイン分配回路ＤＤＣを交差して配置
される対向電圧信号線ＣＬはドレイン分配回路ＤＤＣの
形成領域の全域に至って形成させていることにある。図
４５のように構成した場合、対向電圧信号線ＣＬおよび
配線層自体の電気抵抗を低減させる効果を奏する。
【０１３９】実施例１４．図４６は本発明による液晶表
示装置の他の実施例を示す構成図で、図３７と対応した
図となっている。
【０１４０】図３７の場合と比較して異なる構成は、ド
レイン分配回路ＤＤＣに近接して配置される配線層ＣＯ
Ｍは、液晶表示部ＡＲと反対側の部分に形成されている
のみで液晶表示部ＡＲ側に形成されていないことにあ
る。換言すれば、前記配線層ＣＯＭは配線層ＣＯＭ１の
みが形成された構成となっている。
【０１４１】これにより、各ドレイン信号線ＤＬと他の
配線層（配線層ＣＯＭ２）との交差部をなくして該他の
配線層との間に生じる寄生容量を低減させている。
【０１４２】配線層ＣＯＭ１をドレイン分配回路ＤＤＣ
と半導体チップＴＣＰの間に設けるようにしたのは、半
導体チップＴＣＰからドレイン分配回路ＤＤＣへの信号
の周波数はドレイン分配回路ＤＤＣの分配に応じた数だ
けの高周波となる。
【０１４３】周波数が高い場合、半導体チップＴＣＰの
信号生成時、その信号が急速に切り替わる場合にいわゆ
るグリッジが生じてしまうことから、これを前記配線層
ＣＯＭ１によって低減させる必要があるからである。こ
れにより、不要な高電圧やノイズが液晶表示部ＡＲの薄
膜トランジスタＴＦＴにかかり、該薄膜トランジスタＴ
ＦＴの信頼性が低下することを回避できるようになる。
【０１４４】図４７は、図４６の構成のさらなる具体的
な構成を示した図で、図４３と対応した図となってい
る。
【０１４５】配線層ＣＯＭ１は絶縁膜ＧＩの上面に形成
され、対向電圧信号線ＣＬの引出線ＣＬ１は保護膜ＦＰ
ＡＳの上面に形成されている。該引出線ＣＬ１は、ドレ
イン分配回路ＤＤＣを交差した後に、保護膜ＦＰＡＳ、
保護膜ＰＡＳ、絶縁膜ＩＬ１を貫通するスルーホールを
通して該配線層ＣＯＭ１に接続されている。
【０１４６】図４８および図４９は、それぞれ、本発明
による液晶表示装置の他の実施例を示す平面図で、図４
７（ｂ）と対応した図となっている。
【０１４７】図４７（ｂ）の場合、ドレイン分配回路を
交差して配置される対向電圧信号線ＣＬは一定長さ当た
り４本としているのに対し、図４８の場合、たとえば２
本としていることにある。また、図４９の場合、ドレイ
ン分配回路ＤＤＣを交差して配置される対向電圧信号線
ＣＬはドレイン分配回路の形成領域の全域に至った形成
させていることにある。図４９のように構成した場合、
対向電圧信号線ＣＬおよび配線層自体の電気抵抗を低減
させる効果を奏する。
【０１４８】本実施例では、配線層ＣＯＭ１をドレイン
分配回路ＤＤＣと半導体チップＴＣＰの間に設け、配線
層ＣＯＭ２に相当する配線層を設けていない。これによ
り、ドレイン分配回路ＤＤＣへの不要な高電圧印加を防
止し、さらに液晶表示部ＡＲの薄膜トランジスタＴＦＴ
に印加される信号の波形なまりを防止し、信頼性向上の
効果を選択的に充分奏する構成とした。
【０１４９】実施例１５．図５０は本発明による液晶表
示装置の他の実施例を示す構成図で、図４７と対応した
図となっている。
【０１５０】図４７の場合と比較して異なる構成は、配
線層ＣＯＭ１は絶縁膜ＩＬ１の上面にドレイン信号線Ｄ
Ｌと同層に形成され、保護膜ＦＰＡＳの上面に形成され
た対向電圧信号線ＣＬの引出線ＣＬ１とは保護膜ＦＰＡ
Ｓ、保護膜ＰＡＳに貫通して形成されたスルーホールを
通して接続されている。
【０１５１】図５１および図５２は、それぞれ、本発明
による液晶表示装置の他の実施例を示す平面図で、図５
０（ｂ）と対応した図となっている。
【０１５２】図５０（ｂ）の場合、ドレイン分配回路を
交差して配置される対向電圧信号線ＣＬは一定長さ当た
り４本としているのに対し、図５１の場合、たとえば２
本としていることにある。また、図５２の場合、ドレイ
ン分配回路を交差して配置される対向電圧信号線ＣＬは
ドレイン分配回路の形成領域の全域に至った形成させて
いることにある。図５２のように構成した場合、対向電
圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる
効果を奏する。
【０１５３】実施例１６．図５３は、本発明による液晶
表示装置の他の実施例を示す図である。同図はドレイン
信号線ＤＬの一端側に設けた映像信号駆動回路の他に、
該ドレイン信号線ＤＬの他端側にも映像信号駆動回路が
設けられたものを対象とするものである。
【０１５４】該映像信号駆動回路は、たとえば各ドレイ
ン信号線に接続されるドレイン分配回路ＤＤＣを含む構
成からなり、同図においては、該ドレイン分配回路ＤＤ
Ｃ以外の映像信号駆動回路（半導体チップ）の部分は省
略している。
【０１５５】そして、該ドレイン分配回路ＤＤＣにおい
てもそれを囲むようにして配線層ＣＯＭが形成されてい
る。この場合も、ドレイン分配回路ＤＤＣに対して液晶
表示部ＡＲ側の配線層の線幅は液晶表示部ＡＲと反対側
の配線層の線幅よりも細く形成されている。
【０１５６】なお、このように各ドレイン信号線ＤＬの
両端に映像信号駆動回路を設ける場合には、偶数番目の
各ドレイン信号線ＤＬには一方の映像信号駆動回路を、
奇数番目の各ドレイン信号線ＤＬには他方の映像信号駆
動回路を接続させるのが通常である。
【０１５７】実施例１７．図５４は、本発明による液晶
表示装置の他の実施例を示す構成図である。同図は、一
端に映像信号駆動回路が接続されたドレイン信号線ＤＬ
の他端にイコライズ回路ＥＱＣが形成され、このイコラ
イズ回路ＥＱＣを囲むようにして配線層ＣＯＭを形成し
ていることにある。
【０１５８】このイコライズ回路ＥＱＣは、ドレイン信
号がＨｉｇｈからＬｏｗ信号へ変化する際、およびＬｏ
ｗからＨｉｇｈ信号へ変化する際に、いずれも対向電圧
信号（ＣＯＭ）になるように構成され、いわゆるドット
反転駆動あるいは行毎反転駆動をする場合において極め
て有効となるものである。
【０１５９】図６２（ａ）は、該イコライズ回路ＥＱＣ
の一実施例の回路図を示している。各ドレイン信号線Ｄ
Ｌ１、ＤＬ２、ＤＬ３、……にはスイッチング素子Ｔｒ
１１、Ｔｒ１２、Ｔｒ１３、……が形成され、これらス
イッチング素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３、……の
各ゲートはＥＱＧ線が接続されている。また、スイッチ
ング素子Ｔｒ１１を介して前記ドレイン信号線ＤＬ１は
ＥＱＳ１線が、スイッチング素子Ｔｒ１２を介して前記
ドレイン信号線ＤＬ２はＥＱＳ２線が、スイッチング素
子Ｔｒ１３を介して前記ドレイン信号線ＤＬ３はＥＱＳ
１線がというように接続されている。
【０１６０】この場合においても、液晶表示部ＡＲ側の
対向電圧信号線ＣＬの引出線ＣＬ１は該イコライズ回路
ＥＱＣを交差するように延在され、配線層ＣＯＭ１に接
続されるようになっている。
【０１６１】また、図６２（ｂ）は通常駆動時のタイミ
ングチャートを示し、これに対して図６２（ｃ）はイコ
ライザ駆動時のタイミングチャートを示している。イコ
ライザ駆動時において、１水平走査期間（１Ｈ）で画素
領域の薄膜トランジスタＴＦＴのゲートがＯＦＦになっ
た後に、ドレイン信号線ＤＬの信号電圧をイコライズ回
路ＥＱＣの各スイッチング素子Ｔｒ１１、Ｔｒ１２、Ｔ
ｒ１３、……を介してコモン（基準）電圧（ＥＱＳ１あ
るいはＥＱＳ２）にする。
【０１６２】そして、次の１水平走査期間（１Ｈ）で
は、前記ドレイン信号線ＤＬ１、ＤＬ２、ＤＬ３、……
には逆極性の電圧を書き込む。
【０１６３】このことから、ドレイン信号線の電圧書込
効率の向上と、ドライバ出力負荷軽減による消費電力低
減が図れるようになる。
【０１６４】図５５（ａ）は前記イコライズ回路を示
し、図５５（ｂ）は透明基板ＳＵＢ１上に形成した該イ
コライズ回路の配線パターンを示している。図５５
（ａ）と幾何学的に対応したパターンとなっている。ま
た、図５５（ｃ）は図５５（ｂ）のｃ−ｃ線における断
面図を示している。
【０１６５】保護膜ＦＰＡＳの上面に形成された対向電
圧信号線ＣＬは該イコライズ回路ＥＱＣを交差するよう
にして延在し、該イコライズ回路ＥＱＣに対して液晶表
示部ＡＲと反対側に形成されている配線層ＣＯＭ１と電
気的に接続されている。
【０１６６】図５６および図５７は、それぞれ、本発明
による液晶表示装置の他の実施例を示す平面図で、図５
５（ｂ）と対応した図となっている。
【０１６７】図５５（ｂ）の場合、イコライズ回路ＥＱ
Ｃを交差して配置される対向電圧信号線ＣＬは一定長さ
当たり４本としているのに対し、図５６の場合、たとえ
ば２本としていることにある。また、図５７の場合、イ
コライズ回路ＥＱＣを交差して配置される対向電圧信号
線ＣＬはイコライズ回路ＥＱＣの形成領域の全域に至っ
て形成されていることにある。図５７のように構成した
場合、対向電圧信号線ＣＬおよび配線層自体の電気抵抗
を低減させる効果を奏する。
【０１６８】実施例１８．図５８は、本発明による液晶
表示装置の他の実施例を示す構成図で、図５４と対応し
た図となっている。
【０１６９】図５４の場合と比較して異なる構成は、イ
コライズ回路ＥＱＣに近接して配置される配線層は、液
晶表示部ＡＲと反対側の部分に形成されているのみで液
晶表示部ＡＲ側に形成されていないことにある。
【０１７０】これにより、各ドレイン信号線ＤＬと他の
配線層（配線層ＣＯＭ２）との交差部をなくして該他の
配線層との間に生じる寄生容量を低減させている。
【０１７１】図５９は、図５８の構成のさらなる具体的
な構成を示した図で、図５５と対応した図となってい
る。
【０１７２】図６０および図６１は、それぞれ、本発明
による液晶表示装置の他の実施例を示す平面図で、図５
９（ｂ）と対応した図となっている。
【０１７３】図５９（ｂ）の場合、ドレイン分配回路を
交差して配置される対向電圧信号線ＣＬは一定長さ当た
り４本としているのに対し、図６０の場合、たとえば２
本としていることにある。また、図６１の場合、ドレイ
ン分配回路を交差して配置される対向電圧信号線ＣＬは
ドレイン分配回路の形成領域の全域に至った形成させて
いることにある。図６１のように構成した場合、対向電
圧信号線ＣＬおよび配線層自体の電気抵抗を低減させる
効果を奏する。
【０１７４】実施例２０．図６３および図６４はそれぞ
れ本発明による液晶表示装置の他の実施例を示す構成図
である。
【０１７５】図６３は、透明基板ＳＵＢ１の周辺に沿っ
て形成される環状の配線層ＣＯＭが形成されており、こ
の配線層ＣＯＭは走査信号駆動回路ＧＳＣＬおよび映像
信号駆動回路の外側に形成された構成となっている。
【０１７６】この場合において、対向電圧信号線ＣＬ
（あるいは容量信号線ＣＳＴ）は走査信号駆動回路ＧＳ
ＣＬおよび映像信号駆動回路を交差するようにして延在
されて該配線層ＣＯＭに電気的に接続されている。
【０１７７】また、図６４は、たとえば映像信号駆動回
路がドレイン分配回路を具備するものであれば、前記配
線層ＣＯＭは該映像信号駆動回路のうちドレイン分配回
路とそれ以外の回路との間を走行するようにして形成し
てもよい。
【０１７８】さらに、上述した配線層ＣＯＭを一部とし
て、走査信号駆動回路ＧＳＣＬ、映像信号駆動回路、ド
レイン分配回路ＤＤＣ、あるいはイコライズ回路ＥＱＣ
等を囲むように配線層を形成するようにしてもよいこと
はもちろんである。
【０１７９】上述した各実施例では、いずれもスイッチ
ング素子としてポリシリコンを半導体層としたものであ
るが、たとえばアモルファスシリコン等を半導体層とし
たものにも適用できることはいうまでもない。また、上
述した各実施例を組み合わせて構成するようにしてもよ
いことはいうまでもない。
【０１８０】さらに、上述の各実施例では、液晶表示装
置を例に説明したが、液晶を用いない有機ＥＬ、無機Ｅ
Ｌ等の自発光素子による画素表示装置においても、各実
施例開示の回路構成、回路部のパターン配置を用いる限
り、各々の効果を奏することができ、本発明に含むもの
である。
【０１８１】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、走査信号駆動回路
あるいは映像信号駆動回路への静電気の飛び込みを抑制
できるようになる。走査信号駆動回路あるいは映像信号
駆動回路の形成部分を通しての光漏れを抑制できるよう
になる。さらに、走査信号駆動回路あるいは映像信号駆
動回路の誤動作を防止できるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す要
部説明図である。
【図２】本発明による液晶表示装置の一実施例を示す全
体構成図である。
【図３】本発明による液晶表示装置の画素の一実施例を
示す等価回路図である。
【図４】本発明による液晶表示装置の画素の一実施例を
示す構成図である。
【図５】本発明による液晶表示装置の他の実施例を示す
要部説明図である。
【図６】本発明による液晶表示装置の他の実施例を示す
要部説明図である。
【図７】本発明による液晶表示装置の他の実施例を示す
要部説明図である。
【図８】本発明による液晶表示装置の走査信号駆動回路
とその周辺の一実施例を示す構成図である。
【図９】本発明による液晶表示装置の他の実施例を示す
要部説明図である。
【図１０】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１１】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１２】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１３】本発明による液晶表示装置の走査信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図１４】本発明による液晶表示装置の走査信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図１５】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１６】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１７】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１８】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図１９】本発明による液晶表示装置の走査信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図２０】本発明による液晶表示装置の走査信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図２１】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２２】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２３】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２４】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２５】本発明による液晶表示装置の走査信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図２６】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２７】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２８】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図２９】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図３０】本発明による液晶表示装置の画素の一実施例
を示す構成図である。
【図３１】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。
【図３２】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。
【図３３】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。
【図３４】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。
【図３５】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。
【図３６】本発明による液晶表示装置の走査信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図３７】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図３８】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図３９】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４０】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４１】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４２】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４３】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４４】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４５】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４６】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図４７】本発明による液晶表示装置の映像信号駆動回
路とその周辺の一実施例を示す構成図である。
【図４８】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図４９】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図５０】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図５１】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図５２】本発明による液晶表示装置の映像信号駆動回
路とその周辺の他の実施例を示す構成図である。
【図５３】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図５４】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図５５】本発明による液晶表示装置のイコライズ回路
とその周辺の一実施例を示す構成図である。
【図５６】本発明による液晶表示装置のイコライズ回路
とその周辺の他の実施例を示す構成図である。
【図５７】本発明による液晶表示装置のイコライズ回路
とその周辺の他の実施例を示す構成図である。
【図５８】本発明による液晶表示装置の他の実施例を示
す要部説明図である。
【図５９】本発明による液晶表示装置のイコライズ回路
とその周辺の他の実施例を示す構成図である。
【図６０】本発明による液晶表示装置のイコライズ回路
とその周辺の他の実施例を示す構成図である。
【図６１】本発明による液晶表示装置のイコライズ回路
とその周辺の他の実施例を示す構成図である。
【図６２】本発明による液晶表示装置のイコライズ回路
の説明図である。
【図６３】本発明による液晶表示装置の他の実施例を示
す説明図である。
【図６４】本発明による液晶表示装置の他の実施例を示
す説明図である。
【符号の説明】
ＳＵＢ１、ＳＵＢ２…透明基板、ＧＬ…ゲート信号線、
ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＣＳＴ
…容量信号線、ＴＦＴ…薄膜トランジスタ、Ｃｓｔｇ…
容量素子、ＰＸ…画素電極、ＣＴ…対向電極、ＧＳＣＬ
…走査信号駆動回路、ＤＤＣ…ドレイン分配回路、ＥＱ
Ｃ…イコライズ回路、ＣＯＭ…配線層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ 3/36 3/36 (72)発明者 小野 記久雄 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 桶 隆太郎 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 萬場 則夫 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 Ｆターム(参考） 2H092 GA31 GA38 GA40 GA45 GA59 GA60 JA01 JA03 JA05 JA21 JA24 JB22 JB26 JB31 JB35 JB61 JB64 JB67 JB68 JB69 NA14 PA06 5C006 BB16 BC02 BC08 BC20 BF34 BF50 FA33 FA47 5C080 AA10 BB05 DD09 DD19 DD26 FF11 JJ02 JJ03 JJ06 5C094 AA16 AA21 AA31 AA53 BA03 BA43 CA19 EA01 EA04 EA07 FB19 5G435 AA14 AA16 BB12 CC09 GG32 GG34

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 液晶を介して対向配置される各基板の一
    方の基板の液晶側の面に液晶表示部を構成する各画素
    と、一方向に並設された各画素からなる画素群に共通の
    ゲート信号線と容量線とが少なくとも形成され、 前記各ゲート信号線の少なくとも一端が接続された走査
    信号駆動回路と、この走査信号駆動回路を囲むようにし
    て形成された配線層とを備え、 この配線層は液晶表示部と反対側のそれに対して液晶表
    示部側のそれは線幅が小さく形成されているとともに、 前記容量線は前記走査信号駆動回路を交差して液晶表示
    部と反対側の前記配線層に接続されていることを特徴と
    する液晶表示装置。
  2. 【請求項２】 液晶を介して対向配置される各基板の一
    方の基板の液晶側の面に液晶表示部を構成する各画素
    と、一方向に並設された各画素からなる画素群に共通の
    ゲート信号線と容量線とが少なくとも形成され、 前記各ゲート信号線の少なくとも一端が接続された走査
    信号駆動回路と、この走査信号駆動回路を囲むようにし
    て形成された配線層とを備え、 この配線層は液晶表示部と反対側のそれに対して液晶表
    示部側のそれは線幅が小さく形成されているとともに、 前記容量線は非透光性の材料から構成され、前記走査信
    号駆動回路の下層を交差して液晶表示部と反対側の前記
    配線層に接続されていることを特徴とする液晶表示装
    置。
  3. 【請求項３】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれらゲート信号線に交差して並設された複数
    のドレイン信号線が形成され、 前記各信号線によって囲まれた領域を画素領域およびこ
    れら画素領域の集合体を液晶表示部とし、 前記画素領域には、ゲート信号線からの走査信号によっ
    て駆動されるスイッチング素子と、このスイッチング素
    子を介してドレイン信号線からの映像信号が供給される
    画素電極と、対向電圧信号線に接続され前記画素電極と
    の間に電界を生じせしめる対向電極とを備え、 前記対向電極は絶縁層を介して前記ドレイン信号線およ
    びゲート信号線を被うようにして形成された部分を有し
    て対向電圧信号線とともに形成され、 前記各ゲート信号線の少なくとも一端が接続された走査
    信号駆動回路と、この走査信号駆動回路を囲むようにし
    て形成された配線層とを備え、 この配線層は液晶表示部と反対側のそれに対して液晶表
    示部側のそれは線幅が小さく形成されているとともに、 前記対向電圧信号線は、前記走査信号駆動回路の上層を
    交差して液晶表示部と反対側の前記配線層に接続されて
    いることを特徴とする液晶表示装置。
  4. 【請求項４】 前記対向電圧信号線は、前記走査信号駆
    動回路の形成領域の全域を被って形成されていることを
    特徴とする請求項３に記載の液晶表示装置。
  5. 【請求項５】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれらゲート信号線に交差して並設された複数
    のドレイン信号線が形成され、 前記各信号線によって囲まれた領域を画素領域およびこ
    れら画素領域の集合体を液晶表示部とし、 前記画素領域には、ゲート信号線からの走査信号によっ
    て駆動されるスイッチング素子と、このスイッチング素
    子を介してドレイン信号線からの映像信号が供給される
    画素電極と、対向電圧信号線に接続され前記画素電極と
    の間に電界を生じせしめる対向電極とを備え、 前記対向電極は絶縁層を介して前記ドレイン信号線およ
    びゲート信号線を被うようにして形成された部分を有し
    て対向電圧信号線とともに形成され、 前記各ドレイン信号線の一端が接続された映像信号駆動
    回路と、この映像信号駆動回路に対して液晶表示部と反
    対側に該映像信号駆動回路に沿って形成された配線層と
    を備え、 前記対向電圧信号線は、前記映像信号駆動回路の上層を
    交差して前記配線層に接続されていることを特徴とする
    液晶表示装置。
  6. 【請求項６】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれらゲート信号線に交差して並設された複数
    のドレイン信号線が形成され、 前記各信号線によって囲まれた領域を画素領域およびこ
    れら画素領域の集合体を液晶表示部とし、 前記画素領域には、ゲート信号線からの走査信号によっ
    て駆動されるスイッチング素子と、このスイッチング素
    子を介してドレイン信号線からの映像信号が供給される
    画素電極と、対向電圧信号線に接続され前記画素電極と
    の間に電界を生じせしめる対向電極とを備え、 前記対向電極は絶縁層を介して前記ドレイン信号線およ
    びゲート信号線を被うようにして形成された部分を有し
    て対向電圧信号線とともに形成され、 前記各ドレイン信号線の一端が接続されたドレイン分配
    回路を含む映像信号駆動回路と、前記ドレイン分配回路
    を囲むようにして形成された配線層とを備え、この配線
    層は液晶表示部と反対側のそれに対して液晶表示部側の
    それは線幅が小さく形成されているとともに、 前記対向電圧信号線は、前記映像信号駆動回路の上層を
    交差して前記配線層に接続されていることを特徴とする
    液晶表示装置。
  7. 【請求項７】 前記対向電圧信号線は、前記映像信号駆
    動回路の形成領域の全域を被って形成されていることを
    特徴とする請求項５、６のうちいずれかに記載の液晶表
    示装置。
  8. 【請求項８】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれらゲート信号線に交差して並設された複数
    のドレイン信号線が形成され、 前記各信号線によって囲まれた領域を画素領域およびこ
    れら画素領域の集合体を液晶表示部とし、 前記画素領域には、ゲート信号線からの走査信号によっ
    て駆動されるスイッチング素子と、このスイッチング素
    子を介してドレイン信号線からの映像信号が供給される
    画素電極と備え、 前記ドレイン信号線の一端に映像信号駆動回路を備える
    とともに、他端にイコライズ回路とこのイコライズ回路
    を囲むようにして形成された配線層とを備え、 この配線層は液晶表示部と反対側のそれに対して液晶表
    示部側のそれは線幅が小さく形成されていることを特徴
    とする液晶表示装置。
  9. 【請求項９】 対向電圧信号に接続され前記画素電極と
    の間に電界を生じせしめる対向電極を備えるとともに、
    前記対向電圧信号線は前記イコライズ回路に対して液晶
    表示部と反対側の前記配線層に該イコライズ回路を交差
    して接続されていることを特徴とする請求項８に記載の
    液晶表示装置。
  10. 【請求項１０】 液晶を介して対向配置される各基板の
    うち一方の基板の液晶側の面に、並設された複数のゲー
    ト信号線とこれらゲート信号線に交差して並設された複
    数のドレイン信号線が形成され、 前記各信号線によって囲まれた領域を画素領域およびこ
    れら画素領域の集合体を液晶表示部とし、 前記画素領域には、ゲート信号線からの走査信号によっ
    て駆動されるスイッチング素子と、このスイッチング素
    子を介してドレイン信号線からの映像信号が供給される
    画素電極と、対向電圧信号線に接続され前記画素電極と
    の間に電界を生じせしめる対向電極とが備えられ、 前記ドレイン信号線の一端に映像信号駆動回路を備える
    とともに、他端にイコライズ回路とこのイコライズ回路
    に対して液晶表示部と反対側に配線層とを備え、 前記対向電圧信号線は該イコライズ回路を交差して前記
    配線層に接続されていることを特徴とする液晶表示装
    置。
JP2002022655A 2002-01-31 2002-01-31 画像表示装置および液晶表示装置 Expired - Fee Related JP3920649B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002022655A JP3920649B2 (ja) 2002-01-31 2002-01-31 画像表示装置および液晶表示装置
US10/354,072 US7098879B2 (en) 2002-01-31 2003-01-30 Display device
US11/507,565 US7391397B2 (en) 2002-01-31 2006-08-22 Display device
US12/138,739 US7557786B2 (en) 2002-01-31 2008-06-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002022655A JP3920649B2 (ja) 2002-01-31 2002-01-31 画像表示装置および液晶表示装置

Publications (2)

Publication Number Publication Date
JP2003222891A true JP2003222891A (ja) 2003-08-08
JP3920649B2 JP3920649B2 (ja) 2007-05-30

Family

ID=27745597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002022655A Expired - Fee Related JP3920649B2 (ja) 2002-01-31 2002-01-31 画像表示装置および液晶表示装置

Country Status (2)

Country Link
US (3) US7098879B2 (ja)
JP (1) JP3920649B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154498B2 (en) 2005-10-20 2012-04-10 Hitachi Displays, Ltd. Display device
US8947416B2 (en) 2011-12-07 2015-02-03 Japan Display Inc. Display device
US9817276B2 (en) 2014-05-07 2017-11-14 Sharp Kabushiki Kaisha Liquid crystal display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920649B2 (ja) * 2002-01-31 2007-05-30 株式会社日立製作所 画像表示装置および液晶表示装置
US20060056267A1 (en) * 2004-09-13 2006-03-16 Samsung Electronics Co., Ltd. Driving unit and display apparatus having the same
KR101189275B1 (ko) 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623464B2 (ja) 2005-09-26 2011-02-02 株式会社 日立ディスプレイズ 液晶表示装置
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR101843337B1 (ko) 2010-10-28 2018-03-30 삼성전자주식회사 디스플레이 모듈 및 디스플레이 시스템
JP6360718B2 (ja) * 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
KR102399724B1 (ko) 2015-09-24 2022-05-20 삼성전자주식회사 디스플레이 장치, 그를 가지는 도어 및 냉장고
CN109001950A (zh) * 2018-09-29 2018-12-14 武汉华星光电技术有限公司 阵列基板以及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
KR100280874B1 (ko) * 1997-09-12 2001-02-01 구본준 액정패널
JPH11326957A (ja) * 1998-03-20 1999-11-26 Toshiba Corp 液晶表示装置
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP3920649B2 (ja) * 2002-01-31 2007-05-30 株式会社日立製作所 画像表示装置および液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154498B2 (en) 2005-10-20 2012-04-10 Hitachi Displays, Ltd. Display device
US8947416B2 (en) 2011-12-07 2015-02-03 Japan Display Inc. Display device
US9817276B2 (en) 2014-05-07 2017-11-14 Sharp Kabushiki Kaisha Liquid crystal display device

Also Published As

Publication number Publication date
US20080246707A1 (en) 2008-10-09
JP3920649B2 (ja) 2007-05-30
US7098879B2 (en) 2006-08-29
US7391397B2 (en) 2008-06-24
US7557786B2 (en) 2009-07-07
US20060279500A1 (en) 2006-12-14
US20030179335A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
CN103869564B (zh) 液晶显示设备
US7391397B2 (en) Display device
US8570480B2 (en) Display device having slim border-area architecture and driving method thereof
US20180341159A1 (en) Coa substrate and liquid crystal display panel
CN105652530A (zh) 液晶显示面板
KR101305071B1 (ko) 어레이 기판 및 이를 갖는 표시패널
JP2008171000A (ja) 表示パネル、その検査方法、及びその製造方法
KR20040103774A (ko) 전기광학장치 및 이것을 구비한 전자기기
US8493304B2 (en) Liquid crystal display device
KR20050045570A (ko) 액정 표시 장치
JP2009098587A (ja) 液晶表示装置
KR101046927B1 (ko) 박막 트랜지스터 표시판
JPH0474714B2 (ja)
JP4293867B2 (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
TW200305745A (en) Display device
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
JP2006330674A (ja) 液晶表示装置
JP2010250265A (ja) 液晶表示装置および電子機器
JP2003279944A (ja) 液晶表示装置
KR20150001168A (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
JP6087956B2 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
US8698992B2 (en) Normally black mode active matrix liquid crystal display device wherein a part of an edge of a protection transistor provided in a frame portion is covered with a transparent electrode
KR20070080143A (ko) 액정표시장치
US20070165146A1 (en) Liquid crystal display
CN111650792A (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070215

R150 Certificate of patent or registration of utility model

Ref document number: 3920649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees