JP3980178B2 - 不揮発性メモリおよび半導体装置 - Google Patents
不揮発性メモリおよび半導体装置 Download PDFInfo
- Publication number
- JP3980178B2 JP3980178B2 JP16136598A JP16136598A JP3980178B2 JP 3980178 B2 JP3980178 B2 JP 3980178B2 JP 16136598 A JP16136598 A JP 16136598A JP 16136598 A JP16136598 A JP 16136598A JP 3980178 B2 JP3980178 B2 JP 3980178B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- nonvolatile memory
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 239000010410 layer Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 64
- 238000007667 floating Methods 0.000 claims description 52
- 239000011229 interlayer Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 238000007743 anodising Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 230
- 239000013078 crystal Substances 0.000 description 97
- 239000004973 liquid crystal related substance Substances 0.000 description 63
- 238000000034 method Methods 0.000 description 59
- 239000012535 impurity Substances 0.000 description 55
- 238000004519 manufacturing process Methods 0.000 description 44
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 33
- 239000010409 thin film Substances 0.000 description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 29
- 239000011159 matrix material Substances 0.000 description 27
- 239000010407 anodic oxide Substances 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- 238000010438 heat treatment Methods 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 230000007547 defect Effects 0.000 description 21
- 229910021419 crystalline silicon Inorganic materials 0.000 description 19
- 238000002425 crystallisation Methods 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 16
- 229910052736 halogen Inorganic materials 0.000 description 16
- 150000002367 halogens Chemical class 0.000 description 16
- 150000002500 ions Chemical group 0.000 description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 14
- 239000003054 catalyst Substances 0.000 description 12
- 238000012937 correction Methods 0.000 description 12
- 238000005247 gettering Methods 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000010453 quartz Substances 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 230000003197 catalytic effect Effects 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002524 electron diffraction data Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 239000011593 sulfur Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004435 EPR spectroscopy Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002366 halogen compounds Chemical group 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910008071 Si-Ni Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910006300 Si—Ni Inorganic materials 0.000 description 1
- 229910006285 Si—Ni—Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004815 dispersion polymer Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 201000003373 familial cold autoinflammatory syndrome 3 Diseases 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Description
【０００１】
【発明が属する技術分野】
【０００２】
本発明は、半導体装置および半導体表示装置に関する。特に、不揮発性メモリが画素や駆動回路などの周辺回路とともに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成された半導体装置および半導体表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来のアナログ階調のアクティブマトリックス型液晶表示装置を図１４に示す。従来のアクティブマトリックス型液晶表示装置は、図１９に示すようにソース線側ドライバ２００１と、ゲート線側ドライバ２００２と、マトリクス状に配置された複数の画素ＴＦＴ２００３と、画像信号線２００４とを有している。
【０００７】
ソース線側ドライバおよびゲイト線側ドライバは、シフトレジスタやバッファ回路などを含み、近年アクティブマトリクス回路と同一基板上に一体形成される。
【０００８】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００９】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【００１０】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【００１１】
図１９に示すような構成においては、ソース線側ドライバのシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線２００４に供給される画像信号が選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１２】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１３】
画素の薄膜トランジスタは、ゲイト線側ドライバのシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１４】
この動作をソース線側ドライバのシフトレジスタからの信号と、ゲイト線側ドライバのシフトレジスタからの信号とにより、適当なタイミング設定で順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まれる。
【００１５】
【発明が解決しようとする課題】
【００１６】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータにおいては、複数のソフトウエアを同時に起動したり、デジタルカメラからの映像を取り込んで加工したりと、多階調の液晶表示装置が要求されている。
【００１７】
また、ハイビジョン信号などのテレビ信号を写すことができる、大画面に対応した液晶プロジェクタの需要が高まってきている。この場合も、階調表示をいかに細かくできるか、かつ信号の高速処理ができるかなどが提供される画像の良否にかかっている。
【００１８】
階調表示の方法としては、ソース線にビデオ信号やテレビジョン信号などのアナログ信号を供給する場合（アナログ階調）と、パーソナルコンピュータなどからのデータ信号などのデジタル信号を供給する場合（デジタル階調）とがある。
【００１９】
アナログ階調では、上述したようにソースドライバからの信号により、画像信号線に供給されるアナログ画像信号が順次選択され、対応するソース線に所定の画像信号が供給される。
【００２０】
デジタル階調では、画像信号線に供給されるデジタル信号が順次選択され、Ｄ／Ａ変換された後、対応するソース線に所定の画像信号が供給される。
【００２１】
液晶表示装置の場合、いずれの階調表示を用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強度との間には、図２０の点線で示されるような関係がある。ただし、液晶表示装置は、ＴＮ（ツイストネマチック）モードで電圧が印加されていない時に明状態となるノーマリホワイトモードを用いているものとする。
【００２２】
図２０からもわかるように液晶に印加される電圧と透過光強度との間には、非線型の関係があり、印加する電圧に応じた階調表示を行うことが難しい。
【００２３】
上記のことを補うために、ガンマ補正という手段が取られている。ガンマ補正とは、画像信号をゲインさせ、印加電圧に応じて、透過光強度が線形的に変化するように補正するものであり、良好な階調表示を得屡ことができる。ガンマ補正を施した場合の、印加電圧と透過光強度との関係は図２０の実線で示される。
【００２４】
しかし、従来画像信号にガンマ補正を施すには、信号処理回路やメモリ回路などを備えたＩＣチップが別途必要である。また、大画面の表示を行うために、その他の補正回路および信号処理回路、およにそれに伴うメモリ回路が必要になってくる。上記の信号処理回路やメモリなどは、従来は、液晶パネルの外部にＩＣチップを設けることによって増設しなければならなかった。よって、商品の小型化が事実上不可能であった。
【００２５】
【発明に至る背景】
【００２６】
図２２および図２３（Ｂ）を参照する。図２２は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流との関係を示したグラフである。また、図２３（Ｂ）は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流のピークとの関係を示したグラフである。なお、ＶＤはドレイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧である。このとき、ゲイトリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示す）が存在する。
【００２７】
基板温度が上昇すると、ゲイトリーク電流のピークが小さくなっていくことがわかる。これは、基板の温度が上昇すると、ゲイト電極に蓄積されていた電荷（電子）の放電が促進されることを示すものと思われる。
【００２８】
ゲイトリーク電流はゲイト電極に電子が注入されることによって観測される電流であることがわかっており、この絶対量（ＩＧピーク）が減るということは注入された電子が温度上昇で活性化して放電されていることを意味している。この現象はいわゆるコンデンサと同じであり、電荷の充放電が可能であることを示唆するものと考えられる。
【００２９】
そこで、本願発明者は、この現象をフローティングゲイトを有する不揮発性メモリに適用させうることを見出した。
【００３０】
そこで本発明は、上記の事情を鑑みて、大画面で良好な階調表示が行える、小型化が可能な半導体表示装置、特に液晶表示装置を提供することを課題とする。
【００３１】
【課題を解決するための手段】
【００３２】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３３】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３４】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３５】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３６】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリであって、
前記半導体活性層のチャネル領域とソース・ドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３７】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３８】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリであって、
前記半導体活性層のチャネル領域とソース・ドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３９】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００４０】
本発明のある実施態様によると、
絶縁基板上に複数の画素ＴＦＴがマトリクス状に配置された画素回路と、
前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆動回路と、
不揮発性メモリと、
を少なくとも備えた半導体装置であって、
前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えており、
前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００４１】
本発明のある実施態様によると、
基板上に複数の画素ＴＦＴがマトリクス状に配置された画素回路と、
前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆動回路と、
不揮発性メモリと、
を少なくとも備えた半導体装置であって、
前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えており、
前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００４２】
前記半導体装置は、液晶表示装置であることを特徴としていてもよい。
【００４３】
【実施例】
【００４４】
（実施例１）
【００４５】
本実施例では、信号処理の際使用するデータを記憶させておく不揮発性メモリをＳＯＩ（Ｓｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に、他の回路と共に一体形成した半導体表示装置について説明する。半導体表示装置の中でも、液晶表示装置について説明する。ここでいうシリコンは単結晶、あるいは実質的に単結晶である。、
【００４６】
図１を参照する。図１には、本実施例の不揮発性メモリの回路図が示される。本実施例の不揮発性メモリは、複数のメモリセルとＸおよびＹアドレスデコーダ１０１、１０２、および周辺回路１０３、１０４によって構成されている。図１に示されるように、各ビット情報が記録されるメモリセル（記憶セル）は、２個のＴＦＴによって構成され、１つはフローティングゲイトを有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ ｇａｔｅ Ａｖａｌａｎｃｈｅ ｉｎｊｅｃｔｉｏｎ ＭＯＳ）型ＴＦＴ（Ｔｒ１）であり、もう一つはＮチャネルスイッチングＴＦＴ（Ｔｒ２）である。２個のＴＦＴ（Ｔｒ１およびＴｒ２）は、ドレイン電極が互いに直列に接続されており、この直列接続回路によって１ビットのメモリセルを構成する。本実施例の不揮発性メモリには、このメモリセルが縦６４個×横６４個マトリクス状に配列されている。各メモリセルは１ビットの情報を記憶することができるので、本実施例の不揮発性メモリは、４０９６ビット（＝約４ｋビット）の記憶容量を有する。周辺回路１０３、１０４は、他の信号処理回路である。
【００４７】
各列に配置されているメモリセルは、Ａ０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線に、その両端が接続されている。また、各行に配列されているメモリセルは、信号線Ｃ０、Ｄ０〜Ｃ６３、Ｄ６３に各メモリセルのゲイト電極が接続されている。なお図１に示されるように、本実施例では、不揮発性メモリを構成するメモリセルに（０、０）、（１、０）、（６３、６３）といった符号が付けられている。
【００４８】
各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、およびＣ０、Ｄ０〜Ｃ６３、Ｄ６３は、それぞれＹアドレスデコーダ１０２、およびＸアドレスデコーダ１０１に接続されている。このＸアドレスデコーダ１０１およびＹアドレスデコーダ１０２によって、メモリセルのアドレスが指定され、データの書き込みあるいは読み出しが行われる。
【００４９】
次に、不揮発性メモリの動作について、メモリセル（１、１）を例にとって説明する。
【００５０】
まず、メモリセル（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１は５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積される。Ｔｒ１のフローティングゲイトに蓄積された電荷は保持される。
【００５１】
次に、メモリセル（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には−５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【００５２】
以上の動作を下の表にまとめる。
【００５３】
【表１】
【００５４】
なお、メモリセルに記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メモリに照射するか、あるいは熱をかけることによって消去できる。
【００５５】
次に、本実施例の不揮発性メモリを備えた半導体装置の作製方法について説明する。半導体装置の中でも、特に液晶表示装置の作製方法について説明する。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。
【００５６】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素領域のマトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図２〜図５に示す。なお、本実施例では、ガンマ補正データを記憶する不揮発性メモリは、フローティングゲイトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチング素子を含んでおり、この不揮発性メモリと画素ＴＦＴの作製工程について説明する。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【００５７】
図２を参照する。まず、絶縁表面を有する基板として石英基板２０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【００５８】
２０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節する。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、ＦＡＭＯＳ型ＴＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。
【００５９】
本実施例の場合、非晶質珪素膜２０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3 以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００６０】
なお、非晶質珪素膜２０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜２０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００６１】
次に、非晶質珪素膜２０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００６２】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜４０３を形成する。マスク絶縁膜２０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。
【００６３】
そして、非晶質珪素膜２０２の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層２０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図２（Ａ））。
【００６４】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００６５】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜２０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００６６】
この時、非晶質珪素膜２０２の結晶化はニッケルを添加した領域２０５および２０６で発生した核から優先的に進行し、基板２０１の基板面に対してほぼ平行に成長した結晶領域２０７および２０８が形成される。この結晶領域２０７および２０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図２（Ｂ））。
【００６７】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００６８】
結晶化のための加熱処理が終了したら、マスク絶縁膜２０３を除去してパターニングを行い、横成長領域２０７および２０８でなる島状半導体層（活性層）２０９、２１０、および２１１を形成する（図２（Ｃ））。
【００６９】
ここで２０９はＰチャネルＦＡＭＯＳ型ＴＦＴの活性層、２１０はＮチャネルスイッチングＴＦＴの活性層、２１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７０】
活性層２０９、２１０、および２１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜２１２を成膜する。このゲイト絶縁膜の厚さは、１０〜２００ｎｍとする。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶縁膜の厚さは、１０〜５０ｎｍとし、他のゲイト絶縁膜の厚さは、５０〜２００ｎｍとしてもよい。なお、このゲイト絶縁膜には、ＳｉＯ2 、ＳｉＯＮ、ＳｉＮなどが用いられてもよい。
【００７１】
そして、次に図２（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００７２】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００７３】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００７４】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層２０９、２１０、および２１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００７５】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００７６】
この工程においては活性層２０９、２１０、および２１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層２０９、２１０、および２１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減される。
【００７７】
なお、５×１０17ａｔｏｍｓ／ｃｍ3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００７８】
また、上記加熱処理により活性層２０９、２１０、および２１１とゲイト絶縁膜２１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜２１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００７９】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜２１２の膜質の向上を図ることも有効である。
【００８０】
なお、ＳＩＭＳ分析により活性層２０９、２１０、および２１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層２０９、２１０、および２１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００８１】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【００８２】
次に、図３を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型２１３、２１４、および２１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図３（Ａ））。なお、後に２１３の一部は、ＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【００８３】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜２１６、２１７、および２１８、無孔性の陽極酸化膜２１９、２２０、および２２１、ゲイト電極２２２、２２３、および２２４を形成する（図３（Ｂ））。
【００８４】
こうして図３（Ｂ）の状態が得られたら、次にゲイト電極２２２、２２３、および２２４、多孔性の陽極酸化膜２１６、２１７、および２１８をマスクとしてゲイト絶縁膜２１２をエッチングする。そして、多孔性の陽極酸化膜２１６、２１７、および２１８を除去して図３（Ｃ）の状態を得る。なお、図３（Ｃ）において２２５、２２６、および２２７で示されるのは加工後のゲイト絶縁膜である。
【００８５】
次に、ゲイト電極４２２分断し、フローティングゲイトを作製する（図３（Ｄ））。
【００８６】
次に図４を参照する。図４に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００８７】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ- 領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3 以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3 以上）となるように調節する。
【００８８】
さらに、２回目の不純物添加を低加速電圧１０ｋe Ｖ程度で行い、 ｎ+ 領域を形成する。この時は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００８９】
以上の工程を経て、Ｎ型ＴＦＴのソース領域２２８、ドレイン領域２２９、低濃度不純物領域２３０、チャネル形成領域２３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域２３２、ドレイン領域２３３、低濃度不純物領域２３４、チャネル形成領域２３５が確定する（図４（Ａ））。本実施例では、半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少ない。これは、チャネル形成領域が、単結晶、あるいは実質的に単結晶となっていると考えられる。
【００９０】
なお、図４（Ａ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００９１】
次に、図４（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク２３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。ボロンの他に、Ｇａ、Ｉｎなどを用いてもよい。
【００９２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。このｐ-領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように調節する。
【００９３】
こうしてＰ型ＴＦＴのソース領域２３７、ドレイン領域２３８、低濃度不純物領域２３９、チャネル形成領域２４０が形成される（図４（Ｂ））。この低濃度不純物領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように調節する。こうすることによって、インパクトイオナイゼイションが起こりやすくなる場合がある。
【００９４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００９５】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極２４１を作製する。このコントロールゲイト電極２４１は、無孔性の陽極酸化膜２１９の上面および側面に接するように形成される。よって、コントロールゲイト電極２４１とフローティングゲイト電極２２２’は、絶縁性が保持されている。
【００９６】
次に、層間絶縁膜２４２として酸化珪素膜と窒化珪素膜との積層膜を形成した（図４（Ｄ））。図４（Ｄ）のＦＡＭＯＳ型ＴＦＴを上面から見た図を図４（Ｅ）に示す。
【００９７】
次に図５を参照する。層間絶縁膜２４２にコンタクトホールを形成した後、ソース電極２４３、２４４、および２４５、ドレイン電極２４６、２４７を形成して図５（Ａ）に示す状態を得る。
【００９８】
次に、有機性樹脂膜でなる第２の層間絶縁膜２４９を０．５〜３μｍの厚さに形成する（図５（Ｂ））。この有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミドなどが用いられ得る。この第２の層間絶縁膜２４９に有機性樹脂膜を用いることの利点は、▲１▼成膜方法が簡単であること、▲２▼膜厚を容易に厚くできること、▲３▼比誘電率が低いので寄生容量を低減できること、▲４▼平坦性に優れていること、などが挙げられる。
【００９９】
次に、ブラックマスク２５０を形成する（図５（Ｂ））。
【０１００】
次に、酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるいはこれらの積層膜からなる第３の層間絶縁膜２５１を０．１〜０．３μｍの厚さに形成する。そして、層間絶縁膜２５１にコンタクトホールを形成し、成膜した導電膜をパターニングすることにより画素電極２５２を形成する。本実施例は、透過型の液晶表示装置を例に示すため画素電極２５２を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１０１】
図５（Ｂ）の構成では、層間絶縁膜２５１を介して、画素電極２５２とブラックマスク２５０とが重畳する領域で補助容量が形成される。
【０１０２】
なお、図５（Ｂ）に示すような構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を適切な厚さで用いると、少ない面積で非常に大きな容量を確保することが可能である。
【０１０３】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１０４】
次に、図５（Ｃ）を参照しながら、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【０１０５】
図５（Ｂ）の状態のアクティブマトリクス基板に配向膜２５３を形成する。本実施例では、配向膜２５３には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板２５４、透明導電膜２５５、配向膜２５６とで構成される。
【０１０６】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０１０７】
なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。
【０１０８】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料２５７を注入し、封止剤（図示せず）によって完全に封止する。よって、図５（Ｃ）に示すような透過型の液晶パネルが完成する。
【０１０９】
なお、本実施例では、液晶パネルが、ＴＮモードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１１０】
よって、本実施例では、液晶パネルの画素ＴＦＴに電圧が印加されていないとき明状態となる、ノーマリホワイトモードで表示を行うことが理解される。
【０１１１】
図６にＦＡＭＯＳ型ＴＦＴを含むメモリセル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子を示す。
【０１１２】
また、本実施例の液晶パネルの外観を図７に簡略化して示す。図７において、７０１は石英基板、７０２は画素マトリクス回路、７０３はソース信号線側ドライバ回路、７０４はゲイト信号線側ドライバ回路、７０５は信号処理回路などのロジック回路および不揮発性メモリ回路である。７０６は対向基板、７０７は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｉｔ）端子である。一般的に、液晶モジュールと呼ばれるのはＦＰＣを取り付けた液晶パネルである。
【０１１３】
ロジック回路７０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路を指す。
【０１１４】
なお、本実施例の不揮発性メモリには、画像信号にガンマ補正する為のデータが記憶されている。これは、液晶表示装置固有のデータであり、製造後ガンマ補正のデータを作成する際に不揮発性メモリに書き込まれる。
【０１１５】
また、不揮発性メモリに用いられているＦＡＭＯＳ型ＴＦＴのフローティングゲイト、および／またはコントロールゲイトにＳｉを用いた場合にも、不揮発性メモリは周辺回路やロジック回路と同一構造を有し、本発明が適用できる。
【０１１６】
本実施例の不揮発性メモリは、フローティングゲイト電極を作製する際に生じた無孔性の陽極酸化膜を介して、コントロールゲイト電極が形成されている。
【０１１７】
図８に示すようにコントロールゲイト電極−フローティング電極間の容量をＣ１、印加される電圧をＶ１、フローティング電極−活性層間の容量をＣ２、ゲイト電圧をＶｃ、ドレイン電圧をＶｄとし、ソースをＧＮＤにおとすと、フローティングゲイト電極には、容量分割電圧Ｖｆが発生し、Ｖｆは下記の数式で表される。
【０１１８】
【数１】
【０１１９】
本実施例ではフローティングゲイト−コントロールゲイト間の容量Ｃ３が大きので、Ｖｆが大きくなり、フローティングゲイト電極にキャリアが注入されやすい。
【０１２０】
（実施例２）
【０１２１】
本実施例では、ＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極の作製工程が実施例１とは異なる。その他の工程は同じであるので、実施例１を参照し、本実施例では説明を省略する。なお、本実施例の液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【０１２２】
図９を参照する。実施例１の図４（Ｂ）の工程を終えた状態が図９（Ａ）に示される。図９（Ａ）に示される以前の工程については、実施例１を参照することができる。図９（Ａ）において、９０１は下地基板、９０３はＰチャネルＦＡＭＯＳ型ＴＦＴののソース領域、９０２はドレイン領域、９０４は低濃度不純物領域、９０５はチャネル形成領域、９０６はゲイト絶縁膜、９０７はフローティングゲイト電極、９０８は無孔性の陽極酸化膜である。また、９０９はＮチャネル型ＴＦＴのソース領域、９１０はドレイン領域、９１１は低濃度不純物領域、９１２はチャネル形成領域、９１３はゲイト絶縁膜、９１４はゲイト電極、９１５は無孔性の陽極酸化膜である。また、９１６は画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域、９１７はドレイン領域、９１８は低濃度不純物領域、９１９はチャネル形成領域、９２０はゲイト絶縁膜、９２１はゲイト電極、９２２は無孔性の陽極酸化膜である。
【０１２３】
図９（Ｂ）に示すように、層間絶縁膜９２３として酸化珪素膜と窒化珪素膜との積層膜を形成する。
【０１２４】
次に図９（Ｃ）を参照する。層間絶縁膜９２３にコンタクトホールを形成した後、ソース電極９２４、９２５、および９２６、ドレイン電極９２７および９２８、およびＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極９２９を形成する。
【０１２５】
ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極は、無孔性の陽極酸化膜９０８に接続されている。
【０１２６】
以後、実施例１の工程に従って、有機性樹脂膜でなる第２の層間絶縁膜（図示せず）を形成する。以後の工程についても、実施例１の工程に従うものとする。
【０１２７】
本実施例の方法に従うと、ＦＡＭＯＳ型ＴＦＴを含む不揮発性メモリを有する液晶表示装置は、工程を増やすことなく作製され得る。
【０１２８】
（実施例３）
【０１２９】
図２１および図２３を参照する。図２１には、本実施例１で作製されたＴＦＴの第１回目のボロンドーズ量を変化させた時のゲイトリーク電流ＩＧの変化が示されている。なお、ＶＤはドレイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧である。
【０１３０】
図２１より、図２１（Ａ）〜（Ｅ）では、第１回目のボロンのドーズ量を０〜６×１０13ａｔｏｍｓ／ｃｍ2 とした場合のグラフである。このとき、ゲイトリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示す）が存在する。これらのグラフより、第１回目のボロンのドーズ量が多くなると、ゲイトリーク電流のピーク値が大きくなっていることがわかる。よって、低濃度不純物領域が無い方が、ゲイトリーク電流が多くなり、フローティングゲイト電極にキャリアが注入されやすいことがわかる。
【０１３１】
なお、図２３（Ａ）は、第１回目のボロンのドーズ量と、ゲイトリーク電流のピークとの関係を示すグラフである。
【０１３２】
本実施例では、第１回目のボロンのドーズ量が多い時に、ゲイトリーク電流が大きくなることより、ＦＡＭＯＳ型ＴＦＴに低濃度不純物領域を設けないようにすることにした。
【０１３３】
本実施例では、ＦＡＭＯＳ型ＴＦＴの不純物イオンの添加工程が実施例１とは異なる。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。
【０１３４】
図１０を参照する。実施例１の図３（Ｄ）の工程（フローティングゲイトの作製）を終えた状態が図１０（Ａ）に示される。図９（Ａ）に示される以前の工程については、実施例１を参照することができる。
【０１３５】
図１０（Ａ）において、１００１は下地基板、１００２、１００３、および１００４は島状半導体層（活性層）、１００５、１００６、および１００７はゲイト絶縁膜、１００８、１００９、および１０１０はゲイト電極（ただし、１００８はＦＡＭＯＳ型ＴＦＴのフローティングゲイト）、１０１１、１０１２、および１０１３は無孔性の陽極酸化膜である。
【０１３６】
まず、ＦＡＭＯＳ型ＴＦＴの不純物添加を行う。不純物の添加には、本実施例ではＢ（ボロン）を用いる。その他、Ｇａ、Ｉｎ等を用いてもよい。加速電圧８０ｋｅＶ程度で不純物の添加を行うことによって、ソース領域１０１４、ドレイン領域１０１５、およびチャネル領域１０１６が形成される。またこの時、他の部分にはレジストマスク１０１７が存在するようにしておくことによって、他の領域には不純物の添加が行われないようにする。
【０１３７】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴ以外に不純物の添加を行う。本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１３８】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１３９】
以上の工程を経て、Ｎ型ＴＦＴのソース領域１０１９、ドレイン領域１０２０、低濃度不純物領域１０２１、チャネル形成領域１０２２が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１０２３、ドレイン領域１０２４、低濃度不純物領域１０２５、チャネル形成領域１０２６が確定する（図１０（Ｃ））。
【０１４０】
なお、図１０（Ｃ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１４１】
次に、図１０（Ｄ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク１０２７を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。なお、図１０（Ｄ）にはＦＡＭＯＳ型ＴＦＴ以外のＰチャネル型ＴＦＴは図示されていない。
【０１４２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１４３】
こうしてＰ型ＴＦＴのソース領域、ドレイン領域、低濃度不純物領域、およびチャネル形成領域が形成される（図１０（Ｄ））。
【０１４４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１４５】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１０２８を作製する。このコントロールゲイト電極１０２８は、無孔性の陽極酸化膜１０１１を囲むように作製される（図１１（Ａ））。よって、コントロールゲイト電極１０２８とフローティングゲイト電極１００８は、絶縁性が保持されている。
【０１４６】
次に、層間絶縁膜１０２９として酸化珪素膜と窒化珪素膜との積層膜を形成した（図１１（Ｂ））。
【０１４７】
次に図１１（Ｃ）を参照する。層間絶縁膜１０２９にコンタクトホールを形成した後、ソース電極１０３０、１０３１、および１０３２、ドレイン電極１０３３、１０３４を形成して図１１（Ｃ）に示す状態を得る。
【０１４８】
以後は、実施例１の図５（Ｂ）以降に示された工程を行う。
【０１４９】
完成した本実施例の液晶パネルの断面図を図１２に示す。図１２には、ＦＡＭＯＳ型ＴＦＴを含むメモリセル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子が示されている。なお、ロジック回路は実施例１と同様ＣＭＯＳ回路が代表的に示されている。
【０１５０】
図１２にも示されているように、メモリセルＰチャネルＦＡＭＯＳ型ＴＦＴの半導体活性層領域には、低濃度不純物領域が形成されていない（他のＴＦＴには低濃度不純物領域１２０１、１２０２、１２０３、および１２０４が形成されている）。よって、フローティングゲイト電極にキャリアの注入が起こりやすくなり、優れたメモリの機能が実現される。
【０１５１】
（実施例４）
【０１５２】
本実施例では、メモリセルを構成するＦＡＭＯＳ型ＴＦＴとスイッチングＴＦＴとの両方をＰチャネル型ＴＦＴで作製した。なお、メモリのデコーダ部や他のロジック回路を構成するＴＦＴは、Ｎチャネル型およびＰチャネル型で構成される。なお、説明を省略する工程に関しては、実施例１を参照することができる。
【０１５３】
図１３を参照する。まず、絶縁表面を有する基板として石英基板１３０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【０１５４】
１３０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節する。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、ＦＡＭＯＳ型ＴＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。
【０１５５】
本実施例の場合、非晶質珪素膜１３０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【０１５６】
なお、非晶質珪素膜１３０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１３０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【０１５７】
次に、非晶質珪素膜１３０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【０１５８】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１３０３を形成する。マスク絶縁膜１３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。
【０１５９】
そして、非晶質珪素膜１３０２の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１３０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図１３（Ａ））。
【０１６０】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【０１６１】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜１３０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【０１６２】
この時、非晶質珪素膜１３０２の結晶化はニッケルを添加した領域１３０５および１３０６で発生した核から優先的に進行し、基板１３０１の基板面に対してほぼ平行に成長した結晶領域（横成長領域）１３０７および１３０８が形成される。この結晶領域２０７および２０８を横成長領域と呼ぶ（図１３（Ｂ））。
【０１６３】
結晶化のための加熱処理が終了したら、マスク絶縁膜１３０３を除去してパターニングを行い、横成長領域１３０７および１３０８でなる島状半導体層（活性層）１３０９および１３１０を形成する（図１３（Ｃ））。
【０１６４】
ここで１３０９はＰチャネルＦＡＭＯＳ型ＴＦＴおよびスイッチングＴＦＴの活性層、１３１０は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【０１６５】
活性層１３０９および１３１０を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜１３１１を成膜する。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶縁膜の厚さは、１００〜５００とし、他のゲイト絶縁膜の厚さは、５００〜２０００としてもよい。なお、このゲイト絶縁膜には、ＳｉＯ２、ＳｉＯＮ、ＳｉＮなどが用いられてもよい。
【０１６６】
そして、次に図１３（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【０１６７】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【０１６８】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【０１６９】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層１３０９および１３１０の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【０１７０】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3、Ｆ2、Ｂｒ2等のハロゲンを含む化合物から選ばれた一種または複数種の
ものを用いることが出来る。
【０１７１】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜１３１１の膜質の向上を図ることも有効である。
【０１７２】
なお、ＳＩＭＳ分析により活性層１３０９および１３１０中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層１３０９および１３１０と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【０１７３】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【０１７４】
次に、図１４を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型１３１２、１３１３、および１３１４を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図１４（Ａ））。なお、後に１３１２の一部は、ＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【０１７５】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜１３１５、１３１６、および１３１７、無孔性の陽極酸化膜１３１８、１３１９、および１３２０、ゲイト電極１３２１、１３２２、および１３２３（図１４（Ｂ））。
【０１７６】
こうして図１４（Ｂ）の状態が得られたら、次にゲイト電極１３２１、１３２２、および１３２３、多孔性の陽極酸化膜１３１５、１３１６、および１３１７をマスクとしてゲイト絶縁膜１３１１をエッチングする。そして、多孔性の陽極酸化膜１３１５、１３１６、および１３１７を除去して図１４（Ｃ）の状態を得る。なお、図１４（Ｃ）において１３２１、１３２２、および１３２３で示されるのは加工後のゲイト絶縁膜である。
【０１７７】
次に、ゲイト電極１３２１を分断し、フローティングゲイト電極１３２１’を作製する（図１４（Ｄ））。
【０１７８】
次に図１５を参照する。図１５に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【０１７９】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１８０】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１８１】
以上の工程を経て、Ｎ型ＴＦＴのソース領域、ドレイン領域、低濃度不純物領域、チャネル形成領域（いずれも図示せず）が形成され、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１３２４、ドレイン領域１３２５、低濃度不純物領域１３２６、およびチャネル形成領域１３２７が確定する（図１５（Ａ））。
【０１８２】
なお、図１５（Ａ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１８３】
次に、図１５（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク１３２８を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１８４】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１８５】
こうしてＰ型ＴＦＴのソース・ドレイン領域１３２９、１３３０、および１３３１、低濃度不純物領域１３３２および１３３３、およびチャネル形成領域１３３２、１３３３が形成される（図１５（Ｂ））。
【０１８６】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１８７】
次に、層間絶縁膜１３３６として酸化珪素膜と窒化珪素膜との積層膜を形成した（図１５（Ｃ））。
【０１８８】
次に、層間絶縁膜１３３６にコンタクトホールを形成した後、ソース・ドレイン電極１３３７、１３３８、１３３９、および１３４０，およびＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１３４１を形成する。
【０１８９】
ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極は、無孔性の陽極酸化膜１３１８の上面に接続されている。
【０１９０】
以後、実施例１の工程に従って、有機性樹脂膜でなる第２の層間絶縁膜（図示せず）を形成する。以後の工程についても、実施例１の工程に従うものとする。
【０１９１】
ここで、図１６（Ａ）に、本実施の不揮発性メモリの回路図を示す。図１６（Ｂ）は、図１６（Ａ）におけるＡ−Ａ’の断面図を示し、図１６（Ｃ）は、図１６（Ａ）の等価回路図を示す。
【０１９２】
図１６（Ａ）において、１３０１〜１３０４は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成している。１３０５〜１３０８は第１の配線層であり、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイト信号線の配線、およびＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ７のゲイト信号線の配線として利用している。なお、Ｔｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティングゲイト電極１３１３〜１３１６は、第１の配線層と同時に形成され、パターンニングされたのちにフローティングの状態となる。なお、１３０９〜１３１２は、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極である。１３１７〜１３２４は第２の配線層であり、各Ｔｒのソース・ドレイン領域に接続される信号線として、またＴｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のコントロールゲイト電極として用いられる。また、図中において、１３２５で示したように黒く塗りつぶされている部分は、その下部の配線あるいは半導体層とコンタクトをとっていることを示している。なお、図中において同一柄の配線は全て同一の配線層である。
【０１９３】
なお、本実施例の不揮発性メモリの動作について、図１６（Ｃ）を参照して説明する。なお、本実施例の不揮発性メモリも、実施例１に示したような、マトリクス状に配置された構造を有する。また、図１６（Ｃ）では、信号線にはＡ０、Ｂ０、Ｃ０、Ｄ０、Ａ１、Ｂ１、Ｃ１、およびＤ１という符号が付けられている。また、メモリセルには、（０、０）〜（１、１）の符号が付けられている。ここでは、メモリセル（１、１）を例にとって、その動作を説明する。
【０１９４】
まず、メモリセル（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１は−５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積される。Ｔｒ１のフローティングゲイトに蓄積された電荷は保持される。
【０１９５】
次に、メモリセル（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には−５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【０１９６】
以上の動作を下の表にまとめる。
【０１９７】
【表２】
【０１９８】
なお、メモリセルに記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メモリに照射することによって消去できる。
【０１９９】
（実施例５）
【０２００】
本実施例では、メモリに蓄積されたキャリアを電気的に消去できる、ＥＥＰＲＯＭについて述べる。
【０２０１】
図１８を参照する。図１８（Ａ）には、本実施例のＥＥＰＲＯＭの構成が示されている。１９０１は、Ｐ型ＴＦＴのチャネル領域、１９０２、１９０３は、ソース・ドレイン領域、１９０４はゲイト絶縁膜、１９０５はフローティングゲイト電極、１９０６は陽極酸化膜、１９０７はソース電極、１９０８はコントロール電極、１９０９はスイッチングＴＦＴの低濃度不純物領域、１９２０はチャネル領域、１９２１はゲイト絶縁膜、１９２３はゲイト電極、１９２４は陽極酸化膜、１９２６は層間膜である。
【０２０２】
本実施例のＥＥＰＲＯＭをマトリクス状に配置したメモリを、図１８（Ｂ）に示す。１９２７、１９２８は、それぞれアドレスデコーダである。
【０２０３】
本実施例のメモリの動作を下記の表に示す。
【０２０４】
【表３】
【０２０５】
なお、本実施例のメモリは、上記実施例１〜５で説明したような、半導体表示装置に用いられる。
【０２０６】
（実施例６）
【０２０７】
本実施例では、実施例１で説明した作製において、ゲイト電極にＴａ（タンタル）またはＴａ合金を用いた場合について説明する。
【０２０８】
ＴａまたはＴａ合金をゲイト電極に用いると、約４５０℃から約６００℃で熱酸化することができ、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に形成される。この酸化膜は、上記実施例１で説明した、Ａｌ（アルミニウム）をゲイト電極として用いたときに形成される酸化膜よりも膜質は良いことがわかっている。
【０２０９】
このことは、絶縁膜の耐圧評価の一つであるＪ−Ｅ特性（電流密度−電界強度特性）において、ＴａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特性を有することによってわかった。
【０２１０】
また、Ｔａ2 Ｏ 3は、比誘電率が１１．６前後であり、フローティングゲイト−コントロールゲイト間の容量Ｃ３（実施例１の数式参照）が大きいので、Ａｌをゲイト電極に用いた場合に比較してフローティングゲイトに電荷が注入されやすいという利点もある。
【０２１１】
また、Ｔａをゲイト電極に用いた場合、上記実施例で行ったように陽極酸化することもできる。
【０２１２】
なお、上記実施例１〜５においてゲイト電極にＴａまたはＴａ合金を用いることができる。
【０２１３】
（実施例７）
【０２１４】
上記実施例１〜６で説明した液晶表示装置は、液晶表示装置を組み込んだ半導体表示装置に用いられる。このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１７に示す。
【０２１５】
図１７（Ａ）はモバイルコンピュータであり、本体１７０１、カメラ部１７０２、受像部１７０３、操作スイッチ１７０４、液晶表示装置１７０５で構成される。
【０２１６】
図１７（Ｂ）はヘッドマウントディスプレイであり、本体１８０１、液晶表示装置１８０２、バンド部１８０３で構成される。
【０２１７】
図１７（Ｃ）は、フロント型プロジェクタであり、本体１９０１、光源１９０２、液晶表示装置１９０３、光学系１９０４、スクリーン１９０５で構成される。
【０２１８】
図１７（Ｄ）は携帯電話であり、本体２００１、音声出力部２００３、音声入力部２００３、液晶表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。
【０２１９】
図１７（Ｅ）はビデオカメラであり、本体２１０１、液晶表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。
【０２２０】
（実施例８）
【０２２１】
なお、上記実施例１〜７では、表示媒体として液晶を用いる場合について説明してきたが、本発明の半導体表示装置に、液晶と高分子との混合層を用い、いわゆる高分子分散型液晶表示装置とすることもできる。また、本発明を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。この場合も、メモリや周辺回路などを含むアクティブマトリクス基板の作製には、実施例１で説明した工程が利用される。
【０２２２】
また、実施例６で説明したように、ゲイト電極にタンタルまたはタンタル合金を用いてもよい。
【０２２３】
ここで、上記実施例１〜４の作製方法によって作製され半導体薄膜について説明する。上記実施例１〜４の作製方法によると、非晶質珪素膜を結晶化させて、連続粒界結晶シリコン（いわゆるContinuous Grain Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得ることができる。
【０２２４】
上記実施例１〜４の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【０２２５】
〔活性層の結晶構造に関する知見〕
【０２２６】
上述の実施例１〜４の作製工程に従って形成した横成長領域は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【０２２７】
また、本発明者らは上述の実施例１〜４の作製方法によって得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８００万倍に拡大し、詳細に観察した（図２４（Ａ））。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【０２２８】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。
【０２２９】
本出願人らが得たＴＥＭ写真（図２４（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であることが電子線回折により確認されている。
【０２３０】
ところで、前述の様なＴＥＭ写真による格子縞観察では｛１１０｝面内に｛１１１｝面に対応する格子縞が観察された。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。
【０２３１】
この時、本出願人らは上述した実施例１〜４の作製方法によって得られた半導体薄膜のＴＥＭ写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも｛１１１｝面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。
【０２３２】
さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であり、全体の９０％以上（典型的には９５％以上）の格子縞が結晶粒界で連続性を保っている。
【０２３３】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【０２３４】
なお、図２４（Ｂ）に、本出願人らはリファレンスとして従来の多結晶珪素膜（いわゆる高温ポリシリコン膜）についても電子線回折およびＨＲ−ＴＥＭ観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。このような部分では、未結合手が存在することになり、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【０２３５】
本出願人らは、上述した実施１〜４の作製方法で得られる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０２３６】
本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されているのである。
【０２３７】
また、前述の実施例１〜４の作製方法に従って作製した横成長領域を電子線回折で観察した結果を図２５（Ａ）に示す。なお、図２５（Ｂ）は比較のために観察した従来のポリシリコン膜（高温ポリシリコン膜と呼ばれるもの）の電子線回折パターンである。
【０２３８】
なお、図２５（Ａ）および図２５（Ｂ）は電子線の照射スポットの径を1.35μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【０２３９】
また、図２５（Ｃ）は単結晶シリコンの｛１１０｝面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。
【０２４０】
図２５（Ａ）の場合、図２５（Ｃ）に示す様な〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【０２４１】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【０２４２】
また、多数観測するうちには回折斑点が部分的に見えない場合があった（図２５（Ａ）でも一部分の回折斑点が見えない）。おそらくは概略｛１１０｝配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。
【０２４３】
本出願人らは、結晶面内に殆ど必ず｛１１１｝面が含まれるという事実を踏まえ、おそらく〈１１１〉軸まわりの回転角のずれがその様な現象の原因であろうと推測している。
【０２４４】
一方、図２５（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【０２４５】
これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。
【０２４６】
以上の様に、前述の実施例１〜４の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平9-55633 号、同9-165216号、同9-212428号でも説明している。
【０２４７】
なお、本出願人らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、上述の作製方法の結晶性珪素膜について配向比率を算出した。同公報では下記数２に示す様な算出方法で配向比率を定義している。
【０２４８】
【数２】
【０２４９】
ここで上述の半導体薄膜の配向性をＸ線回折で測定した結果の一例を図２８に示す。なお、Ｘ線回折パターンには（２２０）面に相当するピークが現れているが、｛１１０｝面と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【０２５０】
以上に示してきた通り、上述の実施例１〜４の作製方法による結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【０２５１】
なお、この半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【０２５２】
図２６（Ａ）は上述の実施例１〜４の結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【０２５３】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２６（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【０２５４】
一方、図２６（Ｂ）に示す様に、同倍率で見た上述の実施例１〜４の作製方法による結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【０２５５】
即ち、図２６（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０２５６】
この様に、図２６（Ａ）と図２６（Ｂ）との写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。上述の実施例１〜４の作製方法による結晶シリコン膜が図２６（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【０２５７】
こうして得られた上述の実施例１〜４の作製方法による結晶シリコン膜（図２６（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２６（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０２５８】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では上記実施例１〜４の作製方法による結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０２５９】
以上の様な結晶構造および特徴を有する上述の実施例１〜４の作製方法によるの結晶シリコン膜を、本出願人は、「連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）」と呼んでいる。
【０２６０】
従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、上述の実施例１〜４の作製方法による半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、上記実施例１〜４の作製方法による半導体薄膜を用いて作製したＴＦＴの電気特性は非常に優れた値を示す。この事については以下に示す。
【０２６１】
〔ＴＦＴの電気特性に関する知見〕
【０２６２】
上述の実施例１〜４の作製方法による半導体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が存在しない）ため、それを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出願人らが試作したＴＦＴからは次に示す様なデータが得られている。
【０２６３】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０２６４】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０２６５】
なお、ＣＧＳを形成するにあたって前述した結晶化温度以上の温度（７００〜１１００℃）でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。
【０２６６】
以上のことから、ＣＧＳを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。
【０２６７】
まず、図２６（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０２６８】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSi-Ni 結合は切れる。そのため、シリコンの余った結合手は、すぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０２６９】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。
【０２７０】
また、本発明者らは結晶化温度以上の温度（７００〜１１００℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０２７１】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０２７２】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０２７３】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０２７４】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０２７５】
本出願人が上述の実施例１〜４の作製方法による半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０２７６】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０２７７】
従って、図２４（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０２７８】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０２７９】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、上述の実施例１〜４の作製方法による半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０２８０】
ここで、上述の実施例１〜４の作製方法による半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０２８１】
図２７（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０２８２】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２７（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０２８３】
また、本出願人は図２７に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０２８４】
【発明の効果】
【０２８５】
本発明によると、不揮発性メモリが、画素ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体形成されるので、液晶表示装置の小型化、高性能化を図ることができる。また、作製した不揮発性メモリを、ガンマ補正を行うためのデータを記憶させておくこともでき、階調表示の良好な液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】 本発明の不揮発性メモリの回路図である。
【図２】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図３】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図４】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図５】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図６】 本発明の不揮発性メモリを含む液晶表示装置の断面図である。
【図７】 本発明の不揮発性メモリを含む液晶表示装置の斜視図および側面図である。
【図８】 本発明の不揮発性メモリの容量を示す図である。
【図９】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１０】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１１】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１２】 本発明の不揮発性メモリを含む液晶表示装置の断面図である。
【図１３】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１４】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１５】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１６】 本発明の不揮発性メモリの回路図である。
【図１７】 本発明の液晶表示装置を利用した半導体装置の概略図である。
【図１８】 本発明の不揮発性メモリの断面図、および回路図である。
【図１９】 従来の液晶表示装置を示す図である。
【図２０】 液晶表示装置の印可電圧と透過光強度との関係を示した図である。
【図２１】 ＴＦＴの特性を測定した図である。
【図２２】 ＴＦＴの特性を測定した図である。
【図２３】 ＴＦＴの特性を測定した図である。
【図２４】 半導体薄膜の結晶粒界を拡大したＨＲ−ＴＥＭ写真図である。
【図２５】 電子回折パターンの写真図および模式図である。
【図２６】 結晶シリコン膜の結晶粒を示すＴＥＭ写真図である。
【図２７】 半導体薄膜の暗視野像の写真図である。
【図２８】 Ｘ線回折の結果を示す図である。
【符号の説明】
１０１ アドレスデコーダ
１０２ アドレスデコーダ
２２２’ フローティングゲイト
２４１ コントロールゲイト
【発明が属する技術分野】
【０００２】
本発明は、半導体装置および半導体表示装置に関する。特に、不揮発性メモリが画素や駆動回路などの周辺回路とともに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成された半導体装置および半導体表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来のアナログ階調のアクティブマトリックス型液晶表示装置を図１４に示す。従来のアクティブマトリックス型液晶表示装置は、図１９に示すようにソース線側ドライバ２００１と、ゲート線側ドライバ２００２と、マトリクス状に配置された複数の画素ＴＦＴ２００３と、画像信号線２００４とを有している。
【０００７】
ソース線側ドライバおよびゲイト線側ドライバは、シフトレジスタやバッファ回路などを含み、近年アクティブマトリクス回路と同一基板上に一体形成される。
【０００８】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００９】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【００１０】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【００１１】
図１９に示すような構成においては、ソース線側ドライバのシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線２００４に供給される画像信号が選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１２】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１３】
画素の薄膜トランジスタは、ゲイト線側ドライバのシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１４】
この動作をソース線側ドライバのシフトレジスタからの信号と、ゲイト線側ドライバのシフトレジスタからの信号とにより、適当なタイミング設定で順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まれる。
【００１５】
【発明が解決しようとする課題】
【００１６】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータにおいては、複数のソフトウエアを同時に起動したり、デジタルカメラからの映像を取り込んで加工したりと、多階調の液晶表示装置が要求されている。
【００１７】
また、ハイビジョン信号などのテレビ信号を写すことができる、大画面に対応した液晶プロジェクタの需要が高まってきている。この場合も、階調表示をいかに細かくできるか、かつ信号の高速処理ができるかなどが提供される画像の良否にかかっている。
【００１８】
階調表示の方法としては、ソース線にビデオ信号やテレビジョン信号などのアナログ信号を供給する場合（アナログ階調）と、パーソナルコンピュータなどからのデータ信号などのデジタル信号を供給する場合（デジタル階調）とがある。
【００１９】
アナログ階調では、上述したようにソースドライバからの信号により、画像信号線に供給されるアナログ画像信号が順次選択され、対応するソース線に所定の画像信号が供給される。
【００２０】
デジタル階調では、画像信号線に供給されるデジタル信号が順次選択され、Ｄ／Ａ変換された後、対応するソース線に所定の画像信号が供給される。
【００２１】
液晶表示装置の場合、いずれの階調表示を用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強度との間には、図２０の点線で示されるような関係がある。ただし、液晶表示装置は、ＴＮ（ツイストネマチック）モードで電圧が印加されていない時に明状態となるノーマリホワイトモードを用いているものとする。
【００２２】
図２０からもわかるように液晶に印加される電圧と透過光強度との間には、非線型の関係があり、印加する電圧に応じた階調表示を行うことが難しい。
【００２３】
上記のことを補うために、ガンマ補正という手段が取られている。ガンマ補正とは、画像信号をゲインさせ、印加電圧に応じて、透過光強度が線形的に変化するように補正するものであり、良好な階調表示を得屡ことができる。ガンマ補正を施した場合の、印加電圧と透過光強度との関係は図２０の実線で示される。
【００２４】
しかし、従来画像信号にガンマ補正を施すには、信号処理回路やメモリ回路などを備えたＩＣチップが別途必要である。また、大画面の表示を行うために、その他の補正回路および信号処理回路、およにそれに伴うメモリ回路が必要になってくる。上記の信号処理回路やメモリなどは、従来は、液晶パネルの外部にＩＣチップを設けることによって増設しなければならなかった。よって、商品の小型化が事実上不可能であった。
【００２５】
【発明に至る背景】
【００２６】
図２２および図２３（Ｂ）を参照する。図２２は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流との関係を示したグラフである。また、図２３（Ｂ）は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流のピークとの関係を示したグラフである。なお、ＶＤはドレイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧である。このとき、ゲイトリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示す）が存在する。
【００２７】
基板温度が上昇すると、ゲイトリーク電流のピークが小さくなっていくことがわかる。これは、基板の温度が上昇すると、ゲイト電極に蓄積されていた電荷（電子）の放電が促進されることを示すものと思われる。
【００２８】
ゲイトリーク電流はゲイト電極に電子が注入されることによって観測される電流であることがわかっており、この絶対量（ＩＧピーク）が減るということは注入された電子が温度上昇で活性化して放電されていることを意味している。この現象はいわゆるコンデンサと同じであり、電荷の充放電が可能であることを示唆するものと考えられる。
【００２９】
そこで、本願発明者は、この現象をフローティングゲイトを有する不揮発性メモリに適用させうることを見出した。
【００３０】
そこで本発明は、上記の事情を鑑みて、大画面で良好な階調表示が行える、小型化が可能な半導体表示装置、特に液晶表示装置を提供することを課題とする。
【００３１】
【課題を解決するための手段】
【００３２】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３３】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３４】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３５】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３６】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリであって、
前記半導体活性層のチャネル領域とソース・ドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３７】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３８】
本発明のある実施態様によると、
絶縁基板上に形成される半導体活性層と、
前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、
前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、
を少なくとも備えた不揮発性メモリであって、
前記半導体活性層のチャネル領域とソース・ドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３９】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００４０】
本発明のある実施態様によると、
絶縁基板上に複数の画素ＴＦＴがマトリクス状に配置された画素回路と、
前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆動回路と、
不揮発性メモリと、
を少なくとも備えた半導体装置であって、
前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えており、
前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００４１】
本発明のある実施態様によると、
基板上に複数の画素ＴＦＴがマトリクス状に配置された画素回路と、
前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆動回路と、
不揮発性メモリと、
を少なくとも備えた半導体装置であって、
前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えており、
前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００４２】
前記半導体装置は、液晶表示装置であることを特徴としていてもよい。
【００４３】
【実施例】
【００４４】
（実施例１）
【００４５】
本実施例では、信号処理の際使用するデータを記憶させておく不揮発性メモリをＳＯＩ（Ｓｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に、他の回路と共に一体形成した半導体表示装置について説明する。半導体表示装置の中でも、液晶表示装置について説明する。ここでいうシリコンは単結晶、あるいは実質的に単結晶である。、
【００４６】
図１を参照する。図１には、本実施例の不揮発性メモリの回路図が示される。本実施例の不揮発性メモリは、複数のメモリセルとＸおよびＹアドレスデコーダ１０１、１０２、および周辺回路１０３、１０４によって構成されている。図１に示されるように、各ビット情報が記録されるメモリセル（記憶セル）は、２個のＴＦＴによって構成され、１つはフローティングゲイトを有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ ｇａｔｅ Ａｖａｌａｎｃｈｅ ｉｎｊｅｃｔｉｏｎ ＭＯＳ）型ＴＦＴ（Ｔｒ１）であり、もう一つはＮチャネルスイッチングＴＦＴ（Ｔｒ２）である。２個のＴＦＴ（Ｔｒ１およびＴｒ２）は、ドレイン電極が互いに直列に接続されており、この直列接続回路によって１ビットのメモリセルを構成する。本実施例の不揮発性メモリには、このメモリセルが縦６４個×横６４個マトリクス状に配列されている。各メモリセルは１ビットの情報を記憶することができるので、本実施例の不揮発性メモリは、４０９６ビット（＝約４ｋビット）の記憶容量を有する。周辺回路１０３、１０４は、他の信号処理回路である。
【００４７】
各列に配置されているメモリセルは、Ａ０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線に、その両端が接続されている。また、各行に配列されているメモリセルは、信号線Ｃ０、Ｄ０〜Ｃ６３、Ｄ６３に各メモリセルのゲイト電極が接続されている。なお図１に示されるように、本実施例では、不揮発性メモリを構成するメモリセルに（０、０）、（１、０）、（６３、６３）といった符号が付けられている。
【００４８】
各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、およびＣ０、Ｄ０〜Ｃ６３、Ｄ６３は、それぞれＹアドレスデコーダ１０２、およびＸアドレスデコーダ１０１に接続されている。このＸアドレスデコーダ１０１およびＹアドレスデコーダ１０２によって、メモリセルのアドレスが指定され、データの書き込みあるいは読み出しが行われる。
【００４９】
次に、不揮発性メモリの動作について、メモリセル（１、１）を例にとって説明する。
【００５０】
まず、メモリセル（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１は５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積される。Ｔｒ１のフローティングゲイトに蓄積された電荷は保持される。
【００５１】
次に、メモリセル（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には−５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【００５２】
以上の動作を下の表にまとめる。
【００５３】
【表１】
なお、メモリセルに記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メモリに照射するか、あるいは熱をかけることによって消去できる。
【００５５】
次に、本実施例の不揮発性メモリを備えた半導体装置の作製方法について説明する。半導体装置の中でも、特に液晶表示装置の作製方法について説明する。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。
【００５６】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素領域のマトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図２〜図５に示す。なお、本実施例では、ガンマ補正データを記憶する不揮発性メモリは、フローティングゲイトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチング素子を含んでおり、この不揮発性メモリと画素ＴＦＴの作製工程について説明する。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【００５７】
図２を参照する。まず、絶縁表面を有する基板として石英基板２０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【００５８】
２０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節する。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、ＦＡＭＯＳ型ＴＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。
【００５９】
本実施例の場合、非晶質珪素膜２０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3 以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００６０】
なお、非晶質珪素膜２０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜２０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００６１】
次に、非晶質珪素膜２０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００６２】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜４０３を形成する。マスク絶縁膜２０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。
【００６３】
そして、非晶質珪素膜２０２の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層２０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図２（Ａ））。
【００６４】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００６５】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜２０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００６６】
この時、非晶質珪素膜２０２の結晶化はニッケルを添加した領域２０５および２０６で発生した核から優先的に進行し、基板２０１の基板面に対してほぼ平行に成長した結晶領域２０７および２０８が形成される。この結晶領域２０７および２０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図２（Ｂ））。
【００６７】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００６８】
結晶化のための加熱処理が終了したら、マスク絶縁膜２０３を除去してパターニングを行い、横成長領域２０７および２０８でなる島状半導体層（活性層）２０９、２１０、および２１１を形成する（図２（Ｃ））。
【００６９】
ここで２０９はＰチャネルＦＡＭＯＳ型ＴＦＴの活性層、２１０はＮチャネルスイッチングＴＦＴの活性層、２１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７０】
活性層２０９、２１０、および２１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜２１２を成膜する。このゲイト絶縁膜の厚さは、１０〜２００ｎｍとする。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶縁膜の厚さは、１０〜５０ｎｍとし、他のゲイト絶縁膜の厚さは、５０〜２００ｎｍとしてもよい。なお、このゲイト絶縁膜には、ＳｉＯ2 、ＳｉＯＮ、ＳｉＮなどが用いられてもよい。
【００７１】
そして、次に図２（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００７２】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００７３】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００７４】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層２０９、２１０、および２１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００７５】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００７６】
この工程においては活性層２０９、２１０、および２１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層２０９、２１０、および２１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減される。
【００７７】
なお、５×１０17ａｔｏｍｓ／ｃｍ3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００７８】
また、上記加熱処理により活性層２０９、２１０、および２１１とゲイト絶縁膜２１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜２１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００７９】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜２１２の膜質の向上を図ることも有効である。
【００８０】
なお、ＳＩＭＳ分析により活性層２０９、２１０、および２１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層２０９、２１０、および２１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００８１】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【００８２】
次に、図３を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型２１３、２１４、および２１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図３（Ａ））。なお、後に２１３の一部は、ＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【００８３】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜２１６、２１７、および２１８、無孔性の陽極酸化膜２１９、２２０、および２２１、ゲイト電極２２２、２２３、および２２４を形成する（図３（Ｂ））。
【００８４】
こうして図３（Ｂ）の状態が得られたら、次にゲイト電極２２２、２２３、および２２４、多孔性の陽極酸化膜２１６、２１７、および２１８をマスクとしてゲイト絶縁膜２１２をエッチングする。そして、多孔性の陽極酸化膜２１６、２１７、および２１８を除去して図３（Ｃ）の状態を得る。なお、図３（Ｃ）において２２５、２２６、および２２７で示されるのは加工後のゲイト絶縁膜である。
【００８５】
次に、ゲイト電極４２２分断し、フローティングゲイトを作製する（図３（Ｄ））。
【００８６】
次に図４を参照する。図４に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００８７】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ- 領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3 以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3 以上）となるように調節する。
【００８８】
さらに、２回目の不純物添加を低加速電圧１０ｋe Ｖ程度で行い、 ｎ+ 領域を形成する。この時は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００８９】
以上の工程を経て、Ｎ型ＴＦＴのソース領域２２８、ドレイン領域２２９、低濃度不純物領域２３０、チャネル形成領域２３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域２３２、ドレイン領域２３３、低濃度不純物領域２３４、チャネル形成領域２３５が確定する（図４（Ａ））。本実施例では、半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少ない。これは、チャネル形成領域が、単結晶、あるいは実質的に単結晶となっていると考えられる。
【００９０】
なお、図４（Ａ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００９１】
次に、図４（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク２３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。ボロンの他に、Ｇａ、Ｉｎなどを用いてもよい。
【００９２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。このｐ-領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように調節する。
【００９３】
こうしてＰ型ＴＦＴのソース領域２３７、ドレイン領域２３８、低濃度不純物領域２３９、チャネル形成領域２４０が形成される（図４（Ｂ））。この低濃度不純物領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように調節する。こうすることによって、インパクトイオナイゼイションが起こりやすくなる場合がある。
【００９４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００９５】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極２４１を作製する。このコントロールゲイト電極２４１は、無孔性の陽極酸化膜２１９の上面および側面に接するように形成される。よって、コントロールゲイト電極２４１とフローティングゲイト電極２２２’は、絶縁性が保持されている。
【００９６】
次に、層間絶縁膜２４２として酸化珪素膜と窒化珪素膜との積層膜を形成した（図４（Ｄ））。図４（Ｄ）のＦＡＭＯＳ型ＴＦＴを上面から見た図を図４（Ｅ）に示す。
【００９７】
次に図５を参照する。層間絶縁膜２４２にコンタクトホールを形成した後、ソース電極２４３、２４４、および２４５、ドレイン電極２４６、２４７を形成して図５（Ａ）に示す状態を得る。
【００９８】
次に、有機性樹脂膜でなる第２の層間絶縁膜２４９を０．５〜３μｍの厚さに形成する（図５（Ｂ））。この有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミドなどが用いられ得る。この第２の層間絶縁膜２４９に有機性樹脂膜を用いることの利点は、▲１▼成膜方法が簡単であること、▲２▼膜厚を容易に厚くできること、▲３▼比誘電率が低いので寄生容量を低減できること、▲４▼平坦性に優れていること、などが挙げられる。
【００９９】
次に、ブラックマスク２５０を形成する（図５（Ｂ））。
【０１００】
次に、酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるいはこれらの積層膜からなる第３の層間絶縁膜２５１を０．１〜０．３μｍの厚さに形成する。そして、層間絶縁膜２５１にコンタクトホールを形成し、成膜した導電膜をパターニングすることにより画素電極２５２を形成する。本実施例は、透過型の液晶表示装置を例に示すため画素電極２５２を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１０１】
図５（Ｂ）の構成では、層間絶縁膜２５１を介して、画素電極２５２とブラックマスク２５０とが重畳する領域で補助容量が形成される。
【０１０２】
なお、図５（Ｂ）に示すような構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を適切な厚さで用いると、少ない面積で非常に大きな容量を確保することが可能である。
【０１０３】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１０４】
次に、図５（Ｃ）を参照しながら、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【０１０５】
図５（Ｂ）の状態のアクティブマトリクス基板に配向膜２５３を形成する。本実施例では、配向膜２５３には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板２５４、透明導電膜２５５、配向膜２５６とで構成される。
【０１０６】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０１０７】
なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。
【０１０８】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料２５７を注入し、封止剤（図示せず）によって完全に封止する。よって、図５（Ｃ）に示すような透過型の液晶パネルが完成する。
【０１０９】
なお、本実施例では、液晶パネルが、ＴＮモードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１１０】
よって、本実施例では、液晶パネルの画素ＴＦＴに電圧が印加されていないとき明状態となる、ノーマリホワイトモードで表示を行うことが理解される。
【０１１１】
図６にＦＡＭＯＳ型ＴＦＴを含むメモリセル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子を示す。
【０１１２】
また、本実施例の液晶パネルの外観を図７に簡略化して示す。図７において、７０１は石英基板、７０２は画素マトリクス回路、７０３はソース信号線側ドライバ回路、７０４はゲイト信号線側ドライバ回路、７０５は信号処理回路などのロジック回路および不揮発性メモリ回路である。７０６は対向基板、７０７は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｉｔ）端子である。一般的に、液晶モジュールと呼ばれるのはＦＰＣを取り付けた液晶パネルである。
【０１１３】
ロジック回路７０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路を指す。
【０１１４】
なお、本実施例の不揮発性メモリには、画像信号にガンマ補正する為のデータが記憶されている。これは、液晶表示装置固有のデータであり、製造後ガンマ補正のデータを作成する際に不揮発性メモリに書き込まれる。
【０１１５】
また、不揮発性メモリに用いられているＦＡＭＯＳ型ＴＦＴのフローティングゲイト、および／またはコントロールゲイトにＳｉを用いた場合にも、不揮発性メモリは周辺回路やロジック回路と同一構造を有し、本発明が適用できる。
【０１１６】
本実施例の不揮発性メモリは、フローティングゲイト電極を作製する際に生じた無孔性の陽極酸化膜を介して、コントロールゲイト電極が形成されている。
【０１１７】
図８に示すようにコントロールゲイト電極−フローティング電極間の容量をＣ１、印加される電圧をＶ１、フローティング電極−活性層間の容量をＣ２、ゲイト電圧をＶｃ、ドレイン電圧をＶｄとし、ソースをＧＮＤにおとすと、フローティングゲイト電極には、容量分割電圧Ｖｆが発生し、Ｖｆは下記の数式で表される。
【０１１８】
【数１】
本実施例ではフローティングゲイト−コントロールゲイト間の容量Ｃ３が大きので、Ｖｆが大きくなり、フローティングゲイト電極にキャリアが注入されやすい。
【０１２０】
（実施例２）
【０１２１】
本実施例では、ＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極の作製工程が実施例１とは異なる。その他の工程は同じであるので、実施例１を参照し、本実施例では説明を省略する。なお、本実施例の液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【０１２２】
図９を参照する。実施例１の図４（Ｂ）の工程を終えた状態が図９（Ａ）に示される。図９（Ａ）に示される以前の工程については、実施例１を参照することができる。図９（Ａ）において、９０１は下地基板、９０３はＰチャネルＦＡＭＯＳ型ＴＦＴののソース領域、９０２はドレイン領域、９０４は低濃度不純物領域、９０５はチャネル形成領域、９０６はゲイト絶縁膜、９０７はフローティングゲイト電極、９０８は無孔性の陽極酸化膜である。また、９０９はＮチャネル型ＴＦＴのソース領域、９１０はドレイン領域、９１１は低濃度不純物領域、９１２はチャネル形成領域、９１３はゲイト絶縁膜、９１４はゲイト電極、９１５は無孔性の陽極酸化膜である。また、９１６は画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域、９１７はドレイン領域、９１８は低濃度不純物領域、９１９はチャネル形成領域、９２０はゲイト絶縁膜、９２１はゲイト電極、９２２は無孔性の陽極酸化膜である。
【０１２３】
図９（Ｂ）に示すように、層間絶縁膜９２３として酸化珪素膜と窒化珪素膜との積層膜を形成する。
【０１２４】
次に図９（Ｃ）を参照する。層間絶縁膜９２３にコンタクトホールを形成した後、ソース電極９２４、９２５、および９２６、ドレイン電極９２７および９２８、およびＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極９２９を形成する。
【０１２５】
ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極は、無孔性の陽極酸化膜９０８に接続されている。
【０１２６】
以後、実施例１の工程に従って、有機性樹脂膜でなる第２の層間絶縁膜（図示せず）を形成する。以後の工程についても、実施例１の工程に従うものとする。
【０１２７】
本実施例の方法に従うと、ＦＡＭＯＳ型ＴＦＴを含む不揮発性メモリを有する液晶表示装置は、工程を増やすことなく作製され得る。
【０１２８】
（実施例３）
【０１２９】
図２１および図２３を参照する。図２１には、本実施例１で作製されたＴＦＴの第１回目のボロンドーズ量を変化させた時のゲイトリーク電流ＩＧの変化が示されている。なお、ＶＤはドレイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧である。
【０１３０】
図２１より、図２１（Ａ）〜（Ｅ）では、第１回目のボロンのドーズ量を０〜６×１０13ａｔｏｍｓ／ｃｍ2 とした場合のグラフである。このとき、ゲイトリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示す）が存在する。これらのグラフより、第１回目のボロンのドーズ量が多くなると、ゲイトリーク電流のピーク値が大きくなっていることがわかる。よって、低濃度不純物領域が無い方が、ゲイトリーク電流が多くなり、フローティングゲイト電極にキャリアが注入されやすいことがわかる。
【０１３１】
なお、図２３（Ａ）は、第１回目のボロンのドーズ量と、ゲイトリーク電流のピークとの関係を示すグラフである。
【０１３２】
本実施例では、第１回目のボロンのドーズ量が多い時に、ゲイトリーク電流が大きくなることより、ＦＡＭＯＳ型ＴＦＴに低濃度不純物領域を設けないようにすることにした。
【０１３３】
本実施例では、ＦＡＭＯＳ型ＴＦＴの不純物イオンの添加工程が実施例１とは異なる。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。
【０１３４】
図１０を参照する。実施例１の図３（Ｄ）の工程（フローティングゲイトの作製）を終えた状態が図１０（Ａ）に示される。図９（Ａ）に示される以前の工程については、実施例１を参照することができる。
【０１３５】
図１０（Ａ）において、１００１は下地基板、１００２、１００３、および１００４は島状半導体層（活性層）、１００５、１００６、および１００７はゲイト絶縁膜、１００８、１００９、および１０１０はゲイト電極（ただし、１００８はＦＡＭＯＳ型ＴＦＴのフローティングゲイト）、１０１１、１０１２、および１０１３は無孔性の陽極酸化膜である。
【０１３６】
まず、ＦＡＭＯＳ型ＴＦＴの不純物添加を行う。不純物の添加には、本実施例ではＢ（ボロン）を用いる。その他、Ｇａ、Ｉｎ等を用いてもよい。加速電圧８０ｋｅＶ程度で不純物の添加を行うことによって、ソース領域１０１４、ドレイン領域１０１５、およびチャネル領域１０１６が形成される。またこの時、他の部分にはレジストマスク１０１７が存在するようにしておくことによって、他の領域には不純物の添加が行われないようにする。
【０１３７】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴ以外に不純物の添加を行う。本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１３８】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１３９】
以上の工程を経て、Ｎ型ＴＦＴのソース領域１０１９、ドレイン領域１０２０、低濃度不純物領域１０２１、チャネル形成領域１０２２が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１０２３、ドレイン領域１０２４、低濃度不純物領域１０２５、チャネル形成領域１０２６が確定する（図１０（Ｃ））。
【０１４０】
なお、図１０（Ｃ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１４１】
次に、図１０（Ｄ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク１０２７を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。なお、図１０（Ｄ）にはＦＡＭＯＳ型ＴＦＴ以外のＰチャネル型ＴＦＴは図示されていない。
【０１４２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１４３】
こうしてＰ型ＴＦＴのソース領域、ドレイン領域、低濃度不純物領域、およびチャネル形成領域が形成される（図１０（Ｄ））。
【０１４４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１４５】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１０２８を作製する。このコントロールゲイト電極１０２８は、無孔性の陽極酸化膜１０１１を囲むように作製される（図１１（Ａ））。よって、コントロールゲイト電極１０２８とフローティングゲイト電極１００８は、絶縁性が保持されている。
【０１４６】
次に、層間絶縁膜１０２９として酸化珪素膜と窒化珪素膜との積層膜を形成した（図１１（Ｂ））。
【０１４７】
次に図１１（Ｃ）を参照する。層間絶縁膜１０２９にコンタクトホールを形成した後、ソース電極１０３０、１０３１、および１０３２、ドレイン電極１０３３、１０３４を形成して図１１（Ｃ）に示す状態を得る。
【０１４８】
以後は、実施例１の図５（Ｂ）以降に示された工程を行う。
【０１４９】
完成した本実施例の液晶パネルの断面図を図１２に示す。図１２には、ＦＡＭＯＳ型ＴＦＴを含むメモリセル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子が示されている。なお、ロジック回路は実施例１と同様ＣＭＯＳ回路が代表的に示されている。
【０１５０】
図１２にも示されているように、メモリセルＰチャネルＦＡＭＯＳ型ＴＦＴの半導体活性層領域には、低濃度不純物領域が形成されていない（他のＴＦＴには低濃度不純物領域１２０１、１２０２、１２０３、および１２０４が形成されている）。よって、フローティングゲイト電極にキャリアの注入が起こりやすくなり、優れたメモリの機能が実現される。
【０１５１】
（実施例４）
【０１５２】
本実施例では、メモリセルを構成するＦＡＭＯＳ型ＴＦＴとスイッチングＴＦＴとの両方をＰチャネル型ＴＦＴで作製した。なお、メモリのデコーダ部や他のロジック回路を構成するＴＦＴは、Ｎチャネル型およびＰチャネル型で構成される。なお、説明を省略する工程に関しては、実施例１を参照することができる。
【０１５３】
図１３を参照する。まず、絶縁表面を有する基板として石英基板１３０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【０１５４】
１３０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節する。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、ＦＡＭＯＳ型ＴＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。
【０１５５】
本実施例の場合、非晶質珪素膜１３０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【０１５６】
なお、非晶質珪素膜１３０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１３０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【０１５７】
次に、非晶質珪素膜１３０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【０１５８】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１３０３を形成する。マスク絶縁膜１３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。
【０１５９】
そして、非晶質珪素膜１３０２の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１３０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図１３（Ａ））。
【０１６０】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【０１６１】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜１３０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【０１６２】
この時、非晶質珪素膜１３０２の結晶化はニッケルを添加した領域１３０５および１３０６で発生した核から優先的に進行し、基板１３０１の基板面に対してほぼ平行に成長した結晶領域（横成長領域）１３０７および１３０８が形成される。この結晶領域２０７および２０８を横成長領域と呼ぶ（図１３（Ｂ））。
【０１６３】
結晶化のための加熱処理が終了したら、マスク絶縁膜１３０３を除去してパターニングを行い、横成長領域１３０７および１３０８でなる島状半導体層（活性層）１３０９および１３１０を形成する（図１３（Ｃ））。
【０１６４】
ここで１３０９はＰチャネルＦＡＭＯＳ型ＴＦＴおよびスイッチングＴＦＴの活性層、１３１０は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【０１６５】
活性層１３０９および１３１０を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜１３１１を成膜する。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶縁膜の厚さは、１００〜５００とし、他のゲイト絶縁膜の厚さは、５００〜２０００としてもよい。なお、このゲイト絶縁膜には、ＳｉＯ２、ＳｉＯＮ、ＳｉＮなどが用いられてもよい。
【０１６６】
そして、次に図１３（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【０１６７】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【０１６８】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【０１６９】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層１３０９および１３１０の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【０１７０】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3、Ｆ2、Ｂｒ2等のハロゲンを含む化合物から選ばれた一種または複数種の
ものを用いることが出来る。
【０１７１】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜１３１１の膜質の向上を図ることも有効である。
【０１７２】
なお、ＳＩＭＳ分析により活性層１３０９および１３１０中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層１３０９および１３１０と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【０１７３】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【０１７４】
次に、図１４を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型１３１２、１３１３、および１３１４を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図１４（Ａ））。なお、後に１３１２の一部は、ＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【０１７５】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜１３１５、１３１６、および１３１７、無孔性の陽極酸化膜１３１８、１３１９、および１３２０、ゲイト電極１３２１、１３２２、および１３２３（図１４（Ｂ））。
【０１７６】
こうして図１４（Ｂ）の状態が得られたら、次にゲイト電極１３２１、１３２２、および１３２３、多孔性の陽極酸化膜１３１５、１３１６、および１３１７をマスクとしてゲイト絶縁膜１３１１をエッチングする。そして、多孔性の陽極酸化膜１３１５、１３１６、および１３１７を除去して図１４（Ｃ）の状態を得る。なお、図１４（Ｃ）において１３２１、１３２２、および１３２３で示されるのは加工後のゲイト絶縁膜である。
【０１７７】
次に、ゲイト電極１３２１を分断し、フローティングゲイト電極１３２１’を作製する（図１４（Ｄ））。
【０１７８】
次に図１５を参照する。図１５に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【０１７９】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１８０】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１８１】
以上の工程を経て、Ｎ型ＴＦＴのソース領域、ドレイン領域、低濃度不純物領域、チャネル形成領域（いずれも図示せず）が形成され、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１３２４、ドレイン領域１３２５、低濃度不純物領域１３２６、およびチャネル形成領域１３２７が確定する（図１５（Ａ））。
【０１８２】
なお、図１５（Ａ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１８３】
次に、図１５（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク１３２８を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１８４】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１８５】
こうしてＰ型ＴＦＴのソース・ドレイン領域１３２９、１３３０、および１３３１、低濃度不純物領域１３３２および１３３３、およびチャネル形成領域１３３２、１３３３が形成される（図１５（Ｂ））。
【０１８６】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１８７】
次に、層間絶縁膜１３３６として酸化珪素膜と窒化珪素膜との積層膜を形成した（図１５（Ｃ））。
【０１８８】
次に、層間絶縁膜１３３６にコンタクトホールを形成した後、ソース・ドレイン電極１３３７、１３３８、１３３９、および１３４０，およびＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１３４１を形成する。
【０１８９】
ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極は、無孔性の陽極酸化膜１３１８の上面に接続されている。
【０１９０】
以後、実施例１の工程に従って、有機性樹脂膜でなる第２の層間絶縁膜（図示せず）を形成する。以後の工程についても、実施例１の工程に従うものとする。
【０１９１】
ここで、図１６（Ａ）に、本実施の不揮発性メモリの回路図を示す。図１６（Ｂ）は、図１６（Ａ）におけるＡ−Ａ’の断面図を示し、図１６（Ｃ）は、図１６（Ａ）の等価回路図を示す。
【０１９２】
図１６（Ａ）において、１３０１〜１３０４は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成している。１３０５〜１３０８は第１の配線層であり、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイト信号線の配線、およびＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ７のゲイト信号線の配線として利用している。なお、Ｔｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティングゲイト電極１３１３〜１３１６は、第１の配線層と同時に形成され、パターンニングされたのちにフローティングの状態となる。なお、１３０９〜１３１２は、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極である。１３１７〜１３２４は第２の配線層であり、各Ｔｒのソース・ドレイン領域に接続される信号線として、またＴｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のコントロールゲイト電極として用いられる。また、図中において、１３２５で示したように黒く塗りつぶされている部分は、その下部の配線あるいは半導体層とコンタクトをとっていることを示している。なお、図中において同一柄の配線は全て同一の配線層である。
【０１９３】
なお、本実施例の不揮発性メモリの動作について、図１６（Ｃ）を参照して説明する。なお、本実施例の不揮発性メモリも、実施例１に示したような、マトリクス状に配置された構造を有する。また、図１６（Ｃ）では、信号線にはＡ０、Ｂ０、Ｃ０、Ｄ０、Ａ１、Ｂ１、Ｃ１、およびＤ１という符号が付けられている。また、メモリセルには、（０、０）〜（１、１）の符号が付けられている。ここでは、メモリセル（１、１）を例にとって、その動作を説明する。
【０１９４】
まず、メモリセル（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１は−５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積される。Ｔｒ１のフローティングゲイトに蓄積された電荷は保持される。
【０１９５】
次に、メモリセル（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には−５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【０１９６】
以上の動作を下の表にまとめる。
【０１９７】
【表２】
なお、メモリセルに記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メモリに照射することによって消去できる。
【０１９９】
（実施例５）
【０２００】
本実施例では、メモリに蓄積されたキャリアを電気的に消去できる、ＥＥＰＲＯＭについて述べる。
【０２０１】
図１８を参照する。図１８（Ａ）には、本実施例のＥＥＰＲＯＭの構成が示されている。１９０１は、Ｐ型ＴＦＴのチャネル領域、１９０２、１９０３は、ソース・ドレイン領域、１９０４はゲイト絶縁膜、１９０５はフローティングゲイト電極、１９０６は陽極酸化膜、１９０７はソース電極、１９０８はコントロール電極、１９０９はスイッチングＴＦＴの低濃度不純物領域、１９２０はチャネル領域、１９２１はゲイト絶縁膜、１９２３はゲイト電極、１９２４は陽極酸化膜、１９２６は層間膜である。
【０２０２】
本実施例のＥＥＰＲＯＭをマトリクス状に配置したメモリを、図１８（Ｂ）に示す。１９２７、１９２８は、それぞれアドレスデコーダである。
【０２０３】
本実施例のメモリの動作を下記の表に示す。
【０２０４】
【表３】
なお、本実施例のメモリは、上記実施例１〜５で説明したような、半導体表示装置に用いられる。
【０２０６】
（実施例６）
【０２０７】
本実施例では、実施例１で説明した作製において、ゲイト電極にＴａ（タンタル）またはＴａ合金を用いた場合について説明する。
【０２０８】
ＴａまたはＴａ合金をゲイト電極に用いると、約４５０℃から約６００℃で熱酸化することができ、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に形成される。この酸化膜は、上記実施例１で説明した、Ａｌ（アルミニウム）をゲイト電極として用いたときに形成される酸化膜よりも膜質は良いことがわかっている。
【０２０９】
このことは、絶縁膜の耐圧評価の一つであるＪ−Ｅ特性（電流密度−電界強度特性）において、ＴａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特性を有することによってわかった。
【０２１０】
また、Ｔａ2 Ｏ 3は、比誘電率が１１．６前後であり、フローティングゲイト−コントロールゲイト間の容量Ｃ３（実施例１の数式参照）が大きいので、Ａｌをゲイト電極に用いた場合に比較してフローティングゲイトに電荷が注入されやすいという利点もある。
【０２１１】
また、Ｔａをゲイト電極に用いた場合、上記実施例で行ったように陽極酸化することもできる。
【０２１２】
なお、上記実施例１〜５においてゲイト電極にＴａまたはＴａ合金を用いることができる。
【０２１３】
（実施例７）
【０２１４】
上記実施例１〜６で説明した液晶表示装置は、液晶表示装置を組み込んだ半導体表示装置に用いられる。このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１７に示す。
【０２１５】
図１７（Ａ）はモバイルコンピュータであり、本体１７０１、カメラ部１７０２、受像部１７０３、操作スイッチ１７０４、液晶表示装置１７０５で構成される。
【０２１６】
図１７（Ｂ）はヘッドマウントディスプレイであり、本体１８０１、液晶表示装置１８０２、バンド部１８０３で構成される。
【０２１７】
図１７（Ｃ）は、フロント型プロジェクタであり、本体１９０１、光源１９０２、液晶表示装置１９０３、光学系１９０４、スクリーン１９０５で構成される。
【０２１８】
図１７（Ｄ）は携帯電話であり、本体２００１、音声出力部２００３、音声入力部２００３、液晶表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。
【０２１９】
図１７（Ｅ）はビデオカメラであり、本体２１０１、液晶表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。
【０２２０】
（実施例８）
【０２２１】
なお、上記実施例１〜７では、表示媒体として液晶を用いる場合について説明してきたが、本発明の半導体表示装置に、液晶と高分子との混合層を用い、いわゆる高分子分散型液晶表示装置とすることもできる。また、本発明を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。この場合も、メモリや周辺回路などを含むアクティブマトリクス基板の作製には、実施例１で説明した工程が利用される。
【０２２２】
また、実施例６で説明したように、ゲイト電極にタンタルまたはタンタル合金を用いてもよい。
【０２２３】
ここで、上記実施例１〜４の作製方法によって作製され半導体薄膜について説明する。上記実施例１〜４の作製方法によると、非晶質珪素膜を結晶化させて、連続粒界結晶シリコン（いわゆるContinuous Grain Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得ることができる。
【０２２４】
上記実施例１〜４の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【０２２５】
〔活性層の結晶構造に関する知見〕
【０２２６】
上述の実施例１〜４の作製工程に従って形成した横成長領域は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【０２２７】
また、本発明者らは上述の実施例１〜４の作製方法によって得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８００万倍に拡大し、詳細に観察した（図２４（Ａ））。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【０２２８】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。
【０２２９】
本出願人らが得たＴＥＭ写真（図２４（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であることが電子線回折により確認されている。
【０２３０】
ところで、前述の様なＴＥＭ写真による格子縞観察では｛１１０｝面内に｛１１１｝面に対応する格子縞が観察された。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。
【０２３１】
この時、本出願人らは上述した実施例１〜４の作製方法によって得られた半導体薄膜のＴＥＭ写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも｛１１１｝面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。
【０２３２】
さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であり、全体の９０％以上（典型的には９５％以上）の格子縞が結晶粒界で連続性を保っている。
【０２３３】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【０２３４】
なお、図２４（Ｂ）に、本出願人らはリファレンスとして従来の多結晶珪素膜（いわゆる高温ポリシリコン膜）についても電子線回折およびＨＲ−ＴＥＭ観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。このような部分では、未結合手が存在することになり、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【０２３５】
本出願人らは、上述した実施１〜４の作製方法で得られる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０２３６】
本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されているのである。
【０２３７】
また、前述の実施例１〜４の作製方法に従って作製した横成長領域を電子線回折で観察した結果を図２５（Ａ）に示す。なお、図２５（Ｂ）は比較のために観察した従来のポリシリコン膜（高温ポリシリコン膜と呼ばれるもの）の電子線回折パターンである。
【０２３８】
なお、図２５（Ａ）および図２５（Ｂ）は電子線の照射スポットの径を1.35μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【０２３９】
また、図２５（Ｃ）は単結晶シリコンの｛１１０｝面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。
【０２４０】
図２５（Ａ）の場合、図２５（Ｃ）に示す様な〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【０２４１】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【０２４２】
また、多数観測するうちには回折斑点が部分的に見えない場合があった（図２５（Ａ）でも一部分の回折斑点が見えない）。おそらくは概略｛１１０｝配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。
【０２４３】
本出願人らは、結晶面内に殆ど必ず｛１１１｝面が含まれるという事実を踏まえ、おそらく〈１１１〉軸まわりの回転角のずれがその様な現象の原因であろうと推測している。
【０２４４】
一方、図２５（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【０２４５】
これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。
【０２４６】
以上の様に、前述の実施例１〜４の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平9-55633 号、同9-165216号、同9-212428号でも説明している。
【０２４７】
なお、本出願人らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、上述の作製方法の結晶性珪素膜について配向比率を算出した。同公報では下記数２に示す様な算出方法で配向比率を定義している。
【０２４８】
【数２】
ここで上述の半導体薄膜の配向性をＸ線回折で測定した結果の一例を図２８に示す。なお、Ｘ線回折パターンには（２２０）面に相当するピークが現れているが、｛１１０｝面と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【０２５０】
以上に示してきた通り、上述の実施例１〜４の作製方法による結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【０２５１】
なお、この半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【０２５２】
図２６（Ａ）は上述の実施例１〜４の結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【０２５３】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２６（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【０２５４】
一方、図２６（Ｂ）に示す様に、同倍率で見た上述の実施例１〜４の作製方法による結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【０２５５】
即ち、図２６（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０２５６】
この様に、図２６（Ａ）と図２６（Ｂ）との写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。上述の実施例１〜４の作製方法による結晶シリコン膜が図２６（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【０２５７】
こうして得られた上述の実施例１〜４の作製方法による結晶シリコン膜（図２６（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２６（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０２５８】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では上記実施例１〜４の作製方法による結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０２５９】
以上の様な結晶構造および特徴を有する上述の実施例１〜４の作製方法によるの結晶シリコン膜を、本出願人は、「連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）」と呼んでいる。
【０２６０】
従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、上述の実施例１〜４の作製方法による半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、上記実施例１〜４の作製方法による半導体薄膜を用いて作製したＴＦＴの電気特性は非常に優れた値を示す。この事については以下に示す。
【０２６１】
〔ＴＦＴの電気特性に関する知見〕
【０２６２】
上述の実施例１〜４の作製方法による半導体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が存在しない）ため、それを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出願人らが試作したＴＦＴからは次に示す様なデータが得られている。
【０２６３】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０２６４】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０２６５】
なお、ＣＧＳを形成するにあたって前述した結晶化温度以上の温度（７００〜１１００℃）でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。
【０２６６】
以上のことから、ＣＧＳを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。
【０２６７】
まず、図２６（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０２６８】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSi-Ni 結合は切れる。そのため、シリコンの余った結合手は、すぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０２６９】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。
【０２７０】
また、本発明者らは結晶化温度以上の温度（７００〜１１００℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０２７１】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０２７２】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０２７３】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０２７４】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０２７５】
本出願人が上述の実施例１〜４の作製方法による半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０２７６】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０２７７】
従って、図２４（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０２７８】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０２７９】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、上述の実施例１〜４の作製方法による半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０２８０】
ここで、上述の実施例１〜４の作製方法による半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０２８１】
図２７（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０２８２】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２７（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０２８３】
また、本出願人は図２７に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０２８４】
【発明の効果】
【０２８５】
本発明によると、不揮発性メモリが、画素ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体形成されるので、液晶表示装置の小型化、高性能化を図ることができる。また、作製した不揮発性メモリを、ガンマ補正を行うためのデータを記憶させておくこともでき、階調表示の良好な液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】 本発明の不揮発性メモリの回路図である。
【図２】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図３】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図４】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図５】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図６】 本発明の不揮発性メモリを含む液晶表示装置の断面図である。
【図７】 本発明の不揮発性メモリを含む液晶表示装置の斜視図および側面図である。
【図８】 本発明の不揮発性メモリの容量を示す図である。
【図９】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１０】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１１】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１２】 本発明の不揮発性メモリを含む液晶表示装置の断面図である。
【図１３】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１４】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１５】 本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１６】 本発明の不揮発性メモリの回路図である。
【図１７】 本発明の液晶表示装置を利用した半導体装置の概略図である。
【図１８】 本発明の不揮発性メモリの断面図、および回路図である。
【図１９】 従来の液晶表示装置を示す図である。
【図２０】 液晶表示装置の印可電圧と透過光強度との関係を示した図である。
【図２１】 ＴＦＴの特性を測定した図である。
【図２２】 ＴＦＴの特性を測定した図である。
【図２３】 ＴＦＴの特性を測定した図である。
【図２４】 半導体薄膜の結晶粒界を拡大したＨＲ−ＴＥＭ写真図である。
【図２５】 電子回折パターンの写真図および模式図である。
【図２６】 結晶シリコン膜の結晶粒を示すＴＥＭ写真図である。
【図２７】 半導体薄膜の暗視野像の写真図である。
【図２８】 Ｘ線回折の結果を示す図である。
【符号の説明】
１０１ アドレスデコーダ
１０２ アドレスデコーダ
２２２’ フローティングゲイト
２４１ コントロールゲイト
Claims (14)
- 絶縁表面を有する基板上に設けられた第１の半導体活性層及び第２の半導体活性層と、
前記第１の半導体活性層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられたフローティングゲイト電極と、
前記フローティングゲイト電極上に設けられた酸化膜と、
前記酸化膜上に設けられたコントロールゲイト電極と、
前記第２の半導体活性層上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられたゲイト電極と、
前記酸化膜及び前記ゲイト電極上に設けられた層間絶縁膜と、
前記第２の半導体活性層と接続された配線と、を備え、
前記配線と前記コントロールゲイト電極とは前記層間絶縁膜上に設けられた同一の配線層を用いて形成され、
前記層間絶縁膜に設けられたコンタクトホールにおいて、前記配線は前記第２の半導体活性層と接続され、且つ前記コントロールゲイト電極は前記酸化膜を介して前記フローティングゲイト電極と重なることを特徴とする不揮発性メモリ。 - 請求項１において、
前記層間絶縁膜は、酸化珪素膜と窒化珪素膜の積層であることを特徴とする不揮発性メモリ。 - 請求項１又は請求項２において、
前記酸化膜は、前記フローティングゲイト電極を陽極酸化して得られた陽極酸化膜であることを特徴とする不揮発性メモリ。 - 請求項１又は請求項２において、
前記酸化膜は、前記フローティングゲイト電極を熱酸化して得られた酸化膜であることを特徴とする不揮発性メモリ。 - 請求項１又は請求項２において、
前記フローティングゲイト電極と前記ゲイト電極は、Ｔａ又はＴａ合金を有し、
前記酸化膜は、前記Ｔａ又はＴａ合金を酸化して得られた酸化膜であることを特徴とする不揮発性メモリ。 - 請求項１乃至請求項５のいずれか一において、
前記第１の絶縁膜の厚さは１０〜５０ｎｍであり、前記第２の絶縁膜の厚さは５０〜２００ｎｍであることを特徴とする不揮発性メモリ。 - 請求項１乃至請求項６のいずれか一において、
前記絶縁表面を有する基板として、表面に熱酸化膜を形成したシリコン基板を用いたことを特徴とする不揮発性メモリ。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とする半導体装置。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とするビデオカメラ。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とするスチルカメラ。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とするプロジェクタ。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とするヘッドマウントディスプレイ。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とするパーソナルコンピュータ。 - 請求項１乃至請求項７のいずれか一において、
前記不揮発性メモリを用いたことを特徴とする携帯情報端末。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16136598A JP3980178B2 (ja) | 1997-08-29 | 1998-05-25 | 不揮発性メモリおよび半導体装置 |
| US09/138,691 US6323515B1 (en) | 1997-08-29 | 1998-08-24 | Non-volatile memory and semiconductor device |
| KR1019980035081A KR100500301B1 (ko) | 1997-08-29 | 1998-08-28 | 비휘발성메모리및반도체장치 |
| US09/970,719 US6597034B2 (en) | 1997-08-29 | 2001-10-04 | Non-volatile memory and semiconductor device |
| US10/424,575 US6900499B2 (en) | 1997-08-29 | 2003-04-28 | Non-volatile memory and semiconductor device |
| US11/129,795 US7495278B2 (en) | 1997-08-29 | 2005-05-16 | Non-volatile memory and semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-249818 | 1997-08-29 | ||
| JP24981897 | 1997-08-29 | ||
| JP13275098 | 1998-04-27 | ||
| JP10-132750 | 1998-04-27 | ||
| JP16136598A JP3980178B2 (ja) | 1997-08-29 | 1998-05-25 | 不揮発性メモリおよび半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007075099A Division JP5041839B2 (ja) | 1997-08-29 | 2007-03-22 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000022004A JP2000022004A (ja) | 2000-01-21 |
| JP2000022004A5 JP2000022004A5 (ja) | 2005-08-04 |
| JP3980178B2 true JP3980178B2 (ja) | 2007-09-26 |
Family
ID=27316575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16136598A Expired - Fee Related JP3980178B2 (ja) | 1997-08-29 | 1998-05-25 | 不揮発性メモリおよび半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6323515B1 (ja) |
| JP (1) | JP3980178B2 (ja) |
| KR (1) | KR100500301B1 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667494B1 (en) * | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| US6617648B1 (en) * | 1998-02-25 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Projection TV |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6531993B1 (en) | 1999-03-05 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device |
| US6690434B1 (en) | 1999-03-15 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display device |
| KR100333275B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| AU2001286432A1 (en) | 2000-08-14 | 2002-02-25 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| US7180496B2 (en) | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| JP4954399B2 (ja) * | 2000-08-18 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4954400B2 (ja) * | 2000-08-18 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US7061049B2 (en) * | 2001-06-12 | 2006-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device using SOI device and semiconductor integrated circuit using the semiconductor device |
| US7488986B2 (en) * | 2001-10-26 | 2009-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6956240B2 (en) * | 2001-10-30 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP3920649B2 (ja) * | 2002-01-31 | 2007-05-30 | 株式会社日立製作所 | 画像表示装置および液晶表示装置 |
| US7148508B2 (en) * | 2002-03-20 | 2006-12-12 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| US7453129B2 (en) * | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US7589380B2 (en) * | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| JP4282985B2 (ja) * | 2002-12-27 | 2009-06-24 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| US7335934B2 (en) * | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
| EP1521316B1 (en) | 2003-10-03 | 2016-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a light emitting element |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| US7202523B2 (en) * | 2003-11-17 | 2007-04-10 | Micron Technology, Inc. | NROM flash memory devices on ultrathin silicon |
| CN101673808B (zh) * | 2003-12-26 | 2012-05-23 | 株式会社半导体能源研究所 | 发光元件 |
| KR101258671B1 (ko) * | 2004-02-20 | 2013-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법, ｉｃ 카드, ｉｃ 태그, ｒｆｉｄ,트랜스폰더, 지폐, 유가증권, 여권, 전자 기기, 가방 및의류 |
| US20050258488A1 (en) * | 2004-04-27 | 2005-11-24 | Toppoly Optoelectronics Corp. | Serially connected thin film transistors and fabrication methods thereof |
| CN101027799B (zh) * | 2004-09-24 | 2010-06-16 | 株式会社半导体能源研究所 | 发光器件 |
| JP4884784B2 (ja) | 2005-01-28 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び半導体装置 |
| US7986287B2 (en) | 2005-08-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| KR100796592B1 (ko) * | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| EP1818989A3 (en) * | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| KR101488516B1 (ko) * | 2006-03-21 | 2015-02-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
| EP1837900A3 (en) * | 2006-03-21 | 2008-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| EP1837917A1 (en) * | 2006-03-21 | 2007-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
| US8022460B2 (en) * | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
| US7786526B2 (en) * | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8629490B2 (en) | 2006-03-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode |
| EP1840947A3 (en) * | 2006-03-31 | 2008-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| JP5132171B2 (ja) * | 2006-03-31 | 2013-01-30 | 株式会社半導体エネルギー研究所 | 不揮発性半導体記憶装置及びその作製方法並びに半導体装置及びその作製方法 |
| US7709307B2 (en) * | 2006-08-24 | 2010-05-04 | Kovio, Inc. | Printed non-volatile memory |
| US7820491B2 (en) * | 2007-01-05 | 2010-10-26 | Freescale Semiconductor, Inc. | Light erasable memory and method therefor |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP5409024B2 (ja) * | 2008-02-15 | 2014-02-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR101195959B1 (ko) * | 2008-09-10 | 2012-11-05 | 가부시키가이샤 어드밴티스트 | 메모리 디바이스, 메모리 디바이스의 제조 방법, 및 데이터 기입 방법 |
| JP5521495B2 (ja) * | 2009-11-04 | 2014-06-11 | セイコーエプソン株式会社 | 半導体装置用基板、半導体装置及び電子機器 |
| WO2012029674A1 (en) | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing semiconductor device |
| US8647919B2 (en) | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| TWI548039B (zh) * | 2015-03-17 | 2016-09-01 | 力晶科技股份有限公司 | 半導體裝置的製作方法 |
| CN105161423B (zh) * | 2015-09-13 | 2018-03-06 | 华南理工大学 | 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Family Cites Families (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065781A (en) * | 1974-06-21 | 1977-12-27 | Westinghouse Electric Corporation | Insulated-gate thin film transistor with low leakage current |
| US4394688A (en) | 1981-08-25 | 1983-07-19 | Hamamatsu Systems, Inc. | Video system having an adjustable digital gamma correction for contrast enhancement |
| JPH0263163A (ja) | 1988-08-29 | 1990-03-02 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH0265276A (ja) * | 1988-08-31 | 1990-03-05 | Seiko Epson Corp | 記憶装置 |
| JPH0311390A (ja) | 1989-06-08 | 1991-01-18 | Matsushita Electric Ind Co Ltd | 投写型画像表示装置 |
| US5355007A (en) * | 1990-11-23 | 1994-10-11 | Texas Instruments Incorporated | Devices for non-volatile memory, systems and methods |
| JP3060680B2 (ja) * | 1990-11-30 | 2000-07-10 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| US6627953B1 (en) * | 1990-12-31 | 2003-09-30 | Kopin Corporation | High density electronic circuit modules |
| US5528397A (en) * | 1991-12-03 | 1996-06-18 | Kopin Corporation | Single crystal silicon transistors for display panels |
| JPH05191675A (ja) | 1992-01-14 | 1993-07-30 | Canon Inc | ガンマ補正回路及びそれを用いた撮像装置 |
| JPH05211318A (ja) * | 1992-10-20 | 1993-08-20 | Casio Comput Co Ltd | 薄膜メモリ素子 |
| JP3431647B2 (ja) | 1992-10-30 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法 |
| JPH06138849A (ja) | 1992-10-30 | 1994-05-20 | Sharp Corp | 液晶映像表示装置 |
| US5469365A (en) * | 1993-01-25 | 1995-11-21 | Customs Ideas | Power monitor unit |
| EP0614223B1 (en) * | 1993-02-17 | 1999-10-13 | STMicroelectronics S.r.l. | Non-volatile memory with protection diode |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JPH0786532A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3192861B2 (ja) * | 1994-03-14 | 2001-07-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3672586B2 (ja) | 1994-03-24 | 2005-07-20 | 株式会社半導体エネルギー研究所 | 補正システムおよびその動作方法 |
| JP3464287B2 (ja) * | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB9502717D0 (en) | 1995-02-10 | 1995-03-29 | Innovation Tk Ltd | Digital image processing |
| US6433382B1 (en) * | 1995-04-06 | 2002-08-13 | Motorola, Inc. | Split-gate vertically oriented EEPROM device and process |
| US5666159A (en) | 1995-04-24 | 1997-09-09 | Eastman Kodak Company | Electronic camera system with programmable transmission capability |
| US5539459A (en) | 1995-05-18 | 1996-07-23 | Polaroid Corporation | Optimal tone scale mapping in electronic cameras |
| US5926562A (en) | 1995-06-23 | 1999-07-20 | Fuji Photo Film Co., Ltd. | Image processing method using reference values to determine exposure state |
| DE69528970D1 (de) * | 1995-06-30 | 2003-01-09 | St Microelectronics Srl | Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren enthält, und entsprechender IC |
| US5933199A (en) | 1995-09-15 | 1999-08-03 | Lg Electronics Inc. | Gamma correction circuit using analog multiplier |
| JPH09115978A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の評価方法 |
| JPH09240506A (ja) | 1996-03-05 | 1997-09-16 | Honda Motor Co Ltd | ステアリングスポーク角調整方法及びこの調整装置 |
| JPH09238927A (ja) | 1996-03-05 | 1997-09-16 | Rion Co Ltd | 聴覚検査用ヘッドホン装置 |
| JP3402909B2 (ja) | 1996-03-12 | 2003-05-06 | アルプス電気株式会社 | 薄膜トランジスタ装置及び液晶表示装置 |
| JP3593212B2 (ja) | 1996-04-27 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH10132749A (ja) | 1996-10-01 | 1998-05-22 | Texas Instr Inc <Ti> | 集積蛍光生化学センサ |
| JP3704550B2 (ja) | 1996-10-31 | 2005-10-12 | アークレイ株式会社 | 乾式測定試験素子 |
| US5809520A (en) * | 1996-11-06 | 1998-09-15 | Iomega Corporation | Interchangeable cartridge data storage system for devices performing diverse functions |
| JPH10161363A (ja) | 1996-11-29 | 1998-06-19 | Mita Ind Co Ltd | 予約型原稿搬送装置 |
| JPH10161366A (ja) | 1996-12-04 | 1998-06-19 | Konica Corp | 画像濃度の補正方法 |
| JP4401448B2 (ja) | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4566294B2 (ja) | 1997-06-06 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 連続粒界結晶シリコン膜、半導体装置 |
| JP4318768B2 (ja) | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6667494B1 (en) * | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| JP3943245B2 (ja) * | 1997-09-20 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JPH11254442A (ja) | 1998-03-10 | 1999-09-21 | Bridgestone Corp | タイヤ滑り止め装置用モールド |
| JP4429586B2 (ja) * | 2002-11-08 | 2010-03-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1998
- 1998-05-25 JP JP16136598A patent/JP3980178B2/ja not_active Expired - Fee Related
- 1998-08-24 US US09/138,691 patent/US6323515B1/en not_active Expired - Fee Related
- 1998-08-28 KR KR1019980035081A patent/KR100500301B1/ko not_active IP Right Cessation
-
2001
- 2001-10-04 US US09/970,719 patent/US6597034B2/en not_active Expired - Fee Related
-
2003
- 2003-04-28 US US10/424,575 patent/US6900499B2/en not_active Expired - Fee Related
-
2005
- 2005-05-16 US US11/129,795 patent/US7495278B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040031986A1 (en) | 2004-02-19 |
| JP2000022004A (ja) | 2000-01-21 |
| US6900499B2 (en) | 2005-05-31 |
| US7495278B2 (en) | 2009-02-24 |
| US6323515B1 (en) | 2001-11-27 |
| US20020043682A1 (en) | 2002-04-18 |
| US6597034B2 (en) | 2003-07-22 |
| KR19990023966A (ko) | 1999-03-25 |
| KR100500301B1 (ko) | 2006-05-25 |
| US20050218405A1 (en) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980178B2 (ja) | 不揮発性メモリおよび半導体装置 | |
| JP6170641B1 (ja) | 液晶表示装置 | |
| KR100680741B1 (ko) | 반도체장치 | |
| US6335716B1 (en) | Semiconductor display device correcting system and correcting method of semiconductor display device | |
| KR100646737B1 (ko) | 표시장치 | |
| JP2001036019A (ja) | コンデンサ及び半導体装置並びにそれらの作製方法 | |
| JP4651777B2 (ja) | 半導体装置の作製方法 | |
| US6717179B1 (en) | Semiconductor device and semiconductor display device | |
| JP5041839B2 (ja) | 半導体装置 | |
| JP4294118B2 (ja) | 表示装置および表示装置の作製方法 | |
| JP4112686B2 (ja) | 半導体装置 | |
| JP5504239B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |