JP4112686B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4112686B2 JP4112686B2 JP16136698A JP16136698A JP4112686B2 JP 4112686 B2 JP4112686 B2 JP 4112686B2 JP 16136698 A JP16136698 A JP 16136698A JP 16136698 A JP16136698 A JP 16136698A JP 4112686 B2 JP4112686 B2 JP 4112686B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- signal
- circuit
- memory
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明が属する技術分野】
【０００２】
本発明は、半導体装置および半導体表示装置に関する。特に、画素と駆動回路およびメモリなどの周辺回路が、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成された半導体表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来のアクティブマトリックス型液晶表示装置を図１４に示す。従来のアクティブマトリックス型液晶表示装置は、図１４に示すようにソース線側ドライバ１４０１と、ゲート線側ドライバ１４０２と、マトリクス状に配置された複数の画素ＴＦＴ１４０３と、画像信号線１４０４とを有している。
【０００７】
ソース線側ドライバおよびゲイト線側ドライバは、シフトレジスタやバッファ回路などを含み、近年アクティブマトリクス回路と同一基板上に一体形成される。
【０００８】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００９】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【００１０】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【００１１】
図１４に示すような構成においては、ソース線側ドライバのシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線１４０４に供給される画像信号が選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１２】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１３】
画素の薄膜トランジスタは、ゲイト線側ドライバのシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１４】
この動作をソース線側ドライバのシフトレジスタからの信号と、ゲイト線側ドライバのシフトレジスタからの信号とにより、適当なタイミング設定で順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まれる。
【００１５】
【発明が解決しようとする課題】
【００１６】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータにおいては、複数のソフトウエアを同時に起動したり、デジタルカメラからの映像を取り込んで加工したりと、多階調の液晶表示装置が要求されている。
【００１７】
また、ハイビジョン信号などのテレビ信号を写すことができる、大画面に対応した液晶プロジェクタの需要が高まってきている。この場合も、階調表示をいかに細かくできるかが提供される画像の良否にかかっている。
【００１８】
このように、高画質な映像を提供するためには、階調表示がどこまで細かくできるかが重要となる。階調表示の方法としては、ソース線にビデオ信号やテレビジョン信号などのアナログ信号を供給する場合（アナログ階調）と、パーソナルコンピュータなどからのデータ信号などのデジタル信号を供給する場合（デジタル階調）とがある。
【００１９】
アナログ階調では、上述したようにソースドライバからの信号により、画像信号線に供給されるアナログ画像信号が順次選択され、対応するソース線に所定の画像信号が供給される。
【００２０】
デジタル階調では、画像信号線に供給されるデジタル信号が順次選択され、Ｄ／Ａ変換された後、対応するソース線に所定の画像信号が供給される。
【００２１】
液晶表示装置の場合、いずれの階調表示を用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強度との間には、図１５の点線で示されるような関係がある。ただし、液晶表示装置は、ＴＮ（ツイストネマチック）モードで電圧が印加されていない時に明状態となるノーマリホワイトモードを用いているものとする。
【００２２】
図１５からもわかるように液晶に印加される電圧と透過光強度との間には、非線型の関係があり、印加する電圧に応じた階調表示を行うことが難しい。
【００２３】
上記のことを補うために、ガンマ補正という手段が取られている。ガンマ補正とは、画像信号をゲインさせ、印加電圧に応じて、透過光強度が線形的に変化するように補正するものであり、良好な階調表示を得屡ことができる。ガンマ補正を施した場合の、印加電圧と透過光強度との関係は図１５の実線で示される。
【００２４】
しかし、画像信号にガンマ補正を施すには、別途ＩＣ回路が必要であり、液晶パネルの外部に回路を設けなければならない。よって、商品の小型化が事実上不可能であった。
【００２５】
そこで本発明は、上記の事情を鑑みて、良好な階調表示を行える、小型化が可能な半導体表示装置、特に液晶表示装置を提供することを課題とする。
【００２６】
【課題を解決するための手段】
【００２７】
本発明のある実施態様によると、半導体装置であって、供給される信号をガンマ補正するための制御回路と、前記ガンマ補正するためのデータを記憶するメモリと、を備えており、
前記制御回路および前記メモリは、ＴＦＴによって構成され、かつ同一絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００２８】
前記メモリは、不揮発性メモリであってもよい。
【００２９】
前記不揮発性メモリは、複数のＦＡＭＯＳ型ＴＦＴを含んでいてもよい。
【００３０】
前記信号はデジタル信号であってもよい。
【００３１】
前記信号はアナログ信号であり、前記アナログ信号をデジタル信号に変換する変換回路をさらに備えていてもよい。
【００３２】
また、本発明のある実施態様によると、複数のＴＦＴがマトリクス状に配置された画素領域と、 前記複数のＴＦＴをスイッチングするドライバと、
画像信号を供給する画像信号供給源と、
前記画像信号をガンマ補正する制御回路と、
前記画像信号をガンマ補正するためのデータを記憶するメモリと、
を備えた半導体表示装置であって、
前記複数のＴＦＴと、前記ドライバと、制御回路と、前記メモリとは、同一絶縁基板上に一体形成される半導体表示装置が提供される。このことによって上記目的が達成される。
【００３３】
前記メモリは、不揮発性メモリであってもよい。
【００３４】
前記不揮発性メモリは、複数のＦＡＭＯＳ型ＴＦＴを含んでいてもよい。
【００３５】
前記画像信号はデジタル信号であってもよい。
【００３６】
前記画像信号はアナログ信号であり、前記アナログ信号をデジタル信号に変換する変換回路をさらに備えていてもよい。
【００３７】
前記ＴＦＴの活性層の厚さは、１０乃至１００ｎｍであってもよい。
【００３８】
また、本発明のある実施態様によると、複数のＴＦＴがマトリクス状に配置された画素領域と、 前記複数のＴＦＴをスイッチングするドライバと、
デジタル画像信号を供給するデジタル画像信号供給源と、
前記デジタル画像信号をアナログ信号に変換する変換回路と、
前記デジタル画像信号をガンマ補正する制御回路と、
前記デジタル画像信号をガンマ補正するためのデータを記憶するメモリと
を備えた半導体表示装置であって、
前記変換回路は、異なる電圧を前記複数のＴＦＴのソース線に供給する複数の電圧線を有しており、前記複数のＴＦＴと、前記ドライバと、制御回路と、前記メモリとは、同一絶縁基板上に一体形成される半導体表示装置が提供される。このことによって上記目的が達成される。
【００３９】
前記メモリは、不揮発性メモリであってもよい。
【００４０】
前記メモリは、複数のＦＡＭＯＳ型ＴＦＴを含んでいてもよい。
【００４１】
前記複数のＴＦＴの活性層の厚さは、１０乃至１００ｎｍであってもよい。
【００４２】
【発明の実施の形態】
【００４３】
【実施例】
【００４４】
（実施例１）
【００４５】
本実施例では、ガンマ補正制御回路およびガンマ補正データを記憶するメモリをＳＯＩ（Ｓｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成した半導体表示装置について説明する。半導体表示装置の中でも、液晶表示装置について説明する。
【００４６】
図１を参照する。図１は、本実施例のアクティブマトリクス型液晶表示装置の概略構成図である。１０１はアナログ画像信号供給源であり、ビデオ信号やテレビジョン信号などのアナログ画像信号を供給する。１０２はＡ／Ｄ変換回路であり、アナログ画像信号供給源１０１から供給されるアナログ画像信号をデジタル信号に変換する。１０３はデジタル画像信号供給源であり、コンピュータなどからのデジタル画像信号を供給する。なお本実施例では、アナログ画像信号供給源１０１あるいはデジタル画像信号供給源１０３から画像信号が供給されるものとする。必要に応じて、アナログ画像信号供給源１０１あるいはデジタル画像信号供給源１０３から画像信号が供給されるようなスイッチを設けてもよい。
【００４７】
１０４はガンマ補正制御回路であり、１０５は４ｋビットメモリである。ガンマ補正制御回路は、メモリ１０５に記憶されているガンマ補正データに基づいてＡ／Ｄ変換回路１０２あるいはデジタル画像信号供給源から供給されるデジタル画像信号をガンマ補正し、ソース信号線側ドライバ１０６に送出する。なお、本実施例では、メモリ１０５に４ｋビットのメモリを用いたが、メモリ１０５の記憶容量はこれ限ることはない。メモリ１０５には、４ｋビット以下あるいは以上の記憶容量を有するメモリが用いられてもよい。
【００４８】
ソース信号線側ドライバ１０６は、シフトレジスタ、バッファ、デジタルデコーダ、およびＤ／Ａコンバータなどによって構成される。ゲイト信号線側ドライバ１０７は、シフトレジスタおよびバッファなどによって構成される。なお、ソース信号線ドライバ１０６およびゲイト信号線ドライバ１０７には、必要に応じてその他の回路が設けられる。
【００４９】
１０８は画素領域であり、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成される。１０８を画素マトリクス回路とも呼ぶ。本実施例では、画素の数は縦１０２４×横７６８とした。なお、本実施例では、上記の画素数を有する液晶表示装置について説明するが、本発明は上記の画素数を有する液晶表示装置に限定されるわけではない。
【００５０】
本実施例の液晶表示装置は、画素領域１０８、ソース信号線側ドライバ１０６、ゲイト信号線側ドライバ１０７、ガンマ補正制御回路１０４、およびメモリ１０５のいずれもがＴＦＴによって構成され、基板上に一体形成される。また、Ａ／Ｄ変換回路１０２は、ＩＣチップとして基板上に搭載されてもよいし、ＴＦＴによって基板上に一体形成されてもよい。また、その他の周辺回路もＴＦＴによって基板上に一体形成され得る。さらに、その他の周辺回路は、ＩＣチップとして基板上に搭載されてもよい。
【００５１】
次に本実施例の液晶表示装置の動作について説明する。図２を参照する。図２には、本実施例のメモリ１０５の概略構成図が示される。本実施例のメモリ１０５は、複数のメモリ素子とＸおよびＹアドレスデコーダ２０１、２０２によって構成される。図２に示されるように、各ビット情報が記録される記憶素子（メモリ素子）は、２個のＴＦＴによって構成され、１つはフローティングゲイトを有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ ｇａｔｅ Ａｖａｌａｎｃｈｅｉｎｊｅｃｔｉｏｎ ＭＯＳ）型不揮発性記憶素子Ｔｒ１であり、もう一つはＮチャネルスイッチング素子Ｔｒ２である。２個のＴＦＴＴｒ１およびＴｒ２は、ドレイン電極が互いに直列に接続されており、この直列接続回路によって１ビットの記憶素子を構成する。この記憶素子が縦６４個×横６４個マトリクス状に配列されている。各記憶素子は１ビットの情報を記憶することができるので、本実施例ではメモリ１０５は、４０９６ビット（＝約４ｋビット）の記憶容量を有する。
【００５２】
各列に配置されている記憶素子は、Ａ０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線に、その両端が接続されている。また、各行に配列されている記憶素子は、信号線Ｃ０、Ｄ０〜Ｃ６３〜Ｄ６３に各記憶素子のゲイト電極が接続されている。なお図２に示されるように、本実施例では、メモリ１０５を構成する記憶素子に、（０、０）、（１、０）、（６３、６３）といった符号が付けられている。
【００５３】
各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、およびＣ０、Ｄ０〜Ｃ６３〜Ｄ６３は、それぞれＸアドレスデコーダ２０１、およびＹアドレスデコーダ２０２に接続されている。このＸアドレスデコーダ２０１およびＹアドレスデコーダ２０２によって、記憶素子のアドレスが指定され、データの書き込みあるいは読み出しが行われる。
【００５４】
次に、メモリ１０５の動作について、記憶素子（１、１）を例にとって説明する。
【００５５】
まず、記憶素子（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１にも５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が貯蓄される。
【００５６】
次に、記憶素子（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【００５７】
以上の動作を下の表にまとめる。
【００５８】
【表１】
【００５９】
なお、記憶素子に記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などをメモリ１０５に照射することによって消去できる。
【００６０】
メモリ１０５には、デジタル画像信号にガンマ補正する為のデータが記憶されている。これは、液晶表示装置固有のデータであり、生産時にメモリ１０５に書き込まれる。
【００６１】
次に図３を参照する。図３は、本実施例の液晶表示装置のソース信号線側ドライバ、ゲイト信号線側ドライバ、および画素領域を示したものである。３０１はソース信号線側シフトレジスタであり、３０２はソース信号線側ドライバに入力されるデジタル信号を供給するための信号線である。本実施例では、１６階調の表示を行うために、この信号線３０２は４ビットのデータを扱えるようになっている。３０３はラッチ回路であり、信号線３０２に供給される信号をソース信号線側シフトレジスタ３０１の信号により選択し、一時的に記憶しておく回路である。３０４はスイッチング回路であり、ラッチ回路３０３から供給される信号に従って、階調電圧線３０５のＤＣ１〜ＤＣ１６のうちいずれかの電圧線を選択し、ソース信号線３０７に供給する。なお、１行に対応する画像情報がラッチ回路３０３群に記憶されたら、ラッチ回路３０３群に記憶された画像情報は一斉にスイッチング回路３０４に送出される。
【００６２】
ソース信号線に供給された所定の階調に対応した信号電圧と、ゲイト信号線側シフトレジスタ３０６からの信号と、によって対応する画素ＴＦＴ３０８が選択される。このようにして各画素に所定の階調に対応した画像情報が書き込まれる。
【００６３】
次に、本実施例の液晶表示装置の作製工程について説明する。
【００６４】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素領域のマトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図４〜図７に示す。なお、本実施例では、ガンマ補正データを記憶するフローティングゲイトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチング素子、および画素ＴＦＴについて説明する。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【００６５】
図４を参照する。まず、絶縁表面を有する基板として石英基板４０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【００６６】
４０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００６７】
本実施例の場合、非晶質珪素膜４０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは １×１０18ａｔｏｍｓ／ｃｍ3 以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００６８】
なお、非晶質珪素膜４０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００６９】
次に、非晶質珪素膜４０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００７０】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜４０３を形成する。マスク絶縁膜４０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００７１】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層４０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図４（Ａ））。
【００７２】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００７３】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜８０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００７４】
この時、非晶質珪素膜４０２の結晶化はニッケルを添加した領域４０５および４０６で発生した核から優先的に進行し、基板４０１の基板面に対してほぼ平行に成長した結晶領域４０７および４０８が形成される。この結晶領域４０７および４０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図４（Ｂ））。
【００７５】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００７６】
結晶化のための加熱処理が終了したら、マスク絶縁膜４０３を除去してパターニングを行い、横成長領域４０７および４０８でなる島状半導体層（活性層）４０９、４１０、および４１１を形成する（図４（Ｃ））。
【００７７】
ここで４０９はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、４１０は記憶素子のＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、４１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７８】
活性層４０９、４１０、および４１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜４１２を成膜する。
【００７９】
そして、次に図４（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００８０】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００８１】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００８２】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層４０９、４１０、および４１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００８３】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ３ 、ＨＢｒ、Ｃｌ２ 、ＣｌＦ３
、ＢＣｌ３、Ｆ２、Ｂｒ２等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００８４】
この工程においては活性層４０９、４１０、および４１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層４０９、４１０、および４１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減される。
【００８５】
なお、５×１０17ａｔｏｍｓ／ｃｍ3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは ５×１０17ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００８６】
また、上記加熱処理により活性層４０９、４１０、および４１１とゲイト絶縁膜４１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜４１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００８７】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜４１２の膜質の向上を図ることも有効である。
【００８８】
なお、ＳＩＭＳ分析により活性層４０９、４１０、および４１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層４０９、４１０、および４１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００８９】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【００９０】
次に、図５を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型４１３、４１４、および４１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図５（Ａ））。なお、後に４１３はＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【００９１】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜４１６、４１７、および４１８、無孔性の陽極酸化膜４１９、４２０、および４２１、ゲイト電極４２２、４２３、および４２４を形成する（図５（Ｂ））。
【００９２】
こうして図５（Ｂ）の状態が得られたら、次にゲイト電極４２２、４２３、および４２４、多孔性の陽極酸化膜４１６、４１７、および４１８をマスクとしてゲイト絶縁膜４１２をエッチングする。そして、多孔性の陽極酸化膜４１６、４１７、および４１８を除去して図５（Ｃ）の状態を得る。なお、図４（Ｃ）において４２５、４２６、および４２７で示されるのは加工後のゲイト絶縁膜である。
【００９３】
次に、ゲイト電極を分断し、フローティングゲイトを作製する。
【００９４】
次に図６を参照する。図６に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００９５】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、 ｎ−領域を形成する。このｎ−領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏｍｓ／ｃｍ3 となるように調節する。
【００９６】
さらに、２回目の不純物添加を低加速電圧１０ｋe Ｖ程度で行い、 ｎ＋領域を形成する。この時は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして機能する。また、このｎ＋領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００９７】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域４２８、ドレイン領域４２９、低濃度不純物領域４３０、チャネル形成領域４３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域４３２、ドレイン領域４３３、低濃度不純物領域４３４、チャネル形成領域４３５が確定する（図６（Ａ））。
【００９８】
なお、図６（Ａ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００９９】
次に、図６（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク４３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１００】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１０１】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域４３７、ドレイン領域４３８、低濃度不純物領域４３９、チャネル形成領域４４０が形成される（図６（Ｂ））。
【０１０２】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１０３】
次に、層間絶縁膜４４１として酸化珪素膜と窒化珪素膜との積層膜を形成した（図６（Ｃ））。次に、層間絶縁膜４４１にコンタクトホールを形成した後、ソース電極４４２、４４３、および４４４、ドレイン電極４４５、４４６、およびゲイト電極４４７を形成して図６（Ｄ）に示す状態を得る。
【０１０４】
次に図７を参照する。次に、有機性樹脂膜でなる第２の層間絶縁膜４４８を０．５〜３μｍの厚さに形成する（図７（Ａ））。この有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミドなどが用いられ得る。この第２の層間絶縁膜４４８に有機性樹脂膜を用いることの利点は、▲１▼成膜方法が簡単であること、▲２▼膜厚を容易に厚くできること、▲３▼比誘電率が低いので寄生容量を低減できること、▲４▼平坦性に優れていること、などが挙げられる。
【０１０５】
次に、１０〜５０ｎｍの厚さの窒化珪素膜４５０、ブラックマスク４４９を形成する（図７（Ａ））。
【０１０６】
次に、酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるいはこれらの積層膜からなる第３の層間絶縁膜４５０を０．１〜０．３μｍの厚さに形成する。そして、層間絶縁膜４５０にコンタクトホールを形成し、成膜した導電膜をパターニングすることにより画素電極４５１を形成する。本実施例は透過型の例であるため画素電極４５１を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１０７】
図７（Ａ）の構成では、層間絶縁膜４５０をを介して、画素電極４５１とブラックマスク４４９とが重畳する領域で補助容量が形成する。
【０１０８】
なお、図７（Ａ）に示すような構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を２５ｎｍ程度の厚さで用いると、少ない面積で非常に大きな容量を確保することが可能である。
【０１０９】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１１０】
次に、図７（Ｂ）に示すように、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【０１１１】
図７（Ａ）の状態のアクティブマトリクス基板に配向膜４５２を形成する。本実施例では、配向膜４５２には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板４５３、透明導電膜４５４、配向膜４５５とで構成される。
【０１１２】
なお、本実施例では、配向膜には、液晶分子が基板に対して垂直に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って垂直配向するようにした。
【０１１３】
なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。
【０１１４】
次に、 上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料４５６を注入し、封止剤（図示せず）によって完全に封止する。よって、図７（Ｂ）に示すような透過型の液晶パネルが完成する。
【０１１５】
なお、本実施例では、液晶パネルが、ＴＮモードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１１６】
よって、本実施例では、液晶パネルに電圧が印加されていないとき明状態となる、ノーマリホワイトモードで表示を行うことが理解される。
【０１１７】
また、図７（Ａ）に示した様なアクティブマトリクス基板の外観を図８に簡略化して示す。図８において、８０１は石英基板、８０２は画素マトリクス回路、８０３はソース信号線側ドライバ回路、８０４はゲイト信号線側ドライバ回路、８０５はガンマ補正制御回路、およびガンマ補正データを記憶するメモリを含むロジック回路である。
【０１１８】
ロジック回路８０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路を指す。
【０１１９】
図１６にＦＡＭＯＳ型ＴＦＴを含む記憶素子、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子を示す。
【０１２０】
また、メモリに用いられているＦＡＭＯＳ型ＴＦＴのフローティングゲイトにＳｉを用いた場合にも、メモリは周辺回路やロジック回路と同一構造を有し、本発明が適用できる。
【０１２１】
また、本実施例では、ＦＡＭＯＳ型のＴＦＴを含むメモリを用いる場合について説明したが、メモリに他の型のＴＦＴを用いてもよい。
【０１２２】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１２３】
次に、図９（Ａ）に本実施例のメモリ１０５の回路図の一例を示す。図９（Ａ）には、Ｔｒ１〜Ｔｒ８のＴＦＴによって構成される４個の記憶素子の回路が示される。また、図９（Ｂ）には、図９（Ａ）の一点鎖線Ａ−Ａ’の断面図を示す。さらに、図９（Ｃ）には、図９（Ａ）の等価回路が示される。
【０１２４】
図９（Ａ）において、９０１〜９０８は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成している。９０９〜９１２は第１の配線層であり、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイト信号線の配線として利用している。なお、Ｔｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティングゲイト電極９１３〜９１６は、第１の配線層と同時に形成され、パターンニングされたのちにフローティングの状態となる。また、９１７〜９２４は第２の配線層であり、Ｔｒ１とＴｒ２、Ｔｒ３とＴｒ４、Ｔｒ５とＴｒ６、およびＴｒ７とＴｒ８のソース・ドレイン領域をそれぞれ接続したり、各Ｔｒのソース・ドレイン領域に接続される信号線として用いられてる。また、図中において、９２５で示したように黒く塗りつぶされている部分は、その下部の配線あるいは半導体層とコンタクトをとっていることを示している。なお、図中において同一柄の配線は全て同一の配線層である。
【０１２５】
図１７は、図９の構成のメモリと他のロジック回路の代表的な回路であるＣＭＯＳ回路とが一体形成されている様子を示す図である。１７０１はＦＡＭＯＳ型ＴＦＴのフローティングゲイトであり、１７０２はコントロールゲイトである。
【０１２６】
このように本実施例では、ガンマ補正制御回路とガンマ補正データを記憶するメモリとが基板上に一体形成されている。よって、液晶表示装置の小型化をはかることができる。
【０１２７】
ここで、本実施例の作製方法によって作製され半導体薄膜について説明する。本実施例の作製方法によると、非晶質珪素膜を結晶化させて、本出願人が「連続粒界結晶シリコン（いわゆるContinuous Grain Silicon：ＣＧＳ）」と呼ぶ結晶シリコン膜を得ることができる。
【０１２８】
本実施例の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【０１２９】
〔活性層の結晶構造に関する知見〕
【０１３０】
本実施例の作製工程に従って形成した横成長領域は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【０１３１】
また、本発明者らは本実施例の作製方法によって得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８００万倍に拡大し、詳細に観察した（図１９（Ａ））。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【０１３２】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。
【０１３３】
本出願人らが得たＴＥＭ写真（図１９（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であることが電子線回折により確認されている。
【０１３４】
ところで、前述の様なＴＥＭ写真による格子縞観察では｛１１０｝面内に｛１１１｝面に対応する格子縞が観察された。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。
【０１３５】
この時、本出願人らは本実施例の作製方法によって得られた半導体薄膜のＴＥＭ写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも｛１１１｝面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。
【０１３６】
さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であり、全体の９０％以上（典型的には９５％以上）の格子縞が結晶粒界で連続性を保っている。
【０１３７】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【０１３８】
なお、図１９（Ｂ）に、本出願人らはリファレンスとして従来の多結晶珪素膜（いわゆる高温ポリシリコン膜）についても電子線回折およびＨＲ−ＴＥＭ観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。このような部分では、未結合手が存在することになり、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【０１３９】
本出願人らは、上述した実施１〜４の作製方法で得られる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０１４０】
本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されているのである。
【０１４１】
また、本実施例の作製方法に従って作製した横成長領域を電子線回折で観察した結果を図２０（Ａ）に示す。なお、図２０（Ｂ）は比較のために観察した従来のポリシリコン膜（高温ポリシリコン膜と呼ばれるもの）の電子線回折パターンである。
【０１４２】
なお、図２０（Ａ）および図２０（Ｂ）は電子線の照射スポットの径を1.35μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【０１４３】
また、図２０（Ｃ）は単結晶シリコンの｛１１０｝面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。
【０１４４】
図２０（Ａ）の場合、図２０（Ｃ）に示す様な〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【０１４５】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【０１４６】
また、多数観測するうちには回折斑点が部分的に見えない場合があった（図２０（Ａ）でも一部分の回折斑点が見えない）。おそらくは概略｛１１０｝配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。
【０１４７】
本出願人らは、結晶面内に殆ど必ず｛１１１｝面が含まれるという事実を踏まえ、おそらく〈１１１〉軸まわりの回転角のずれがその様な現象の原因であろうと推測している。
【０１４８】
一方、図２０（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【０１４９】
これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。
【０１５０】
以上の様に、本実施例の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平9-55633 号、同9-165216号、同9-212428号でも説明している。
【０１５１】
なお、本出願人らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、上述の作製方法の結晶性珪素膜について配向比率を算出した。同公報では下記数２に示す様な算出方法で配向比率を定義している。
【０１５２】
【数２】
【０１５３】
ここで上述の半導体薄膜の配向性をＸ線回折で測定した結果の一例を図２３に示す。なお、Ｘ線回折パターンには（２２０）面に相当するピークが現れているが、｛１１０｝面と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【０１５４】
以上に示してきた通り、本実施例の作製方法による結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【０１５５】
なお、この半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【０１５６】
図２１（Ａ）は本実施例の結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【０１５７】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２１（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【０１５８】
一方、図２１（Ｂ）に示す様に、同倍率で見た本実施例の作製方法による結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【０１５９】
即ち、図２１（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０１６０】
この様に、図２１（Ａ）と図２１（Ｂ）との写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本実施例の作製方法による結晶シリコン膜が図２１（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【０１６１】
こうして得られた本実施例の作製方法による結晶シリコン膜（図２１（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２１（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１６２】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の作製方法による結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１６３】
以上の様な結晶構造および特徴を有する本実施例の作製方法によるの結晶シリコン膜を、本出願人は、「連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）」と呼んでいる。
【０１６４】
従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、本実施例の作製方法による半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、本実施例の作製方法による半導体薄膜を用いて作製したＴＦＴの電気特性は非常に優れた値を示す。この事については以下に示す。
【０１６５】
〔ＴＦＴの電気特性に関する知見〕
【０１６６】
本実施例の作製方法による半導体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が存在しない）ため、それを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出願人らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１６７】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１６８】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１６９】
なお、ＣＧＳを形成するにあたって前述した結晶化温度以上の温度（７００〜１１００℃）でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。
【０１７０】
以上のことから、ＣＧＳを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。
【０１７１】
まず、図２１（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０１７２】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSi-Ni 結合は切れる。そのため、シリコンの余った結合手は、すぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０１７３】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。
【０１７４】
また、本発明者らは結晶化温度以上の温度（７００〜１１００℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０１７５】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１７６】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１７７】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１７８】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１７９】
本出願人が本実施例の作製方法による半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１８０】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１８１】
従って、図１９（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１８２】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１８３】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例の作製方法による半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１８４】
ここで、本実施例の作製方法による半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２２（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１８５】
図２２（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１８６】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２２（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２２（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１８７】
また、本出願人は図２２に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０１８８】
（実施例２）
【０１８９】
本実施例では、アナログ画像信号供給源から供給されるアナログ画像信号をそのままガンマ補正し、アナログ階調を実現できる液晶表示装置について説明する。
【０１９０】
図１０を参照する。１００１は、ビデオ信号やテレビジョン信号などのアナログ画像信号を供給するアナログ画像信号供給源である。１００２は、アナログ画像信号供給源１００２から供給されるアナログ画像信号をガンマ補正するガンマ補正制御回路である。１００３はＤ／Ａ変換回路であり、１００４はメモリである。メモリ１００４には、実施例１と同様のものが用いられる。１００５はソース信号線側ドライバであり、１００６はゲイト信号線側ドライバである。１００７は画素領域であり、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成される。１００７を画素マトリクス回路とも呼ぶ。本実施例では、画素の数は縦１０２４×横７６８とした。なお、本実施例では、上記の画素数を有する液晶表示装置について説明するが、本発明は上記の画素数を有する液晶表示装置に限定されるわけではない。
【０１９１】
本実施例の液晶表示装置は、画素領域１００７、ソース信号線側ドライバ１００５、ゲイト信号線側ドライバ１００６、ガンマ補正制御回路１００２、Ｄ／Ａ変換回路１００３およびメモリ１００４のいずれもがＴＦＴによって構成され、基板上に一体形成される。また、Ａ／Ｄ変換回路１００３は、ＩＣチップとして基板上に搭載されてもよいし、ＴＦＴによって基板上に一体形成されてもよい。また、その他の周辺回路もＴＦＴによって基板上に一体形成され得る。さらに、その他の周辺回路は、ＩＣチップとして基板上に搭載されてもよい。
【０１９２】
アナログ画像信号供給源１００１から供給されるアナログ画像信号は、ガンマ補正制御回路１００２に供給される。１００４は４ｋビットメモリ、１００３はＡ／Ｄ変換回路である。ガンマ補正制御回路は、メモリ１００４に記憶されているガンマ補正データに基づいて、アナログ画像信号供給源１００１から供給されるアナログ画像信号をガンマ補正し、ソース信号線側ドライバ１０６に送出する。なお、メモリ１００４に記憶されているガンマ補正の為のデータは、Ｄ／Ａ変換回路１００３によってアナログ信号に変換され、ガンマ補正制御回路１００２に送出される。
【０１９３】
ガンマ補正制御回路１００２では、アナログ信号の処理に、画像信号にガンマ補正が行われ、ガンマ補正が行われたアナログ画像信号はソース信号線側ドライバに供給される。
【０１９４】
ソース信号線側ドライバに供給されたアナログ信号は、ソース信号線ドライバのシフトレジスタからの信号によって選択され、ソース信号線に供給される。そして、ゲイト信号線側ドライバのシフトレジスタからの信号に従って、所望の画素が点灯する。
【０１９５】
本実施例では、ソース信号線側ドライバ１００５、ゲイト信号線側ドライバ１００６、画素マトリクス回路（画素領域）１００７、ガンマ補正制御回路１００２、Ｄ／Ａ変換回路１００３、メモリ１００４が基板上にＴＦＴによって一体形成される。Ｄ／Ａ変換回路１００３は、Ｄ／Ａ変換回路が含まれるＩＣチップによって基板上に搭載されてもい。また、必要に応じてその他の周辺回路が一体形成される。更に、必要に応じて、その他の周辺回路が含まれるＩＣチップが基板上に搭載される。
【０１９６】
なお、本実施例の液晶表示装置も実施例１の製造方法によって製造され得る。
【０１９７】
（実施例３）
【０１９８】
本実施例では、デジタル階調の液晶表示装置の別の実施態様について説明する。
【０１９９】
図１１を参照する。図１１には、本実施例の液晶表示装置のソース信号線側ドライバ、ゲイト信号線側ドライバ、画素領域、ガンマ補正制御回路、およびメモリを示したものである。１１０１はソース信号線側シフトレジスタであり、１１０２はソース信号線側ドライバに入力されるデジタル信号を供給するための信号線である。本実施例では、１６階調の表示を行うために、この信号線１１０２は４ビットのデータを扱えるようになっている。１１０３はラッチ回路であり、信号線１１０２に供給される信号をソース信号線側シフトレジスタ１１０１の信号により選択し、一時的に記憶しておく回路である。１１０４はスイッチング回路であり、ラッチ回路１１０３から供給される信号に従って、階調電圧制御回路で電圧が調整された電圧線ＤＣ１〜ＤＣ１６のうちいずれかの電圧線を選択し、ソース信号線１１０９に供給する。なお、１行に対応する画像情報がラッチ回路１１０３群に記憶されたら、ラッチ回路１１０３群に記憶された画像情報は一斉にスイッチング回路１１０４に送出される。
【０２００】
ソース信号線に供給された所定の階調に対応した信号電圧と、ゲイト信号線側シフトレジスタ１１０８からの信号と、によって対応する画素ＴＦＴ１１１０が選択される。このようにして各画素に所定の階調に対応した画像情報が書き込まれる。
【０２０１】
本実施例においては、信号線１１０２に供給されるデジタル信号は、ガンマ補正されていない。本実施例では、スイッチング回路１１０４によって選択される電圧線ＤＣ１〜ＤＣ１６に、それぞれ等電圧を印加するのではなく、あらかじめ非線型に電圧が印加されるようにしておく。そうすることによって、画像信号にガンマ補正をすることができる。
【０２０２】
図１２を参照する。図１２には、本実施例におけるガンマ補正回路が示されている。１１０６はガンマ補正制御回路で、ガンマ補正のデータを記憶するメモリ１１０７からのデータに基づいて、階調電圧制御回路１１０５のＴＦＴＴｒ１、１〜Ｔｒ１５、４のスイッチングをし、ＤＣ１〜ＤＣ１６に印加される電圧を調整する。
【０２０３】
階調電圧制御回路１１０５は、電圧線ＤＣ１〜ＤＣ１６に接続された複数のＴＦＴＴｒ１、１〜Ｔｒ１５、４と複数の抵抗とからなり、ガンマ補正制御回路によって選択されるＴＦＴに応じて電圧線ＤＣ１〜ＤＣ１６に印加される電圧がガンマ補正されるようになっている。
【０２０４】
ガンマ補正の為のデータは、メモリ１１０７に記憶されており、供給されるデジタル画像信号に応じて、必要なデータが読み出される。なお、メモリ１１０７には、実施例１で用いたメモリと同様のものが用いられる。
【０２０５】
図１３を参照する。図１３には、本実施例で用いられるＤＣ１〜ＤＣ１６に印加される電圧の状態を示した一例である。縦軸は電圧（Ｖ）を示している。なお、点線で示されているものはガンマ補正前のものであり、実線で示されているものはガンマ補正後のものである。
【０２０６】
本実施例では、電圧線ＤＣ１〜ＤＣ１６に印加される階調電圧に、ガンマ補正を施すことによって、デジタル画像信号に応じてスイッチング回路１１０４にいよって選択された電圧線が所望の階調電圧をソース信号線に供給することができる。
【０２０７】
なお、本実施例のメモリ１１０７には、ガンマ補正の為のデータが記憶されているが、このデータは実施例１で述べた方法によって記憶される。また、本実施例においても、メモリ、ガンマ補正制御回路、階調電圧制御回路などの周辺回路は、画素領域にマトリクス状に配置されるＴＦＴやドライバ回路を構成するＴＦＴと同時に、基板上に一体形成される。その製造方法は、実施例１にて述べた方法によることができる。
【０２０８】
（実施例４）
【０２０９】
上記実施例で用いられた液晶表示装置を、投射型の液晶表示装置に組み込んで用いることも可能である。この場合も、装置の小型化が実現でき、良好な階調表示を行うことができる。
【０２１０】
（実施例５）
【０２１１】
上記実施例１〜４の不揮発性メモリおよびガンマ補正制御回路を用いて構成した半導体装置は、様々な用途がある。本実施例では、これらの半導体装置について説明する。
【０２１２】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１８に示す。
【０２１３】
図１８（Ａ）はモバイルコンピュータであり、本体１８０１、カメラ部１８０２、受像部１８０３、操作スイッチ１８０４、表示装置１８０５で構成される。
【０２１４】
図１８（Ｂ）はヘッドマウントディスプレイであり、本体１９０３、表示装置１９０２、バンド部１９０３で構成される。
【０２１５】
図１８（Ｃ）は、フロント型プロジェクタであり、本体２００１、光源２００２、表示装置２００３、光学系２００４、スクリーン２００５で構成される。
【０２１６】
図１８（Ｄ）は携帯電話であり、本体２１０１、音声出力部２１０３、音声入力部２１０３、表示装置２１０４、操作スイッチ２１０５、アンテナ２１０６で構成される。
【０２１７】
図１８（Ｅ）はビデオカメラであり、本体２２０１、表示装置２２０２、音声入力部２２０３、操作スイッチ２２０４、バッテリー２２０５、受像部２２０６で構成される。
【０２１８】
（実施例６）
【０２１９】
なお、上記実施例１〜５では、表示媒体として液晶を用いる場合について説明してきたが、本発明の半導体表示装置に、液晶と高分子との混合層を用い、いわゆる高分子分散型液晶表示装置とすることもできる。また、本発明を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。この場合も、メモリや周辺回路などを含むアクティブマトリクス基板の作製には、実施例１で説明した工程が利用される。
【０２２０】
（実施例７）
【０２２１】
本実施例では、実施例１で説明した作製において、ゲイト電極にＴａ（タンタル）またはＴａ合金を用いた場合について説明する。
【０２２２】
ＴａまたはＴａ合金をゲイト電極に用いると、約４５０℃から約６００℃で熱酸化することができ、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に形成される。この酸化膜は、上記実施例１で説明した、Ａｌ（アルミニウム）をゲイト電極として用いたときに形成される酸化膜よりも膜質は良いことがわかっている。
【０２２３】
このことは、絶縁膜の耐圧評価の一つであるＪ−Ｅ特性（電流密度−電界強度特性）において、ＴａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特性を有することによってわかった。
【０２２４】
また、Ｔａ2 Ｏ 3は、比誘電率が１１．６前後であり、フローティングゲイト−コントロールゲイト間の容量Ｃ３が大きいので、Ａｌをゲイト電極に用いた場合に比較してフローティングゲイトに電荷が注入されやすいという利点もある。
【０２２５】
また、Ｔａをゲイト電極に用いた場合、上記実施例で行ったように陽極酸化することもできる。
【０２２６】
【発明の効果】
【０２２７】
本発明によると、ガンマ補正を行う演算回路およびガンマ補正を行うためのデータを記憶するメモリが、画素ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体形成されるので、液晶表示装置の小型化を図りながら、かつ階調表示の良好な液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の概略構成図である。
【図２】 本発明の液晶表示装置のガンマ補正データを記憶するメモリの構成図である。
【図３】 本発明の液晶表示装置のドライバおよび画素領域の構成図である。
【図４】 本発明の液晶表示装置の作製工程を示す図である。
【図５】 本発明の液晶表示装置の作製工程を示す図である。
【図６】 本発明の液晶表示装置の作製工程を示す図である。
【図７】 本発明の液晶表示装置の作製工程を示す図である。
【図８】 本発明の液晶表示装置のアクティブマトリクス基板の回路配置を示す図である。
【図９】 本発明の液晶表示装置のガンマ補正データを記憶するメモリの回路図である。
【図１０】 本発明の液晶表示装置の概略構成図である。
【図１１】 本発明の液晶表示装置の概略構成図である。
【図１２】 本発明の液晶表示装置の電圧線およびガンマ補正を行うための回路図である。
【図１３】 本発明によるガンマ補正の効果を示した図である。
【図１４】 従来の液晶表示装置の概略構成図である。
【図１５】 ガンマ補正の説明に関する図である。
【図１６】 本発明の液晶表示装置の断面図である。
【図１７】 本発明のメモリとロジック回路との断面図である。
【図１８】 本発明の液晶表示装置を利用した半導体装置の概略図である。
【図１９】 半導体薄膜の結晶粒界を拡大したＨＲ−ＴＥＭ写真図である。
【図２０】 電子回折パターンの写真図および模式図である。
【図２１】 結晶シリコン膜の結晶粒を示すＴＥＭ写真図である。
【図２２】 半導体薄膜の暗視野像の写真図である。
【図２３】 Ｘ線回折の結果を示す図である。
【符号の説明】
１０１ アナログ画像信号供給源
１０２ Ａ／Ｄ変換回路
１０３ デジタル画像信号供給源
１０４ ガンマ補正制御回路
１０５ メモリ
１０６ ソース信号線側ドライバ
１０７ ゲイト信号線側ドライバ
１０８ 画素領域
【数１】
【発明が属する技術分野】
【０００２】
本発明は、半導体装置および半導体表示装置に関する。特に、画素と駆動回路およびメモリなどの周辺回路が、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成された半導体表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来のアクティブマトリックス型液晶表示装置を図１４に示す。従来のアクティブマトリックス型液晶表示装置は、図１４に示すようにソース線側ドライバ１４０１と、ゲート線側ドライバ１４０２と、マトリクス状に配置された複数の画素ＴＦＴ１４０３と、画像信号線１４０４とを有している。
【０００７】
ソース線側ドライバおよびゲイト線側ドライバは、シフトレジスタやバッファ回路などを含み、近年アクティブマトリクス回路と同一基板上に一体形成される。
【０００８】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００９】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【００１０】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【００１１】
図１４に示すような構成においては、ソース線側ドライバのシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線１４０４に供給される画像信号が選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１２】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１３】
画素の薄膜トランジスタは、ゲイト線側ドライバのシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１４】
この動作をソース線側ドライバのシフトレジスタからの信号と、ゲイト線側ドライバのシフトレジスタからの信号とにより、適当なタイミング設定で順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まれる。
【００１５】
【発明が解決しようとする課題】
【００１６】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータにおいては、複数のソフトウエアを同時に起動したり、デジタルカメラからの映像を取り込んで加工したりと、多階調の液晶表示装置が要求されている。
【００１７】
また、ハイビジョン信号などのテレビ信号を写すことができる、大画面に対応した液晶プロジェクタの需要が高まってきている。この場合も、階調表示をいかに細かくできるかが提供される画像の良否にかかっている。
【００１８】
このように、高画質な映像を提供するためには、階調表示がどこまで細かくできるかが重要となる。階調表示の方法としては、ソース線にビデオ信号やテレビジョン信号などのアナログ信号を供給する場合（アナログ階調）と、パーソナルコンピュータなどからのデータ信号などのデジタル信号を供給する場合（デジタル階調）とがある。
【００１９】
アナログ階調では、上述したようにソースドライバからの信号により、画像信号線に供給されるアナログ画像信号が順次選択され、対応するソース線に所定の画像信号が供給される。
【００２０】
デジタル階調では、画像信号線に供給されるデジタル信号が順次選択され、Ｄ／Ａ変換された後、対応するソース線に所定の画像信号が供給される。
【００２１】
液晶表示装置の場合、いずれの階調表示を用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強度との間には、図１５の点線で示されるような関係がある。ただし、液晶表示装置は、ＴＮ（ツイストネマチック）モードで電圧が印加されていない時に明状態となるノーマリホワイトモードを用いているものとする。
【００２２】
図１５からもわかるように液晶に印加される電圧と透過光強度との間には、非線型の関係があり、印加する電圧に応じた階調表示を行うことが難しい。
【００２３】
上記のことを補うために、ガンマ補正という手段が取られている。ガンマ補正とは、画像信号をゲインさせ、印加電圧に応じて、透過光強度が線形的に変化するように補正するものであり、良好な階調表示を得屡ことができる。ガンマ補正を施した場合の、印加電圧と透過光強度との関係は図１５の実線で示される。
【００２４】
しかし、画像信号にガンマ補正を施すには、別途ＩＣ回路が必要であり、液晶パネルの外部に回路を設けなければならない。よって、商品の小型化が事実上不可能であった。
【００２５】
そこで本発明は、上記の事情を鑑みて、良好な階調表示を行える、小型化が可能な半導体表示装置、特に液晶表示装置を提供することを課題とする。
【００２６】
【課題を解決するための手段】
【００２７】
本発明のある実施態様によると、半導体装置であって、供給される信号をガンマ補正するための制御回路と、前記ガンマ補正するためのデータを記憶するメモリと、を備えており、
前記制御回路および前記メモリは、ＴＦＴによって構成され、かつ同一絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００２８】
前記メモリは、不揮発性メモリであってもよい。
【００２９】
前記不揮発性メモリは、複数のＦＡＭＯＳ型ＴＦＴを含んでいてもよい。
【００３０】
前記信号はデジタル信号であってもよい。
【００３１】
前記信号はアナログ信号であり、前記アナログ信号をデジタル信号に変換する変換回路をさらに備えていてもよい。
【００３２】
また、本発明のある実施態様によると、複数のＴＦＴがマトリクス状に配置された画素領域と、 前記複数のＴＦＴをスイッチングするドライバと、
画像信号を供給する画像信号供給源と、
前記画像信号をガンマ補正する制御回路と、
前記画像信号をガンマ補正するためのデータを記憶するメモリと、
を備えた半導体表示装置であって、
前記複数のＴＦＴと、前記ドライバと、制御回路と、前記メモリとは、同一絶縁基板上に一体形成される半導体表示装置が提供される。このことによって上記目的が達成される。
【００３３】
前記メモリは、不揮発性メモリであってもよい。
【００３４】
前記不揮発性メモリは、複数のＦＡＭＯＳ型ＴＦＴを含んでいてもよい。
【００３５】
前記画像信号はデジタル信号であってもよい。
【００３６】
前記画像信号はアナログ信号であり、前記アナログ信号をデジタル信号に変換する変換回路をさらに備えていてもよい。
【００３７】
前記ＴＦＴの活性層の厚さは、１０乃至１００ｎｍであってもよい。
【００３８】
また、本発明のある実施態様によると、複数のＴＦＴがマトリクス状に配置された画素領域と、 前記複数のＴＦＴをスイッチングするドライバと、
デジタル画像信号を供給するデジタル画像信号供給源と、
前記デジタル画像信号をアナログ信号に変換する変換回路と、
前記デジタル画像信号をガンマ補正する制御回路と、
前記デジタル画像信号をガンマ補正するためのデータを記憶するメモリと
を備えた半導体表示装置であって、
前記変換回路は、異なる電圧を前記複数のＴＦＴのソース線に供給する複数の電圧線を有しており、前記複数のＴＦＴと、前記ドライバと、制御回路と、前記メモリとは、同一絶縁基板上に一体形成される半導体表示装置が提供される。このことによって上記目的が達成される。
【００３９】
前記メモリは、不揮発性メモリであってもよい。
【００４０】
前記メモリは、複数のＦＡＭＯＳ型ＴＦＴを含んでいてもよい。
【００４１】
前記複数のＴＦＴの活性層の厚さは、１０乃至１００ｎｍであってもよい。
【００４２】
【発明の実施の形態】
【００４３】
【実施例】
【００４４】
（実施例１）
【００４５】
本実施例では、ガンマ補正制御回路およびガンマ補正データを記憶するメモリをＳＯＩ（Ｓｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成した半導体表示装置について説明する。半導体表示装置の中でも、液晶表示装置について説明する。
【００４６】
図１を参照する。図１は、本実施例のアクティブマトリクス型液晶表示装置の概略構成図である。１０１はアナログ画像信号供給源であり、ビデオ信号やテレビジョン信号などのアナログ画像信号を供給する。１０２はＡ／Ｄ変換回路であり、アナログ画像信号供給源１０１から供給されるアナログ画像信号をデジタル信号に変換する。１０３はデジタル画像信号供給源であり、コンピュータなどからのデジタル画像信号を供給する。なお本実施例では、アナログ画像信号供給源１０１あるいはデジタル画像信号供給源１０３から画像信号が供給されるものとする。必要に応じて、アナログ画像信号供給源１０１あるいはデジタル画像信号供給源１０３から画像信号が供給されるようなスイッチを設けてもよい。
【００４７】
１０４はガンマ補正制御回路であり、１０５は４ｋビットメモリである。ガンマ補正制御回路は、メモリ１０５に記憶されているガンマ補正データに基づいてＡ／Ｄ変換回路１０２あるいはデジタル画像信号供給源から供給されるデジタル画像信号をガンマ補正し、ソース信号線側ドライバ１０６に送出する。なお、本実施例では、メモリ１０５に４ｋビットのメモリを用いたが、メモリ１０５の記憶容量はこれ限ることはない。メモリ１０５には、４ｋビット以下あるいは以上の記憶容量を有するメモリが用いられてもよい。
【００４８】
ソース信号線側ドライバ１０６は、シフトレジスタ、バッファ、デジタルデコーダ、およびＤ／Ａコンバータなどによって構成される。ゲイト信号線側ドライバ１０７は、シフトレジスタおよびバッファなどによって構成される。なお、ソース信号線ドライバ１０６およびゲイト信号線ドライバ１０７には、必要に応じてその他の回路が設けられる。
【００４９】
１０８は画素領域であり、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成される。１０８を画素マトリクス回路とも呼ぶ。本実施例では、画素の数は縦１０２４×横７６８とした。なお、本実施例では、上記の画素数を有する液晶表示装置について説明するが、本発明は上記の画素数を有する液晶表示装置に限定されるわけではない。
【００５０】
本実施例の液晶表示装置は、画素領域１０８、ソース信号線側ドライバ１０６、ゲイト信号線側ドライバ１０７、ガンマ補正制御回路１０４、およびメモリ１０５のいずれもがＴＦＴによって構成され、基板上に一体形成される。また、Ａ／Ｄ変換回路１０２は、ＩＣチップとして基板上に搭載されてもよいし、ＴＦＴによって基板上に一体形成されてもよい。また、その他の周辺回路もＴＦＴによって基板上に一体形成され得る。さらに、その他の周辺回路は、ＩＣチップとして基板上に搭載されてもよい。
【００５１】
次に本実施例の液晶表示装置の動作について説明する。図２を参照する。図２には、本実施例のメモリ１０５の概略構成図が示される。本実施例のメモリ１０５は、複数のメモリ素子とＸおよびＹアドレスデコーダ２０１、２０２によって構成される。図２に示されるように、各ビット情報が記録される記憶素子（メモリ素子）は、２個のＴＦＴによって構成され、１つはフローティングゲイトを有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ ｇａｔｅ Ａｖａｌａｎｃｈｅｉｎｊｅｃｔｉｏｎ ＭＯＳ）型不揮発性記憶素子Ｔｒ１であり、もう一つはＮチャネルスイッチング素子Ｔｒ２である。２個のＴＦＴＴｒ１およびＴｒ２は、ドレイン電極が互いに直列に接続されており、この直列接続回路によって１ビットの記憶素子を構成する。この記憶素子が縦６４個×横６４個マトリクス状に配列されている。各記憶素子は１ビットの情報を記憶することができるので、本実施例ではメモリ１０５は、４０９６ビット（＝約４ｋビット）の記憶容量を有する。
【００５２】
各列に配置されている記憶素子は、Ａ０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線に、その両端が接続されている。また、各行に配列されている記憶素子は、信号線Ｃ０、Ｄ０〜Ｃ６３〜Ｄ６３に各記憶素子のゲイト電極が接続されている。なお図２に示されるように、本実施例では、メモリ１０５を構成する記憶素子に、（０、０）、（１、０）、（６３、６３）といった符号が付けられている。
【００５３】
各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、およびＣ０、Ｄ０〜Ｃ６３〜Ｄ６３は、それぞれＸアドレスデコーダ２０１、およびＹアドレスデコーダ２０２に接続されている。このＸアドレスデコーダ２０１およびＹアドレスデコーダ２０２によって、記憶素子のアドレスが指定され、データの書き込みあるいは読み出しが行われる。
【００５４】
次に、メモリ１０５の動作について、記憶素子（１、１）を例にとって説明する。
【００５５】
まず、記憶素子（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１にも５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が貯蓄される。
【００５６】
次に、記憶素子（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【００５７】
以上の動作を下の表にまとめる。
【００５８】
【表１】
なお、記憶素子に記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などをメモリ１０５に照射することによって消去できる。
【００６０】
メモリ１０５には、デジタル画像信号にガンマ補正する為のデータが記憶されている。これは、液晶表示装置固有のデータであり、生産時にメモリ１０５に書き込まれる。
【００６１】
次に図３を参照する。図３は、本実施例の液晶表示装置のソース信号線側ドライバ、ゲイト信号線側ドライバ、および画素領域を示したものである。３０１はソース信号線側シフトレジスタであり、３０２はソース信号線側ドライバに入力されるデジタル信号を供給するための信号線である。本実施例では、１６階調の表示を行うために、この信号線３０２は４ビットのデータを扱えるようになっている。３０３はラッチ回路であり、信号線３０２に供給される信号をソース信号線側シフトレジスタ３０１の信号により選択し、一時的に記憶しておく回路である。３０４はスイッチング回路であり、ラッチ回路３０３から供給される信号に従って、階調電圧線３０５のＤＣ１〜ＤＣ１６のうちいずれかの電圧線を選択し、ソース信号線３０７に供給する。なお、１行に対応する画像情報がラッチ回路３０３群に記憶されたら、ラッチ回路３０３群に記憶された画像情報は一斉にスイッチング回路３０４に送出される。
【００６２】
ソース信号線に供給された所定の階調に対応した信号電圧と、ゲイト信号線側シフトレジスタ３０６からの信号と、によって対応する画素ＴＦＴ３０８が選択される。このようにして各画素に所定の階調に対応した画像情報が書き込まれる。
【００６３】
次に、本実施例の液晶表示装置の作製工程について説明する。
【００６４】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素領域のマトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図４〜図７に示す。なお、本実施例では、ガンマ補正データを記憶するフローティングゲイトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチング素子、および画素ＴＦＴについて説明する。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【００６５】
図４を参照する。まず、絶縁表面を有する基板として石英基板４０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【００６６】
４０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００６７】
本実施例の場合、非晶質珪素膜４０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは １×１０18ａｔｏｍｓ／ｃｍ3 以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００６８】
なお、非晶質珪素膜４０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００６９】
次に、非晶質珪素膜４０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００７０】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜４０３を形成する。マスク絶縁膜４０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００７１】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層４０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図４（Ａ））。
【００７２】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００７３】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜８０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００７４】
この時、非晶質珪素膜４０２の結晶化はニッケルを添加した領域４０５および４０６で発生した核から優先的に進行し、基板４０１の基板面に対してほぼ平行に成長した結晶領域４０７および４０８が形成される。この結晶領域４０７および４０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図４（Ｂ））。
【００７５】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００７６】
結晶化のための加熱処理が終了したら、マスク絶縁膜４０３を除去してパターニングを行い、横成長領域４０７および４０８でなる島状半導体層（活性層）４０９、４１０、および４１１を形成する（図４（Ｃ））。
【００７７】
ここで４０９はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、４１０は記憶素子のＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、４１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７８】
活性層４０９、４１０、および４１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜４１２を成膜する。
【００７９】
そして、次に図４（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００８０】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００８１】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００８２】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層４０９、４１０、および４１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００８３】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ３ 、ＨＢｒ、Ｃｌ２ 、ＣｌＦ３
、ＢＣｌ３、Ｆ２、Ｂｒ２等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００８４】
この工程においては活性層４０９、４１０、および４１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層４０９、４１０、および４１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減される。
【００８５】
なお、５×１０17ａｔｏｍｓ／ｃｍ3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは ５×１０17ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００８６】
また、上記加熱処理により活性層４０９、４１０、および４１１とゲイト絶縁膜４１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜４１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００８７】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜４１２の膜質の向上を図ることも有効である。
【００８８】
なお、ＳＩＭＳ分析により活性層４０９、４１０、および４１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層４０９、４１０、および４１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００８９】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【００９０】
次に、図５を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型４１３、４１４、および４１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図５（Ａ））。なお、後に４１３はＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【００９１】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜４１６、４１７、および４１８、無孔性の陽極酸化膜４１９、４２０、および４２１、ゲイト電極４２２、４２３、および４２４を形成する（図５（Ｂ））。
【００９２】
こうして図５（Ｂ）の状態が得られたら、次にゲイト電極４２２、４２３、および４２４、多孔性の陽極酸化膜４１６、４１７、および４１８をマスクとしてゲイト絶縁膜４１２をエッチングする。そして、多孔性の陽極酸化膜４１６、４１７、および４１８を除去して図５（Ｃ）の状態を得る。なお、図４（Ｃ）において４２５、４２６、および４２７で示されるのは加工後のゲイト絶縁膜である。
【００９３】
次に、ゲイト電極を分断し、フローティングゲイトを作製する。
【００９４】
次に図６を参照する。図６に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００９５】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、 ｎ−領域を形成する。このｎ−領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏｍｓ／ｃｍ3 となるように調節する。
【００９６】
さらに、２回目の不純物添加を低加速電圧１０ｋe Ｖ程度で行い、 ｎ＋領域を形成する。この時は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして機能する。また、このｎ＋領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００９７】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域４２８、ドレイン領域４２９、低濃度不純物領域４３０、チャネル形成領域４３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域４３２、ドレイン領域４３３、低濃度不純物領域４３４、チャネル形成領域４３５が確定する（図６（Ａ））。
【００９８】
なお、図６（Ａ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００９９】
次に、図６（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク４３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１００】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１０１】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域４３７、ドレイン領域４３８、低濃度不純物領域４３９、チャネル形成領域４４０が形成される（図６（Ｂ））。
【０１０２】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１０３】
次に、層間絶縁膜４４１として酸化珪素膜と窒化珪素膜との積層膜を形成した（図６（Ｃ））。次に、層間絶縁膜４４１にコンタクトホールを形成した後、ソース電極４４２、４４３、および４４４、ドレイン電極４４５、４４６、およびゲイト電極４４７を形成して図６（Ｄ）に示す状態を得る。
【０１０４】
次に図７を参照する。次に、有機性樹脂膜でなる第２の層間絶縁膜４４８を０．５〜３μｍの厚さに形成する（図７（Ａ））。この有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミドなどが用いられ得る。この第２の層間絶縁膜４４８に有機性樹脂膜を用いることの利点は、▲１▼成膜方法が簡単であること、▲２▼膜厚を容易に厚くできること、▲３▼比誘電率が低いので寄生容量を低減できること、▲４▼平坦性に優れていること、などが挙げられる。
【０１０５】
次に、１０〜５０ｎｍの厚さの窒化珪素膜４５０、ブラックマスク４４９を形成する（図７（Ａ））。
【０１０６】
次に、酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるいはこれらの積層膜からなる第３の層間絶縁膜４５０を０．１〜０．３μｍの厚さに形成する。そして、層間絶縁膜４５０にコンタクトホールを形成し、成膜した導電膜をパターニングすることにより画素電極４５１を形成する。本実施例は透過型の例であるため画素電極４５１を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１０７】
図７（Ａ）の構成では、層間絶縁膜４５０をを介して、画素電極４５１とブラックマスク４４９とが重畳する領域で補助容量が形成する。
【０１０８】
なお、図７（Ａ）に示すような構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を２５ｎｍ程度の厚さで用いると、少ない面積で非常に大きな容量を確保することが可能である。
【０１０９】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１１０】
次に、図７（Ｂ）に示すように、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【０１１１】
図７（Ａ）の状態のアクティブマトリクス基板に配向膜４５２を形成する。本実施例では、配向膜４５２には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板４５３、透明導電膜４５４、配向膜４５５とで構成される。
【０１１２】
なお、本実施例では、配向膜には、液晶分子が基板に対して垂直に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って垂直配向するようにした。
【０１１３】
なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。
【０１１４】
次に、 上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料４５６を注入し、封止剤（図示せず）によって完全に封止する。よって、図７（Ｂ）に示すような透過型の液晶パネルが完成する。
【０１１５】
なお、本実施例では、液晶パネルが、ＴＮモードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１１６】
よって、本実施例では、液晶パネルに電圧が印加されていないとき明状態となる、ノーマリホワイトモードで表示を行うことが理解される。
【０１１７】
また、図７（Ａ）に示した様なアクティブマトリクス基板の外観を図８に簡略化して示す。図８において、８０１は石英基板、８０２は画素マトリクス回路、８０３はソース信号線側ドライバ回路、８０４はゲイト信号線側ドライバ回路、８０５はガンマ補正制御回路、およびガンマ補正データを記憶するメモリを含むロジック回路である。
【０１１８】
ロジック回路８０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路を指す。
【０１１９】
図１６にＦＡＭＯＳ型ＴＦＴを含む記憶素子、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子を示す。
【０１２０】
また、メモリに用いられているＦＡＭＯＳ型ＴＦＴのフローティングゲイトにＳｉを用いた場合にも、メモリは周辺回路やロジック回路と同一構造を有し、本発明が適用できる。
【０１２１】
また、本実施例では、ＦＡＭＯＳ型のＴＦＴを含むメモリを用いる場合について説明したが、メモリに他の型のＴＦＴを用いてもよい。
【０１２２】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１２３】
次に、図９（Ａ）に本実施例のメモリ１０５の回路図の一例を示す。図９（Ａ）には、Ｔｒ１〜Ｔｒ８のＴＦＴによって構成される４個の記憶素子の回路が示される。また、図９（Ｂ）には、図９（Ａ）の一点鎖線Ａ−Ａ’の断面図を示す。さらに、図９（Ｃ）には、図９（Ａ）の等価回路が示される。
【０１２４】
図９（Ａ）において、９０１〜９０８は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成している。９０９〜９１２は第１の配線層であり、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイト信号線の配線として利用している。なお、Ｔｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティングゲイト電極９１３〜９１６は、第１の配線層と同時に形成され、パターンニングされたのちにフローティングの状態となる。また、９１７〜９２４は第２の配線層であり、Ｔｒ１とＴｒ２、Ｔｒ３とＴｒ４、Ｔｒ５とＴｒ６、およびＴｒ７とＴｒ８のソース・ドレイン領域をそれぞれ接続したり、各Ｔｒのソース・ドレイン領域に接続される信号線として用いられてる。また、図中において、９２５で示したように黒く塗りつぶされている部分は、その下部の配線あるいは半導体層とコンタクトをとっていることを示している。なお、図中において同一柄の配線は全て同一の配線層である。
【０１２５】
図１７は、図９の構成のメモリと他のロジック回路の代表的な回路であるＣＭＯＳ回路とが一体形成されている様子を示す図である。１７０１はＦＡＭＯＳ型ＴＦＴのフローティングゲイトであり、１７０２はコントロールゲイトである。
【０１２６】
このように本実施例では、ガンマ補正制御回路とガンマ補正データを記憶するメモリとが基板上に一体形成されている。よって、液晶表示装置の小型化をはかることができる。
【０１２７】
ここで、本実施例の作製方法によって作製され半導体薄膜について説明する。本実施例の作製方法によると、非晶質珪素膜を結晶化させて、本出願人が「連続粒界結晶シリコン（いわゆるContinuous Grain Silicon：ＣＧＳ）」と呼ぶ結晶シリコン膜を得ることができる。
【０１２８】
本実施例の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【０１２９】
〔活性層の結晶構造に関する知見〕
【０１３０】
本実施例の作製工程に従って形成した横成長領域は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【０１３１】
また、本発明者らは本実施例の作製方法によって得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８００万倍に拡大し、詳細に観察した（図１９（Ａ））。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【０１３２】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。
【０１３３】
本出願人らが得たＴＥＭ写真（図１９（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であることが電子線回折により確認されている。
【０１３４】
ところで、前述の様なＴＥＭ写真による格子縞観察では｛１１０｝面内に｛１１１｝面に対応する格子縞が観察された。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。
【０１３５】
この時、本出願人らは本実施例の作製方法によって得られた半導体薄膜のＴＥＭ写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも｛１１１｝面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。
【０１３６】
さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であり、全体の９０％以上（典型的には９５％以上）の格子縞が結晶粒界で連続性を保っている。
【０１３７】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【０１３８】
なお、図１９（Ｂ）に、本出願人らはリファレンスとして従来の多結晶珪素膜（いわゆる高温ポリシリコン膜）についても電子線回折およびＨＲ−ＴＥＭ観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。このような部分では、未結合手が存在することになり、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【０１３９】
本出願人らは、上述した実施１〜４の作製方法で得られる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０１４０】
本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されているのである。
【０１４１】
また、本実施例の作製方法に従って作製した横成長領域を電子線回折で観察した結果を図２０（Ａ）に示す。なお、図２０（Ｂ）は比較のために観察した従来のポリシリコン膜（高温ポリシリコン膜と呼ばれるもの）の電子線回折パターンである。
【０１４２】
なお、図２０（Ａ）および図２０（Ｂ）は電子線の照射スポットの径を1.35μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【０１４３】
また、図２０（Ｃ）は単結晶シリコンの｛１１０｝面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。
【０１４４】
図２０（Ａ）の場合、図２０（Ｃ）に示す様な〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【０１４５】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【０１４６】
また、多数観測するうちには回折斑点が部分的に見えない場合があった（図２０（Ａ）でも一部分の回折斑点が見えない）。おそらくは概略｛１１０｝配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。
【０１４７】
本出願人らは、結晶面内に殆ど必ず｛１１１｝面が含まれるという事実を踏まえ、おそらく〈１１１〉軸まわりの回転角のずれがその様な現象の原因であろうと推測している。
【０１４８】
一方、図２０（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【０１４９】
これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。
【０１５０】
以上の様に、本実施例の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平9-55633 号、同9-165216号、同9-212428号でも説明している。
【０１５１】
なお、本出願人らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、上述の作製方法の結晶性珪素膜について配向比率を算出した。同公報では下記数２に示す様な算出方法で配向比率を定義している。
【０１５２】
【数２】
【０１５３】
ここで上述の半導体薄膜の配向性をＸ線回折で測定した結果の一例を図２３に示す。なお、Ｘ線回折パターンには（２２０）面に相当するピークが現れているが、｛１１０｝面と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【０１５４】
以上に示してきた通り、本実施例の作製方法による結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【０１５５】
なお、この半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【０１５６】
図２１（Ａ）は本実施例の結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【０１５７】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２１（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【０１５８】
一方、図２１（Ｂ）に示す様に、同倍率で見た本実施例の作製方法による結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【０１５９】
即ち、図２１（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０１６０】
この様に、図２１（Ａ）と図２１（Ｂ）との写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本実施例の作製方法による結晶シリコン膜が図２１（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【０１６１】
こうして得られた本実施例の作製方法による結晶シリコン膜（図２１（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２１（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１６２】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の作製方法による結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１６３】
以上の様な結晶構造および特徴を有する本実施例の作製方法によるの結晶シリコン膜を、本出願人は、「連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）」と呼んでいる。
【０１６４】
従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、本実施例の作製方法による半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、本実施例の作製方法による半導体薄膜を用いて作製したＴＦＴの電気特性は非常に優れた値を示す。この事については以下に示す。
【０１６５】
〔ＴＦＴの電気特性に関する知見〕
【０１６６】
本実施例の作製方法による半導体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が存在しない）ため、それを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出願人らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１６７】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１６８】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１６９】
なお、ＣＧＳを形成するにあたって前述した結晶化温度以上の温度（７００〜１１００℃）でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。
【０１７０】
以上のことから、ＣＧＳを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。
【０１７１】
まず、図２１（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０１７２】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSi-Ni 結合は切れる。そのため、シリコンの余った結合手は、すぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０１７３】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。
【０１７４】
また、本発明者らは結晶化温度以上の温度（７００〜１１００℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０１７５】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１７６】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１７７】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１７８】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１７９】
本出願人が本実施例の作製方法による半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１８０】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１８１】
従って、図１９（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１８２】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１８３】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例の作製方法による半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１８４】
ここで、本実施例の作製方法による半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２２（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１８５】
図２２（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１８６】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２２（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２２（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１８７】
また、本出願人は図２２に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０１８８】
（実施例２）
【０１８９】
本実施例では、アナログ画像信号供給源から供給されるアナログ画像信号をそのままガンマ補正し、アナログ階調を実現できる液晶表示装置について説明する。
【０１９０】
図１０を参照する。１００１は、ビデオ信号やテレビジョン信号などのアナログ画像信号を供給するアナログ画像信号供給源である。１００２は、アナログ画像信号供給源１００２から供給されるアナログ画像信号をガンマ補正するガンマ補正制御回路である。１００３はＤ／Ａ変換回路であり、１００４はメモリである。メモリ１００４には、実施例１と同様のものが用いられる。１００５はソース信号線側ドライバであり、１００６はゲイト信号線側ドライバである。１００７は画素領域であり、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成される。１００７を画素マトリクス回路とも呼ぶ。本実施例では、画素の数は縦１０２４×横７６８とした。なお、本実施例では、上記の画素数を有する液晶表示装置について説明するが、本発明は上記の画素数を有する液晶表示装置に限定されるわけではない。
【０１９１】
本実施例の液晶表示装置は、画素領域１００７、ソース信号線側ドライバ１００５、ゲイト信号線側ドライバ１００６、ガンマ補正制御回路１００２、Ｄ／Ａ変換回路１００３およびメモリ１００４のいずれもがＴＦＴによって構成され、基板上に一体形成される。また、Ａ／Ｄ変換回路１００３は、ＩＣチップとして基板上に搭載されてもよいし、ＴＦＴによって基板上に一体形成されてもよい。また、その他の周辺回路もＴＦＴによって基板上に一体形成され得る。さらに、その他の周辺回路は、ＩＣチップとして基板上に搭載されてもよい。
【０１９２】
アナログ画像信号供給源１００１から供給されるアナログ画像信号は、ガンマ補正制御回路１００２に供給される。１００４は４ｋビットメモリ、１００３はＡ／Ｄ変換回路である。ガンマ補正制御回路は、メモリ１００４に記憶されているガンマ補正データに基づいて、アナログ画像信号供給源１００１から供給されるアナログ画像信号をガンマ補正し、ソース信号線側ドライバ１０６に送出する。なお、メモリ１００４に記憶されているガンマ補正の為のデータは、Ｄ／Ａ変換回路１００３によってアナログ信号に変換され、ガンマ補正制御回路１００２に送出される。
【０１９３】
ガンマ補正制御回路１００２では、アナログ信号の処理に、画像信号にガンマ補正が行われ、ガンマ補正が行われたアナログ画像信号はソース信号線側ドライバに供給される。
【０１９４】
ソース信号線側ドライバに供給されたアナログ信号は、ソース信号線ドライバのシフトレジスタからの信号によって選択され、ソース信号線に供給される。そして、ゲイト信号線側ドライバのシフトレジスタからの信号に従って、所望の画素が点灯する。
【０１９５】
本実施例では、ソース信号線側ドライバ１００５、ゲイト信号線側ドライバ１００６、画素マトリクス回路（画素領域）１００７、ガンマ補正制御回路１００２、Ｄ／Ａ変換回路１００３、メモリ１００４が基板上にＴＦＴによって一体形成される。Ｄ／Ａ変換回路１００３は、Ｄ／Ａ変換回路が含まれるＩＣチップによって基板上に搭載されてもい。また、必要に応じてその他の周辺回路が一体形成される。更に、必要に応じて、その他の周辺回路が含まれるＩＣチップが基板上に搭載される。
【０１９６】
なお、本実施例の液晶表示装置も実施例１の製造方法によって製造され得る。
【０１９７】
（実施例３）
【０１９８】
本実施例では、デジタル階調の液晶表示装置の別の実施態様について説明する。
【０１９９】
図１１を参照する。図１１には、本実施例の液晶表示装置のソース信号線側ドライバ、ゲイト信号線側ドライバ、画素領域、ガンマ補正制御回路、およびメモリを示したものである。１１０１はソース信号線側シフトレジスタであり、１１０２はソース信号線側ドライバに入力されるデジタル信号を供給するための信号線である。本実施例では、１６階調の表示を行うために、この信号線１１０２は４ビットのデータを扱えるようになっている。１１０３はラッチ回路であり、信号線１１０２に供給される信号をソース信号線側シフトレジスタ１１０１の信号により選択し、一時的に記憶しておく回路である。１１０４はスイッチング回路であり、ラッチ回路１１０３から供給される信号に従って、階調電圧制御回路で電圧が調整された電圧線ＤＣ１〜ＤＣ１６のうちいずれかの電圧線を選択し、ソース信号線１１０９に供給する。なお、１行に対応する画像情報がラッチ回路１１０３群に記憶されたら、ラッチ回路１１０３群に記憶された画像情報は一斉にスイッチング回路１１０４に送出される。
【０２００】
ソース信号線に供給された所定の階調に対応した信号電圧と、ゲイト信号線側シフトレジスタ１１０８からの信号と、によって対応する画素ＴＦＴ１１１０が選択される。このようにして各画素に所定の階調に対応した画像情報が書き込まれる。
【０２０１】
本実施例においては、信号線１１０２に供給されるデジタル信号は、ガンマ補正されていない。本実施例では、スイッチング回路１１０４によって選択される電圧線ＤＣ１〜ＤＣ１６に、それぞれ等電圧を印加するのではなく、あらかじめ非線型に電圧が印加されるようにしておく。そうすることによって、画像信号にガンマ補正をすることができる。
【０２０２】
図１２を参照する。図１２には、本実施例におけるガンマ補正回路が示されている。１１０６はガンマ補正制御回路で、ガンマ補正のデータを記憶するメモリ１１０７からのデータに基づいて、階調電圧制御回路１１０５のＴＦＴＴｒ１、１〜Ｔｒ１５、４のスイッチングをし、ＤＣ１〜ＤＣ１６に印加される電圧を調整する。
【０２０３】
階調電圧制御回路１１０５は、電圧線ＤＣ１〜ＤＣ１６に接続された複数のＴＦＴＴｒ１、１〜Ｔｒ１５、４と複数の抵抗とからなり、ガンマ補正制御回路によって選択されるＴＦＴに応じて電圧線ＤＣ１〜ＤＣ１６に印加される電圧がガンマ補正されるようになっている。
【０２０４】
ガンマ補正の為のデータは、メモリ１１０７に記憶されており、供給されるデジタル画像信号に応じて、必要なデータが読み出される。なお、メモリ１１０７には、実施例１で用いたメモリと同様のものが用いられる。
【０２０５】
図１３を参照する。図１３には、本実施例で用いられるＤＣ１〜ＤＣ１６に印加される電圧の状態を示した一例である。縦軸は電圧（Ｖ）を示している。なお、点線で示されているものはガンマ補正前のものであり、実線で示されているものはガンマ補正後のものである。
【０２０６】
本実施例では、電圧線ＤＣ１〜ＤＣ１６に印加される階調電圧に、ガンマ補正を施すことによって、デジタル画像信号に応じてスイッチング回路１１０４にいよって選択された電圧線が所望の階調電圧をソース信号線に供給することができる。
【０２０７】
なお、本実施例のメモリ１１０７には、ガンマ補正の為のデータが記憶されているが、このデータは実施例１で述べた方法によって記憶される。また、本実施例においても、メモリ、ガンマ補正制御回路、階調電圧制御回路などの周辺回路は、画素領域にマトリクス状に配置されるＴＦＴやドライバ回路を構成するＴＦＴと同時に、基板上に一体形成される。その製造方法は、実施例１にて述べた方法によることができる。
【０２０８】
（実施例４）
【０２０９】
上記実施例で用いられた液晶表示装置を、投射型の液晶表示装置に組み込んで用いることも可能である。この場合も、装置の小型化が実現でき、良好な階調表示を行うことができる。
【０２１０】
（実施例５）
【０２１１】
上記実施例１〜４の不揮発性メモリおよびガンマ補正制御回路を用いて構成した半導体装置は、様々な用途がある。本実施例では、これらの半導体装置について説明する。
【０２１２】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１８に示す。
【０２１３】
図１８（Ａ）はモバイルコンピュータであり、本体１８０１、カメラ部１８０２、受像部１８０３、操作スイッチ１８０４、表示装置１８０５で構成される。
【０２１４】
図１８（Ｂ）はヘッドマウントディスプレイであり、本体１９０３、表示装置１９０２、バンド部１９０３で構成される。
【０２１５】
図１８（Ｃ）は、フロント型プロジェクタであり、本体２００１、光源２００２、表示装置２００３、光学系２００４、スクリーン２００５で構成される。
【０２１６】
図１８（Ｄ）は携帯電話であり、本体２１０１、音声出力部２１０３、音声入力部２１０３、表示装置２１０４、操作スイッチ２１０５、アンテナ２１０６で構成される。
【０２１７】
図１８（Ｅ）はビデオカメラであり、本体２２０１、表示装置２２０２、音声入力部２２０３、操作スイッチ２２０４、バッテリー２２０５、受像部２２０６で構成される。
【０２１８】
（実施例６）
【０２１９】
なお、上記実施例１〜５では、表示媒体として液晶を用いる場合について説明してきたが、本発明の半導体表示装置に、液晶と高分子との混合層を用い、いわゆる高分子分散型液晶表示装置とすることもできる。また、本発明を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。この場合も、メモリや周辺回路などを含むアクティブマトリクス基板の作製には、実施例１で説明した工程が利用される。
【０２２０】
（実施例７）
【０２２１】
本実施例では、実施例１で説明した作製において、ゲイト電極にＴａ（タンタル）またはＴａ合金を用いた場合について説明する。
【０２２２】
ＴａまたはＴａ合金をゲイト電極に用いると、約４５０℃から約６００℃で熱酸化することができ、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に形成される。この酸化膜は、上記実施例１で説明した、Ａｌ（アルミニウム）をゲイト電極として用いたときに形成される酸化膜よりも膜質は良いことがわかっている。
【０２２３】
このことは、絶縁膜の耐圧評価の一つであるＪ−Ｅ特性（電流密度−電界強度特性）において、ＴａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特性を有することによってわかった。
【０２２４】
また、Ｔａ2 Ｏ 3は、比誘電率が１１．６前後であり、フローティングゲイト−コントロールゲイト間の容量Ｃ３が大きいので、Ａｌをゲイト電極に用いた場合に比較してフローティングゲイトに電荷が注入されやすいという利点もある。
【０２２５】
また、Ｔａをゲイト電極に用いた場合、上記実施例で行ったように陽極酸化することもできる。
【０２２６】
【発明の効果】
【０２２７】
本発明によると、ガンマ補正を行う演算回路およびガンマ補正を行うためのデータを記憶するメモリが、画素ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体形成されるので、液晶表示装置の小型化を図りながら、かつ階調表示の良好な液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の概略構成図である。
【図２】 本発明の液晶表示装置のガンマ補正データを記憶するメモリの構成図である。
【図３】 本発明の液晶表示装置のドライバおよび画素領域の構成図である。
【図４】 本発明の液晶表示装置の作製工程を示す図である。
【図５】 本発明の液晶表示装置の作製工程を示す図である。
【図６】 本発明の液晶表示装置の作製工程を示す図である。
【図７】 本発明の液晶表示装置の作製工程を示す図である。
【図８】 本発明の液晶表示装置のアクティブマトリクス基板の回路配置を示す図である。
【図９】 本発明の液晶表示装置のガンマ補正データを記憶するメモリの回路図である。
【図１０】 本発明の液晶表示装置の概略構成図である。
【図１１】 本発明の液晶表示装置の概略構成図である。
【図１２】 本発明の液晶表示装置の電圧線およびガンマ補正を行うための回路図である。
【図１３】 本発明によるガンマ補正の効果を示した図である。
【図１４】 従来の液晶表示装置の概略構成図である。
【図１５】 ガンマ補正の説明に関する図である。
【図１６】 本発明の液晶表示装置の断面図である。
【図１７】 本発明のメモリとロジック回路との断面図である。
【図１８】 本発明の液晶表示装置を利用した半導体装置の概略図である。
【図１９】 半導体薄膜の結晶粒界を拡大したＨＲ−ＴＥＭ写真図である。
【図２０】 電子回折パターンの写真図および模式図である。
【図２１】 結晶シリコン膜の結晶粒を示すＴＥＭ写真図である。
【図２２】 半導体薄膜の暗視野像の写真図である。
【図２３】 Ｘ線回折の結果を示す図である。
【符号の説明】
１０１ アナログ画像信号供給源
１０２ Ａ／Ｄ変換回路
１０３ デジタル画像信号供給源
１０４ ガンマ補正制御回路
１０５ メモリ
１０６ ソース信号線側ドライバ
１０７ ゲイト信号線側ドライバ
１０８ 画素領域
【数１】
Claims (4)
- 信号供給源から供給される信号をガンマ補正するための制御回路と、
前記供給される信号をガンマ補正するためのデータを記憶する不揮発性メモリとを有し、
前記不揮発性メモリは、絶縁表面を有する基板上に設けられた第１の活性層及び第２の活性層と、
前記第１の活性層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられたフローティングゲイトと、
前記フローティングゲイト上に設けられた酸化膜と、
前記酸化膜上に設けられたコントロールゲイトと、
前記第２の活性層上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられたゲイト電極と、
前記酸化膜及び前記ゲイト電極上に設けられた層間絶縁膜と、
前記第２の活性層に接続された配線と、を備え、
前記配線と前記コントロールゲイトとは前記層間絶縁膜上に設けられた同一の配線層を用いて形成され、
前記層間絶縁膜に設けられたコンタクトホールを介して、前記配線は前記第２の活性層と接続され、且つ前記コントロールゲイトは前記酸化膜を介して前記フローティングゲイトと重なり、
前記制御回路は、ＴＦＴによって構成され、かつ前記不揮発性メモリと同一絶縁基板上に一体形成されることを特徴とする半導体装置。 - 前記層間絶縁膜は、酸化珪素膜と窒化珪素膜の積層であることを特徴とする請求項１に記載の半導体装置。
- 前記供給される信号はデジタル信号であることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記供給される信号はアナログ信号であり、前記アナログ信号をデジタル信号に変換する変換回路を有することを特徴とする請求項１または請求項２に記載の半導体装置。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16136698A JP4112686B2 (ja) | 1997-08-20 | 1998-05-25 | 半導体装置 |
| US09/132,633 US6667494B1 (en) | 1997-08-19 | 1998-08-11 | Semiconductor device and semiconductor display device |
| KR1019980033200A KR100635085B1 (ko) | 1997-08-19 | 1998-08-17 | 반도체 장치 |
| US09/540,357 US6597014B1 (en) | 1997-08-19 | 2000-03-31 | Semiconductor device and semiconductor display device |
| US09/539,828 US6670635B1 (en) | 1997-08-19 | 2000-03-31 | Semiconductor device and semiconductor display device |
| US09/540,639 US6717179B1 (en) | 1997-08-19 | 2000-03-31 | Semiconductor device and semiconductor display device |
| US10/700,198 US7126156B2 (en) | 1997-08-19 | 2003-11-03 | Thin film transistor display device with integral control circuitry |
| KR1020050091094A KR100619673B1 (ko) | 1997-08-19 | 2005-09-29 | 반도체장치 |
| KR1020060039894A KR100680741B1 (ko) | 1997-08-19 | 2006-05-03 | 반도체장치 |
| US11/583,599 US7750347B2 (en) | 1997-08-19 | 2006-10-19 | Semiconductor device and semiconductor display device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24050697 | 1997-08-20 | ||
| JP9-240506 | 1997-08-20 | ||
| JP13274998 | 1998-04-27 | ||
| JP10-132749 | 1998-04-27 | ||
| JP16136698A JP4112686B2 (ja) | 1997-08-20 | 1998-05-25 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000019557A JP2000019557A (ja) | 2000-01-21 |
| JP2000019557A5 JP2000019557A5 (ja) | 2005-09-29 |
| JP4112686B2 true JP4112686B2 (ja) | 2008-07-02 |
Family
ID=27316574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16136698A Expired - Fee Related JP4112686B2 (ja) | 1997-08-19 | 1998-05-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4112686B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667494B1 (en) | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JP3643808B2 (ja) * | 2001-11-14 | 2005-04-27 | 三洋電機株式会社 | 半導体装置 |
| JP4159779B2 (ja) * | 2001-12-28 | 2008-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| US6812491B2 (en) | 2002-03-22 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory cell and semiconductor memory device |
| JP4498685B2 (ja) * | 2002-03-22 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
| CN1922727B (zh) * | 2004-02-20 | 2011-12-21 | 株式会社半导体能源研究所 | 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法 |
| JP5062388B2 (ja) * | 2004-12-10 | 2012-10-31 | 株式会社ジャパンディスプレイウェスト | 表示パネル及び表示装置 |
-
1998
- 1998-05-25 JP JP16136698A patent/JP4112686B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000019557A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980178B2 (ja) | 不揮発性メモリおよび半導体装置 | |
| US7750347B2 (en) | Semiconductor device and semiconductor display device | |
| KR100561320B1 (ko) | 반도체 디스플레이장치 보정시스템 및 반도체 디스플레이장치의 보정방법 | |
| US6646288B2 (en) | Electro-optical device and electronic equipment | |
| US20080174710A1 (en) | Capacitor, semiconductor device and manufacturing method thereof | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JP2000174282A (ja) | 半導体装置 | |
| US6717179B1 (en) | Semiconductor device and semiconductor display device | |
| JP2006237624A (ja) | 半導体装置及びインバータ回路 | |
| JP4294118B2 (ja) | 表示装置および表示装置の作製方法 | |
| JP2001053287A (ja) | 半導体装置およびその作製方法 | |
| JP4112686B2 (ja) | 半導体装置 | |
| JP5041839B2 (ja) | 半導体装置 | |
| JP5504239B2 (ja) | 半導体装置の作製方法 | |
| JP2006203241A (ja) | 半導体装置 | |
| TW406281B (en) | Semiconductor device and semiconductor display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |