JPH09115978A - 半導体装置の評価方法 - Google Patents
半導体装置の評価方法Info
- Publication number
- JPH09115978A JPH09115978A JP7268722A JP26872295A JPH09115978A JP H09115978 A JPH09115978 A JP H09115978A JP 7268722 A JP7268722 A JP 7268722A JP 26872295 A JP26872295 A JP 26872295A JP H09115978 A JPH09115978 A JP H09115978A
- Authority
- JP
- Japan
- Prior art keywords
- passivation layer
- semiconductor device
- voltage
- defect
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 6
- 239000010408 film Substances 0.000 abstract description 157
- 238000002161 passivation Methods 0.000 abstract description 96
- 230000007547 defect Effects 0.000 abstract description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 63
- 229920005591 polysilicon Polymers 0.000 abstract description 63
- 238000003486 chemical etching Methods 0.000 abstract description 41
- 238000009413 insulation Methods 0.000 abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 33
- 229910052710 silicon Inorganic materials 0.000 abstract description 33
- 239000010703 silicon Substances 0.000 abstract description 33
- 238000001039 wet etching Methods 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 108
- 230000002950 deficient Effects 0.000 description 64
- 230000015556 catabolic process Effects 0.000 description 60
- 238000011156 evaluation Methods 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 35
- 239000007788 liquid Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000000243 solution Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Substances [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 6
- 239000003513 alkali Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000012670 alkaline solution Substances 0.000 description 3
- WMFOQBRAJBCJND-UHFFFAOYSA-M Lithium hydroxide Chemical compound [Li+].[OH-] WMFOQBRAJBCJND-UHFFFAOYSA-M 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 2
- HUCVOHYBFXVBRW-UHFFFAOYSA-M caesium hydroxide Chemical compound [OH-].[Cs+] HUCVOHYBFXVBRW-UHFFFAOYSA-M 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 2
- 229960001231 choline Drugs 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 NH 4 OH Chemical compound 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の薄膜の欠陥及び絶縁耐圧不良部
の評価方法を確立する。 【解決手段】 順に積層されるシリコン基板１、欠陥３
及び絶縁耐圧不良部４を有するゲート酸化膜２ならびに
ポリシリコン膜５を備える半導体装置１００が湿式エッ
チング装置９の備える化学エッチング液７に浸漬され
る。シリコン基板１を陽極として湿式エッチング装置９
の備える直流電圧電源６によって電圧を印加した状態で
化学エッチングを行なう。欠陥３及び絶縁耐圧不良部４
上のポリシリコン膜５の表面には不動態化層１０が形成
され、ゲート酸化膜２によって絶縁される領域のポリシ
リコン膜５表面には不動態化層１０が形成されない。不
動態化層１０が形成されない領域のポリシリコン膜５は
化学エッチング液７によって除去される。
の評価方法を確立する。 【解決手段】 順に積層されるシリコン基板１、欠陥３
及び絶縁耐圧不良部４を有するゲート酸化膜２ならびに
ポリシリコン膜５を備える半導体装置１００が湿式エッ
チング装置９の備える化学エッチング液７に浸漬され
る。シリコン基板１を陽極として湿式エッチング装置９
の備える直流電圧電源６によって電圧を印加した状態で
化学エッチングを行なう。欠陥３及び絶縁耐圧不良部４
上のポリシリコン膜５の表面には不動態化層１０が形成
され、ゲート酸化膜２によって絶縁される領域のポリシ
リコン膜５表面には不動態化層１０が形成されない。不
動態化層１０が形成されない領域のポリシリコン膜５は
化学エッチング液７によって除去される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に用いら
れる薄膜の評価方法に関するものである。
れる薄膜の評価方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置に使われる薄膜のう
ち、酸化膜の評価には化学エッチング液による化学的ウ
ェットエッチング法が用いられている。
ち、酸化膜の評価には化学エッチング液による化学的ウ
ェットエッチング法が用いられている。
【０００３】図２５〜２７は、従来の半導体装置の酸化
膜の評価方法を工程順に示す断面図である。
膜の評価方法を工程順に示す断面図である。
【０００４】図２５では、評価対象たる半導体装置１０
０の構造が示されている。半導体装置１００は、シリコ
ン基板１上に絶縁薄膜たるゲート酸化膜２が設けられ、
さらにその上にポリシリコン膜５が形成されている。但
し、ゲート酸化膜２には欠陥３及び膜質異常による絶縁
耐圧不良部４が生じている。
０の構造が示されている。半導体装置１００は、シリコ
ン基板１上に絶縁薄膜たるゲート酸化膜２が設けられ、
さらにその上にポリシリコン膜５が形成されている。但
し、ゲート酸化膜２には欠陥３及び膜質異常による絶縁
耐圧不良部４が生じている。
【０００５】半導体装置１００は図２６に示されるよう
に化学エッチング液７に浸漬される。化学エッチング液
７の代表的なものとしては、ＫＯＨ，ＮａＯＨ，ＬｉＯ
Ｈ，ＣｓＯＨ，ＮＨ4ＯＨ，エチレンジアミンピロカテ
コール，ヒドラジン及びコリンを含むようなアルカリ溶
液が挙げられる。例えば化学エッチング液７として６０
℃に昇温した５規定ＫＯＨを用いることができる。
に化学エッチング液７に浸漬される。化学エッチング液
７の代表的なものとしては、ＫＯＨ，ＮａＯＨ，ＬｉＯ
Ｈ，ＣｓＯＨ，ＮＨ4ＯＨ，エチレンジアミンピロカテ
コール，ヒドラジン及びコリンを含むようなアルカリ溶
液が挙げられる。例えば化学エッチング液７として６０
℃に昇温した５規定ＫＯＨを用いることができる。
【０００６】ポリシリコン膜５が化学エッチング液７に
よってエッチングされた後、ゲート酸化膜２の欠陥３を
通してシリコン基板１も結晶面に沿ってエッチングされ
るので、図２７に示されるように、欠陥３が存在する箇
所にはエッチング跡３０が形成される。
よってエッチングされた後、ゲート酸化膜２の欠陥３を
通してシリコン基板１も結晶面に沿ってエッチングされ
るので、図２７に示されるように、欠陥３が存在する箇
所にはエッチング跡３０が形成される。
【０００７】
【発明が解決しようとする課題】従来の薄膜（ゲート酸
化膜ｅｔｃ．）の評価は以上のような手順で行なわれ
る。従って、絶縁耐圧不良部４が存在していても、これ
が化学エッチング液７に対してシリコン基板１のマスク
となるのでエッチング跡３０は形成されず、その発見は
不可能である。さらに、絶縁耐圧不良部４の大きさによ
って異なる電流のリーク量がわからないという問題点が
あった。
化膜ｅｔｃ．）の評価は以上のような手順で行なわれ
る。従って、絶縁耐圧不良部４が存在していても、これ
が化学エッチング液７に対してシリコン基板１のマスク
となるのでエッチング跡３０は形成されず、その発見は
不可能である。さらに、絶縁耐圧不良部４の大きさによ
って異なる電流のリーク量がわからないという問題点が
あった。
【０００８】本発明は以上の点に鑑み、半導体装置の薄
膜の欠陥及び絶縁耐圧不良部の評価方法を確立すること
を目的とする。
膜の欠陥及び絶縁耐圧不良部の評価方法を確立すること
を目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の半導体装
置の評価方法は、（ａ）順に積層される第１半導体層、
絶縁膜及び第２半導体層とを含んで成る半導体装置を水
酸基を含む溶液に浸漬する工程と、（ｂ）第１半導体層
を陽極として溶液に電圧を印加する工程とを備える。
置の評価方法は、（ａ）順に積層される第１半導体層、
絶縁膜及び第２半導体層とを含んで成る半導体装置を水
酸基を含む溶液に浸漬する工程と、（ｂ）第１半導体層
を陽極として溶液に電圧を印加する工程とを備える。
【００１０】請求項２記載の半導体装置の評価方法は請
求項１記載の半導体装置の評価方法であり、電圧の値が
変動する。
求項１記載の半導体装置の評価方法であり、電圧の値が
変動する。
【００１１】請求項３記載の半導体装置の評価方法は請
求項１または２記載の半導体装置の評価方法であり、上
記半導体装置がＥＥＰＲＯＭであり、前記ＥＥＰＲＯＭ
の半導体基板、ゲート酸化膜及び浮遊ゲート電極がそれ
ぞれ上記第１半導体層、上記絶縁膜及び上記第２半導体
層に相当する。
求項１または２記載の半導体装置の評価方法であり、上
記半導体装置がＥＥＰＲＯＭであり、前記ＥＥＰＲＯＭ
の半導体基板、ゲート酸化膜及び浮遊ゲート電極がそれ
ぞれ上記第１半導体層、上記絶縁膜及び上記第２半導体
層に相当する。
【００１２】請求項４記載の半導体装置の評価方法は請
求項１または２記載の半導体装置の評価方法であり、上
記半導体装置がＤＲＡＭであり、前記ＤＲＡＭの容量下
部電極、容量絶縁膜及び容量上部電極がそれぞれ上記第
１半導体層、上記絶縁膜及び上記第２半導体層に相当す
る。
求項１または２記載の半導体装置の評価方法であり、上
記半導体装置がＤＲＡＭであり、前記ＤＲＡＭの容量下
部電極、容量絶縁膜及び容量上部電極がそれぞれ上記第
１半導体層、上記絶縁膜及び上記第２半導体層に相当す
る。
【００１３】請求項５記載の半導体装置の評価方法は請
求項２記載の半導体装置の評価方法であり、電圧の値が
周期的に変動する。
求項２記載の半導体装置の評価方法であり、電圧の値が
周期的に変動する。
【００１４】請求項６記載の半導体装置の評価方法は請
求項２または５記載の半導体装置の評価方法であり、電
圧の値が、交互に繰り返される第１電圧値及び第１電圧
値よりも低い第２電圧値から成る。
求項２または５記載の半導体装置の評価方法であり、電
圧の値が、交互に繰り返される第１電圧値及び第１電圧
値よりも低い第２電圧値から成る。
【００１５】請求項７記載の半導体装置の評価方法は請
求項６記載の半導体装置の評価方法であり、電圧のパル
ス幅デューティサイクルが５０％以下である。
求項６記載の半導体装置の評価方法であり、電圧のパル
ス幅デューティサイクルが５０％以下である。
【００１６】
実施の形態１．図１に評価対象たる半導体装置１００の
構造を示す。半導体装置１００は、シリコン基板１上に
形成されたゲート酸化膜２、さらにその上に形成された
ポリシリコン膜５を備えている。シリコン基板１、ゲー
ト酸化膜２及びポリシリコン膜５はそれぞれ第１半導体
層、絶縁膜及び第２半導体層に相当する。従来の技術に
おいても説明したようにゲート酸化膜２には欠陥３及び
絶縁耐圧不良部４が生じている。
構造を示す。半導体装置１００は、シリコン基板１上に
形成されたゲート酸化膜２、さらにその上に形成された
ポリシリコン膜５を備えている。シリコン基板１、ゲー
ト酸化膜２及びポリシリコン膜５はそれぞれ第１半導体
層、絶縁膜及び第２半導体層に相当する。従来の技術に
おいても説明したようにゲート酸化膜２には欠陥３及び
絶縁耐圧不良部４が生じている。
【００１７】図２〜図４は、本発明の一実施の形態を工
程順に示す断面図である。
程順に示す断面図である。
【００１８】図２に示されるように、半導体装置１００
は湿式エッチング装置９の備える化学エッチング液７に
浸漬される。湿式エッチング装置９はさらに、化学エッ
チング液７に浸漬される接地電極８ならびに接地電極８
に接続される負極及び半導体装置１００のシリコン基板
１に接続される正極とを有する直流電圧電源６を備えて
いる。そしてシリコン基板１に直流電圧を印加した状態
で化学エッチングを行なう。化学エッチング液７の代表
的なものとしては、ＫＯＨ，ＮａＯＨ，ＬｉＯＨ，Ｃｓ
ＯＨ，ＮＨ4ＯＨ，エチレンジアミンピロカテコール，
ヒドラジン及びコリンのようなアルカリ溶液が挙げられ
る。ここでヒドラジン（Ｎ2Ｈ4）自体は水酸基を持たな
いが、水溶液中では
は湿式エッチング装置９の備える化学エッチング液７に
浸漬される。湿式エッチング装置９はさらに、化学エッ
チング液７に浸漬される接地電極８ならびに接地電極８
に接続される負極及び半導体装置１００のシリコン基板
１に接続される正極とを有する直流電圧電源６を備えて
いる。そしてシリコン基板１に直流電圧を印加した状態
で化学エッチングを行なう。化学エッチング液７の代表
的なものとしては、ＫＯＨ，ＮａＯＨ，ＬｉＯＨ，Ｃｓ
ＯＨ，ＮＨ4ＯＨ，エチレンジアミンピロカテコール，
ヒドラジン及びコリンのようなアルカリ溶液が挙げられ
る。ここでヒドラジン（Ｎ2Ｈ4）自体は水酸基を持たな
いが、水溶液中では
【００１９】
【化１】
【００２０】のようになり、水酸基が発生する。例えば
化学エッチング液７として６０℃に昇温された５規定Ｋ
ＯＨを用いることができる。
化学エッチング液７として６０℃に昇温された５規定Ｋ
ＯＨを用いることができる。
【００２１】直流電圧電源６によって電圧を印加する
と、欠陥３上のポリシリコン膜５は基板１と同電位にな
り、また絶縁耐圧不良部４上のポリシリコン膜５にも電
位がかかる。そのため図３に示すように、シリコン基板
１の化学エッチング液７に接する面には不動態化層５０
が形成され、欠陥３及び絶縁耐圧不良部４上のポリシリ
コン膜５の表面には、陽極酸化によって不動態化層１０
が形成される。一方、ゲート酸化膜２によって絶縁され
る、ゲート酸化膜２を挟んでシリコン基板１と対向する
ポリシリコン膜５表面には不動態化層１０が形成されな
いように直流電圧の大きさを調整することができる。不
動態化層１０が形成されない領域のポリシリコン膜５は
化学エッチング液７によって化学エッチングされる。こ
のエッチングは不動態化層１０の形成と並行して行われ
る。従って図４に示すように、欠陥３及び膜質異常の絶
縁耐圧不良部４上においてのみポリシリコン膜５は残存
する。
と、欠陥３上のポリシリコン膜５は基板１と同電位にな
り、また絶縁耐圧不良部４上のポリシリコン膜５にも電
位がかかる。そのため図３に示すように、シリコン基板
１の化学エッチング液７に接する面には不動態化層５０
が形成され、欠陥３及び絶縁耐圧不良部４上のポリシリ
コン膜５の表面には、陽極酸化によって不動態化層１０
が形成される。一方、ゲート酸化膜２によって絶縁され
る、ゲート酸化膜２を挟んでシリコン基板１と対向する
ポリシリコン膜５表面には不動態化層１０が形成されな
いように直流電圧の大きさを調整することができる。不
動態化層１０が形成されない領域のポリシリコン膜５は
化学エッチング液７によって化学エッチングされる。こ
のエッチングは不動態化層１０の形成と並行して行われ
る。従って図４に示すように、欠陥３及び膜質異常の絶
縁耐圧不良部４上においてのみポリシリコン膜５は残存
する。
【００２２】ここで不動態化層１０の形成及び化学エッ
チングによる除去について説明する。シリコン基板１を
構成するポリシリコンのアルカリ溶液中での酸化は、
チングによる除去について説明する。シリコン基板１を
構成するポリシリコンのアルカリ溶液中での酸化は、
【００２３】
【化２】
【００２４】のように起こり、酸化シリコンである不動
態化層１０が形成される。この酸化と並行して
態化層１０が形成される。この酸化と並行して
【００２５】
【化３】
【００２６】のようなシリコン化合物のエッチングが起
こる。酸化シリコンのエッング反応も同様であると考え
られる。特に化学エッチング液７としてＫＯＨが用いら
れる場合には、
こる。酸化シリコンのエッング反応も同様であると考え
られる。特に化学エッチング液７としてＫＯＨが用いら
れる場合には、
【００２７】
【化４】
【００２８】の反応が進み、シリコンは
【００２９】
【化５】
【００３０】のようにエッチングされる。以上の化学式
より、不動態化層１０の形成及び除去のどちらにも水酸
基が関与することが分かる。
より、不動態化層１０の形成及び除去のどちらにも水酸
基が関与することが分かる。
【００３１】以上のようにして欠陥３、絶縁耐圧不良部
４のいずれもが導電性を有することを利用してそれらの
上に不動態化層１０を形成し、不動態化層１０が形成さ
れていない領域のポリシリコン膜５を化学エッチング液
７で化学エッチングするので、欠陥のみならず絶縁耐圧
不良部４も評価することができる。
４のいずれもが導電性を有することを利用してそれらの
上に不動態化層１０を形成し、不動態化層１０が形成さ
れていない領域のポリシリコン膜５を化学エッチング液
７で化学エッチングするので、欠陥のみならず絶縁耐圧
不良部４も評価することができる。
【００３２】又、リーク電流量によって不動態化層１０
の形成量が異なるので、リーク電流量を推測して欠陥３
及び絶縁耐圧不良部４を評価することも可能である。し
かも本実施の形態では、不動態化層１０を形成するプロ
セスと不動態化層１０が形成されていない領域のポリシ
リコン膜５のアルカリエッチングを同時に行なうことが
できるので、簡便かつ迅速に評価が行なえる。
の形成量が異なるので、リーク電流量を推測して欠陥３
及び絶縁耐圧不良部４を評価することも可能である。し
かも本実施の形態では、不動態化層１０を形成するプロ
セスと不動態化層１０が形成されていない領域のポリシ
リコン膜５のアルカリエッチングを同時に行なうことが
できるので、簡便かつ迅速に評価が行なえる。
【００３３】実施の形態２．実施の形態１の評価方法に
よると、欠陥３及び絶縁耐圧不良部４が近接するさいに
正しく評価を行えない場合がある。図５において欠陥３
ａ及び３ｂが近接する場合を例として示す。欠陥３ａ及
び３ｂによって挟まれる領域上のポリシリコン膜５が化
学エッチング液７によってエッチングされるよりも、欠
陥３ａ及び３ｂから導通した電流の作用によって不動態
化層１０が形成される方が優勢であるため、単一の不動
態化層１０が欠陥３ａ及び３ｂ上に形成されている。
よると、欠陥３及び絶縁耐圧不良部４が近接するさいに
正しく評価を行えない場合がある。図５において欠陥３
ａ及び３ｂが近接する場合を例として示す。欠陥３ａ及
び３ｂによって挟まれる領域上のポリシリコン膜５が化
学エッチング液７によってエッチングされるよりも、欠
陥３ａ及び３ｂから導通した電流の作用によって不動態
化層１０が形成される方が優勢であるため、単一の不動
態化層１０が欠陥３ａ及び３ｂ上に形成されている。
【００３４】また図６に示すように、欠陥３ａが比較的
大きい場合には欠陥３ａからのリーク電流が大きくなる
ことによって不動態化層１０の形成が促進され、互いに
近接しない欠陥３ａ及び３ｂ上に単一の不動態化層１０
が形成されることも考えられる。
大きい場合には欠陥３ａからのリーク電流が大きくなる
ことによって不動態化層１０の形成が促進され、互いに
近接しない欠陥３ａ及び３ｂ上に単一の不動態化層１０
が形成されることも考えられる。
【００３５】これらの場合、二つの欠陥３ａ及び３ｂを
一つの欠陥として評価することとなる。実施の形態２で
はこのような場合にも対応して精度良く不良箇所の評価
を行うことができる技術を提示する。
一つの欠陥として評価することとなる。実施の形態２で
はこのような場合にも対応して精度良く不良箇所の評価
を行うことができる技術を提示する。
【００３６】図７に本実施の形態において評価対象とな
る半導体装置１００の構成を示す。その詳細は図１に示
されるものと同一であるので、同一の参照符号を付して
説明は省略する。
る半導体装置１００の構成を示す。その詳細は図１に示
されるものと同一であるので、同一の参照符号を付して
説明は省略する。
【００３７】図８〜１０は本発明の実施の形態２による
半導体装置の酸化膜の評価方法を工程順に示す断面図で
ある。
半導体装置の酸化膜の評価方法を工程順に示す断面図で
ある。
【００３８】図８に示されるように、半導体装置１００
は湿式エッチング装置９ａに備えられる化学エッチング
液７に浸漬される。湿式エッチング装置９ａは実施の形
態１で示された湿式エッチング装置９の直流電圧電源６
がパルス電圧電源６ａに置換された構成を有している。
パルス電圧電源６ａは直流電圧電源６と同様に接地電極
８及びシリコン基板１に接続される。パルス電圧電源６
ａは高電圧と低電圧を交互に発生させる。実施の形態１
と同様にして、化学エッチング液７として６０℃に昇温
された５規定ＫＯＨを用いることができる。
は湿式エッチング装置９ａに備えられる化学エッチング
液７に浸漬される。湿式エッチング装置９ａは実施の形
態１で示された湿式エッチング装置９の直流電圧電源６
がパルス電圧電源６ａに置換された構成を有している。
パルス電圧電源６ａは直流電圧電源６と同様に接地電極
８及びシリコン基板１に接続される。パルス電圧電源６
ａは高電圧と低電圧を交互に発生させる。実施の形態１
と同様にして、化学エッチング液７として６０℃に昇温
された５規定ＫＯＨを用いることができる。
【００３９】パルス電圧電源６ａによって電圧を印加す
ると、欠陥３上のポリシリコン膜５は基板１と同電位に
なり、また絶縁耐圧不良部４上のポリシリコン膜５にも
電位がかかる。そのため図９に示すように欠陥３及び絶
縁耐圧不良部４上のポリシリコン膜５の表面には陽極酸
化によって不動態化層１０が形成され、シリコン基板１
の表面には不動態化層５０が形成される。一方、ゲート
酸化膜２によって絶縁される、ゲート酸化膜２を挟んで
シリコン基板１と対向するポリシリコン膜５表面には不
動態化層１０が形成されないようにパルス電圧の高電圧
の大きさを調整することが可能である。不動態化層１０
が形成されない領域のポリシリコン膜５は化学エッチン
グ液７によって電圧の印加と並行して化学エッチングさ
れる。従って図１０に示されるように、欠陥３及び膜質
異常の絶縁耐圧不良部４上においてのみポリシリコン膜
５は残存する。
ると、欠陥３上のポリシリコン膜５は基板１と同電位に
なり、また絶縁耐圧不良部４上のポリシリコン膜５にも
電位がかかる。そのため図９に示すように欠陥３及び絶
縁耐圧不良部４上のポリシリコン膜５の表面には陽極酸
化によって不動態化層１０が形成され、シリコン基板１
の表面には不動態化層５０が形成される。一方、ゲート
酸化膜２によって絶縁される、ゲート酸化膜２を挟んで
シリコン基板１と対向するポリシリコン膜５表面には不
動態化層１０が形成されないようにパルス電圧の高電圧
の大きさを調整することが可能である。不動態化層１０
が形成されない領域のポリシリコン膜５は化学エッチン
グ液７によって電圧の印加と並行して化学エッチングさ
れる。従って図１０に示されるように、欠陥３及び膜質
異常の絶縁耐圧不良部４上においてのみポリシリコン膜
５は残存する。
【００４０】ここで、パルス電圧の高電圧が印加される
ときには不動態化層１０の形成が化学エッチングによる
除去を上回り、パルス電圧の低電圧が印加されるときに
は下回る。従って、不動態化層１０は成長と縮小を繰り
返すので、不動態化層１０は過大とならない。さらにパ
ルス幅デューティサイクルを調整することによって不動
態化層１０の成長と縮小のバランスを取り、不動態化層
１０の大きさを制御することが可能である。バランスを
取るために、パルス幅デューティサイクルは５０％以下
であることが望ましい。
ときには不動態化層１０の形成が化学エッチングによる
除去を上回り、パルス電圧の低電圧が印加されるときに
は下回る。従って、不動態化層１０は成長と縮小を繰り
返すので、不動態化層１０は過大とならない。さらにパ
ルス幅デューティサイクルを調整することによって不動
態化層１０の成長と縮小のバランスを取り、不動態化層
１０の大きさを制御することが可能である。バランスを
取るために、パルス幅デューティサイクルは５０％以下
であることが望ましい。
【００４１】本実施の形態においては印加する電圧とし
てパルス電圧を用いた。しかし不動態化層１０の形成が
過大となることを阻止するためには、電圧を変動させて
不動態化層１０の成長速度を変化させれば良い。従って
パルス電圧に限らず、変動する電圧をシリコン基板１に
印加させることは本発明の精神に含まれる。また、電圧
の変動を周期的に電圧電源に行わせると、本実施の形態
による効果を容易に得ることが可能となる。
てパルス電圧を用いた。しかし不動態化層１０の形成が
過大となることを阻止するためには、電圧を変動させて
不動態化層１０の成長速度を変化させれば良い。従って
パルス電圧に限らず、変動する電圧をシリコン基板１に
印加させることは本発明の精神に含まれる。また、電圧
の変動を周期的に電圧電源に行わせると、本実施の形態
による効果を容易に得ることが可能となる。
【００４２】実施の形態１で示されたように直流電圧が
印加されるならば、不動態化層１０が過大となり図５及
び図６に示されるような不都合が評価の際に起こる可能
性がある。ところが本実施の形態２によれば、個々の欠
陥３あるいは絶縁耐圧不良部４上の不動態化層１０の形
成量が適切となる。欠陥３ａ及び３ｂ上にそれぞれ形成
される不動態化層１０ａ及び１０ｂを図１１及び１２に
それぞれ示す。本実施の形態によって、欠陥３及び絶縁
耐圧不良部４の大きさや位置について適切な評価を行う
ことが可能である。
印加されるならば、不動態化層１０が過大となり図５及
び図６に示されるような不都合が評価の際に起こる可能
性がある。ところが本実施の形態２によれば、個々の欠
陥３あるいは絶縁耐圧不良部４上の不動態化層１０の形
成量が適切となる。欠陥３ａ及び３ｂ上にそれぞれ形成
される不動態化層１０ａ及び１０ｂを図１１及び１２に
それぞれ示す。本実施の形態によって、欠陥３及び絶縁
耐圧不良部４の大きさや位置について適切な評価を行う
ことが可能である。
【００４３】本実施の形態ではパルス電圧を用いて陽極
酸化を行うため、欠陥３及び絶縁耐圧不良部４上に形成
される不動態化層１０の形成量を制御することが可能で
ある。従って、欠陥３あるいは絶縁耐圧不良部４が大き
い場合あるいは近接する場合にも本実施の形態による評
価方法は有効である。
酸化を行うため、欠陥３及び絶縁耐圧不良部４上に形成
される不動態化層１０の形成量を制御することが可能で
ある。従って、欠陥３あるいは絶縁耐圧不良部４が大き
い場合あるいは近接する場合にも本実施の形態による評
価方法は有効である。
【００４４】もちろん本実施の形態においても実施の形
態１と同様に、不動態化層１０を形成するプロセスと不
動態化層１０が形成されていない領域のポリシリコン膜
のアルカリエッチングを同時に行なうことができるの
で、簡便かつ迅速に評価が行なえる。
態１と同様に、不動態化層１０を形成するプロセスと不
動態化層１０が形成されていない領域のポリシリコン膜
のアルカリエッチングを同時に行なうことができるの
で、簡便かつ迅速に評価が行なえる。
【００４５】
実施例１．図１３に本実施例の評価対象となるＥＥＰＲ
ＯＭの構成を示す。図１と同様の構成には同一の参照符
号を付す。シリコン基板１上に素子分離酸化膜１３，ゲ
ート酸化膜２，ポリシリコン膜からなる浮遊ゲート電極
１２，ゲート絶縁膜１５，ポリシリコン膜からなるコン
トロールゲート電極１４を形成したＥＥＰＲＯＭの構成
が示されている。ゲート酸化膜２は欠陥３及び絶縁耐圧
不良部４を有する。
ＯＭの構成を示す。図１と同様の構成には同一の参照符
号を付す。シリコン基板１上に素子分離酸化膜１３，ゲ
ート酸化膜２，ポリシリコン膜からなる浮遊ゲート電極
１２，ゲート絶縁膜１５，ポリシリコン膜からなるコン
トロールゲート電極１４を形成したＥＥＰＲＯＭの構成
が示されている。ゲート酸化膜２は欠陥３及び絶縁耐圧
不良部４を有する。
【００４６】図１４及び１５は、不揮発性メモリ半導体
装置のひとつである電気的に情報の書き込み消去が可能
なＥＥＰＲＯＭ（Electrically Erasable and Programm
ableRead Only Memory）のゲート酸化膜の本発明の実施
例１による評価を工程順に示す断面図である。
装置のひとつである電気的に情報の書き込み消去が可能
なＥＥＰＲＯＭ（Electrically Erasable and Programm
ableRead Only Memory）のゲート酸化膜の本発明の実施
例１による評価を工程順に示す断面図である。
【００４７】実施の形態１において提示された湿式除去
装置９を用いることによって、シリコン基板１に直流電
圧を印加した状態で図１４に示されるようにＥＥＰＲＯ
Ｍは化学エッチングされる。化学エッチング液７として
６０℃に昇温した５規定ＫＯＨを用いることが可能であ
る。そのときにはシリコン基板１に数〜数十Ｖの直流電
圧を印加することによって、浮遊ゲート電極１２のポリ
シリコン膜は欠陥３及び絶縁耐圧不良部４の上にある領
域のみ不動態化層１０が形成される。
装置９を用いることによって、シリコン基板１に直流電
圧を印加した状態で図１４に示されるようにＥＥＰＲＯ
Ｍは化学エッチングされる。化学エッチング液７として
６０℃に昇温した５規定ＫＯＨを用いることが可能であ
る。そのときにはシリコン基板１に数〜数十Ｖの直流電
圧を印加することによって、浮遊ゲート電極１２のポリ
シリコン膜は欠陥３及び絶縁耐圧不良部４の上にある領
域のみ不動態化層１０が形成される。
【００４８】コントロール電極１４のポリシリコン膜と
ゲート酸化膜２で絶縁されている領域の浮遊ゲート電極
１２のポリシリコン膜は電圧がシリコン基板１より低い
ことから、図１５に示すように不動態化層１０が形成さ
れない。コントロール電極１４のポリシリコン膜のみな
らず、コントロール電極１４及びゲート絶縁膜１５が図
面の直角方向には連続ではないので、不動態化層１０が
形成されない領域の浮遊ゲート電極１２のポリシリコン
膜が化学エッチング液７によってアルカリエッチングさ
れ除去される。一方、不動態化層５０が形成されたシリ
コン基板１ならびに不動態化層１０が形成された欠陥３
及び絶縁耐圧不良部４上にある浮遊ゲート電極１２のポ
リシリコン膜は化学エッチング液７によって化学エッチ
ングされない。又、化学エッチング液７でのエッチング
レートがポリシリコンよりも小さいので、素子分離酸化
膜１３とゲート絶縁膜１５はエッチングされずに残る。
ゲート酸化膜２で絶縁されている領域の浮遊ゲート電極
１２のポリシリコン膜は電圧がシリコン基板１より低い
ことから、図１５に示すように不動態化層１０が形成さ
れない。コントロール電極１４のポリシリコン膜のみな
らず、コントロール電極１４及びゲート絶縁膜１５が図
面の直角方向には連続ではないので、不動態化層１０が
形成されない領域の浮遊ゲート電極１２のポリシリコン
膜が化学エッチング液７によってアルカリエッチングさ
れ除去される。一方、不動態化層５０が形成されたシリ
コン基板１ならびに不動態化層１０が形成された欠陥３
及び絶縁耐圧不良部４上にある浮遊ゲート電極１２のポ
リシリコン膜は化学エッチング液７によって化学エッチ
ングされない。又、化学エッチング液７でのエッチング
レートがポリシリコンよりも小さいので、素子分離酸化
膜１３とゲート絶縁膜１５はエッチングされずに残る。
【００４９】本実施例では、不揮発性メモリ半導体装置
のひとつであるＥＥＰＲＯＭのゲート酸化膜２に起因す
る不良を評価することができる。シリコン基板１に印加
する直流電圧の値をゲート酸化膜２の欠陥３及び絶縁耐
圧不良部４の上に存在する領域のポリシリコン膜にのみ
不動態化層１０が形成される値よりも大きくすること
で、欠陥３及び絶縁耐圧不良部４を有するゲート酸化膜
２の上の全てのポリシリコン膜において不動態化層１０
を形成することができる。従って、欠陥３及び絶縁耐圧
不良部４上のポリシリコン膜が化学エッチングされずに
残るので、欠陥３及び絶縁耐圧不良部４の有無及び存在
場所の評価を行うことが可能である。加えて本実施例で
は実施の形態１と同様に、不動態化層１０を形成するプ
ロセスと不動態化層１０が形成されていないポリシリコ
ン膜のアルカリエッチングを同時に行なうことができる
ので、簡便かつ迅速に評価が行なえる。
のひとつであるＥＥＰＲＯＭのゲート酸化膜２に起因す
る不良を評価することができる。シリコン基板１に印加
する直流電圧の値をゲート酸化膜２の欠陥３及び絶縁耐
圧不良部４の上に存在する領域のポリシリコン膜にのみ
不動態化層１０が形成される値よりも大きくすること
で、欠陥３及び絶縁耐圧不良部４を有するゲート酸化膜
２の上の全てのポリシリコン膜において不動態化層１０
を形成することができる。従って、欠陥３及び絶縁耐圧
不良部４上のポリシリコン膜が化学エッチングされずに
残るので、欠陥３及び絶縁耐圧不良部４の有無及び存在
場所の評価を行うことが可能である。加えて本実施例で
は実施の形態１と同様に、不動態化層１０を形成するプ
ロセスと不動態化層１０が形成されていないポリシリコ
ン膜のアルカリエッチングを同時に行なうことができる
ので、簡便かつ迅速に評価が行なえる。
【００５０】実施例２．図１６に本実施例の評価対象と
なるＥＥＰＲＯＭの構成を示す。その詳細は図１３に示
されるものと同一であるので、同一の参照符号を付して
説明は省略する。
なるＥＥＰＲＯＭの構成を示す。その詳細は図１３に示
されるものと同一であるので、同一の参照符号を付して
説明は省略する。
【００５１】図１７及び１８は、本発明の実施例２によ
るＥＥＰＲＯＭのゲート酸化膜の評価を工程順に示す断
面図である。
るＥＥＰＲＯＭのゲート酸化膜の評価を工程順に示す断
面図である。
【００５２】図１７に示されるように、ＥＥＰＲＯＭは
湿式エッチング装置９ａに備えられる化学エッチング液
７に浸漬される。湿式エッチング装置９ａは実施の形態
２と同一の構成を有している。高電圧と低電圧を交互に
発生するパルス電圧電源６ａは接地電極８及びシリコン
基板１に接続される。化学エッチング液７として６０℃
に昇温された５規定ＫＯＨを用いることが可能である。
湿式エッチング装置９ａに備えられる化学エッチング液
７に浸漬される。湿式エッチング装置９ａは実施の形態
２と同一の構成を有している。高電圧と低電圧を交互に
発生するパルス電圧電源６ａは接地電極８及びシリコン
基板１に接続される。化学エッチング液７として６０℃
に昇温された５規定ＫＯＨを用いることが可能である。
【００５３】欠陥３及び絶縁耐圧不良部４上の浮遊ゲー
ト電極１２のポリシリコン膜の表面には陽極酸化によっ
て不動態化層１０が形成され、しかもゲート酸化膜２に
よって絶縁されるゲート酸化膜２を挟んでシリコン基板
１と対向する浮遊ゲート電極１２のポリシリコン膜表面
には不動態化層１０が形成されないようなパルス電圧の
高電圧の大きさは、たとえば化学エッチング液７として
６０℃に昇温された５規定ＫＯＨを用いる場合、数〜数
十Ｖとなる。コントロール電極１４のポリシリコン膜と
ゲート酸化膜２で絶縁されている領域の浮遊ゲート電極
１２のポリシリコン膜は電圧がシリコン基板１より低い
ことから不動態化層１０が形成されない。コントロール
電極１４のポリシリコン膜のみならず、コントロール電
極１４及びゲート絶縁膜１５が図面の直角方向には連続
ではないので、不動態化層１０が形成されない領域の浮
遊ゲート電極１２のポリシリコン膜も化学エッチング液
７によってエッチングされ除去される。このエッチング
は電圧の印加と並行している。従って図１８に示される
ように、欠陥３及び膜質異常の絶縁耐圧不良部４上にお
いてのみゲート浮遊電極１２のポリシリコン膜は残存す
る。又、化学エッチング液７でのエッチングレートがポ
リシリコンよりも小さいので、素子分離酸化膜１３とゲ
ート絶縁膜１５はエッチングされずに残る。
ト電極１２のポリシリコン膜の表面には陽極酸化によっ
て不動態化層１０が形成され、しかもゲート酸化膜２に
よって絶縁されるゲート酸化膜２を挟んでシリコン基板
１と対向する浮遊ゲート電極１２のポリシリコン膜表面
には不動態化層１０が形成されないようなパルス電圧の
高電圧の大きさは、たとえば化学エッチング液７として
６０℃に昇温された５規定ＫＯＨを用いる場合、数〜数
十Ｖとなる。コントロール電極１４のポリシリコン膜と
ゲート酸化膜２で絶縁されている領域の浮遊ゲート電極
１２のポリシリコン膜は電圧がシリコン基板１より低い
ことから不動態化層１０が形成されない。コントロール
電極１４のポリシリコン膜のみならず、コントロール電
極１４及びゲート絶縁膜１５が図面の直角方向には連続
ではないので、不動態化層１０が形成されない領域の浮
遊ゲート電極１２のポリシリコン膜も化学エッチング液
７によってエッチングされ除去される。このエッチング
は電圧の印加と並行している。従って図１８に示される
ように、欠陥３及び膜質異常の絶縁耐圧不良部４上にお
いてのみゲート浮遊電極１２のポリシリコン膜は残存す
る。又、化学エッチング液７でのエッチングレートがポ
リシリコンよりも小さいので、素子分離酸化膜１３とゲ
ート絶縁膜１５はエッチングされずに残る。
【００５４】ここで実施の形態２と同様に、不動態化層
１０は成長と縮小を繰り返すので、不動態化層１０は過
大とならない。さらにパルス幅デューティサイクルを調
整することによって不動態化層１０の成長と縮小のバラ
ンスを取り、不動態化層１０の大きさを制御することが
可能である。バランスを取るために、パルス幅デューテ
ィサイクルは５０％以下であることが望ましい。
１０は成長と縮小を繰り返すので、不動態化層１０は過
大とならない。さらにパルス幅デューティサイクルを調
整することによって不動態化層１０の成長と縮小のバラ
ンスを取り、不動態化層１０の大きさを制御することが
可能である。バランスを取るために、パルス幅デューテ
ィサイクルは５０％以下であることが望ましい。
【００５５】実施例１で示されたように直流電圧が印加
されるならば、不動態化層１０が過大となり図５及び図
６に示されるような不都合が評価のさいに起こる可能性
がある。ところが本実施例２の評価方法によれば、個々
の欠陥３あるいは絶縁耐圧不良部４上の不動態化層１０
の形成量が適切となる。従って、実施の形態２と同様の
理由によって、欠陥３及び絶縁耐圧不良部４の大きさや
位置について適切な評価を行うことが可能である。
されるならば、不動態化層１０が過大となり図５及び図
６に示されるような不都合が評価のさいに起こる可能性
がある。ところが本実施例２の評価方法によれば、個々
の欠陥３あるいは絶縁耐圧不良部４上の不動態化層１０
の形成量が適切となる。従って、実施の形態２と同様の
理由によって、欠陥３及び絶縁耐圧不良部４の大きさや
位置について適切な評価を行うことが可能である。
【００５６】本実施例ではパルス電圧を用いて陽極酸化
を行うため、欠陥３及び絶縁耐圧不良部４上に形成され
る不動態化層１０の形成量を制御することが可能であ
る。従って、欠陥３あるいは絶縁耐圧不良部４が大きい
場合あるいは近接する場合にも本実施例による評価方法
は有効である。
を行うため、欠陥３及び絶縁耐圧不良部４上に形成され
る不動態化層１０の形成量を制御することが可能であ
る。従って、欠陥３あるいは絶縁耐圧不良部４が大きい
場合あるいは近接する場合にも本実施例による評価方法
は有効である。
【００５７】もちろん本実施例においても実施例１と同
様に、不動態化層１０を形成するプロセスと不動態化層
１０が形成されていない領域のポリシリコン膜のアルカ
リエッチングを同時に行なうことができるので、簡便か
つ迅速に評価が行なえる。シリコン基板１に印加するパ
ルス電圧の値をゲート酸化膜２の欠陥３及び絶縁耐圧不
良部４の上に存在する領域のポリシリコン膜にのみ不動
態化層１０が形成される値よりも大きくすることで、欠
陥３及び絶縁耐圧不良部４を有するゲート酸化膜２の上
の全てのポリシリコン膜において不動態化層１０を形成
することができる。従って、欠陥３及び絶縁耐圧不良部
４上のポリシリコン膜が化学エッチングされずに残るの
で、欠陥３及び絶縁耐圧不良部４の有無及び存在場所の
評価を行うことが可能である。
様に、不動態化層１０を形成するプロセスと不動態化層
１０が形成されていない領域のポリシリコン膜のアルカ
リエッチングを同時に行なうことができるので、簡便か
つ迅速に評価が行なえる。シリコン基板１に印加するパ
ルス電圧の値をゲート酸化膜２の欠陥３及び絶縁耐圧不
良部４の上に存在する領域のポリシリコン膜にのみ不動
態化層１０が形成される値よりも大きくすることで、欠
陥３及び絶縁耐圧不良部４を有するゲート酸化膜２の上
の全てのポリシリコン膜において不動態化層１０を形成
することができる。従って、欠陥３及び絶縁耐圧不良部
４上のポリシリコン膜が化学エッチングされずに残るの
で、欠陥３及び絶縁耐圧不良部４の有無及び存在場所の
評価を行うことが可能である。
【００５８】実施例３．図１９に本実施例の評価対象と
なる積層型キャパシタタイプのダイナミック型ランダム
アクセスメモリー（ＤＲＡＭ：Dynamic Random Access
Memory）セルの構成を示す。実施例１と同様の構成には
同一の参照符号を付す。シリコン基板１上にゲート酸化
膜２、素子分離酸化膜１３，ゲート電極１６，ｎ+不純
物拡散層１ａ，１ｂ，層間絶縁膜１８，ポリシリコン膜
からなるキャパシタ下部電極１９，酸化膜からなるキャ
パシタ誘電体膜２１，ポリシリコン膜からなるキャパシ
タ上部電極２４が形成されている。キャパシタ誘電体膜
２１は欠陥２２及び膜質異常による絶縁耐圧不良部２３
を有する。また、層間絶縁膜１８には不純物拡散層１ａ
の一部を露出する開口部２０が設けられている。
なる積層型キャパシタタイプのダイナミック型ランダム
アクセスメモリー（ＤＲＡＭ：Dynamic Random Access
Memory）セルの構成を示す。実施例１と同様の構成には
同一の参照符号を付す。シリコン基板１上にゲート酸化
膜２、素子分離酸化膜１３，ゲート電極１６，ｎ+不純
物拡散層１ａ，１ｂ，層間絶縁膜１８，ポリシリコン膜
からなるキャパシタ下部電極１９，酸化膜からなるキャ
パシタ誘電体膜２１，ポリシリコン膜からなるキャパシ
タ上部電極２４が形成されている。キャパシタ誘電体膜
２１は欠陥２２及び膜質異常による絶縁耐圧不良部２３
を有する。また、層間絶縁膜１８には不純物拡散層１ａ
の一部を露出する開口部２０が設けられている。
【００５９】図２０及び２１は、図１９で示されたＤＲ
ＡＭセルのキャパシタ誘電体膜２１の本発明の実施例３
による評価を工程順に示す断面図である。
ＡＭセルのキャパシタ誘電体膜２１の本発明の実施例３
による評価を工程順に示す断面図である。
【００６０】実施の形態１において提示された直流電圧
電源６を備える湿式除去装置９を用いてシリコン基板１
に直流電圧を印加した状態で、図２０に示されるように
ＤＲＡＭセルは化学エッチング液７中で化学エッチング
される。化学エッチング液７として６０℃に昇温した５
規定ＫＯＨを用いることが可能である。
電源６を備える湿式除去装置９を用いてシリコン基板１
に直流電圧を印加した状態で、図２０に示されるように
ＤＲＡＭセルは化学エッチング液７中で化学エッチング
される。化学エッチング液７として６０℃に昇温した５
規定ＫＯＨを用いることが可能である。
【００６１】直流電圧電源６によって電圧を印加する
と、欠陥２２上のキャパシタ上部電極２４は基板１と同
電位になり、また絶縁耐圧不良部２３上のキャパシタ上
部電極２４にも電位がかかる。そのため図３に示すよう
に、欠陥２２及び絶縁耐圧不良部２３上のキャパシタ上
部電極２４の表面には、陽極酸化によって不動態化層１
０が形成され、シリコン基板１の化学エッチング液７に
接する表面には不動態化層５０が形成される。一方、キ
ャパシタ誘電体膜２１によって絶縁される、キャパシタ
誘電体膜２１を挟んでキャパシタ下部電極１９と対向す
るキャパシタ上部電極２４表面には不動態化層１０が形
成されないように直流電圧の大きさを調整することがで
きる。不動態化層１０が形成されない領域のキャパシタ
上部電極２４は化学エッチング液７によって化学エッチ
ングされる。このエッチングは不動態化層１０の形成と
並行して行われる。従って図２１に示すように、欠陥２
２及び絶縁耐圧不良部２３上においてのみキャパシタ上
部電極２４のポリシリコン膜は残存する。
と、欠陥２２上のキャパシタ上部電極２４は基板１と同
電位になり、また絶縁耐圧不良部２３上のキャパシタ上
部電極２４にも電位がかかる。そのため図３に示すよう
に、欠陥２２及び絶縁耐圧不良部２３上のキャパシタ上
部電極２４の表面には、陽極酸化によって不動態化層１
０が形成され、シリコン基板１の化学エッチング液７に
接する表面には不動態化層５０が形成される。一方、キ
ャパシタ誘電体膜２１によって絶縁される、キャパシタ
誘電体膜２１を挟んでキャパシタ下部電極１９と対向す
るキャパシタ上部電極２４表面には不動態化層１０が形
成されないように直流電圧の大きさを調整することがで
きる。不動態化層１０が形成されない領域のキャパシタ
上部電極２４は化学エッチング液７によって化学エッチ
ングされる。このエッチングは不動態化層１０の形成と
並行して行われる。従って図２１に示すように、欠陥２
２及び絶縁耐圧不良部２３上においてのみキャパシタ上
部電極２４のポリシリコン膜は残存する。
【００６２】本実施例では、積層型キャパシタタイプの
ＤＲＡＭセルのキャパシタ誘電体膜２１の不良を評価す
ることができる。シリコン基板１に印加する直流電圧の
値をキャパシタ誘電体膜２１の欠陥２２及び絶縁耐圧不
良部２３の上に存在する領域のポリシリコン膜にのみ不
動態化層１０が形成される値よりも大きくすることで、
欠陥２２及び絶縁耐圧不良部２３を有するキャパシタ誘
電体膜２１の上の広い領域のポリシリコン膜において不
動態化層１０を形成することができる。従って、欠陥２
２及び絶縁耐圧不良部２３上のポリシリコン膜が化学エ
ッチングされずに残るので、欠陥２２及び絶縁耐圧不良
部２３の有無及び存在場所の評価を行うことが可能であ
る。加えて本実施例では不動態化層１０を形成するプロ
セスと不動態化層１０が形成されていないポリシリコン
膜のアルカリエッチングを同時に行なうことができるの
で、簡便かつ迅速に評価が行なえる。
ＤＲＡＭセルのキャパシタ誘電体膜２１の不良を評価す
ることができる。シリコン基板１に印加する直流電圧の
値をキャパシタ誘電体膜２１の欠陥２２及び絶縁耐圧不
良部２３の上に存在する領域のポリシリコン膜にのみ不
動態化層１０が形成される値よりも大きくすることで、
欠陥２２及び絶縁耐圧不良部２３を有するキャパシタ誘
電体膜２１の上の広い領域のポリシリコン膜において不
動態化層１０を形成することができる。従って、欠陥２
２及び絶縁耐圧不良部２３上のポリシリコン膜が化学エ
ッチングされずに残るので、欠陥２２及び絶縁耐圧不良
部２３の有無及び存在場所の評価を行うことが可能であ
る。加えて本実施例では不動態化層１０を形成するプロ
セスと不動態化層１０が形成されていないポリシリコン
膜のアルカリエッチングを同時に行なうことができるの
で、簡便かつ迅速に評価が行なえる。
【００６３】実施例４．図２２に本実施例の評価対象と
なるＤＲＡＭセルの構成を示す。その詳細は図１９に示
されるものと同一であるので、同一の参照符号を付して
説明は省略する。
なるＤＲＡＭセルの構成を示す。その詳細は図１９に示
されるものと同一であるので、同一の参照符号を付して
説明は省略する。
【００６４】図２３及び図２４は、本発明の実施例４に
よる、積層型キャパシタタイプのＤＲＡＭセルのキャパ
シタ誘電体膜２１の評価を工程順に示す断面図である。
よる、積層型キャパシタタイプのＤＲＡＭセルのキャパ
シタ誘電体膜２１の評価を工程順に示す断面図である。
【００６５】図２３に示されるように、ＤＲＡＭセルは
湿式エッチング装置９ａに備えられる化学エッチング液
７に浸漬される。湿式エッチング装置９ａは実施の形態
２と同一の構成を有している。高電圧と低電圧を交互に
発生するパルス電圧電源６ａを用いて図２３に示される
ようにＤＲＡＭセルは化学エッチング液７中で化学エッ
チングされる。化学エッチング液７として６０℃に昇温
した５規定ＫＯＨを用いることが可能である。
湿式エッチング装置９ａに備えられる化学エッチング液
７に浸漬される。湿式エッチング装置９ａは実施の形態
２と同一の構成を有している。高電圧と低電圧を交互に
発生するパルス電圧電源６ａを用いて図２３に示される
ようにＤＲＡＭセルは化学エッチング液７中で化学エッ
チングされる。化学エッチング液７として６０℃に昇温
した５規定ＫＯＨを用いることが可能である。
【００６６】パルス電圧電源６ａによって電圧を印加す
ると、欠陥２２上のキャパシタ上部電極２４は基板１と
同電位になり、また絶縁耐圧不良部２３上のキャパシタ
上部電極２４にも電位がかかる。そのため図２３に示す
ように欠陥２２及び絶縁耐圧不良部２３上のキャパシタ
上部電極２４の表面には陽極酸化によって不動態化層１
０が形成され、シリコン基板１表面には不動態化層５０
が形成される。一方、キャパシタ誘電体膜２１によって
絶縁される、キャパシタ誘電体膜２１を挟んでキャパシ
タ下部電極１９と対向するキャパシタ上部電極２４の表
面には不動態化層１０が形成されないようにパルス電圧
の高電圧の大きさを調整することが可能である。不動態
化層１０が形成されない領域のキャパシタ上部電極２４
は化学エッチング液７によって電圧の印加と並行して化
学エッチングされる。従って図２４に示されるように、
欠陥２２及び絶縁耐圧不良部２３上においてのみキャパ
シタ上部電極２４のポリシリコン膜は残存する。
ると、欠陥２２上のキャパシタ上部電極２４は基板１と
同電位になり、また絶縁耐圧不良部２３上のキャパシタ
上部電極２４にも電位がかかる。そのため図２３に示す
ように欠陥２２及び絶縁耐圧不良部２３上のキャパシタ
上部電極２４の表面には陽極酸化によって不動態化層１
０が形成され、シリコン基板１表面には不動態化層５０
が形成される。一方、キャパシタ誘電体膜２１によって
絶縁される、キャパシタ誘電体膜２１を挟んでキャパシ
タ下部電極１９と対向するキャパシタ上部電極２４の表
面には不動態化層１０が形成されないようにパルス電圧
の高電圧の大きさを調整することが可能である。不動態
化層１０が形成されない領域のキャパシタ上部電極２４
は化学エッチング液７によって電圧の印加と並行して化
学エッチングされる。従って図２４に示されるように、
欠陥２２及び絶縁耐圧不良部２３上においてのみキャパ
シタ上部電極２４のポリシリコン膜は残存する。
【００６７】ここで、パルス電圧の高電圧が印加される
ときには不動態化層１０の形成が化学エッチングによる
除去を上回り、パルス電圧の低電圧が印加されるときに
は下回る。従って、不動態化層１０は成長と縮小を繰り
返すので、不動態化層１０は過大とならない。さらにパ
ルス幅デューティサイクルを調整することによって不動
態化層１０の成長と縮小のバランスを取り、不動態化層
１０の大きさを制御することが可能である。バランスを
取るために、パルス幅デューティサイクルは実施の形態
２及び実施例２と同様に５０％以下であることが望まし
い。
ときには不動態化層１０の形成が化学エッチングによる
除去を上回り、パルス電圧の低電圧が印加されるときに
は下回る。従って、不動態化層１０は成長と縮小を繰り
返すので、不動態化層１０は過大とならない。さらにパ
ルス幅デューティサイクルを調整することによって不動
態化層１０の成長と縮小のバランスを取り、不動態化層
１０の大きさを制御することが可能である。バランスを
取るために、パルス幅デューティサイクルは実施の形態
２及び実施例２と同様に５０％以下であることが望まし
い。
【００６８】実施例３で示されたように直流電圧が印加
されるならば、不動態化層１０が過大となり、図５及び
図６に示されるような不都合が評価の際に起こる可能性
がある。ところが本実施例によれば、個々の欠陥２２あ
るいは絶縁耐圧不良部２３上の不動態化層１０の形成量
が適切となる。本実施例の評価方法によって、欠陥２２
及び絶縁耐圧不良部２３の大きさや位置について適切な
評価を実施の形態２と同様に行うことが可能である。
されるならば、不動態化層１０が過大となり、図５及び
図６に示されるような不都合が評価の際に起こる可能性
がある。ところが本実施例によれば、個々の欠陥２２あ
るいは絶縁耐圧不良部２３上の不動態化層１０の形成量
が適切となる。本実施例の評価方法によって、欠陥２２
及び絶縁耐圧不良部２３の大きさや位置について適切な
評価を実施の形態２と同様に行うことが可能である。
【００６９】本実施例ではパルス電圧を用いて陽極酸化
を行うため、欠陥２２及び絶縁耐圧不良部２３上に形成
される不動態化層１０の形成量を制御することが可能で
ある。従って、欠陥２２あるいは絶縁耐圧不良部２３が
大きい場合あるいは近接する場合にも本実施例による評
価方法は有効である。
を行うため、欠陥２２及び絶縁耐圧不良部２３上に形成
される不動態化層１０の形成量を制御することが可能で
ある。従って、欠陥２２あるいは絶縁耐圧不良部２３が
大きい場合あるいは近接する場合にも本実施例による評
価方法は有効である。
【００７０】もちろん本実施例においても実施例３と同
様に、不動態化層１０を形成するプロセスと不動態化層
１０が形成されていない領域のポリシリコン膜のアルカ
リエッチングを同時に行なうことができるので、簡便か
つ迅速に評価が行なえる。シリコン基板１に印加するパ
ルス電圧の値をキャパシタ誘電体膜２１の欠陥２２及び
絶縁耐圧不良部２３の上に存在する領域のポリシリコン
膜にのみ不動態化層１０が形成される値よりも大きくす
ることで、欠陥２２及び絶縁耐圧不良部２３を有するキ
ャパシタ誘電体膜２１の上の広い領域のポリシリコン膜
において不動態化層１０を形成することができる。従っ
て、欠陥２２及び絶縁耐圧不良部２３上のポリシリコン
膜が化学エッチングされずに残るので、欠陥２２及び絶
縁耐圧不良部２３の有無及び存在場所の評価を行うこと
が可能である。
様に、不動態化層１０を形成するプロセスと不動態化層
１０が形成されていない領域のポリシリコン膜のアルカ
リエッチングを同時に行なうことができるので、簡便か
つ迅速に評価が行なえる。シリコン基板１に印加するパ
ルス電圧の値をキャパシタ誘電体膜２１の欠陥２２及び
絶縁耐圧不良部２３の上に存在する領域のポリシリコン
膜にのみ不動態化層１０が形成される値よりも大きくす
ることで、欠陥２２及び絶縁耐圧不良部２３を有するキ
ャパシタ誘電体膜２１の上の広い領域のポリシリコン膜
において不動態化層１０を形成することができる。従っ
て、欠陥２２及び絶縁耐圧不良部２３上のポリシリコン
膜が化学エッチングされずに残るので、欠陥２２及び絶
縁耐圧不良部２３の有無及び存在場所の評価を行うこと
が可能である。
【００７１】
【発明の効果】請求項１記載の構成によれば、絶縁膜の
欠陥及び絶縁耐圧不良部が導電性を持つことを利用して
欠陥及び絶縁耐圧不良部上の第２半導体層に不動態化層
を形成し、同時に、絶縁され不動態化層が形成されない
領域の第２半導体層を溶液によって除去する。この不動
態化層を観察することによって欠陥及び絶縁耐圧不良部
の評価を迅速かつ簡便に行うことが可能となる。
欠陥及び絶縁耐圧不良部が導電性を持つことを利用して
欠陥及び絶縁耐圧不良部上の第２半導体層に不動態化層
を形成し、同時に、絶縁され不動態化層が形成されない
領域の第２半導体層を溶液によって除去する。この不動
態化層を観察することによって欠陥及び絶縁耐圧不良部
の評価を迅速かつ簡便に行うことが可能となる。
【００７２】請求項２記載の構成によれば、不動態化層
の成長を増大及び減少させることが可能となり、また溶
液による化学エッチングによって形成量を減少させるこ
とが可能となる。不動態化層の形成量が過大とならない
ので、欠陥及び絶縁耐圧不良部の評価を精度良く行うこ
とが可能である。
の成長を増大及び減少させることが可能となり、また溶
液による化学エッチングによって形成量を減少させるこ
とが可能となる。不動態化層の形成量が過大とならない
ので、欠陥及び絶縁耐圧不良部の評価を精度良く行うこ
とが可能である。
【００７３】請求項３記載の構成によれば、ＥＥＰＲＯ
Ｍのゲート酸化膜の欠陥及び絶縁耐圧不良部の評価を行
うことが可能となる。
Ｍのゲート酸化膜の欠陥及び絶縁耐圧不良部の評価を行
うことが可能となる。
【００７４】請求項４記載の構成によれば、ＤＲＡＭの
容量絶縁膜の欠陥及び絶縁耐圧不良部の評価を行うこと
が可能となる。
容量絶縁膜の欠陥及び絶縁耐圧不良部の評価を行うこと
が可能となる。
【００７５】請求項５記載の構成によれば、電圧電源に
所望の周期的な電圧変動パターンを記憶させ、容易に不
動態化層の形成量を適切なものとする事ができる。
所望の周期的な電圧変動パターンを記憶させ、容易に不
動態化層の形成量を適切なものとする事ができる。
【００７６】請求項６記載の構成によれば、印加される
電圧がパルス電圧であるので、不動態化層はその成長と
溶液による除去を繰り返しながら形成されることとな
る。請求項４または５の構成に加えて、不動態化層の形
成量がより一層適切なものとなる。また、パルス電圧と
いう制御の容易な電圧を用いるので、実施が容易とな
る。
電圧がパルス電圧であるので、不動態化層はその成長と
溶液による除去を繰り返しながら形成されることとな
る。請求項４または５の構成に加えて、不動態化層の形
成量がより一層適切なものとなる。また、パルス電圧と
いう制御の容易な電圧を用いるので、実施が容易とな
る。
【００７７】請求項７記載の構成によれば、不動態化層
の成長と溶液による除去とのバランスを適切に取ること
が可能となる。従って、請求項６記載の構成による効果
を一層高めることが可能となる。
の成長と溶液による除去とのバランスを適切に取ること
が可能となる。従って、請求項６記載の構成による効果
を一層高めることが可能となる。
【００７８】以上のように本発明によれば、水酸基を含
む溶液内で電圧を印加しながら絶縁膜の評価を行うよう
に構成したため、絶縁膜の欠陥のみならず絶縁耐圧不良
部の有無が評価でき、さらに欠陥の程度によって異なる
リーク電流量を推定することができる。又、不動態化層
の形成量が過大とならないので、微細パターンを持つ半
導体装置の評価にも実施可能である。
む溶液内で電圧を印加しながら絶縁膜の評価を行うよう
に構成したため、絶縁膜の欠陥のみならず絶縁耐圧不良
部の有無が評価でき、さらに欠陥の程度によって異なる
リーク電流量を推定することができる。又、不動態化層
の形成量が過大とならないので、微細パターンを持つ半
導体装置の評価にも実施可能である。
【図１】 本発明の実施の形態１の評価対象である半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図２】 本発明の実施の形態１による半導体装置の酸
化膜の評価方法を工程順に示す断面図である。
化膜の評価方法を工程順に示す断面図である。
【図３】 本発明の実施の形態１による半導体装置の酸
化膜の評価方法を工程順に示す断面図である。
化膜の評価方法を工程順に示す断面図である。
【図４】 本発明の実施の形態１による半導体装置の酸
化膜の評価方法を工程順に示す断面図である。
化膜の評価方法を工程順に示す断面図である。
【図５】 本発明の実施の形態１による半導体装置の酸
化膜の評価方法を成された半導体装置の一例を示す断面
図である。
化膜の評価方法を成された半導体装置の一例を示す断面
図である。
【図６】 本発明の実施の形態１による半導体装置の酸
化膜の評価方法を成された半導体装置の他例を示す断面
図である。
化膜の評価方法を成された半導体装置の他例を示す断面
図である。
【図７】 本発明の実施の形態２の評価対象である半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図８】 本発明の実施の形態２による半導体装置の酸
化膜の評価方法を工程順に示す断面図である。
化膜の評価方法を工程順に示す断面図である。
【図９】 本発明の実施の形態２による半導体装置の酸
化膜の評価方法を工程順に示す断面図である。
化膜の評価方法を工程順に示す断面図である。
【図１０】 本発明の実施の形態２による半導体装置の
酸化膜の評価方法を工程順に示す断面図である。
酸化膜の評価方法を工程順に示す断面図である。
【図１１】 本発明の実施の形態２による半導体装置の
酸化膜の評価方法を成された半導体装置の一例を示す断
面図である。
酸化膜の評価方法を成された半導体装置の一例を示す断
面図である。
【図１２】 本発明の実施の形態２による半導体装置の
酸化膜の評価方法を成された半導体装置の他例を示す断
面図である。
酸化膜の評価方法を成された半導体装置の他例を示す断
面図である。
【図１３】 本発明の実施例１の評価対象であるＥＥＰ
ＲＯＭの構成を示す断面図である。
ＲＯＭの構成を示す断面図である。
【図１４】 本発明の実施例１によるＥＥＰＲＯＭのゲ
ート酸化膜の評価方法工程順に示す断面図である。
ート酸化膜の評価方法工程順に示す断面図である。
【図１５】 本発明の実施例１によるＥＥＰＲＯＭのゲ
ート酸化膜の評価方法工程順に示す断面図である。
ート酸化膜の評価方法工程順に示す断面図である。
【図１６】 本発明の実施例２の評価対象であるＥＥＰ
ＲＯＭの構成を示す断面図である。
ＲＯＭの構成を示す断面図である。
【図１７】 本発明の実施例２によるＥＥＰＲＯＭのゲ
ート酸化膜の評価方法工程順に示す断面図である。
ート酸化膜の評価方法工程順に示す断面図である。
【図１８】 本発明の実施例２によるＥＥＰＲＯＭのゲ
ート酸化膜の評価方法工程順に示す断面図である。
ート酸化膜の評価方法工程順に示す断面図である。
【図１９】 本発明の実施例３の評価対象であるＤＲＡ
Ｍの構成を示す断面図である。
Ｍの構成を示す断面図である。
【図２０】 本発明の実施例３によるＤＲＡＭのゲート
酸化膜の評価方法工程順に示す断面図である。
酸化膜の評価方法工程順に示す断面図である。
【図２１】 本発明の実施例３によるＤＲＡＭのゲート
酸化膜の評価方法工程順に示す断面図である。
酸化膜の評価方法工程順に示す断面図である。
【図２２】 本発明の実施例４の評価対象であるＤＲＡ
Ｍの構成を示す断面図である。
Ｍの構成を示す断面図である。
【図２３】 本発明の実施例４によるＤＲＡＭのゲート
酸化膜の評価方法工程順に示す断面図である。
酸化膜の評価方法工程順に示す断面図である。
【図２４】 本発明の実施例４によるＤＲＡＭのゲート
酸化膜の評価方法工程順に示す断面図である。
酸化膜の評価方法工程順に示す断面図である。
【図２５】 従来のゲート酸化膜の評価方法を工程順に
示す断面図である。
示す断面図である。
【図２６】 従来のゲート酸化膜の評価方法を工程順に
示す断面図である。
示す断面図である。
【図２７】 従来のゲート酸化膜の評価方法を工程順に
示す断面図である。
示す断面図である。
１ シリコン基板、２ ゲート酸化膜、３ ゲート酸化
膜２の欠陥、４ ゲート酸化膜２の膜質異常による絶縁
耐圧不良部、５ ポリシリコン膜、６ 直流電圧電源、
６ａ パルス電圧電源、７ 化学エッチング液、９，９
ａ 湿式除去装置、１０，１０ａ，１０ｂ，５０ 不動
態化層。
膜２の欠陥、４ ゲート酸化膜２の膜質異常による絶縁
耐圧不良部、５ ポリシリコン膜、６ 直流電圧電源、
６ａ パルス電圧電源、７ 化学エッチング液、９，９
ａ 湿式除去装置、１０，１０ａ，１０ｂ，５０ 不動
態化層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 29/78 ３７１ 29/788 29/792
Claims (7)
- 【請求項１】 （ａ）順に積層される第１半導体層、絶
縁膜及び第２半導体層とを含んで成る半導体装置を水酸
基を含む溶液に浸漬する工程と、 （ｂ）前記第１半導体層を陽極として前記溶液に電圧を
印加する工程とを備える半導体装置の評価方法。 - 【請求項２】 上記電圧の値が変動する請求項１記載の
半導体装置の評価方法。 - 【請求項３】 上記半導体装置がＥＥＰＲＯＭであり、 前記ＥＥＰＲＯＭの半導体基板、ゲート酸化膜及び浮遊
ゲート電極がそれぞれ上記第１半導体層、上記絶縁膜及
び上記第２半導体層に相当する請求項１または２記載の
半導体装置の評価方法。 - 【請求項４】 上記半導体装置がＤＲＡＭであり、 前記ＤＲＡＭの容量下部電極、容量絶縁膜及び容量上部
電極がそれぞれ上記第１半導体層、上記絶縁膜及び上記
第２半導体層に相当する請求項１または２記載の半導体
装置の評価方法。 - 【請求項５】 上記電圧の上記値が周期的に変動する請
求項２記載の半導体装置の評価方法。 - 【請求項６】 上記電圧の上記値が、交互に繰り返され
る第１電圧値及び該第１電圧値よりも低い第２電圧値か
ら成る請求項２または５記載の半導体装置の評価方法。 - 【請求項７】 上記電圧のパルス幅デューティサイクル
が５０％以下である請求項６記載の半導体装置の評価方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7268722A JPH09115978A (ja) | 1995-10-17 | 1995-10-17 | 半導体装置の評価方法 |
| TW085100552A TW295700B (en) | 1995-10-17 | 1996-01-16 | Evaluation method for semiconductor device |
| US08/630,211 US5677204A (en) | 1995-10-17 | 1996-04-10 | Method of evaluating a thin film for use in semiconductor device |
| DE19623822A DE19623822C2 (de) | 1995-10-17 | 1996-06-14 | Elektrochemisches Verfahren bei der Herstellung einer Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7268722A JPH09115978A (ja) | 1995-10-17 | 1995-10-17 | 半導体装置の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115978A true JPH09115978A (ja) | 1997-05-02 |
Family
ID=17462444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7268722A Pending JPH09115978A (ja) | 1995-10-17 | 1995-10-17 | 半導体装置の評価方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5677204A (ja) |
| JP (1) | JPH09115978A (ja) |
| DE (1) | DE19623822C2 (ja) |
| TW (1) | TW295700B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201131A (zh) * | 2014-09-02 | 2014-12-10 | 上海华力微电子有限公司 | 评估多晶硅栅极缺失缺陷的方法 |
| JP2017538393A (ja) * | 2014-10-05 | 2017-12-21 | シー−モーティヴ テクノロジーズ インコーポレイテッド | 静電機械システム及び動作方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| TW449832B (en) * | 1999-01-04 | 2001-08-11 | United Microelectronics Corp | Removing method of polysilicon defect |
| US6689698B2 (en) * | 2001-11-13 | 2004-02-10 | Chartered Semiconductor Manufacturing Limited | Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion |
| US8318240B2 (en) * | 2008-11-17 | 2012-11-27 | Solopower, Inc. | Method and apparatus to remove a segment of a thin film solar cell structure for efficiency improvement |
| US7979969B2 (en) * | 2008-11-17 | 2011-07-19 | Solopower, Inc. | Method of detecting and passivating a defect in a solar cell |
| US8318239B2 (en) * | 2008-11-17 | 2012-11-27 | Solopower, Inc. | Method and apparatus for detecting and passivating defects in thin film solar cells |
| CN102253325B (zh) * | 2010-05-21 | 2013-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687338A (en) * | 1979-12-17 | 1981-07-15 | Matsushita Electric Ind Co Ltd | Detecting method of defect in insulating film |
| JPS5998555A (ja) * | 1982-11-27 | 1984-06-06 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
| JPS6134947A (ja) * | 1984-07-26 | 1986-02-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61137329A (ja) * | 1984-12-10 | 1986-06-25 | Yokogawa Electric Corp | 半導体の微細加工方法 |
| US4729970A (en) * | 1986-09-15 | 1988-03-08 | Energy Conversion Devices, Inc. | Conversion process for passivating short circuit current paths in semiconductor devices |
| JPH021134A (ja) * | 1988-03-08 | 1990-01-05 | Toshiba Corp | 薄膜半導体素子の製造方法 |
| US5141603A (en) * | 1988-03-28 | 1992-08-25 | The United States Of America As Represented By The Secretary Of The Air Force | Capacitor method for improved oxide dielectric |
| JP3143915B2 (ja) * | 1990-09-20 | 2001-03-07 | 日産自動車株式会社 | 電解エッチングされる半導体基板 |
| US5129982A (en) * | 1991-03-15 | 1992-07-14 | General Motors Corporation | Selective electrochemical etching |
| US5208189A (en) * | 1991-09-30 | 1993-05-04 | Motorola, Inc. | Process for plugging defects in a dielectric layer of a semiconductor device |
-
1995
- 1995-10-17 JP JP7268722A patent/JPH09115978A/ja active Pending
-
1996
- 1996-01-16 TW TW085100552A patent/TW295700B/zh active
- 1996-04-10 US US08/630,211 patent/US5677204A/en not_active Expired - Fee Related
- 1996-06-14 DE DE19623822A patent/DE19623822C2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201131A (zh) * | 2014-09-02 | 2014-12-10 | 上海华力微电子有限公司 | 评估多晶硅栅极缺失缺陷的方法 |
| JP2017538393A (ja) * | 2014-10-05 | 2017-12-21 | シー−モーティヴ テクノロジーズ インコーポレイテッド | 静電機械システム及び動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19623822A1 (de) | 1997-04-24 |
| US5677204A (en) | 1997-10-14 |
| DE19623822C2 (de) | 1998-06-18 |
| TW295700B (en) | 1997-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636827A (en) | Semiconductor device responsive to ions | |
| US5864932A (en) | Partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| US6368909B2 (en) | Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof | |
| KR100199346B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| US4420497A (en) | Method of detecting and repairing latent defects in a semiconductor dielectric layer | |
| JPH09115978A (ja) | 半導体装置の評価方法 | |
| JPH09205181A (ja) | 半導体装置 | |
| JP2005032800A (ja) | 半導体装置の製造方法 | |
| JP2006237434A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2003086716A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| TW519705B (en) | Low temperature oxidation of conductive layers for semiconductor fabrication | |
| US6309983B1 (en) | Low temperature sacrificial oxide formation | |
| JP3638715B2 (ja) | 半導体装置の評価方法 | |
| TW517349B (en) | Method for manufacturing nonvolatile semiconductor memory with narrow variation in threshold voltages | |
| JPH01216577A (ja) | 半導体装置の製造方法 | |
| JP3751396B2 (ja) | 絶縁膜の評価方法 | |
| US5705027A (en) | Method of removing etching residues | |
| JP3403507B2 (ja) | 強誘電体記憶素子およびその製造方法 | |
| KR100488907B1 (ko) | 산화막 형성방법 및 이를 적용한 캐패시터 제조방법 | |
| JP2000114489A (ja) | 半導体装置およびその製造方法 | |
| JPH05121759A (ja) | 半導体記憶素子 | |
| TW484011B (en) | Examining method of SOI substrate | |
| JP2001338957A (ja) | 強誘電体キャパシタの評価方法および評価素子を搭載したウエハ | |
| KR19990065533A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR19980068061A (ko) | 강유전체 메모리 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |