JPS5998555A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5998555A JPS5998555A JP57208194A JP20819482A JPS5998555A JP S5998555 A JPS5998555 A JP S5998555A JP 57208194 A JP57208194 A JP 57208194A JP 20819482 A JP20819482 A JP 20819482A JP S5998555 A JPS5998555 A JP S5998555A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- electrode film
- manufacturing
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特にゲートターンオフ
サイリスタ（ＧＴＯ）、）ランジスタ、静電誘導サイリ
スタ等、電流を濾断する機能をもつ半導体装置の製造方
法に関する。
サイリスタ（ＧＴＯ）、）ランジスタ、静電誘導サイリ
スタ等、電流を濾断する機能をもつ半導体装置の製造方
法に関する。
これらの半導体装置は、電流遮断時間が短いことが要求
される。電流遮断は、カソード電極下からゲート電極に
電流担体な引出すことにより行われるので、エミッタ領
域の中心からゲート電極膜の距離は短い万が望ましく、
一般にエミッタは細い帯状とされ、ゲート電極がエミッ
タ領域を取囲むように配置されるのが普通である。
される。電流遮断は、カソード電極下からゲート電極に
電流担体な引出すことにより行われるので、エミッタ領
域の中心からゲート電極膜の距離は短い万が望ましく、
一般にエミッタは細い帯状とされ、ゲート電極がエミッ
タ領域を取囲むように配置されるのが普通である。
第１図に従来のＧＴＯの例を示す。
ｌはＰ Ｈ＋ Ｎｎ ＊ ＰＢ ＊ Ｎｙ＊の４層から
なる半導体片、２はろう材３により上記半導体片１と固
着された支持板、４はＰＢ層上に設けられたゲート電極
膜、５はＮｉｉ層上に設けられたカソード電極膜、 ６
はカソード電極板である。
なる半導体片、２はろう材３により上記半導体片１と固
着された支持板、４はＰＢ層上に設けられたゲート電極
膜、５はＮｉｉ層上に設けられたカソード電極膜、 ６
はカソード電極板である。
カソード電極膜５上に電極板６を置くのは、細いエミッ
タ電極膜５を電流が横に流れて電圧降下が生じるのを防
ぐためと、半導体片内で生じた熱を有効に外方へ伝えた
いためであり、電力用の半導体装置で一般的に行われる
方法である。この時、ゲート電極−４とカソード電極膜
５が電極板６で短絡されるのを防ぐため、二つの電極膜
の高さをかえるρ・、電極板に溝を掘るかしなければな
らない。本発明では前者の方法をとった例で説明する。
タ電極膜５を電流が横に流れて電圧降下が生じるのを防
ぐためと、半導体片内で生じた熱を有効に外方へ伝えた
いためであり、電力用の半導体装置で一般的に行われる
方法である。この時、ゲート電極−４とカソード電極膜
５が電極板６で短絡されるのを防ぐため、二つの電極膜
の高さをかえるρ・、電極板に溝を掘るかしなければな
らない。本発明では前者の方法をとった例で説明する。
このように正常な半導体装置では有効な方法をとったと
しても、尚第１図に符号人で示すように１つのＮ１層に
欠陥があり、カソード電極膜５とゲート電極１１！４間
が導通状態にある場合は、ａ断信号がカソード電極５か
らゲート電極４へ欠陥部Ａを通って流れ、遮断が有効に
行われない。
しても、尚第１図に符号人で示すように１つのＮ１層に
欠陥があり、カソード電極膜５とゲート電極１１！４間
が導通状態にある場合は、ａ断信号がカソード電極５か
らゲート電極４へ欠陥部Ａを通って流れ、遮断が有効に
行われない。
このように欠陥のある半導体装置に対してとるへ館対策
としては、欠陥のあるエミッタに主電流を流さない方法
が考えられ、その方法の一つとして電極膜をバイトで少
し削る方法が特開昭５６−５１８６７号公報に述べられ
ている。この方法の欠点は、バイトの大きさが有限であ
るから、複雑な又は微小なエミッタ形状では周囲の正常
なカソード電極に影響しないように削るのが困難な点に
ある。
としては、欠陥のあるエミッタに主電流を流さない方法
が考えられ、その方法の一つとして電極膜をバイトで少
し削る方法が特開昭５６−５１８６７号公報に述べられ
ている。この方法の欠点は、バイトの大きさが有限であ
るから、複雑な又は微小なエミッタ形状では周囲の正常
なカソード電極に影響しないように削るのが困難な点に
ある。
本発明の目的は、上記の欠点を除去した半導体装置の製
造方法を提供するにある。
造方法を提供するにある。
本発明では、欠陥のある形上層上の！夢を酸化物ｔ、窒
化物もしくは炭化物等の絶舒物にｆ撲し、その部分の領
竣には主電流が流わないよ５にすることによって、半導
体装置全体の遮断機卯を有効に作用させることを目的と
している。
化物もしくは炭化物等の絶舒物にｆ撲し、その部分の領
竣には主電流が流わないよ５にすることによって、半導
体装置全体の遮断機卯を有効に作用させることを目的と
している。
この発明を図面にもとづいて説明する。第２図において
、半導体片１と基板２を欠陥を有するエミッタ上のアル
ミ電極５ａとゲート電極膜うちのリード取出し部４ａを
除いて保護膜７で包み、この半導体装置を第３図のよう
に例えば硫酸溶液のような電解質液（１Ｇ中を入れたビ
ー力１１ Ｋつけ、電極１２とアルミ電極５ａとの間に
１１３をつないで陽極酸化することにより、アル［極５
ａの一部又は全部を第４図に１４で示すようにアルミナ
に変える。
、半導体片１と基板２を欠陥を有するエミッタ上のアル
ミ電極５ａとゲート電極膜うちのリード取出し部４ａを
除いて保護膜７で包み、この半導体装置を第３図のよう
に例えば硫酸溶液のような電解質液（１Ｇ中を入れたビ
ー力１１ Ｋつけ、電極１２とアルミ電極５ａとの間に
１１３をつないで陽極酸化することにより、アル［極５
ａの一部又は全部を第４図に１４で示すようにアルミナ
に変える。
第５図は、やはり欠陥を有するエミッタ上のフル！ ［
ｉ＠ ５ ａを残して保論膜７で覆った半導体装置を、
供給口１４を経てアンモニアが供給されるペルジャー１
５内におぎ、電極１６ Ｋ電源１７をつないで放−電を
起こし、アルミ電極を窒化している状態を示す。
ｉ＠ ５ ａを残して保論膜７で覆った半導体装置を、
供給口１４を経てアンモニアが供給されるペルジャー１
５内におぎ、電極１６ Ｋ電源１７をつないで放−電を
起こし、アルミ電極を窒化している状態を示す。
第三の実施例としては、イオンヒーム加速装置により酸
素イオンまｔ二は８累４オンまたは縦索イオンを加速し
、欠陥のあるエミッタ上のカソード電極に照射して、ｔ
′極金属の酸化物または窒化物または炭化物に変換する
方法がある。
素イオンまｔ二は８累４オンまたは縦索イオンを加速し
、欠陥のあるエミッタ上のカソード電極に照射して、ｔ
′極金属の酸化物または窒化物または炭化物に変換する
方法がある。
上記のような方法により、欠陥のあるエミッタ上のカソ
ード電極を酸化物、窒化物、炭化物などの絶縁物に変換
すれば、そのエミッタには主電流が流れず、欠陥部が電
流遮断の妨げとなることがなくなる。従って半導体装置
全体として電流遮断が速かに行われるようになる。
ード電極を酸化物、窒化物、炭化物などの絶縁物に変換
すれば、そのエミッタには主電流が流れず、欠陥部が電
流遮断の妨げとなることがなくなる。従って半導体装置
全体として電流遮断が速かに行われるようになる。
しかも、この方法は化学的方法であるので、対象とする
電極の形状を選ばない。すなわち、嶺細な構造や複雑な
或は入り組んだ形状に対しても適用は容易である。従来
の切削方法では避けられな（５） かうた部分的な削り残しや、削り過ぎまたは周囲の正常
な電極の損ｍ尋の欠点が除かれ、所期の目的が果せる。
電極の形状を選ばない。すなわち、嶺細な構造や複雑な
或は入り組んだ形状に対しても適用は容易である。従来
の切削方法では避けられな（５） かうた部分的な削り残しや、削り過ぎまたは周囲の正常
な電極の損ｍ尋の欠点が除かれ、所期の目的が果せる。
なおかつ、この方法は次の利虞を備えている。
すなわち欠陥のあるエミッタが一つの半導体装置上に複
数個あっても一度の処置ですむこと、処理装置の容器が
許すかぎり多数個の半導体装置を同時に処置できること
、たとえば合金化した電イｉのような強固に結合した電
極に適用しても内部の接合を損傷することがないとの三
点である。
数個あっても一度の処置ですむこと、処理装置の容器が
許すかぎり多数個の半導体装置を同時に処置できること
、たとえば合金化した電イｉのような強固に結合した電
極に適用しても内部の接合を損傷することがないとの三
点である。
第１図は従来の半導体装置を示す部分的縦断面図、第２
図は本発明による陽極酸化のため保護膜で包んだ半導体
装置の断面図、第３図は陽極酸化のための配置図、第４
図は陽極酸化後の半導体装置の断、面図、第５図は第二
の実施例による放［窒化のための配置図である。 ｌ・・・半導体片、４・・・ゲート電極膜、５・・・カ
ソード電極膜、７・・・保護膜、ＩＯ・・・電解液、１
２・・・陽極酸化用［極、１３・・・直流電源、５０１
１・・・アルミナ層、（６） ｌ６・・・窒化処理用電極、１７・・・放電用電源。 （７） 才 １ 頂 ｆ ２ 目 才 ３ 司 ｆ４７８ Ｔ ５ 周
図は本発明による陽極酸化のため保護膜で包んだ半導体
装置の断面図、第３図は陽極酸化のための配置図、第４
図は陽極酸化後の半導体装置の断、面図、第５図は第二
の実施例による放［窒化のための配置図である。 ｌ・・・半導体片、４・・・ゲート電極膜、５・・・カ
ソード電極膜、７・・・保護膜、ＩＯ・・・電解液、１
２・・・陽極酸化用［極、１３・・・直流電源、５０１
１・・・アルミナ層、（６） ｌ６・・・窒化処理用電極、１７・・・放電用電源。 （７） 才 １ 頂 ｆ ２ 目 才 ３ 司 ｆ４７８ Ｔ ５ 周
Claims (1)
- 【特許請求の範囲】 １）導電型の異なる半導体層が交互に三層以上積重ねら
れ、その最上場が複数個に分割された状態で下の層に接
しており、その分割された各部分に電極膜がある半導体
装置を製造するにあたり、分割された部分に欠陥がある
ものがあった時、その欠陥のある部分には電流が流れな
いようにする方法において、欠陥のある部分の電極膜の
一部または全部を絶縁物に変換し、電極膜としての機能
を失わせることを特徴とする半導体装置の製造方法。 ２）特許請求範囲第１項記載の方法において、電極膜を
陽極酸化により酸化物にすることを特徴とする半導体装
置の製造方法。 ３）特許請求範囲第１項記載の方法において、電極膜を
放電下で窒化物にすることを特徴とする半導体装置の製
造方法。 ４）特許請求範囲第３項記載の方法において、電極膜に
イオンビームな照射することにより酸化物、全化物もし
くは炭化物にすることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57208194A JPS5998555A (ja) | 1982-11-27 | 1982-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57208194A JPS5998555A (ja) | 1982-11-27 | 1982-11-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998555A true JPS5998555A (ja) | 1984-06-06 |
Family
ID=16552213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57208194A Pending JPS5998555A (ja) | 1982-11-27 | 1982-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138776A (ja) * | 1986-12-01 | 1988-06-10 | Hitachi Ltd | 半導体装置 |
| DE19623822A1 (de) * | 1995-10-17 | 1997-04-24 | Mitsubishi Electric Corp | Verfahren zur Verarbeitung einer Halbleitervorrichtung |
-
1982
- 1982-11-27 JP JP57208194A patent/JPS5998555A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138776A (ja) * | 1986-12-01 | 1988-06-10 | Hitachi Ltd | 半導体装置 |
| DE19623822A1 (de) * | 1995-10-17 | 1997-04-24 | Mitsubishi Electric Corp | Verfahren zur Verarbeitung einer Halbleitervorrichtung |
| DE19623822C2 (de) * | 1995-10-17 | 1998-06-18 | Mitsubishi Electric Corp | Elektrochemisches Verfahren bei der Herstellung einer Halbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| US3351825A (en) | Semiconductor device having an anodized protective film thereon and method of manufacturing same | |
| JPS59121871A (ja) | 半導体装置 | |
| US3357871A (en) | Method for fabricating integrated circuits | |
| GB1314985A (en) | High current gate controlled switch | |
| JPS5998555A (ja) | 半導体装置の製造方法 | |
| US3738917A (en) | Method for simultaneous production of a plurality of equal semiconductor components with a pn junction from a single semiconductor wafer | |
| EP0091624B1 (en) | Method of manufacturing vertical semiconductor devices | |
| US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
| JP2006100481A (ja) | 半導体装置 | |
| EP0136444A1 (de) | Leistungsthyristor auf einem Substrat | |
| JPH07153951A (ja) | 複合型半導体素子およびその製造方法 | |
| US3476674A (en) | Electrolytic shaping apparatus with cds surfaced electrode | |
| JPH0444285A (ja) | 半導体発光素子 | |
| JPS5942224A (ja) | 放電加工法 | |
| JPS6279667A (ja) | 半導体装置 | |
| JPS63249354A (ja) | 橋絡配線方法 | |
| JPS5448184A (en) | Electrode wiring forming method for semiconductor device | |
| JPS59169174A (ja) | 半導体装置の製造方法 | |
| KR940009351B1 (ko) | 반도체 칩의 에지 시일 및 그 제조방법 | |
| JPS6220227A (ja) | イオン源 | |
| JPS6149449A (ja) | 半導体装置の製造方法 | |
| JPH01251619A (ja) | 半導体装置の製造方法 | |
| JPS61253829A (ja) | 半導体装置の製造方法 | |
| JPS61187345A (ja) | 半導体装置 |