JPS6279667A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6279667A JPS6279667A JP21910885A JP21910885A JPS6279667A JP S6279667 A JPS6279667 A JP S6279667A JP 21910885 A JP21910885 A JP 21910885A JP 21910885 A JP21910885 A JP 21910885A JP S6279667 A JPS6279667 A JP S6279667A
- Authority
- JP
- Japan
- Prior art keywords
- bevel
- layer
- negative bevel
- negative
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000005684 electric field Effects 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000005452 bending Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005488 sandblasting Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、サイリスタなどの電力用半導体装置、特に
メサ部分のネガベベル構造を改良した半導体装置に関す
るものである。
メサ部分のネガベベル構造を改良した半導体装置に関す
るものである。
第３図ｆａ＋は従来の半導体装置例えばサイリスタのメ
サ部分を示す部分断面図であシ、図において（ハ、 （
，２１、（，７１、（グ）はサイリスタのそれぞれＰＥ
層（アノードエミツタ層）、ｎＢ層（アノードベース層
）ＸＰＢ層（カソードペース層）ＳｆｌＥ層（カンード
エミツタ層） 、（ｒｌはＰ＝層（ハに被着されたアノ
ード電極、（６）はｎ２層ｆｕｌに被着されたカソード
電極、（７）は逆方向電圧印加時のメサ部分の表面電界
緩和のためのポジベベル面、（ｇ）は順方向電圧印加時
の表面電界緩和のためのネガベベル面、（ｑｌ、（／の
。
サ部分を示す部分断面図であシ、図において（ハ、 （
，２１、（，７１、（グ）はサイリスタのそれぞれＰＥ
層（アノードエミツタ層）、ｎＢ層（アノードベース層
）ＸＰＢ層（カソードペース層）ＳｆｌＥ層（カンード
エミツタ層） 、（ｒｌはＰ＝層（ハに被着されたアノ
ード電極、（６）はｎ２層ｆｕｌに被着されたカソード
電極、（７）は逆方向電圧印加時のメサ部分の表面電界
緩和のためのポジベベル面、（ｇ）は順方向電圧印加時
の表面電界緩和のためのネガベベル面、（ｑｌ、（／の
。
（ｌ／）は各々第１．第二。第３のＰｎ接合である。
サイリスタの順次向、電圧阻止能力、逆方向電圧阻止能
力は各々ｎＢ層（２）とＰＢ層（３）との境界の第コの
ｐｎ接合（／１１７）、ＰＢ層（ハとｎＢ層（２）との
境界の第１のＰｎ接合（９）の表面での電界強度によっ
て決まる降服電圧に起因するが、Ｐｎ接合が露出した表
面で多くの場合表面状態の影響を受けて局部的な電界の
集中が起こシ、Ｐｎ接合の降服電圧が低下する。これを
防止するために、メサ表面の幾何学的形状を第３図に示
すように加工している。ここで、第３図（ａｌのポジベ
ベル（７）とは不純物ドープの弱い側すなわちｎＢ層（
＝）から強い側すなわちＰＥ層（ハに向って断面積が増
大する場合を言い、ネガベベル＋ｇ＋とは不純物ドープ
の強い副すなわちＰＢ層（３）から弱い倶］すなわちｎ
Ｂ層（２）に向って断面積が増大する場合である。それ
ぞれポジベベル角θ＋、ネガベベル角θ−と表面の電界
強度との関係は一般に第９図に示すようになり、ポジベ
ベル（７）ではベベル角θ＋を小さくするほど電界強度
が弱められる。一方、ネガベベル（ざ）ではベベル角θ
−の減少に伴って成るベベル角まで電界強度が強められ
、その後電界強度が次第に減少する。従ってＰｎ接合の
降服電圧を維持するためには、ポジベベル（７）に比べ
てネガベベル（ざ）を十分率さな角度にする必要がある
。
力は各々ｎＢ層（２）とＰＢ層（３）との境界の第コの
ｐｎ接合（／１１７）、ＰＢ層（ハとｎＢ層（２）との
境界の第１のＰｎ接合（９）の表面での電界強度によっ
て決まる降服電圧に起因するが、Ｐｎ接合が露出した表
面で多くの場合表面状態の影響を受けて局部的な電界の
集中が起こシ、Ｐｎ接合の降服電圧が低下する。これを
防止するために、メサ表面の幾何学的形状を第３図に示
すように加工している。ここで、第３図（ａｌのポジベ
ベル（７）とは不純物ドープの弱い側すなわちｎＢ層（
＝）から強い側すなわちＰＥ層（ハに向って断面積が増
大する場合を言い、ネガベベル＋ｇ＋とは不純物ドープ
の強い副すなわちＰＢ層（３）から弱い倶］すなわちｎ
Ｂ層（２）に向って断面積が増大する場合である。それ
ぞれポジベベル角θ＋、ネガベベル角θ−と表面の電界
強度との関係は一般に第９図に示すようになり、ポジベ
ベル（７）ではベベル角θ＋を小さくするほど電界強度
が弱められる。一方、ネガベベル（ざ）ではベベル角θ
−の減少に伴って成るベベル角まで電界強度が強められ
、その後電界強度が次第に減少する。従ってＰｎ接合の
降服電圧を維持するためには、ポジベベル（７）に比べ
てネガベベル（ざ）を十分率さな角度にする必要がある
。
上述したような従来の半導体装置では、順方向阻止電圧
３θｏｏ−ｔｏｏｏｖ程度の高耐圧サイリスタを従来の
ネガベベル構造で実際に形成しようとすると、ネガベベ
ル角θ−は／〜ｊとなる。しかし、Ｐ Ｂ層（３）の拡
散深さが通常の高耐圧サイリスタの場合にはｇｏ〜１０
０μｍであるため、ネガベベル角θ−を／°とした場合
には第３図（ａ）に示したベベル幅りは！ｊ； ｗｘ
＠ ｇとなる。角度加工はダイシングマシンによる加工
、エツジ部のラッピング、サンドブラスト加工等の方法
で行なわれる。この場合にはカソード電極（ＡＩの有効
面積が減少するため、平均オン電流の減少、オン電圧、
熱抵抗の増大をもたらす。これらは素子の大電流化に対
して大きな障害になっている。これを改善するために考
えられた従来例としては、第３図（ｂｌに示したように
順方向、逆方向共にポジベベル（り）にする構造がある
が、製造工程上ベベルのエツジ部分（／、２）、（／Ｊ
）に欠け、割れ、クラック等が生じやすく、さらに素子
のハンドリングが難しくなって量産性が上がらないとい
う問題点があった。
３θｏｏ−ｔｏｏｏｖ程度の高耐圧サイリスタを従来の
ネガベベル構造で実際に形成しようとすると、ネガベベ
ル角θ−は／〜ｊとなる。しかし、Ｐ Ｂ層（３）の拡
散深さが通常の高耐圧サイリスタの場合にはｇｏ〜１０
０μｍであるため、ネガベベル角θ−を／°とした場合
には第３図（ａ）に示したベベル幅りは！ｊ； ｗｘ
＠ ｇとなる。角度加工はダイシングマシンによる加工
、エツジ部のラッピング、サンドブラスト加工等の方法
で行なわれる。この場合にはカソード電極（ＡＩの有効
面積が減少するため、平均オン電流の減少、オン電圧、
熱抵抗の増大をもたらす。これらは素子の大電流化に対
して大きな障害になっている。これを改善するために考
えられた従来例としては、第３図（ｂｌに示したように
順方向、逆方向共にポジベベル（り）にする構造がある
が、製造工程上ベベルのエツジ部分（／、２）、（／Ｊ
）に欠け、割れ、クラック等が生じやすく、さらに素子
のハンドリングが難しくなって量産性が上がらないとい
う問題点があった。
この発明に係る半導体装置は、メサ部分の微小角度のネ
ガベベル形成を第一のＰｎ接合の上側に形成される空乏
層部分に限定した形状にしたものでめる。
ガベベル形成を第一のＰｎ接合の上側に形成される空乏
層部分に限定した形状にしたものでめる。
この発明においては、カソード電極面積を大きくとり、
かつベベル面加工作業を容易にする作用がめる。
かつベベル面加工作業を容易にする作用がめる。
第１図ｆａｌはこの発明の一実施例を示す部分断面図で
あり、そして第１図（ｂｌは第一のｐｎ接合の両側に形
成される空乏層分布の拡大図であシ、第３図と同一の符
号は同一のものを示す。第１図（ｂｌにおいて、順方向
電圧印加時のバルク中の空乏層幅は第一のＰｎ接合ＩＯ
の両側の不純物濃度に逆比例するため、その大部分が低
濃度側であるｎＢ層（２）側に拡が９、高濃度側である
ＰＢ層（３）側へは極くわずかしか拡がらない。ＰＢ層
（，７１とｎＢ層（２）との不純物濃度差は通常数百倍
に設定されているので、５ｏｏｏｖ印加時のＰＢ 層（
３）、ｎＢ層（２）の空乏層幅は各々約５μｍ％！ｒ０
０ＡＬｒｒＬ程度になる。メサ部分の表面近傍ではベベ
ル角形成による空乏層の曲が９現象を考慮してもＩＯ数
μｍであるため、この部分のみに微小角度のネガベベル
（ｇｌ ’ｉ影形成ておいても電界強度を従来のネガベ
ベル形成の場合と同程度に緩和することが可能であシ、
第１図（ｂｌのベベル面Ａ−Ｂ−Ｃ−Ｄ部の電界強度分
布は第２図のようになる。この場合ネガベベル角θ−は
同一テモペペル幅Ｌｔは／１１１１程度であって、従来
に比べて約５分の／にできるため、従来ネガベベル部分
としていたＬ一部をカソード電極（６）として使用でき
る。ネガベベル形成はダイシング、サンドブラスト、あ
るいはエツチング等の方法で行なうことができる。
あり、そして第１図（ｂｌは第一のｐｎ接合の両側に形
成される空乏層分布の拡大図であシ、第３図と同一の符
号は同一のものを示す。第１図（ｂｌにおいて、順方向
電圧印加時のバルク中の空乏層幅は第一のＰｎ接合ＩＯ
の両側の不純物濃度に逆比例するため、その大部分が低
濃度側であるｎＢ層（２）側に拡が９、高濃度側である
ＰＢ層（３）側へは極くわずかしか拡がらない。ＰＢ層
（，７１とｎＢ層（２）との不純物濃度差は通常数百倍
に設定されているので、５ｏｏｏｖ印加時のＰＢ 層（
３）、ｎＢ層（２）の空乏層幅は各々約５μｍ％！ｒ０
０ＡＬｒｒＬ程度になる。メサ部分の表面近傍ではベベ
ル角形成による空乏層の曲が９現象を考慮してもＩＯ数
μｍであるため、この部分のみに微小角度のネガベベル
（ｇｌ ’ｉ影形成ておいても電界強度を従来のネガベ
ベル形成の場合と同程度に緩和することが可能であシ、
第１図（ｂｌのベベル面Ａ−Ｂ−Ｃ−Ｄ部の電界強度分
布は第２図のようになる。この場合ネガベベル角θ−は
同一テモペペル幅Ｌｔは／１１１１程度であって、従来
に比べて約５分の／にできるため、従来ネガベベル部分
としていたＬ一部をカソード電極（６）として使用でき
る。ネガベベル形成はダイシング、サンドブラスト、あ
るいはエツチング等の方法で行なうことができる。
この発明は以上説明したとおシ、ネガベベル加工部分を
ｐＢ層（３）に形成される空乏層の拡がり幅、の部分に
のみ行なうことによってカソード電極面積を拡大するこ
とができ、平均オン電流の増大、オン電圧、熱抵抗の減
少を可能にした高耐圧大容量素子が得られるという効果
がある。
ｐＢ層（３）に形成される空乏層の拡がり幅、の部分に
のみ行なうことによってカソード電極面積を拡大するこ
とができ、平均オン電流の増大、オン電圧、熱抵抗の減
少を可能にした高耐圧大容量素子が得られるという効果
がある。
第１図はこの発明の一実施例を示す部分断面図、第２図
は順方向電圧印加時のベベル部分の電界強度分布図、第
３図は従来の半導体装置を示す部分断面図、第ｑ図は電
界強度分布のベベル角依存性を示す図である。 図において、（ニ）はｎＢ層、（３）はＰＢ層、（ｇ）
はネガベベルである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 曽 我 道 照ｊ−９ ！： −雫 ん１図（Ｑ） （≧（１；コ図（ｂ） 革２図 氾４図 澤η１゛へべＩＬ’ＭＩＥ）−ヤシベベル角ｅ＋％３図
（Ｇ） ′ ％３図（ｂ） 手続補正書 昭和６ｓ’″／、−ラ９ 日
は順方向電圧印加時のベベル部分の電界強度分布図、第
３図は従来の半導体装置を示す部分断面図、第ｑ図は電
界強度分布のベベル角依存性を示す図である。 図において、（ニ）はｎＢ層、（３）はＰＢ層、（ｇ）
はネガベベルである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 曽 我 道 照ｊ−９ ！： −雫 ん１図（Ｑ） （≧（１；コ図（ｂ） 革２図 氾４図 澤η１゛へべＩＬ’ＭＩＥ）−ヤシベベル角ｅ＋％３図
（Ｇ） ′ ％３図（ｂ） 手続補正書 昭和６ｓ’″／、−ラ９ 日
Claims (2)
- （１）一導電形の低濃度層とこの低濃度層に隣接する逆
導電形の高濃度層との間にＰｎ接合を有すると共に、前
記高濃度層から前記低濃度層に向つて断面積が増大する
ネガベベル構造を有する半導体装置において、前記Ｐｎ
接合の表面露出部分のうち、電圧印加によつて高濃度層
側に拡がる空乏層部分にのみ微小角度のネガベベルを設
けたことを特徴とする半導体装置。 - （２）微小角度が１°以下であることを特徴とする特許
請求の範囲第１項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21910885A JPS6279667A (ja) | 1985-10-03 | 1985-10-03 | 半導体装置 |
| DE19863632489 DE3632489A1 (de) | 1985-10-03 | 1986-09-24 | Halbleiteranordnung |
| CH392586A CH672696A5 (ja) | 1985-10-03 | 1986-10-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21910885A JPS6279667A (ja) | 1985-10-03 | 1985-10-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6279667A true JPS6279667A (ja) | 1987-04-13 |
Family
ID=16730379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21910885A Pending JPS6279667A (ja) | 1985-10-03 | 1985-10-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS6279667A (ja) |
| CH (1) | CH672696A5 (ja) |
| DE (1) | DE3632489A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034220A (ja) * | 2008-07-28 | 2010-02-12 | Kansai Electric Power Co Inc:The | バイポーラ半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9702220D0 (sv) * | 1997-06-11 | 1997-06-11 | Abb Research Ltd | A semiconductor device with a junction termination and a method for production thereof |
| US6770911B2 (en) * | 2001-09-12 | 2004-08-03 | Cree, Inc. | Large area silicon carbide devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148371A (en) * | 1981-03-10 | 1982-09-13 | Nec Corp | Manufacture of mesa type semiconductor device |
| JPS607178A (ja) * | 1983-06-27 | 1985-01-14 | Toshiba Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1039566A (en) * | 1964-01-27 | 1966-08-17 | English Electric Co Ltd | Semi-conductor device |
| DE1514184A1 (de) * | 1965-12-28 | 1969-09-11 | Licentia Gmbh | Halbleiterbauelement |
| FR2061563A1 (ja) * | 1969-07-08 | 1971-06-25 | Comp Generale Electricite |
-
1985
- 1985-10-03 JP JP21910885A patent/JPS6279667A/ja active Pending
-
1986
- 1986-09-24 DE DE19863632489 patent/DE3632489A1/de not_active Ceased
- 1986-10-01 CH CH392586A patent/CH672696A5/de not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148371A (en) * | 1981-03-10 | 1982-09-13 | Nec Corp | Manufacture of mesa type semiconductor device |
| JPS607178A (ja) * | 1983-06-27 | 1985-01-14 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034220A (ja) * | 2008-07-28 | 2010-02-12 | Kansai Electric Power Co Inc:The | バイポーラ半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CH672696A5 (ja) | 1989-12-15 |
| DE3632489A1 (de) | 1987-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JP2003224281A (ja) | 半導体装置およびその製造方法 | |
| JPH01274471A (ja) | サイリスタ | |
| US4040084A (en) | Semiconductor device having high blocking voltage with peripheral circular groove | |
| US3255055A (en) | Semiconductor device | |
| JPH0621358A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6279667A (ja) | 半導体装置 | |
| US4516315A (en) | Method of making a self-protected thyristor | |
| JPH0648691B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPS5933272B2 (ja) | 半導体装置 | |
| US4074303A (en) | Semiconductor rectifier device | |
| CA1038969A (en) | Edge contouring of semiconductor wafers | |
| JPH01136369A (ja) | 過電圧保護機能付半導体装置の製造方法 | |
| US4514898A (en) | Method of making a self protected thyristor | |
| JPS607178A (ja) | 半導体装置 | |
| JP2678550B2 (ja) | 基準ダイオード及び保護ダイオードを持つツェナーダイオード | |
| JPS61285766A (ja) | 半導体装置の製造方法 | |
| US3363151A (en) | Means for forming planar junctions and devices | |
| JP2603083B2 (ja) | 高耐圧半導体素子 | |
| US3934331A (en) | Method of manufacturing semiconductor devices | |
| US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
| JPH0974187A (ja) | 高耐圧横型半導体装置 | |
| JPS567471A (en) | Semiconductor device | |
| JPS5842626B2 (ja) | パク−ハンドウタイソシ | |
| JPS60224268A (ja) | 電力用半導体素子 |