JPS61220377A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61220377A
JPS61220377A JP60061146A JP6114685A JPS61220377A JP S61220377 A JPS61220377 A JP S61220377A JP 60061146 A JP60061146 A JP 60061146A JP 6114685 A JP6114685 A JP 6114685A JP S61220377 A JPS61220377 A JP S61220377A
Authority
JP
Japan
Prior art keywords
junction
type
region
concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60061146A
Other languages
English (en)
Inventor
Daisuke Ueda
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60061146A priority Critical patent/JPS61220377A/ja
Publication of JPS61220377A publication Critical patent/JPS61220377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置、特にプレーナ型高耐圧半導体装
置に関するものである。
従来の技術 近年、半導体装置内におけるＰＮ接合の高耐圧化が、様
々な分野から要請されるようになってきた。従来、プレ
ーナ接合の高耐圧化には、フィールドプレートやフィー
ルドリミッティングリングを用いる方法の開発が盛んに
なされてきている。
第４図に、縦方向に形成される通常のシリコンＰＨ接合
の断面図を示す。同図において、翼型領域１がＰ型頭域
２よりも低濃度であるとすると、Ｎ型領域１に対してＰ
型頭域２の電位を下げて行くにしたが、ＰＮ接合部分に
生じる空乏層はＮ型領域１内に拡大してゆく。そして空
乏層内にシリコンの最大電界強度の部分が形成されれば
、その時の印加電圧が、ＰＮ接合の耐圧となる。一般に
第４図のようなプレーナ構造では、電界分布は一様では
なく１表面付近で電界強度は最大となる。
このことは１空乏層の隅が表面では狭くなっていること
を意味するものである。すなわち、従来の半導体装置で
は高耐圧化にでもなかったという問題点を有していた。
発明が解決しようどする問題点 本発明は、ＰＮ接合の表面での空乏層の拡大する幅を大
きくして、高耐圧化を可能にする半導体装置を提供する
ものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の半導体装置は、
ＰＮ接合を形成する低濃度側の領域の前記ＰＮ接合近傍
の表面に、前記低濃度領域とは反対の導電型を有する島
状領域が電気的接続なしに多数個形成されて構成されて
いる。
作用 この構成によって、ＰＮ接合に逆方向電圧が印の幅が大
きくなり高耐圧化が実現される。
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
第１図は１本発明の一実施例における半導体装置の平面
図である。低濃度Ｎ型領域１１の表面の高濃度Ｐ型頭域
１２の周囲に、Ｐ型頭域１３が島状に多数個設けられて
いる。第２図は、この半導体装置の断面図である。次に
、この半導体装置の製ピタキシャル層１１の内に、不純
物濃度５　Ｘ　１０１８個／ｄのｖ１１２を通常のプレ
ーナ技術を用いて拡散により形成し、ＰＮ接合ダイオー
ドを形成する。次に、１層１２の周囲６０μｍ内に多数
個の６μｍ角の部分に１イオンをイオン注入して、低濃
度（ＮＡ＝Ｉ　Ｘ１０”ｃＩｒｓ）のＰ型頭域１３を形
成する。このようなＰＮ接合ダイオードに逆方向電圧を
印加すると、電界がＰＮ接合の終端部で緩和され、Ｐ型
頭域１３がない従来のプレーナ構造のＰＮ接合ダイオー
ドでは逆方向耐圧が１００Ｖであったのが２００Ｖに改
善され、高耐圧化が図れる。
、この本発明の構造は、ＰＮダイオードのみならず、ト
ランジスタやパワーＭＯ８ＦＥＴや集積回路に応用でき
る・ 次に、第二の実施例として、ＶＭＯ８ＦＫＴに応用した
例について述べる０第３図は、この実施例の断面図であ
る。（１００）面を有する「シリコン基板１ｏ上に比抵
抗１０〜６０ＱＣＩｌのＮ型高抵抗シリコ７層１１を２
０〜６０μｍの厚さにエピタキシャル成長させる。次に
チャンネル領域となるＰ型層１２ｆ：形成すると同時に
、その周辺に浮き島状にＰ型頭域１３を形成する。本実
施例では、ボロンのイオン注入により表面濃度が１×１
０　ｃＩＩＩ　１拡散長が２ｐｍのＰ型層１２゜１３を
形成した。次にソース領域となる１層１４を拡散により
形成する。その後、異方性エツチング法を用いてＶ字型
エツチングを行う。そしてゲート酸化膜を形成した後、
ゲート酸化膜の上に、ポリシリコンでゲート電極１６を
形成する。次いでアルミニウムを真空蒸着してソース電
極１６ｔ−形成する。第３図に示す１１４を有する構造
の場合、Ｐ型層１２の近傍の電界はＰ型頭域１３で緩和
され、Ｐ型頭域１３のない従来の場合に比べて高耐圧が
得られる。本実施例では、ソース耐圧が３６０ｖから４
００Ｖに改善された。
発明の効果　　　　　” 以上述べたように、本発明の半導体装置は、ＰＨ接合を
形成する低濃度側の領域内の接合近傍の表面に、導電型
を異にする島状領域を形成することにより、ＰＮ接合の
高耐圧化が達成され、その実用的効果は大なるものがあ
る。
【図面の簡単な説明】
第１図は本発明の第二の実施例における半導体装置の平
面図、第２図はその断面図、第３図は本発明の第二の実
施例における半導体装置の断面１第４図は従来の半導体
装置の断面図である。 １．１１・・・・・・Ｎ型領域、２．１２・・・・・・
Ｐ型頭域、３．１３・・・・・・Ｐ型頭域。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名〜−
０ 第４図

Claims (1)

    【特許請求の範囲】
  1. 半導体表面にＰＮ接合端を有するとともに、前記ＰＮ接
    合を形成する低濃度側の領域内の前記接合近傍の表面に
    、前記低濃度領域と異なる導電型を有する多数個の島状
    の領域が電気的接続なしに形成されていることを特徴と
    する半導体装置。
JP60061146A 1985-03-26 1985-03-26 半導体装置 Pending JPS61220377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60061146A JPS61220377A (ja) 1985-03-26 1985-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60061146A JPS61220377A (ja) 1985-03-26 1985-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS61220377A true JPS61220377A (ja) 1986-09-30

Family

ID=13162673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60061146A Pending JPS61220377A (ja) 1985-03-26 1985-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS61220377A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270273A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007027637A (ja) * 2005-07-21 2007-02-01 Sanken Electric Co Ltd Ｆｌｒ領域を有する半導体装置
JP2015065217A (ja) * 2013-09-24 2015-04-09 サンケン電気株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153765A (en) * 1980-04-28 1981-11-27 Shindengen Electric Mfg Co Ltd High-voltage withstanding semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153765A (en) * 1980-04-28 1981-11-27 Shindengen Electric Mfg Co Ltd High-voltage withstanding semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270273A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007027637A (ja) * 2005-07-21 2007-02-01 Sanken Electric Co Ltd Ｆｌｒ領域を有する半導体装置
JP2015065217A (ja) * 2013-09-24 2015-04-09 サンケン電気株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2662217B2 (ja) 垂直ゲート半導体装置及びその製造方法
US6573559B2 (en) Transistor and method of manufacturing the same
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
CN103748684B (zh) 以负斜角封端的具有高阻断电压的碳化硅器件
US7196376B2 (en) Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage
EP0557253A2 (en) VDMOS transistor with improved breakdown characteristics
CN108550618B (zh) 半导体装置
JP2003101022A (ja) 電力用半導体素子
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
JP4164892B2 (ja) 半導体装置及びその製造方法
US5218226A (en) Semiconductor device having high breakdown voltage
JP5233158B2 (ja) 炭化珪素半導体装置
US5229634A (en) Vertical power mosfet
EP0426252A2 (en) A semiconductor device and method of manufacturing a semiconductor device
JPS5823481A (ja) 金属ソ−スを有する電界効果トランジスタ
WO2023082657A1 (zh) Sic mosfet器件的制备方法
JP2003101021A (ja) 電界効果トランジスタ及びその製造方法
JPS61220377A (ja) 半導体装置
CN111384149B (zh) 沟槽型igbt及其制备方法
US10600898B2 (en) Vertical bidirectional insulated gate turn-off device
JPH1126780A (ja) ｐｎ接合を含む半導体装置
JPH0974187A (ja) 高耐圧横型半導体装置
JPS62283669A (ja) 導電変調型ｍｏｓｆｅｔ
JP4017763B2 (ja) 静電誘導トランジスタ
JP3869581B2 (ja) 半導体装置およびその製法