JPS6157713B2 - - Google Patents
Info
- Publication number
- JPS6157713B2 JPS6157713B2 JP54100988A JP10098879A JPS6157713B2 JP S6157713 B2 JPS6157713 B2 JP S6157713B2 JP 54100988 A JP54100988 A JP 54100988A JP 10098879 A JP10098879 A JP 10098879A JP S6157713 B2 JPS6157713 B2 JP S6157713B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- junction
- layer
- impurity concentration
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタの拡散不純物濃度分布に関
し、その目的とするところは、オン電圧の低減で
ある。
し、その目的とするところは、オン電圧の低減で
ある。
電力用サイリスタに限らず、pn接合をもつ電
力用の半導体素子では、半導体基体の周縁に露出
した接合を保護し、所定の耐圧を得るために、半
導体基体に周縁部の表面積が大きくなるように機
械的に加工し、しかる後に加工によつて生じた破
壊層を化学的にエツチングするいわゆる傾斜付け
が行なわれる。この傾斜付けは、表面に露出した
接合近傍の沿面距離を大きくすることにより、表
面の電界を半導体内部の電界よりも小さくし、耐
圧の低下を防ぐ目的で行なわれる。傾斜付けに
は、pn接合と傾斜付けされた表面とがなす角度
θが、高抵抗側で90゜以上になるものをネガテイ
ブベベル、90゜以下になるものをポジテイブベベ
ルという2種類の方法がある。この角度θと耐圧
の関係を第1図に示す。第1図からわかるよう
に、ポジテイブベベルでは45〜60゜、ネガテイブ
ベベルでは2〜3゜位の角度を用いることによつ
て半導体基体の実効面積の確保とパンチスルーに
よる耐圧の低下を防ぎ、dv/dt耐量を確保して
高い耐圧を得ているがそれでも第2図に示す拡散
不純物濃度をもつサイリスタではネガテイブベベ
ルの方がポジテイブベベルの場合に比べ2〜3割
程度耐圧が低くなるのが通常である。第2図にお
いて、E1は第1エミツタ層、B1は第1ベース
層、B2は第2ベース層、E2は第2エミツタ層、J1
は第2エミツタ層E2と第2ベース層B2とによつ
て形成される接合、J2は第2ベース層B2と第1ベ
ース層B1とによつて形成される接合、J3は第1ベ
ース層B1と第1エミツタ層E1とによつて形成さ
れる接合であり、接合J3近傍の第1ベース層B1の
不純物濃度以下の濃度分布をもつ第2エミツタ層
E2の幅W2は、第1ベース層B1の幅W2以上になつ
ている。例えば、比抵抗35Ω−cmの半導体基体を
開いたサイリスタで、J2接合を2.5゜のネガテイ
ブベベル、J1接合を60゜のポジテイブベベルにし
た場合、J2接合の耐圧は1000V、J1接合の耐圧は
1600Vとなり、J2接合の耐圧はJ1接合に比べ著し
く低くなる。すなわちサイリスタの耐圧は1000V
となるわけである。かかる従来の欠点を除くため
電力用のサイリスタでは、第3図に示すような拡
散不純物濃度をもつ構造を用いる。すなわち、第
1ベース層B1および第2エミツタ層E2を2重拡
散と称する技術によつて小さな不純物濃度の傾き
をもつ領域Aと大きな不純物濃度の傾きをもつ領
域Bとによつて形成させる構造が用いられてい
る。
力用の半導体素子では、半導体基体の周縁に露出
した接合を保護し、所定の耐圧を得るために、半
導体基体に周縁部の表面積が大きくなるように機
械的に加工し、しかる後に加工によつて生じた破
壊層を化学的にエツチングするいわゆる傾斜付け
が行なわれる。この傾斜付けは、表面に露出した
接合近傍の沿面距離を大きくすることにより、表
面の電界を半導体内部の電界よりも小さくし、耐
圧の低下を防ぐ目的で行なわれる。傾斜付けに
は、pn接合と傾斜付けされた表面とがなす角度
θが、高抵抗側で90゜以上になるものをネガテイ
ブベベル、90゜以下になるものをポジテイブベベ
ルという2種類の方法がある。この角度θと耐圧
の関係を第1図に示す。第1図からわかるよう
に、ポジテイブベベルでは45〜60゜、ネガテイブ
ベベルでは2〜3゜位の角度を用いることによつ
て半導体基体の実効面積の確保とパンチスルーに
よる耐圧の低下を防ぎ、dv/dt耐量を確保して
高い耐圧を得ているがそれでも第2図に示す拡散
不純物濃度をもつサイリスタではネガテイブベベ
ルの方がポジテイブベベルの場合に比べ2〜3割
程度耐圧が低くなるのが通常である。第2図にお
いて、E1は第1エミツタ層、B1は第1ベース
層、B2は第2ベース層、E2は第2エミツタ層、J1
は第2エミツタ層E2と第2ベース層B2とによつ
て形成される接合、J2は第2ベース層B2と第1ベ
ース層B1とによつて形成される接合、J3は第1ベ
ース層B1と第1エミツタ層E1とによつて形成さ
れる接合であり、接合J3近傍の第1ベース層B1の
不純物濃度以下の濃度分布をもつ第2エミツタ層
E2の幅W2は、第1ベース層B1の幅W2以上になつ
ている。例えば、比抵抗35Ω−cmの半導体基体を
開いたサイリスタで、J2接合を2.5゜のネガテイ
ブベベル、J1接合を60゜のポジテイブベベルにし
た場合、J2接合の耐圧は1000V、J1接合の耐圧は
1600Vとなり、J2接合の耐圧はJ1接合に比べ著し
く低くなる。すなわちサイリスタの耐圧は1000V
となるわけである。かかる従来の欠点を除くため
電力用のサイリスタでは、第3図に示すような拡
散不純物濃度をもつ構造を用いる。すなわち、第
1ベース層B1および第2エミツタ層E2を2重拡
散と称する技術によつて小さな不純物濃度の傾き
をもつ領域Aと大きな不純物濃度の傾きをもつ領
域Bとによつて形成させる構造が用いられてい
る。
これはJ2接合が逆バイアスされた時、第1ベー
ス層B1へも空乏層を広げ、電界強度を弱くして
耐圧を高くし、しかも第1ベース層B1でのパン
チスルーを防止し、所定のdv/dt耐量を得るた
めになされるもので、今日広く用いられている。
かかる構造のサイリスタで比抵抗35Ω−cmの半導
体基体を用い、J2接合をネガテイブ、J1接合をポ
ジテイブにベベルした場合、J2接合の耐圧は
1350V、J1接合の耐圧は1600VとなりJ1接合の耐
圧は顕著な上昇はみられないが、耐圧1350Vのサ
イリスタとなる訳で、第2図に示す拡散不純物濃
度分布をもつサイリスタに比べ、耐圧の上昇は顕
著である。
ス層B1へも空乏層を広げ、電界強度を弱くして
耐圧を高くし、しかも第1ベース層B1でのパン
チスルーを防止し、所定のdv/dt耐量を得るた
めになされるもので、今日広く用いられている。
かかる構造のサイリスタで比抵抗35Ω−cmの半導
体基体を用い、J2接合をネガテイブ、J1接合をポ
ジテイブにベベルした場合、J2接合の耐圧は
1350V、J1接合の耐圧は1600VとなりJ1接合の耐
圧は顕著な上昇はみられないが、耐圧1350Vのサ
イリスタとなる訳で、第2図に示す拡散不純物濃
度分布をもつサイリスタに比べ、耐圧の上昇は顕
著である。
一方、サイリスタのオン電圧は、第2ベース層
B2の幅の増加に伴ない増加することは周知であ
る。
B2の幅の増加に伴ない増加することは周知であ
る。
pnpn構造の場合、第2ベース層B2の幅と比抵
抗は、サイリスタの耐圧から決定され、高耐圧の
素子ほど第2ベース層B2の幅は大きく、比抵抗
も大きくなる。このため、高耐圧素子ほどオン電
圧が大きくなる。半導体素子の単位面積当りの電
力消費量は、半導体素子の熱抵抗により限界があ
るので、オン電圧の上昇は、許容通電容量を制限
することになる。以上のことから、容量を上げる
にはオン電圧を下げる必要があることがわかる。
抗は、サイリスタの耐圧から決定され、高耐圧の
素子ほど第2ベース層B2の幅は大きく、比抵抗
も大きくなる。このため、高耐圧素子ほどオン電
圧が大きくなる。半導体素子の単位面積当りの電
力消費量は、半導体素子の熱抵抗により限界があ
るので、オン電圧の上昇は、許容通電容量を制限
することになる。以上のことから、容量を上げる
にはオン電圧を下げる必要があることがわかる。
サイリスタの許容通電容量を決定するオン電流
密度は、100A/cm2〜300A/cm2程度である。n型
の第1エミツタ層E1をもつpnpn構造のサイリス
タに、オン電流密度100〜300A/cm2程度の電流を
通電した場合、第1エミツタ層E1から注入され
る電子密度は1017〜1018/cm2になることはよく知
られている。通常、サイリスタのJ2接合部の第1
ベース層B1の濃度は1017〜1018/cm3程度であるの
で、100A/cm2以上通電した場合にpnpn形のサイ
リスタは、実質的にpin構造と同じになる。これ
は、J1接合の第2エミツタ層E2にもいえること
で、1017〜1018/cm3の不純物濃度以下の第1ベー
ス層B1と第2エミツタ層E2は、100A/cm2以上の
通電を行なつた場合には、第2ベース層B2と同
じと考えてよいことになる。これは、先に第3図
に示した拡散不純物濃度分布をもつサイリスタで
J2接合をネガテイブに、J1接合をポジテイブにベ
ベルした場合には、耐圧は上昇するが、オン電圧
も大きくなるという問題を生じる。
密度は、100A/cm2〜300A/cm2程度である。n型
の第1エミツタ層E1をもつpnpn構造のサイリス
タに、オン電流密度100〜300A/cm2程度の電流を
通電した場合、第1エミツタ層E1から注入され
る電子密度は1017〜1018/cm2になることはよく知
られている。通常、サイリスタのJ2接合部の第1
ベース層B1の濃度は1017〜1018/cm3程度であるの
で、100A/cm2以上通電した場合にpnpn形のサイ
リスタは、実質的にpin構造と同じになる。これ
は、J1接合の第2エミツタ層E2にもいえること
で、1017〜1018/cm3の不純物濃度以下の第1ベー
ス層B1と第2エミツタ層E2は、100A/cm2以上の
通電を行なつた場合には、第2ベース層B2と同
じと考えてよいことになる。これは、先に第3図
に示した拡散不純物濃度分布をもつサイリスタで
J2接合をネガテイブに、J1接合をポジテイブにベ
ベルした場合には、耐圧は上昇するが、オン電圧
も大きくなるという問題を生じる。
本発明はかかる問題点を解決するためになされ
たもので、J2接合をネガテイブに、J1接合をポジ
テイブにベベルしたサイリスタで、J2接合の耐圧
を低下させずにオン電圧を低減することができる
サイリスタを提供するものである。
たもので、J2接合をネガテイブに、J1接合をポジ
テイブにベベルしたサイリスタで、J2接合の耐圧
を低下させずにオン電圧を低減することができる
サイリスタを提供するものである。
本発明によるサイリスタの拡散不純物濃度分布
を第4図に示す。第4図を用いて本発明を説明す
る。本発明はネガテイブにベベルされたJ2接合近
傍の第1ベース層B1の拡散不純物濃度分布の傾
斜を小さくするための高抵抗のp形の領域Aと、
J2接合に逆バイアル電圧が印加された場合のパン
チスルーを防止し、所定のdv/dt耐量、IGt等を
得るための拡散不純物濃度分布の傾斜の大きな抵
抵抗のp形領域Bとによつて第1ベース層B1を
形成し、かつポジテイブにベベルされたJ1接合近
傍の第2エミツタ層E2の拡散不純物濃度分布の
傾斜を大きくしてその高抵抗領域Aを少なからし
め、拡散不純物濃度が1017〜1018/cm3以下の第2
エミツタ層E2の部分の幅W2を、拡散不純物濃度
が1017〜1018/cm3以下の第1ベース層B1の幅W1よ
りも小さくすることにより構成される。
を第4図に示す。第4図を用いて本発明を説明す
る。本発明はネガテイブにベベルされたJ2接合近
傍の第1ベース層B1の拡散不純物濃度分布の傾
斜を小さくするための高抵抗のp形の領域Aと、
J2接合に逆バイアル電圧が印加された場合のパン
チスルーを防止し、所定のdv/dt耐量、IGt等を
得るための拡散不純物濃度分布の傾斜の大きな抵
抵抗のp形領域Bとによつて第1ベース層B1を
形成し、かつポジテイブにベベルされたJ1接合近
傍の第2エミツタ層E2の拡散不純物濃度分布の
傾斜を大きくしてその高抵抗領域Aを少なからし
め、拡散不純物濃度が1017〜1018/cm3以下の第2
エミツタ層E2の部分の幅W2を、拡散不純物濃度
が1017〜1018/cm3以下の第1ベース層B1の幅W1よ
りも小さくすることにより構成される。
かかる構造のサイリスタでは、電流密度が
100A/cm3をこえる場合、J1接合近傍の第2エミ
ツタ層E2のうち拡散不純物濃度が1017〜1018/cm3
以下の領域の幅W2が小さくなるので、第2エミ
ツタ層E2でのベース層幅の増大が小さくなり、
実効的なベース層幅の短縮になるから、オン電圧
は従来に比べ低下する。
100A/cm3をこえる場合、J1接合近傍の第2エミ
ツタ層E2のうち拡散不純物濃度が1017〜1018/cm3
以下の領域の幅W2が小さくなるので、第2エミ
ツタ層E2でのベース層幅の増大が小さくなり、
実効的なベース層幅の短縮になるから、オン電圧
は従来に比べ低下する。
以下実施例を用いて本発明の効果を説明する。
直径40φ、比抵抗35Ω−cmのSiを用い、ターンオ
フ時間ZOμSの素子を従来構造で構成し、その
第1エミツタ層E1の幅を20μm、第1ベース層
B1の拡散不純物濃度1017〜1018/cm3以下の低抵抗
領域の幅を40μm、この低抵抗領領域を除く高抵
抗領域の幅を30μm、第2ベース層B2の幅を170
μm第2エミツタ層E2の高抵控領域の幅を30μ
m、この高抵抗領域を除く拡散不純物濃度1017〜
1018/cm3以下の低抵抗領域の幅を60μmとした場
合、1200A通電時のオン電圧は2.2V、J2接合の耐
圧は1350V、J1接合の耐圧は1600Vの特性を得
た。ところが、上記実施例と同じ直径40φ、比抵
抗35Ω−cmのSiを用い、ターンオフ時間20μSの
素子を本発明の構造で構成し、その第1エミツタ
層E1の幅を20μm、第1ベース層B1の拡散不純
物濃度1017〜1018/cm3以下の低抵抗領域の幅を40
μmこの低抵抗領域を除く高抵抗領域の幅を30μ
m、第2ベース層B2の幅を170μmとし、第2エ
ミツタ層E2の拡散不純物濃度1018/cm3以下の低抵
抗領域の幅を20μm、拡散不純物濃度1018/cm3以
上の低抵抗領域の幅を20μmとした場合、1200A
通電時のオン電圧は1.6Vにまで低下し、J2接合の
耐圧は1350V、J1接合の耐圧は1600Vと変らなか
つた。
直径40φ、比抵抗35Ω−cmのSiを用い、ターンオ
フ時間ZOμSの素子を従来構造で構成し、その
第1エミツタ層E1の幅を20μm、第1ベース層
B1の拡散不純物濃度1017〜1018/cm3以下の低抵抗
領域の幅を40μm、この低抵抗領領域を除く高抵
抗領域の幅を30μm、第2ベース層B2の幅を170
μm第2エミツタ層E2の高抵控領域の幅を30μ
m、この高抵抗領域を除く拡散不純物濃度1017〜
1018/cm3以下の低抵抗領域の幅を60μmとした場
合、1200A通電時のオン電圧は2.2V、J2接合の耐
圧は1350V、J1接合の耐圧は1600Vの特性を得
た。ところが、上記実施例と同じ直径40φ、比抵
抗35Ω−cmのSiを用い、ターンオフ時間20μSの
素子を本発明の構造で構成し、その第1エミツタ
層E1の幅を20μm、第1ベース層B1の拡散不純
物濃度1017〜1018/cm3以下の低抵抗領域の幅を40
μmこの低抵抗領域を除く高抵抗領域の幅を30μ
m、第2ベース層B2の幅を170μmとし、第2エ
ミツタ層E2の拡散不純物濃度1018/cm3以下の低抵
抗領域の幅を20μm、拡散不純物濃度1018/cm3以
上の低抵抗領域の幅を20μmとした場合、1200A
通電時のオン電圧は1.6Vにまで低下し、J2接合の
耐圧は1350V、J1接合の耐圧は1600Vと変らなか
つた。
ここで、第1ベース層の幅を高々70μm以下
(40μm+30μm)としている理由は以下のとお
りである。
(40μm+30μm)としている理由は以下のとお
りである。
一般に、サイリスタは応用上、dv/dt耐量が
高く、ゲートトリガが電流Igtは小さくオン電圧
が低いことが要求され、1200V級の高速サイリス
タでは、dv/dt耐量:400V/μs以上、Igt:
300mA以下、オン電圧は出来るだけ低いことが
実用上求められる特性である。
高く、ゲートトリガが電流Igtは小さくオン電圧
が低いことが要求され、1200V級の高速サイリス
タでは、dv/dt耐量:400V/μs以上、Igt:
300mA以下、オン電圧は出来るだけ低いことが
実用上求められる特性である。
また、dv/dt耐量を上げるには、エミツタ下
のPベース層の横方向抵抗を低減することによつ
て一般に行われることが考えられ、そのための手
段として、Pベース層の表面濃度を上げること、
Pベース層の厚みを大きくすること、シヨートエ
ミツタ率を大きくすることなどがある。
のPベース層の横方向抵抗を低減することによつ
て一般に行われることが考えられ、そのための手
段として、Pベース層の表面濃度を上げること、
Pベース層の厚みを大きくすること、シヨートエ
ミツタ率を大きくすることなどがある。
ところが、Pベース層の表面濃度を上げるこ
と、Pベース層の厚みを大きくすることやシヨー
トエミツタ率を大きくするとIgtも大きくなる。
すなわち、dv/dt耐量とIgtの間には、トレード
オフのの関係があるといえる。
と、Pベース層の厚みを大きくすることやシヨー
トエミツタ率を大きくするとIgtも大きくなる。
すなわち、dv/dt耐量とIgtの間には、トレード
オフのの関係があるといえる。
また、耐圧を改善する手段として、特開昭53―
76774号公報に開示されたように、Pベース層の
表面濃度を低く、しかも厚みを大きくすることが
考えられる。
76774号公報に開示されたように、Pベース層の
表面濃度を低く、しかも厚みを大きくすることが
考えられる。
ところが、かかるようにした場合は、耐圧の改
善は出来るが、Pベース層の厚みが大きくなるた
めオン電圧も大きくなる。
善は出来るが、Pベース層の厚みが大きくなるた
めオン電圧も大きくなる。
本発明はサイリスタのdv/dt耐量、Igtを実用
上必要な値に保ちながらオン電圧と耐圧を改善す
るためになされたものであり、ベース層の不純物
濃度が1017〜1018/cm3であれば、前記トレードオ
フを改善し、dv/dt耐量、Igtとオン電圧を最適
化するには、第1ベース層(Pベース層)が必然
的70μm以下にされる必要があるわけである。
上必要な値に保ちながらオン電圧と耐圧を改善す
るためになされたものであり、ベース層の不純物
濃度が1017〜1018/cm3であれば、前記トレードオ
フを改善し、dv/dt耐量、Igtとオン電圧を最適
化するには、第1ベース層(Pベース層)が必然
的70μm以下にされる必要があるわけである。
このように、本発明は、オン電圧の低減に顕著
な効果を示し、しかも他の特性、特に耐圧には顕
著な影響を与えないことがわかる。この発明の主
旨は、大電流通電時に実効的に大きくなるベース
層幅を短縮し、しかも耐圧の低下をもたらさない
ような構造を提供することにある訳であるから、
J2接合をネガテイブに、J1接合をポジテイブにベ
ベルしたサイリスタで、第2エミツタ層のJ1接合
から拡散不純物濃濃度1017〜1018/cm3にいたるま
での幅が、第1ベース層のJ2接合から拡散不純物
濃度1017〜1018/cm3にいたるまでの幅よりも小さ
くなるような拡散不純物濃度分布をもつ構造であ
れば、例えば第4図に点線で示す不純物分布であ
つても本発明の主旨を実現できるのはいうまでも
ない。
な効果を示し、しかも他の特性、特に耐圧には顕
著な影響を与えないことがわかる。この発明の主
旨は、大電流通電時に実効的に大きくなるベース
層幅を短縮し、しかも耐圧の低下をもたらさない
ような構造を提供することにある訳であるから、
J2接合をネガテイブに、J1接合をポジテイブにベ
ベルしたサイリスタで、第2エミツタ層のJ1接合
から拡散不純物濃濃度1017〜1018/cm3にいたるま
での幅が、第1ベース層のJ2接合から拡散不純物
濃度1017〜1018/cm3にいたるまでの幅よりも小さ
くなるような拡散不純物濃度分布をもつ構造であ
れば、例えば第4図に点線で示す不純物分布であ
つても本発明の主旨を実現できるのはいうまでも
ない。
第1図はpn接合の露出面の傾斜角度と耐圧の
関係を示す特性図、第2図および第3図は従来の
サイリスタの拡散不純物濃度分布図、第4図は、
本発明によるサイリスタの一実施例を示す拡散不
純物濃度分布図である。 図において、E1は第1エミツタ層、B1は第1
ベース層、B2は第2ベース層、E2は第2エミツ
タ層、J1は第2の接合、J2は第1の接合、J3は第
3の接合である。なお、図中同一符号は同一また
は相当部分を示す。
関係を示す特性図、第2図および第3図は従来の
サイリスタの拡散不純物濃度分布図、第4図は、
本発明によるサイリスタの一実施例を示す拡散不
純物濃度分布図である。 図において、E1は第1エミツタ層、B1は第1
ベース層、B2は第2ベース層、E2は第2エミツ
タ層、J1は第2の接合、J2は第1の接合、J3は第
3の接合である。なお、図中同一符号は同一また
は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 1 半導体基体の一方の主表面と他方の主表面間
に第1導電型の第1エミツタ層と第2導電型の第
1ベース層と第1導電型の第2ベース層と第2導
電型の第2エミツタ層が順次隣接して設けられ、
前記半導体基体の側面における前記第1ベース層
と前記第2ベース層とによつて形成される第1の
接合の露出面がネガテイブに、前記第2エミツタ
層とによつて形成される第2の接合の露出面がポ
ジテイブに各々傾斜付けされてなり、前記第1ベ
ース層と前記第2ベース層とで形成される接合と
前記第1露出面とのなす角度が、前記第2ベース
層と前記第2エミツタ層とで形成される接合と前
記第2露出面とのなす角度よりも小さく形成さ
れ、かつ、前記第1エミツタ層と前記第1ベース
層とによつて形成される第3の接合近傍の前記第
1ベース層の不純物濃度以下の濃度分布をもつ第
2エミツタ層部分の厚みが前記第1ベース層の厚
みよりも小さく、かつ第1ベース層の厚みが、
高々70μm以下であることを特徴とするサイリス
タ。 2 第1の接合近傍の第1の接合近傍の第1ベー
ス層の不純物濃度分布の傾きが、第2の接合近傍
の第2エミツタ層の不純物濃度分布の傾きよりも
小さいことを特徴とする特許請求の範囲第1項記
載のサイリスタ。 3 第1ベース層を少なくとも2種類の拡散不純
物で形成し、第1エミツタ層を1種類の拡散不純
物で形成したことを特徴とする特許請求範囲第1
項または、第2項記載のサイリスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10098879A JPS5624972A (en) | 1979-08-07 | 1979-08-07 | Thyristor |
DE3029836A DE3029836C2 (de) | 1979-08-07 | 1980-08-06 | Thyristor |
CA000357686A CA1146284A (en) | 1979-08-07 | 1980-08-06 | Thyristor |
US06/707,549 US4586070A (en) | 1979-08-07 | 1985-03-05 | Thyristor with abrupt anode emitter junction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10098879A JPS5624972A (en) | 1979-08-07 | 1979-08-07 | Thyristor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5624972A JPS5624972A (en) | 1981-03-10 |
JPS6157713B2 true JPS6157713B2 (ja) | 1986-12-08 |
Family
ID=14288689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10098879A Granted JPS5624972A (en) | 1979-08-07 | 1979-08-07 | Thyristor |
Country Status (4)
Country | Link |
---|---|
US (1) | US4586070A (ja) |
JP (1) | JPS5624972A (ja) |
CA (1) | CA1146284A (ja) |
DE (1) | DE3029836C2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2135118B (en) * | 1983-02-09 | 1986-10-08 | Westinghouse Brake & Signal | Thyristors |
JPH0658962B2 (ja) * | 1986-09-11 | 1994-08-03 | 富士電機株式会社 | 逆導通ゲ−トタ−ンオフサイリスタ |
US9741839B1 (en) | 2016-06-21 | 2017-08-22 | Powerex, Inc. | Gate structure of thyristor |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL280849A (ja) * | 1961-07-12 | 1900-01-01 | ||
US3249831A (en) * | 1963-01-04 | 1966-05-03 | Westinghouse Electric Corp | Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient |
US3575644A (en) * | 1963-01-30 | 1971-04-20 | Gen Electric | Semiconductor device with double positive bevel |
US3370209A (en) * | 1964-08-31 | 1968-02-20 | Gen Electric | Power bulk breakdown semiconductor devices |
NL6603372A (ja) * | 1965-03-25 | 1966-09-26 | ||
US3428870A (en) * | 1965-07-29 | 1969-02-18 | Gen Electric | Semiconductor devices |
US3449649A (en) * | 1966-07-09 | 1969-06-10 | Bbc Brown Boveri & Cie | S.c.r. with emitter electrode spaced from semiconductor edge equal to 10 times base thickness |
US3538401A (en) * | 1968-04-11 | 1970-11-03 | Westinghouse Electric Corp | Drift field thyristor |
CH520406A (de) * | 1970-09-14 | 1972-03-15 | Bbc Brown Boveri & Cie | Thyristor |
DE2422395C3 (de) * | 1974-05-09 | 1986-03-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Thyristor |
JPS5942989B2 (ja) * | 1977-01-24 | 1984-10-18 | 株式会社日立製作所 | 高耐圧半導体素子およびその製造方法 |
-
1979
- 1979-08-07 JP JP10098879A patent/JPS5624972A/ja active Granted
-
1980
- 1980-08-06 CA CA000357686A patent/CA1146284A/en not_active Expired
- 1980-08-06 DE DE3029836A patent/DE3029836C2/de not_active Expired
-
1985
- 1985-03-05 US US06/707,549 patent/US4586070A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS5624972A (en) | 1981-03-10 |
DE3029836C2 (de) | 1985-09-12 |
DE3029836A1 (de) | 1981-02-19 |
US4586070A (en) | 1986-04-29 |
CA1146284A (en) | 1983-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3194800B2 (ja) | ショート穴を有するゲートのないサイリスタまたはゲートのないトライアック型の保護部品 | |
US4236169A (en) | Thyristor device | |
JPH02122671A (ja) | 制御可能なパワー半導体素子 | |
JPS6157713B2 (ja) | ||
JPH0677472A (ja) | サージ防護素子 | |
JPH033954B2 (ja) | ||
JPH0612823B2 (ja) | 二方向性の電力用高速mosfet素子 | |
JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
US3911461A (en) | Semiconductor device with improved reverse transient capability | |
JP2630088B2 (ja) | ゲートターンオフサイリスタ | |
JPS6013311B2 (ja) | 半導体制御整流装置 | |
JPS639386B2 (ja) | ||
JP3435246B2 (ja) | プレーナゲート構造を有する逆導通サイリスタ | |
JPH0488677A (ja) | 半導体素子 | |
GB1558886A (en) | High-frequency thyristor | |
JP3284019B2 (ja) | 電力用半導体装置 | |
CA1154879A (en) | Semiconductor controlled rectifier | |
JPS60189261A (ja) | ゲ−トタ−ンオフサイリスタ | |
JP2756395B2 (ja) | 半導体装置 | |
JPS621262B2 (ja) | ||
JP2682015B2 (ja) | ゲートターンオフサイリスタ | |
JPH02214161A (ja) | ゲートターンオフサイリスタ | |
JPH0661477A (ja) | 半導体素子および半導体素子の製造方法 | |
JPS6044830B2 (ja) | 半導体装置 | |
JPH0234187B2 (ja) |