JPS60189261A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS60189261A JPS60189261A JP4412484A JP4412484A JPS60189261A JP S60189261 A JPS60189261 A JP S60189261A JP 4412484 A JP4412484 A JP 4412484A JP 4412484 A JP4412484 A JP 4412484A JP S60189261 A JPS60189261 A JP S60189261A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- impurity concentration
- region
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明はゲートターンオフサイリスタ（以下ＧＴＯと呼
ぶ）に係わり、特に低いオン電圧を有しながら、優れた
ターンオフ特性を示すＧＴＯの構造に関する。
ぶ）に係わり、特に低いオン電圧を有しながら、優れた
ターンオフ特性を示すＧＴＯの構造に関する。
［従来技術］
ＧＴＯはアノード・カソード間に正の電位を印加してい
る時に、ゲート電極に正の電位を与えてゲート電流を流
すとアノード・カソード間は導通状態になり、またアノ
ード電流が流れている時にゲートに負の電位を与えると
、アノード電流の一部がゲートに流れである時間の後に
アノード・カソード間は阻止状態に移行するスイッチン
グ素子である。このようにＧＴＯは比較的容易にスイッ
チングできるうえ、パワートランジスタよりも′ｓＩＪ
耐圧。
る時に、ゲート電極に正の電位を与えてゲート電流を流
すとアノード・カソード間は導通状態になり、またアノ
ード電流が流れている時にゲートに負の電位を与えると
、アノード電流の一部がゲートに流れである時間の後に
アノード・カソード間は阻止状態に移行するスイッチン
グ素子である。このようにＧＴＯは比較的容易にスイッ
チングできるうえ、パワートランジスタよりも′ｓＩＪ
耐圧。
大電流を得やすいので、大を刃高周波用素子として近年
急速に注目を集めてきた。
急速に注目を集めてきた。
第１図は従来のＧＴＯの一例である。図において■はｐ
＠の第１エミツタ層、玖はｎ型の第１ベース層、旦はＰ
型の第２ペース層、貝は溝により複数（二分割されたｎ
型の第２エミッタ層である。■はアノード電極、豹はそ
れぞれ分割されたカソード電極、旦はゲート電極である
。また、ターンオフ動作時の局所的な電流集中を抑えて
ピークターンオフ電流ＩＴＧＱＭを増加させること、及
びＰ型の第１エミッタ層旦からのキャリア注入を抑えて
ターンオフ動作を良好に行なわせることを目的として、
第２エミッタ層をアノード電極側に投影した領域の中央
部にはアノードエミッタ短絡部を設けた、いわゆるアノ
ード短絡型構造を採用している。
＠の第１エミツタ層、玖はｎ型の第１ベース層、旦はＰ
型の第２ペース層、貝は溝により複数（二分割されたｎ
型の第２エミッタ層である。■はアノード電極、豹はそ
れぞれ分割されたカソード電極、旦はゲート電極である
。また、ターンオフ動作時の局所的な電流集中を抑えて
ピークターンオフ電流ＩＴＧＱＭを増加させること、及
びＰ型の第１エミッタ層旦からのキャリア注入を抑えて
ターンオフ動作を良好に行なわせることを目的として、
第２エミッタ層をアノード電極側に投影した領域の中央
部にはアノードエミッタ短絡部を設けた、いわゆるアノ
ード短絡型構造を採用している。
しかしながら、この構造ではアノードエミッタの一部が
短絡されているために逆耐圧がない。このため従来は逆
耐圧を必碧とする場合にはＧＴＯと直列にダイオードを
接続していたため装置が大きく複雑になっていた。
短絡されているために逆耐圧がない。このため従来は逆
耐圧を必碧とする場合にはＧＴＯと直列にダイオードを
接続していたため装置が大きく複雑になっていた。
このような問題点を解決するために、第２図に示すよう
な構造を有するＰ＋Ｐ−エミッタ＃ ＧＴＯが提案窟ね
た。第２図（ｂ）は断面図、同図（、）は（ｂ）に対応
する平面図である。図において、坦はＰエミッタ■のう
ち不純物濃度の比較的高い領域、■はＰエミッタ耳のう
ち不純物濃度の比較的低い領域であり、他の部分は第１
図と対応している。アノード短絡型ＧＴＯとの相異点け
、アノード短絡部がＰエミッタの低不純物領域と置き換
わっていることである。このＰ”Ｐ−エミッタ構造によ
って、純耐圧を摺なわずに、 ＧＴＯのＩＴＧＱＭを増
加し、ターンオフ動作を良好に行なわせることが可能に
なった。
な構造を有するＰ＋Ｐ−エミッタ＃ ＧＴＯが提案窟ね
た。第２図（ｂ）は断面図、同図（、）は（ｂ）に対応
する平面図である。図において、坦はＰエミッタ■のう
ち不純物濃度の比較的高い領域、■はＰエミッタ耳のう
ち不純物濃度の比較的低い領域であり、他の部分は第１
図と対応している。アノード短絡型ＧＴＯとの相異点け
、アノード短絡部がＰエミッタの低不純物領域と置き換
わっていることである。このＰ”Ｐ−エミッタ構造によ
って、純耐圧を摺なわずに、 ＧＴＯのＩＴＧＱＭを増
加し、ターンオフ動作を良好に行なわせることが可能に
なった。
［従来技術の問題点］
更に計しく説明すると、ＧＴＯのゲートターンオフ動作
においては、ターンオフが進むにつれて、Ｐベース浪の
横方向抵抗の効果によってゲート電極Ｕから最も離れた
領域、すなわちカソード電極医下の中央部に電流が集中
する。この電流集中を防ぐために、一般に大電力ＧＴＯ
はｎエミッタ区を複数個に分割して横方向抵抗を小さく
する構造をとるが、各ＧＴＯエレメントの特性を寸分の
狂いもなく均一にすることは殆ど不可能なので、結局タ
ーンオフの最終段階では１個のＧＴＯエレメントに電流
が集中することになり、大量の熱が発生してＯＴＯはし
ばしば破壊する。この破壊する直前のアノード電流がピ
ークターンオフ電流ＩＴＧＱＭである。
においては、ターンオフが進むにつれて、Ｐベース浪の
横方向抵抗の効果によってゲート電極Ｕから最も離れた
領域、すなわちカソード電極医下の中央部に電流が集中
する。この電流集中を防ぐために、一般に大電力ＧＴＯ
はｎエミッタ区を複数個に分割して横方向抵抗を小さく
する構造をとるが、各ＧＴＯエレメントの特性を寸分の
狂いもなく均一にすることは殆ど不可能なので、結局タ
ーンオフの最終段階では１個のＧＴＯエレメントに電流
が集中することになり、大量の熱が発生してＯＴＯはし
ばしば破壊する。この破壊する直前のアノード電流がピ
ークターンオフ電流ＩＴＧＱＭである。
低不純物濃度領域益は、第２図（ａ）に示すように個々
のｎエミッタ医をアノード電極側に投影した領域の中央
部にそれぞれ存在しているように配置されていると、カ
ソード電極苑中央部への電流集中が緩和され、負バイア
スの印加されるゲート電極ηに近い周辺部へ電流が分散
されるので熱の発生が減少すると共に、ゲート電＄ＩＬ
ηから良好にアノード電流が引き出されるようになり、
ＩＴＧＱＭが増加する。従ってＰ＋Ｐ−エミッタＧ’Ｉ
’Ｏｌ−おいては低不純物領域領域益の幅Ｘ１４を大き
くすることによってＩＴＧＱＭを増加させることができ
る。しかしながらアノードショートＯＴＯでは、ショー
ト部の幅を大きくすると、ラッチング電流及びオン電圧
が急激に増加することが知られていたため、類似した構
造を有するＰ＋Ｐ−エミッタＧＴＯでもＸＰＢをあまり
大きくすることは従来性なわれなかった０具体的には、
アノードショートＧＴＯにおいて、ショート部の幅をＸ
Ｂ、ｎエミッタの幅をＸＮＥとすると、ＸＢ ／ ＸＮ
Ｅを０．１から０．４にするとオン嘗、圧が３０％も増
加するので、 Ｐ”Ｐ−エミッタＧＴＯにおいてもＸｐ
ｉ／ＸＮｇが０．４を超えるような設計けなされず、十
分にＰ＋Ｐ−エミッタ構造の特性を出し切っていなかっ
た。
のｎエミッタ医をアノード電極側に投影した領域の中央
部にそれぞれ存在しているように配置されていると、カ
ソード電極苑中央部への電流集中が緩和され、負バイア
スの印加されるゲート電極ηに近い周辺部へ電流が分散
されるので熱の発生が減少すると共に、ゲート電＄ＩＬ
ηから良好にアノード電流が引き出されるようになり、
ＩＴＧＱＭが増加する。従ってＰ＋Ｐ−エミッタＧ’Ｉ
’Ｏｌ−おいては低不純物領域領域益の幅Ｘ１４を大き
くすることによってＩＴＧＱＭを増加させることができ
る。しかしながらアノードショートＯＴＯでは、ショー
ト部の幅を大きくすると、ラッチング電流及びオン電圧
が急激に増加することが知られていたため、類似した構
造を有するＰ＋Ｐ−エミッタＧＴＯでもＸＰＢをあまり
大きくすることは従来性なわれなかった０具体的には、
アノードショートＧＴＯにおいて、ショート部の幅をＸ
Ｂ、ｎエミッタの幅をＸＮＥとすると、ＸＢ ／ ＸＮ
Ｅを０．１から０．４にするとオン嘗、圧が３０％も増
加するので、 Ｐ”Ｐ−エミッタＧＴＯにおいてもＸｐ
ｉ／ＸＮｇが０．４を超えるような設計けなされず、十
分にＰ＋Ｐ−エミッタ構造の特性を出し切っていなかっ
た。
［発明の目的］
本発明は上記問題点についてなされたもので、低いラッ
チング電流及びオン電圧を臂しながら、大きなアノード
電流遮断能力を持つＧＴＯを提供することを目的として
いる。
チング電流及びオン電圧を臂しながら、大きなアノード
電流遮断能力を持つＧＴＯを提供することを目的として
いる。
［発明の概要コ
第３図にＰ＋Ｐ−エミッタ構造を用いた場合のＩＴＧＱ
ＭとＸＰＩ！／ＸＮＩＩとの関係を示した。この図から
明らかなよう（−ＩＴＧＱＭはＸｐｊ／Ｘｘが０４を超
えてもまだ直線的に増加し％ Ｘｐｊｊ／Ｘｘが０．５
以上になると増加が鈍ってくる。ＸｐＢ／ＸＫを０．１
から０５１で変化させるとＩＴＧＱＭは６０チも増加し
ているが、この間のオン電圧のｊ’＋ｆｆ加は１０％に
満たなかった。また、アノードショート構造では、Ｘｓ
を大きくすると、ｎエミッタ垣から注入されたπイ、子
がショート部を通って流れ出てし１つので電子蓄積が起
こりにくくなり、ラッチング電流が急激に増加してしま
うが、Ｐ＋Ｐ−エミッタ構造ではショート部が無いので
このような不都合は生じない０しかも、大電力ＯＴＯで
は、ラッチング電流程度のアノード電流が流わている状
態でＰエミッタ近傍のキャリア密度は６ Ｘ １０１５
〜３ ｘ １０１６閏−８程度であるので、低不純物濃
度領域の拡散不純物磁度を３Ｘ１０ｆｆｉ以上にしてお
けば、トリが時には均一なＰエミッタ構造を持つ（）Ｔ
Ｏとほぼ同じラッチング電流に抑えることができる。
ＭとＸＰＩ！／ＸＮＩＩとの関係を示した。この図から
明らかなよう（−ＩＴＧＱＭはＸｐｊ／Ｘｘが０４を超
えてもまだ直線的に増加し％ Ｘｐｊｊ／Ｘｘが０．５
以上になると増加が鈍ってくる。ＸｐＢ／ＸＫを０．１
から０５１で変化させるとＩＴＧＱＭは６０チも増加し
ているが、この間のオン電圧のｊ’＋ｆｆ加は１０％に
満たなかった。また、アノードショート構造では、Ｘｓ
を大きくすると、ｎエミッタ垣から注入されたπイ、子
がショート部を通って流れ出てし１つので電子蓄積が起
こりにくくなり、ラッチング電流が急激に増加してしま
うが、Ｐ＋Ｐ−エミッタ構造ではショート部が無いので
このような不都合は生じない０しかも、大電力ＯＴＯで
は、ラッチング電流程度のアノード電流が流わている状
態でＰエミッタ近傍のキャリア密度は６ Ｘ １０１５
〜３ ｘ １０１６閏−８程度であるので、低不純物濃
度領域の拡散不純物磁度を３Ｘ１０ｆｆｉ以上にしてお
けば、トリが時には均一なＰエミッタ構造を持つ（）Ｔ
Ｏとほぼ同じラッチング電流に抑えることができる。
［発明の効果］
従って、Ｐ＋Ｐ−エミッタＧＴＯではＸｐ’ｉ、／Ｘｘ
≧０．５とすることによってラッチング電流及びオン電
圧をほとんど増加することなく、この構造の特性を十分
に引き出した大きなＩＴＧＱＭ値を達成できる０［発明
の実施例］ 第２図（ａ） 、 （ｂ）を用いて本発明の一実施例を
説明する。Ｐエミッタ構造の低不純物濃度領域ケは拡散
不純物濃度が４．５ Ｘ １０１６ｃｍ−８で領域厚が
３０μｍ、高不純物濃度領域μｓは拡散不純物濃度が４
．ＯＸ １０１９α−８で幀域厚が２５μｍである。ｎ
ベースηは不純物濃度が３．ＯＸ １０１８Ｇ−８，預
域厚が６００μｍであり、Ｐベース２Ａに拡散不純物濃
度がＢ、 ５ ×１０１７、−８．領域厚が４０μｍで
あり、ｎエミッタ討は拡散不純物濃度が２．ＱＸｌｏ
−、ｌｘ域厚が１０μｍ″Ｉｌｌ′する□ｎエミッタの
幅ｘＫは３５０μｍで、それに対応したＰエミッタの低
不純物＆！領領域幅Ｘｐｉは１８０μｍである。この時
ｓ ＸＰＥ／ＸＫ ＝ ０．５１になっている。半導体
基板としては直径１８φの８１ ウェハーを用いたＯ 以上の構造を有するＧＴＯとＸｐｉ ／ＸＫ ＝ ０．
３の従来ＧＴＯとの特性を比較すると、ＩＴＧＱＭは従
来ＧＴＯの７０ＯＡに対して８５０Ａと２０％も増加し
たが、ラッチング電流は共に６Ａ、オン電圧は従来ＧＴ
Ｏの３．１ｖに対し３．２Ｖと殆ど増加しなかった。
≧０．５とすることによってラッチング電流及びオン電
圧をほとんど増加することなく、この構造の特性を十分
に引き出した大きなＩＴＧＱＭ値を達成できる０［発明
の実施例］ 第２図（ａ） 、 （ｂ）を用いて本発明の一実施例を
説明する。Ｐエミッタ構造の低不純物濃度領域ケは拡散
不純物濃度が４．５ Ｘ １０１６ｃｍ−８で領域厚が
３０μｍ、高不純物濃度領域μｓは拡散不純物濃度が４
．ＯＸ １０１９α−８で幀域厚が２５μｍである。ｎ
ベースηは不純物濃度が３．ＯＸ １０１８Ｇ−８，預
域厚が６００μｍであり、Ｐベース２Ａに拡散不純物濃
度がＢ、 ５ ×１０１７、−８．領域厚が４０μｍで
あり、ｎエミッタ討は拡散不純物濃度が２．ＱＸｌｏ
−、ｌｘ域厚が１０μｍ″Ｉｌｌ′する□ｎエミッタの
幅ｘＫは３５０μｍで、それに対応したＰエミッタの低
不純物＆！領領域幅Ｘｐｉは１８０μｍである。この時
ｓ ＸＰＥ／ＸＫ ＝ ０．５１になっている。半導体
基板としては直径１８φの８１ ウェハーを用いたＯ 以上の構造を有するＧＴＯとＸｐｉ ／ＸＫ ＝ ０．
３の従来ＧＴＯとの特性を比較すると、ＩＴＧＱＭは従
来ＧＴＯの７０ＯＡに対して８５０Ａと２０％も増加し
たが、ラッチング電流は共に６Ａ、オン電圧は従来ＧＴ
Ｏの３．１ｖに対し３．２Ｖと殆ど増加しなかった。
［発明の他の実施例］
第２図に示す実施例では、Ｐエミッタの不純物濃度の低
い領域四は、ｎエミッタ壜の中央部直下にほぼ矩形状を
なして形成されているが、本発明はこれに限定されるこ
となく、たとえば位置が横方向にずれたり、形状が若干
変化していてもよい。
い領域四は、ｎエミッタ壜の中央部直下にほぼ矩形状を
なして形成されているが、本発明はこれに限定されるこ
となく、たとえば位置が横方向にずれたり、形状が若干
変化していてもよい。
また、不純物濃度領域ケの表面に薄い高不純物濃夷”領
域を設けてアノード電極局とのオーミック接触を良くし
てもよい。
域を設けてアノード電極局とのオーミック接触を良くし
てもよい。
尚、本発明の適用範囲は逆阻止型ＧＴＯに限られるもの
ではなく、逆導通型ＧＴＯに組み込んでも大きな順方向
電流遮断能力を有するＧＴＯを提供できることはもちろ
んである。
ではなく、逆導通型ＧＴＯに組み込んでも大きな順方向
電流遮断能力を有するＧＴＯを提供できることはもちろ
んである。
第１図は従来型ＧＴＯの一例を示す断面図、第２図は本
発明の詳細な説明するための図、第３図はピークターン
オフ電流とＸｐｚ／Ｘｘとの関係を示す特性図である。 ２１− Ｐ型の第１エミッタ層 ２２・・・ｎ型の第１ペース層 ２３・・・Ｐ型の第２ベース層 ２４・・ｎ型の第２エミッタ層 ２５・・アノード電極 ２６・・カソード電極２７・・
ゲート電極 ２８・・不純物叡′−、暦の高ｂ１＠域２
９・・・不純物濃度の低い領域 代理人 弁理士 則 近 憲 佑（ほか１名）第 １
図 第 ２ 図
発明の詳細な説明するための図、第３図はピークターン
オフ電流とＸｐｚ／Ｘｘとの関係を示す特性図である。 ２１− Ｐ型の第１エミッタ層 ２２・・・ｎ型の第１ペース層 ２３・・・Ｐ型の第２ベース層 ２４・・ｎ型の第２エミッタ層 ２５・・アノード電極 ２６・・カソード電極２７・・
ゲート電極 ２８・・不純物叡′−、暦の高ｂ１＠域２
９・・・不純物濃度の低い領域 代理人 弁理士 則 近 憲 佑（ほか１名）第 １
図 第 ２ 図
Claims (1)
- 第１導電型のｍ１１工ミツタ層、第２導電型の第１ベー
ス層、第１導電型の第２ベース層及び第２導電型の第２
エミッタ層がこの順に積層され、第１主面に露出するｆ
ｉｇ１エミッタ層は不純物濃度の比較的高い領域と不純
物濃度の比較的低い領域とからなり、第２の工面には第
２ベース層と第２エミッタ層の両方が露出しており、前
記第１の工面にはアノード電極、前記第２の工面の第２
エミッタ層にはカソード電極、前記第２ベース層にはゲ
ート電極が各々接触し、前記第２エミッタ層は複数個の
ほぼ矩形状の領域に分割され％第２ベース層は個々の第
２エミッタ層を取り囲むように配置されてなるゲートタ
ーンオアサイリスタにおいて、第１エミッタ層のうち不
純物濃度の比較的低い領域は、はぼ矩形状をなして個々
の第２エミッタ層をアノード電極側に投影した領域の内
側に配置され、その短辺が前記複数の第２エミッタ層の
短辺の０．５倍以上の長さを有することを特徴とするゲ
ートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4412484A JPS60189261A (ja) | 1984-03-09 | 1984-03-09 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4412484A JPS60189261A (ja) | 1984-03-09 | 1984-03-09 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189261A true JPS60189261A (ja) | 1985-09-26 |
Family
ID=12682851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4412484A Pending JPS60189261A (ja) | 1984-03-09 | 1984-03-09 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189261A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191465A (ja) * | 1987-10-02 | 1989-04-11 | Toyota Autom Loom Works Ltd | 半導体スイッチング素子 |
| US4903105A (en) * | 1987-07-03 | 1990-02-20 | Sgs-Thomson Microelectronics S.A. | Thyristor or triac with emitter shorting stripes |
| US5345095A (en) * | 1992-05-06 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Self arc-extinguishing thyristor and method of manufacturing the same |
-
1984
- 1984-03-09 JP JP4412484A patent/JPS60189261A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903105A (en) * | 1987-07-03 | 1990-02-20 | Sgs-Thomson Microelectronics S.A. | Thyristor or triac with emitter shorting stripes |
| JPH0191465A (ja) * | 1987-10-02 | 1989-04-11 | Toyota Autom Loom Works Ltd | 半導体スイッチング素子 |
| US5345095A (en) * | 1992-05-06 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Self arc-extinguishing thyristor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3321185B2 (ja) | 高耐圧半導体装置 | |
| JPH0467343B2 (ja) | ||
| JP2002319676A (ja) | 半導体装置とその製造方法およびその制御方法 | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| JPH0534834B2 (ja) | ||
| JPS62115765A (ja) | 半導体装置 | |
| JPH03155677A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| US4238761A (en) | Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode | |
| JPH11274516A (ja) | 電力用半導体装置 | |
| JPH098301A (ja) | 電力用半導体装置 | |
| US5710445A (en) | Gate turn-off thyristor for high blocking voltage and small component thickness | |
| US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
| JP3807023B2 (ja) | 電力用ダイオード | |
| US6218683B1 (en) | Diode | |
| JPS60189261A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH10200132A (ja) | 高速ダイオード | |
| JP2513640B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2001102392A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JPS6153877B2 (ja) | ||
| JPS57138175A (en) | Controlled rectifier for semiconductor | |
| US5005065A (en) | High current gate turn-off thyristor | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN113809166B (zh) | 一种具有n+调整区的双模式GCT及其制备方法 | |
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ |