JP2001102392A - 半導体装置及びそれを用いた電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】局所ライフタイム制御が施されるＩＧＢＴにお
いて、オン電圧の増大や負性抵抗の発生を防止する。 【解決手段】局所ライフタイム制御領域２０のキャリア
ライフタイムを、ブロッキング時に空乏層がｐ⁺ 層１ま
で到達するのを防止するために設けられるｎ層２のキャ
リアライフタイムよりも短くする。 【効果】ｐ⁺ 層からのキャリアの注入効率の低下が防止
されるので、オン電圧の増大や負性抵抗の発生が防止さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】ＩＧＢＴ（Insulated Gate B
ipolar Transistor)はMOSFETとバイポーラトランジスタ
を複合した素子であり、MOSFETの低駆動電力とバイポー
ラトランジスタの高出力性を兼ね備えている。このた
め、汎用インバータ，無停電電源装置（ＵＰＳ）等のイ
ンバータ装置の低騒音化，小型化，高効率化を実現でき
ることから急速に普及してきている。

【０００２】図１にパンチスルー型と呼ばれるＩＧＢＴ
の断面構造を示す。ｐ⁺ 層１上にｎ層２が形成され、そ
の上に高抵抗のｎ^- 層３が形成されている。ｎ^- 層３中
にはｐ層４が形成され、ｐ層４中にはｎ⁺ 層５が形成さ
れている。ｎ⁺ 層５，ｐ層４，ｎ^- 層３表面にはゲート
酸化膜１２が形成され、ゲート酸化膜１２上にはゲート
電極１３が形成されている。ｎ⁺ 層５とｐ層４にはエミ
ッタ電極１１がオーミック接触している。ｐ⁺ 層１には
コレクタ電極１０がオーミック接触している。このＩＧ
ＢＴは以下のように動作する。エミッタ電極を接地し、
コレクタ電極に正の電圧を加えた状態で、ゲート電極に
ｎ⁺ 層５，ｐ層４，ゲート酸化膜１２，ゲート電極１３
で構成されるＭＯＳ領域のしきい値電圧より高い正の電
圧を加えると、ゲート電極下のｐ層が反転し、チャネル
ができる。するとｎ⁺ 層５から電子がｎ^- 層３，ｎ層２
に流れ、ｐ⁺ 層１に達する。この電子によりｐ⁺ １／ｎ
層２で構成されるｐｎ接合が順バイアスされ、ｐ⁺ 層１
よりホールがｎ層２に流れる。ホールはｎ層２，ｎ^- 層
３，ｐ層４を通ってエミッタ電極１１に達する。このよ
うに、高抵抗のｎ^- 層３が多数のホールと電子で満たさ
れた状態となるため、抵抗が下がり多くの電流を流すこ
とができる。このようにＩＧＢＴはｐｎ接合が順バイア
スされるまで、電流がほとんど流れず順バイアスが起き
る約１Ｖ程度から急激に電流が流れる。

【０００３】ｎ層２を持たないＩＧＢＴは定格耐圧でも
ｐ⁺ 層１に空乏層が達しないように作られているため、
ノンパンチスルー型と呼ばれる。これと区別するため、
ｎ層を持つＩＧＢＴはパンチスルー型と呼ばれる。この
ｎ層はｐ⁺ 層１から注入されるホールを制限するととも
に、空乏層がｐ⁺ 層に達し耐圧が低下するのを防止して
いる。

【０００４】ＩＧＢＴをオフするためには、ゲート電圧
を０または負にする。すると、チャネルが消滅し、電子
電流が流れなくなる。この時、ｎ^- 層３及びｎ層２中に
蓄積していたホールと電子は再結合により消滅し、この
ホールと電子が消滅するまで電流が流れつづける。この
電子とホールが消滅するまでの時間をライフタイムτと
いう。ＩＧＢＴのｎ^- 層３はそのままでは非常にライフ
タイムが長いため、放射線や重金属をドープして再結合
中心を作りライフタイムを短くしている。このライフタ
イムを短くする手段として電子線や重金属によるドーピ
ングが使われてきた。この方法ではｎ^- ３層全てのライ
フタイムが低下していた。ところで、ターンオフ時には
空乏層が広がり蓄積されていたホールと電子は空乏層の
広がりとともに掃き出され、再結合により消滅するのは
ｎ層２近傍の領域のみである。

【０００５】近年プロトンやＨｅ等の軽元素をサイクロ
トロン加速器により数μｍ〜数100μｍ程度の位置に照
射する局所ライフタイム制御技術が商用化されている。
この方法では任意の位置の領域のみのライフタイムを短
くできるため、必要以外の領域のライフタイムは短くな
らずｎ^- 層領域の抵抗が下がるため、さらに出力電流を
向上できる。

【０００６】関連する具体的な従来技術としては、特開
昭64−19771号公報及び特開平9−121052号公報に記載の
ものがある。

【０００７】

【発明が解決しようとする課題】本発明者の検討によれ
ば、局所ライフタイム制御を使った場合でオンしづらく
なり、図２のように電流が流れ出すまでの電圧が高くな
ったり、電流が多くなると電圧が下がる負性抵抗現象が
見られたりするという問題がある。

【０００８】

【課題を解決するための手段】本発明者の検討によれ
ば、上記問題の要因は、局所ライフタイム制御を使った
場合、ライフタイムの極端に短い領域ができるため、従
来のｎ層ではｐ⁺ 層からｎ^- 層へのキャリアの注入効率
が過度に低下するためである。さらに、本発明者の知見
によれば、ＩＧＢＴのターンオフ特性は局所ライフタイ
ム制御領域のライフタイムに依存するので、注入効率を
高めてｐ+ 層から注入されるキャリアを増加させてもタ
ーンオフスイッチング特性への影響は小さい。本発明
は、上記の問題，本発明者の検討，本発明者の知見を考
慮してなされたものである。

【０００９】本発明による半導体装置は、第１導電型の
第１半導体層と、第１半導体層に隣接する第２導電型の
第２半導体層と、第２半導体層に隣接し、第２半導体層
よりも不純物濃度が低い第２導電型の第３半導体層と、
を備える。ｐ型またはｎ型であり、かつ互いに反対の導
電型である。第１半導体層，第２半導体層，第３半導体
層は、それぞれ、例えばｐ⁺ 層，ｎ層，ｎ^- 層に対応す
る。さらに、本発明による半導体装置は、第３半導体層
内に位置する第１導電型の第４半導体層と、第４半導体
層内に位置する前記第２導電型の第５半導体層とを備え
る。第４半導体層及び第５半導体層は、それぞれ例えば
ｐ層及びｎ⁺ が対応する。なお、ｎ^- ，ｎ，ｎ⁺ は、半
導体層がｎ型であることを示し、かつこの順番に不純物
濃度が高くなる。ｐ型半導体に関する表記ｐ^- ，ｐ，ｐ
⁺ についても同様である。第３，第４及び第５半導体層
の各表面上には、絶縁膜が位置し、かつ縁膜の表面上に
は第１電極が位置する。絶縁膜及び第１電極は、それぞ
れ例えばゲート酸化膜及びゲート電極が対応し、半導体
装置のスイッチングを制御するための絶縁ゲート電極を
形成する。第１半導体層には第２電極が電気的に接続さ
れ、第４及び第５半導体層には第３電極が電気的に接続
される。第２電極及び第３電極は、それぞれ例えばコレ
クタ電極及びエミッタ電極が対応する。

【００１０】本発明による半導体装置は、上記の構成に
おいて、前述の知見に基づく次のような構成を有する。
すなわち、本半導体装置においては、第３半導体層が局
所ライフタイム制御領域を有し、かつ局所ライフタイム
制御領域のキャリアライフタイムが第２半導体層のキャ
リアライフタイムよりも短い（以下キャリアライフタイ
ムを単にライフタイムと記す）。このため、半導体装置
のターンオフ特性は局所ライフタイム制御領域によって
調整できる。また、第２半導体層による第１半導体層か
ら第３半導体層へのキャリアの注入効率の低下を抑える
ことができる。従って、ターンオフ特性を損なうことな
く、オン電圧の増加または負性抵抗の発生が防止され
る。なお、局所ライフタイム制御領域とは、第３半導体
層内において部分的に形成される他の領域よりもライフ
タイムが短い領域であり、プロトン照射，ヘリウム照
射，重金属のようなライフタイムキラーの局所的ドーピ
ングなどによって形成される。

【００１１】

【発明の実施の形態】図３に本発明の一実施例であるＩ
ＧＢＴの断面構造を示す。ｐ⁺ 層１上にこの層とｐｎ接
合を示すｎ層２が形成され、その上にｎ層２よりも不純
物濃度が低く高抵抗のｎ^- 層３が形成されている。ｎ^-
層３中にはｐ層４が形成され、ｐ層４中にはｎ⁺ 層５が
形成されている。ｎ⁺ 層５，ｐ層４，ｎ^- 層３表面には
ゲート酸化膜１２が形成され、ゲート酸化膜１２上には
ゲート電極１３が形成されている。ｎ⁺ 層５とｐ層４に
はエミッタ電極１１がオーミック接触している。ｐ⁺ 層
１にはコレクタ電極１０がオーミック接触している。

【００１２】ｎ層２上にはｎ^- 層３中に局所ライフタイ
ム制御によりライムタイムが低下している局所ライフタ
イム制御領域２０が形成されている。局所ライフタイム
制御領域２０は、ｎ^- 層３内において、ｐ層４とｎ^- 層
３との間のｐｎ接合よりもｎ層２とｎ^- 層３の接合部に
近い位置に形成される。すなわち、局所ライフタイム制
御領域２０は、ｎ^- 層３の中央部よりもｎ層２の側に位
置する。局所ライフタイム制御領域２０とｎ層２との間
には、ｎ^- 層３の局所ライフタイム制御が施されない一
部が介在する。従って、局所ライフタイム制御領域２０
とｎ層２との間には、局所ライフタイム制御領域２０及
びｎ層２のライフタイムよりもライフタイムが長い領域
がある。従って、ｎ層２のライフタイムは、局所ライフ
タイム領域に影響されない。ところで、局所ライフタイ
ム制御領域２０のライムタイムの分布は、局所ライフタ
イム制御領域におけるｎ^- 層３の厚さ方向の抵抗率の分
布によって知ることができる。抵抗率が大きいほど、ラ
イフタイムは短くなる。抵抗率のピーク値となるｎ^- 層
３の位置を中心として、抵抗率がピーク値からその１／
２までの値をとるｎ^- 層中の領域、すなわちいわゆる半
値幅内の領域が局所ライフタイム制御領域２０である。

【００１３】ｎ層２のライフタイムは、局所ライフタイ
ム制御によりライムタイムが低下している局所ライフタ
イム制御領域２０より長くなっている。これによりｐ⁺
層１からのキャリアの注入効率の低下が抑えられ、負性
抵抗の発生が防止される。本実施例においては、ｎ層２
はエピタキシャル成長によって形成されるので、ｎ層２
内において不純物濃度はほぼ一様である。従って、ｎ層
２内において、ライフタイムはほぼ一様である。また、
ｎ層２のライフタイムと比較するための局所ライフタイ
ム領域２０のライフタイムは、当領域内で最も短いライ
フタイムすなわち上述したような抵抗率のピーク値また
はその付近におけるライフタイムに相当する。なお、ｎ
層２が不純物濃度分布を有するときは、不純物濃度が最
大となる個所またはその付近のライタイムすなわちｎ層
２内における最小またはそれに近いライフタイムをもっ
て、ライフタイム制御領域のライフタイムと比較され
る。ｎ層２は低濃度の方がライフタイムが長くなるが、
あまり低すぎると電圧ブロッキング時に、ｐ層４とｎ^-
層３との間のｐｎ接合からｎ^- 層３に広がる空乏層がｎ
層２中にもひろがりパンチスルーしてしまう。すなわち
空乏層がｐ⁺ 層１に到達してしまう。空乏層がパンチス
ルーしないようにするには、ｎ^- 層３の不純物濃度＜＜
ｎ層２の不純物濃度とすればよい。耐圧６００Ｖ以上の
ＩＧＢＴではｎ^- 層３の不純物濃度は２×１０¹⁴cm^-3以
上である。ｎ^- 層３とｎ層２の濃度差は１０倍以上必要
なので、ｎ層２の濃度は２×１０¹⁵cm^-3以上必要であ
る。

【００１４】図４にシリコンの不純物濃度とライフタイ
ムの関係を示す。ＩＧＢＴでは、ターンオフを０.５μ
ｓ 以下にするために、局所ライフタイム制御された領
域２０のライフタイムを０.５μｓ 以下にすることが望
ましい。このとき、ｎ層２のライフタイムを局所ライフ
タイム制御領域のライフタイムより長くするためには、
図４よりｎ層２の不純物濃度を８×１０¹⁶cm^-3以下とす
るのが望ましい。

【００１５】ところで、局所ライフタイム制御の手段と
して一般的に使われているのはヘリウム及びプロトンで
ある。図５にヘリウム照射量とライムタイムの関係を示
す。ライフタイムを０.５μｓ 以下にするためにはヘリ
ウムを５×１０¹⁰cm^-2以上照射する必要がある。図６に
プロトン照射量とライフタイムの関係を示す。ライフタ
イムを０.５μｓ 以下にするためにはプロトンを５×１
０¹¹cm^-2以上照射する必要がある。

【００１６】本発明による半導体装置は、上記実施例の
ＩＧＢＴに限定されることなく、種々の変形が可能であ
る。例えば、上記実施例においてはｎ層２の濃度によっ
てｎ層のライフタイムが設定されるが、ｎ層２のライフ
タイムと局所ライフタイム制御領域２０のライフタイム
の大小関係が保たれる範囲で、ｎ層２にライフタイム制
御を施しても良い。なお、上記のｎ層２の不純物濃度
は、耐圧６００Ｖ以上の半導体装置のみならず、各種の
耐圧の半導体装置にも適用できる。また、各半導体層の
導電型を反対の導電型とした半導体装置も、同様の作用
・効果を有する。さらに、本発明は、ＩＧＢＴのみなら
ず、ＩＧＢＴと同様の素子構造を有する絶縁ゲート型サ
イリスタや、ＩＧＢＴとダイオードや保護素子などの他
の半導体素子とを集積化した半導体装置にも適用でき
る。

【００１７】図７に本発明によるＩＧＢＴを使って構成
したモータ駆動用インバータ装置の例を示す。ＩＧＢＴ
２００には逆並列にダイオード２０１が接続されてお
り、ＩＧＢＴが２個直列に接続され１相が形成されてい
る。ＩＧＢＴが接続された中点より出力がでており、モ
ータ２０６と接続されている。上アーム側のIGBT200a，
IGBT200b，IGBT200cのコレクタは共通であり、整流回路
の高電位側と接続されている。また、下アーム側のIGBT
200d，IGBT200e，IGBT200fのエミッタは共通であり、整
流回路のアース側と接続されている。整流回路２０３
は、交流２０２を直流に変換する。IGBT200 は、この直
流を受電し、スイッチング動作して再度交流に変換して
モータを駆動する。上下の駆動回路２０４，２０５は、
ＩＧＢＴのゲートに駆動信号を伝え、所定の周期でＩＧ
ＢＴをオン，オフさせる。

【００１８】従来のＩＧＢＴを使った場合に比べて、低
温でのオン電圧が低下するため損失が減りインバータ効
率が向上する。

【００１９】なお、本発明による半導体装置は、インバ
ータ装置のみならず、コンバータや各種スイッチング電
源などのように半導体装置のスイッチングによって電力
変換を行う各種の電力変換装置に適用できる。

【００２０】

【発明の効果】本発明によれば、局所ライフタイム制御
が施されたＩＧＢＴにおける注入効率を局所ライフタイ
ム制御で決めることができるため負性抵抗を防止するこ
とができる。

【図面の簡単な説明】

【図１】従来例。

【図２】従来の出力特性。

【図３】本発明の実施例であるＩＧＢＴ。

【図４】不純物濃度とライフタイムの関係。

【図５】ヘリウム照射量とライフタイムの関係。

【図６】プロトン照射量とライフタイムの関係。

【図７】本発明によるＩＧＢＴを使用したインバータ装
置。

【符号の説明】

１…ｐ⁺ 層、２…ｎ層、３…ｎ^- 層、４…ｐ層、５…ｎ
⁺ 層、１０…コレクタ電極、１１…エミッタ電極、１２
…ゲート酸化膜、１３…ゲート電極、２０…局所ライフ
タイム制御領域、２００…ＩＧＢＴ、２０１…ダイオー
ド、２０２…交流電源、２０３…整流回路、２０４…上
アーム駆動回路、２０５…下アーム駆動回路、２０６…
モータ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】第１導電型の第１半導体層と、 前記第１半導体層に隣接する第２導電型の第２半導体層
   と、 前記第２半導体層に隣接し、前記第２半導体層よりも不
   純物濃度が低い前記第２導電型の第３半導体層と、 前記第３半導体層内に位置する前記第１導電型の第４半
   導体層と、 前記第４半導体層内に位置する前記第２導電型の第５半
   導体層と、 前記第３，第４及び第５半導体層の各表面上に位置する
   絶縁膜と、 前記絶縁膜の表面上に位置する第１電極と、 前記第１半導体層に電気的に接続される第２電極と、 前記第４及び第５半導体層に電気的に接続される第３電
   極と、を備え、 前記第３半導体層は局所ライフタイム制御領域を有し、
   前記局所ライフタイム制御領域のライフタイムが前記第
   ２半導体層のライフタイムよりも短い半導体装置。
2. 【請求項２】請求項１において、 前記第２の半導体層の不純物濃度が２×１０¹⁵cm^-3以上
   ８×１０¹⁶cm^-3以下である半導体装置。
3. 【請求項３】請求項１または２において、前記局所ライ
   フタイム制御領域の形成手段がヘリウムである半導体装
   置。
4. 【請求項４】請求項３において、ヘリウムの照射量が５
   ×１０¹⁰cm^-2以上であることを特徴とする半導体装置。
5. 【請求項５】請求項１または２において、前記局所ライ
   フタイム制御領域の形成手段がプロトンである半導体装
   置。
6. 【請求項６】請求項５において、ヘリウムの照射量が５
   ×１０¹¹cm^-2以上であることを特徴とする半導体装置。
7. 【請求項７】請求項１〜６のいずれか１項に記載の半導
   体装置を使用する電力変換装置。