JP2012142537A - 絶縁ゲート型バイポーラトランジスタとその製造方法 - Google Patents

絶縁ゲート型バイポーラトランジスタとその製造方法 Download PDF

Info

Publication number
JP2012142537A
JP2012142537A JP2011063564A JP2011063564A JP2012142537A JP 2012142537 A JP2012142537 A JP 2012142537A JP 2011063564 A JP2011063564 A JP 2011063564A JP 2011063564 A JP2011063564 A JP 2011063564A JP 2012142537 A JP2012142537 A JP 2012142537A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
drift
collector
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011063564A
Other languages
English (en)
Inventor
Shinji Aono
眞司 青野
Tadakuro Minato
忠玄 湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011063564A priority Critical patent/JP2012142537A/ja
Priority to US13/226,995 priority patent/US8482030B2/en
Priority to CN201110287695.2A priority patent/CN102569354B/zh
Priority to DE102011085196A priority patent/DE102011085196A1/de
Priority to KR1020110130028A priority patent/KR101309674B1/ko
Publication of JP2012142537A publication Critical patent/JP2012142537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Abstract

【課題】本発明は、耐圧の保持と低オン電圧化を両立するトレンチゲート型ＩＧＢＴの提供を目的とする。
【解決手段】本発明のＩＧＢＴは、第１導電型のバッファ層１１と、バッファ層１１の第１主面上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層３と、第２ドリフト層３上に形成された第２導電型のベース層４と、ベース層４表面に選択的に形成された第１導電型のエミッタ層５と、エミッタ層５の表面から第２ドリフト層３中へと貫通してゲート絶縁膜７を介して埋め込み形成されたゲート電極８と、エミッタ層５と導通するエミッタ電極１０と、バッファ層１１の第２主面上に形成された第２導電型のコレクタ層１２と、コレクタ層１２上に形成されたコレクタ電極１３とを備え、前記第１ドリフト層は、第１導電型の第１の層１と、第２導電型の第２の層２が水平方向に繰り返された構造である。
【選択図】図１

Description

本発明は絶縁ゲート型バイポーラトランジスタに関する。
近年、家電製品や産業用電力装置などの分野でインバータ装置が用いられている。商用電源（交流電源）を使用するインバータ装置は、交流電源を直流に順変換するコンバータ部分と、平滑回路部分と、直流電圧を交流に逆変換するインバータ部分からなっている。インバータ部分の主パワー素子には、高速スイッチングが可能な絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とも称する）が主流である。
電力制御用のインバータ装置において、トランジスタ１チップ当たりの電流定格及び電圧定格は夫々、およそ数Ａ〜数百Ａ、数百Ｖ〜数千Ｖの範囲である。そのため、抵抗負荷を用いてＩＧＢＴのゲート電圧を連続的に変化させて動作させる回路では、電流と電圧の積である電力がＩＧＢＴ内部で熱として発生することから大きな放熱器が必要であり、電力の変換効率も悪くなる。さらに、動作電圧と動作電流の組み合わせによっては、トランジスタそのものが温度上昇して熱破壊してしまうことから、抵抗負荷回路はあまり用いられない。
インバータ装置の負荷は電動誘導機（誘導性負荷のモータ）の場合が多いので、通常ＩＧＢＴはスイッチとして動作し、オフ状態とオン状態を繰り返して電力エネルギーを制御している。誘導性負荷でインバータ回路をスイッチングさせる場合は、トランジスタのオン状態からオフ状態へのターンオフ過程とオフ状態からオン状態へのターンオン過程とトランジスタのオン状態が考えられる。
誘導性負荷は上下アームの中間電位点に接続し、誘導性負荷に流す電流の方向は正と負の両方向となる。負荷に流れる電流を負荷接続端から高電位の電源側へ戻したり、接地側に流したりすることから、誘導性負荷に流れる大電流を負荷とアームの閉回路側とで還流させる用途のフリーホイールダイオードが必要となる。
小容量のインバータ装置では、ＩＧＢＴの代わりにＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）が用いられる場合もある。
ＩＧＢＴのオン電圧を小さくする構造として、トレンチゲート型ＩＧＢＴ（特許文献１参照）やキャリア蓄積型トレンチゲートＩＧＢＴなどが提案されている。
特開２００４−１５８８６８号公報
特許文献１に記載のトレンチゲート型ＩＧＢＴでは、耐圧を保持するためにある程度の厚みをもったＮ−ベース層が必要であるが、Ｎ−ベース層を厚くするとオン電圧が高くなるという問題点があった。
そこで、本発明は上述の問題点に鑑み、耐圧の保持と低オン電圧化を両立するトレンチゲート型のＩＧＢＴ及びその製造方法の提供を目的とする。
本発明の第１の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造である。
本発明の第２のＩＧＢＴは、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造である。
本発明の第３のＩＧＢＴは、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１導電型の第３ドリフト層と、前記第３ドリフト層上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造である。
本発明の第４のＩＧＢＴは、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１導電型の第３ドリフト層と、前記第３ドリフト層上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造である。
本発明の第１の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。
本発明の第２のＩＧＢＴは、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。
本発明の第３のＩＧＢＴは、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１導電型の第３ドリフト層と、前記第３ドリフト層上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。
本発明の第４のＩＧＢＴは、第１導電型のバッファ層と、前記バッファ層の第１主面上に形成された第１導電型の第３ドリフト層と、前記第３ドリフト層上に形成された第１ドリフト層と、前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、前記第２ドリフト層上に形成された第２導電型のベース層と、前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。
実施の形態１に係るＩＧＢＴの構成を示す断面図である。 実施の形態１に係るＩＧＢＴの空乏層における電界強度分布を示す図である。 実施の形態１に係るＩＧＢＴのオン電圧を示す図である。 実施の形態２に係るＩＧＢＴの構成を示す断面図である。 実施の形態２に係るＩＧＢＴの空乏層における電界強度分布を示す図である。 実施の形態２に係るＩＧＢＴのオン電圧を示す図である。 ＩＧＢＴとフリーホイールダイオードを備えるインバータ回路の回路図である。 トレンチゲート型ＩＧＢＴの構成を示す断面図である。 トレンチゲート型ＩＧＢＴの空乏層内の電界強度分布を示す図である。 オン電圧と耐圧の特性を示す図である。 実施の形態３に係るＲＣ−ＩＧＢＴの構成を示す断面図である。 実施の形態３に係るＲＣ−ＩＧＢＴの空乏層における電界強度分布を示す図である。 実施の形態３に係るＲＣ−ＩＧＢＴのオン電圧を示す図である。 コレクタ層の繰り返しピッチとスナップバック電圧の関係を示す図である。 実施の形態４に係るＲＣ−ＩＧＢＴの構成を示す断面図である。 実施の形態４に係るＲＣ−ＩＧＢＴの空乏層における電界強度分布を示す図である。 実施の形態４に係るＲＣ−ＩＧＢＴのオン電圧を示す図である。 ＩＧＢＴとフリーホイールダイオードを備えるインバータ回路の回路図である。 前提技術に係るＲＣ−ＩＧＢＴの構成を示す断面図である。 前提技術に係るＲＣ−ＩＧＢＴの空乏層における電界強度分布を示す図である。 オン電圧と耐圧の特性を示す図である。
（前提技術）
図７に、ＩＧＢＴとフリーホイールダイオードを用いたインバータ回路の一例を示す。複数のＩＧＢＴが直列，並列に接続され、ＩＧＢＴのエミッタ−コレクタ間にはフリーホイールダイオードが接続されている。負荷は電動誘導機である。
オン電圧を小さくする前提技術として、図８にその構造を示すトレンチゲート型ＩＧＢＴがある。
トレンチゲート型ＩＧＢＴでは、Ｐコレクタ層１２上にＮバッファ層１１を介してＮ−ドリフト層１が形成され、Ｎ−ドリフト層１上にはＰベース層４が形成される。Ｐベース層４の表面にはＮエミッタ層５及びＰ＋コンタクト層６が形成される。
また、Ｐベース層４の表面からＮ−ドリフト層１の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜７を介してゲート電極８が形成される。Ｐ＋コンタクト層６上にはエミッタ電極１０が形成され、ゲート電極８とエミッタ電極１０は層間絶縁膜９で絶縁されている。
ゲート電極８に閾値電圧Ｖｔｈ以上のゲート電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層１の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層１へ注入される。ゲート電圧をＶｔｈ以上に印加した状態で、Ｐコレクタ層１２とＮバッファ層１１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１３に印加すると、コレクタ電極１３からホールがＮ−ドリフト層１に注入されて伝導度変調が生じ抵抗値が急激に下がるため、十分な通電能力を有する。
また、ゲート電極８に負バイアスを印加して、エミッタ電極１０とコレクタ電極１３の間に所定の電圧（エミッタ電圧＜コレクタ電圧）を印加すると、Ｐベース層４からＮ−ドリフト層１に向かって空乏層が伸び、Ｎ−ドリフト層１が空乏化することにより耐圧が保持できる。
図９の左図は、図８に示したＩＧＢＴの断面図を示している。図９の右図は、図９の左図に示すＩＧＢＴのオフ時に、エミッタ−コレクタ間に６００Ｖの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを、図９の左図のＡ−Ａ´断面に沿って示したものである。この結果によれば、Ｐベース層４とＮ−ドリフト層１のＰＮ接合部分にもっとも電界が集中した、いわゆる三角形状の電界強度分布になっている。ＰＮ接合部分での電界強度は約１．９×１０5（Ｖ／ｃｍ）であるが、オン電圧を小さくすべくＮ−ドリフト層１の膜厚を薄くしていくと、ＰＮ接合部分での電界強度が臨界電界強度を超えてブレークダウンが生じてしまう。
図１０は、オン電圧（点線）と耐圧（実線）について、Ｎ−ドリフト層１の厚みに関する特性を示したものである。図１０に示すように、Ｎ−ドリフト層１を薄くしてオン電圧を低減すれば、同時に耐圧も低下してしまい、オン電圧の低減と耐圧の向上はＮ−ドリフト層１の厚みに対してトレードオフの関係となっている。
そこで、本実施の形態では空乏層内の電界強度分布を改善することにより、オン電圧の低減と耐圧の向上を両立するＩＧＢＴを提案する。
（実施の形態１）
＜構成＞
図１は、実施の形態１のトレンチゲート型ＩＧＢＴの断面図である。
本実施の形態のＩＧＢＴでは、Ｐコレクタ層１２上にＮバッファ層１１を介してドリフト層が形成される。ドリフト層は第１ドリフト層と第２ドリフト層であるＮ−ドリフト層３の２層構造であり、第１ドリフト層は、第１の層としてのＮ−ドリフト層１と第２の層としてのＰ−ドリフト層２が図中の水平方向に繰り返された超接合構造となっている。Ｎ−ドリフト層１とＰ−ドリフト層２の厚みは共にＬ１とする。なお、図１ではＮ−ドリフト層１とＰ−ドリフト層２を１つずつ示している。
Ｎ−ドリフト層３上にはＰベース層４が形成され、Ｐベース層４の表面にはＮエミッタ層５及びＰ＋コンタクト層６が形成される。
また、Ｎエミッタ層５の表面からＰベース層４を貫通してＮ−ドリフト層１の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜７を介してゲート電極８が形成される。Ｐ＋コンタクト層６上にはエミッタ電極１０が形成され、ゲート電極８とエミッタ電極１０は層間絶縁膜９で絶縁されている。
＜動作＞
ゲート電極８に正電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層３の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層３へ注入され、本ＩＧＢＴは順方向に導通する。ゲート電極８に閾値Ｖｔｈ以上のゲート電圧を印加した状態で、Ｐコレクタ層１２とＮバッファ層１１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１３に印加すると、コレクタ電極１３からホールがＮ−ドリフト層１に注入されて伝導度変調が生じ、第１、第２ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。
ゲート電極８に負バイアスを印加し、エミッタ電極１０とコレクタ電極１３に所定の電圧（エミッタ電圧＜コレクタ電圧）を印加すると、Ｐベース層４からＮ−ドリフト層３及びＮ−ドリフト層１、Ｐ−ドリフト層２の繰り返し構造に向かって空乏層が伸張する。Ｎ−ドリフト層１とＰ−ドリフト層２において含有するキャリア量を揃えていれば、Ｎ−ドリフト層１とＰ−ドリフト層２は完全空乏化され、高電界を保持することができる。
図２の右図は、本実施の形態のＩＧＢＴのオフ時に、エミッタ−コレクタ間に６００Ｖの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。Ｎ−ドリフト層３の膜厚は４μｍ、Ｎ−ドリフト層１及びＰ−ドリフト層２の膜厚は３５μｍとした。図２の左図には図１と同一のＩＧＢＴの断面図を示しており、Ｎ−ドリフト層１を通るＡ−Ａ´線に沿った電界強度分布を図３の右図において実線で、Ｐ−ドリフト層２を通るＢ−Ｂ´線に沿った電界強度分布を図３の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。Ｐベース層４とＮ−ドリフト層３のＰＮ接合部分で電界強度の最大値１．９×１０5Ｖ／ｃｍをとるが、臨界電界強度内である。第１ドリフト層を超接合構造としたことにより、当該構造を完全空乏化できるため、従来の構造に比べて、ドリフト層を薄く形成した場合でも耐圧を維持することが可能である。
次に、本実施の形態のＩＧＢＴにおいて、Ｎ−ドリフト層１及びＰ−ドリフト層２の厚みＬ１を２５μｍ、３５μｍと変化させた場合のコレクタ電圧−コレクタ電流密度特性のシミュレーションを図３に示す。比較のために、図８に示す従来構造のＩＧＢＴにおいてＮ−ドリフト層１の膜厚を６０μｍとした場合も併せて示している。なお、Ｌ１＝２５μｍ、３５μｍの場合に上側のＮ−ドリフト層３の膜厚を４μｍとしている。図２から、従来構造ではコレクタ電流密度が１００Ａ／ｃｍ２程度となるオン電圧が約１．８Ｖであるのに対し、本実施の形態の構造ではＬ１＝２５，３５μｍとした場合、共にオン電圧が約１．０Ｖと小さくなっていることが判る。
このように本実施の形態のＩＧＢＴでは、Ｎ−ドリフト層１及びＰ−ドリフト層２の不純物濃度及び膜厚Ｌ１を適切に選択することによって、耐圧を維持しながらオン電圧を小さくすることが可能である。
なお、上記では各層の導電型をＮ型、Ｐ型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。
また、本実施の形態のＩＧＢＴは一般に珪素（Ｓｉ）によって形成されるが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成しても良い。ワイドバンドギャップ半導体としては、例えば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料又はダイヤモンドがある。例えば炭化珪素を用いる場合、炭化珪素の臨界降伏電界強度は珪素に比べて１０倍程度高いことから、珪素を用いる場合に比べてＮ−ドリフト層１及びＰ−ドリフト層２の膜厚Ｌ１を１０分の１程度薄くしても、耐圧を維持することが可能である。
また、第１ドリフト層の超接合構造はＮバッファ層１１上に直接的に形成される必要はなく、第１ドリフト層の超接合構造とＮバッファ層１１との間に第３ドリフト層としてＮ−ドリフト層が設けられていても、本発明の効果を奏する。
＜効果＞
本実施の形態のＩＧＢＴは、第１導電型のバッファ層（Ｎバッファ層１１）と、Ｎバッファ層１１の第１主面上に形成された第１ドリフト層１，２と、第１ドリフト層１，２上に形成された第１導電型の第２ドリフト層（Ｎ−ドリフト層３）と、Ｎ−ドリフト層３上に形成された第２導電型のベース層（Ｐベース層４）と、Ｐベース層４表面に選択的に形成された第１導電型のエミッタ層（Ｎエミッタ層５）と、Ｎエミッタ層５の表面からＮ−ドリフト層３中へと貫通してゲート絶縁膜７を介して埋め込み形成されたゲート電極８と、Ｎエミッタ層５と導通するエミッタ電極１０と、Ｎバッファ層１１の第２主面上に形成された第２導電型のコレクタ層（Ｐコレクタ層１２）と、Ｐコレクタ層１２上に形成されたコレクタ電極１３とを備え、第１ドリフト層１，２は、第１導電型の第１の層（Ｎ−ドリフト層１）と、第２導電型の第２の層（Ｐ−ドリフト層２）が水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。
また、第１ドリフト層であるＮ−ドリフト層１及びＰ−ドリフト層２はワイドバンドギャップ半導体で形成されるので、Ｓｉなど通常のバンドギャップの半導体と比べて、さらにオン電圧を低減することが可能である。
また、本実施の形態のＩＧＢＴは、第１導電型のバッファ層（Ｎバッファ層１１）と、Ｎバッファ層１１の第１主面上に形成された第１導電型の第３ドリフト層（Ｎ−ドリフト層）と、前記Ｎ−ドリフト層上に形成された第１ドリフト層１，２と、第１ドリフト層１，２上に形成された第１導電型の第２ドリフト層（Ｎ−ドリフト層３）と、Ｎ−ドリフト層３上に形成された第２導電型のベース層（Ｐベース層４）と、Ｐベース層４表面に選択的に形成された第１導電型のエミッタ層（Ｎエミッタ層５）と、Ｎエミッタ層５の表面からＮ−ドリフト層３中へと貫通してゲート絶縁膜７を介して埋め込み形成されたゲート電極８と、Ｎエミッタ層５と導通するエミッタ電極１０と、Ｎバッファ層１１の第２主面上に形成された第２導電型のコレクタ層（Ｐコレクタ層１２）と、Ｐコレクタ層１２上に形成されたコレクタ電極１３とを備え、第１ドリフト層１，２は、第１導電型の第１の層（Ｎ−ドリフト層１）と、第２導電型の第２の層（Ｐ−ドリフト層２）が水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。
（実施の形態２）
＜構成＞
図４は、実施の形態２に係るＩＧＢＴの構成を示す断面図である。実施の形態１の構成と異なる点は、第１ドリフト層がＮ−ドリフト層１、ＳｉＯ2などの絶縁層１４、Ｐ−ドリフト層２が図中の水平方向に繰り返された超接合構造であることである。Ｎ−ドリフト層１、絶縁層１４、Ｐ−ドリフト層２の厚みは共にＬ２とする。
なお、超接合構造ではＮ−ドリフト層１、絶縁層１４、Ｐ−ドリフト層２がこの順に規則的に水平方向に繰り返されていても良いし、Ｎ−ドリフト層１とＰ−ドリフト層２との間の任意の箇所に、適宜絶縁層１４が挿入された構造でも良い。
これ以外の構成については実施の形態１と同様であるため、説明を省略する。
＜動作＞
基本的な動作は実施の形態１と同様である。
ゲート電極８に正電圧、エミッタ電極１０に負電圧、コレクタ電極１３に正電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層３の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層３へ注入され、本ＩＧＢＴは順方向に導通する。ゲート電極８に閾値Ｖｔｈ以上のゲート電圧を印加した状態で、Ｐコレクタ層１２とＮバッファ層１１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１３に印加すると、コレクタ電極１３からホールが第１ドリフト層に注入されて伝導度変調が生じ、第１、第２ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。
ゲート電極８に負電圧を印加し、エミッタ電極１０とコレクタ電極１３に所定の電圧（エミッタ電圧＜コレクタ電圧）を印加すると、Ｐベース層４からＮ−ドリフト層３及びＮ−ドリフト層１、Ｐ−ドリフト層２の繰り返し構造に向かって空乏層が伸張する。Ｎ−ドリフト層１とＰ−ドリフト層２において含有するキャリア量を揃えていれば、Ｎ−ドリフト層１とＰ−ドリフト層２は完全空乏化され、高電界を保持することができる。
図５の右図は、実施の形態２に係るＩＧＢＴのオフ時に、エミッタ−コレクタ間に６００Ｖの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。図５の左図には図４と同一のＩＧＢＴの断面図を示しており、Ｎ−ドリフト層１を通るＡ−Ａ´線に沿った電界強度分布を図５の右図において実線で、Ｐ−ドリフト層２を通るＢ−Ｂ´線に沿った電界強度分布を図５の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。Ｐベース層４とＮ−ドリフト層３のＰＮ接合部分で電界強度の最大値として約１．９×１０5Ｖ／ｃｍをとるが、臨界電界強度内である。第１ドリフト層を超接合構造としたことにより、当該構造を完全空乏化できるため、従来の構造に比べて、ドリフト層を薄く形成した場合でも耐圧を維持することが可能である。
次に、本実施の形態のＩＧＢＴにおいて、Ｎ−ドリフト層１及びＰ−ドリフト層２の厚みＬ２を３５μｍとした場合のコレクタ電圧−コレクタ電流密度特性のシミュレーションを図６に示す。比較のために、図８に示す従来構造のＩＧＢＴにおいてＮ−ドリフト層１の膜厚を６０μｍとした場合も併せて示している。なお、上側のＮ−ドリフト層３の膜厚を４μｍとし、上側、第１ドリフト層の膜厚の合計は３９μｍである。図６から、従来構造ではコレクタ電流密度が１００Ａ／ｃｍ2程度となるオン電圧が約１．８Ｖであるのに対し、本実施の形態の構造ではオン電圧が約１．０Ｖと小さくなっていることが判る。
このように本実施の形態のＩＧＢＴでは、Ｎ−ドリフト層１及びＰ−ドリフト層２の不純物濃度及び膜厚Ｌ２を適切に選択することによって、耐圧を維持しながらオン電圧を小さくすることが可能である。
なお、上記では各層の導電型をＮ型、Ｐ型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。
また、第１ドリフト層の超接合構造はＮバッファ層１１上に直接的に形成される必要はなく、第１ドリフト層の超接合構造とＮバッファ層１１との間に第３ドリフト層としてＮ−ドリフト層が設けられていても、本発明の効果を奏する。
＜効果＞
本実施の形態のＩＧＢＴにおいて、第１の層（Ｎ−ドリフト層１）と第２の層（Ｐ−ドリフト層２）の間に適宜絶縁膜１４が形成される構成によっても、実施の形態１と同様に、耐圧を確保しつつオン電圧を低減することが可能である。
あるいは、本実施の形態のＩＧＢＴは、第１導電型のバッファ層（Ｎバッファ層１１）と、Ｎバッファ層１１の第１主面上に形成された第１ドリフト層１，２と、第１ドリフト層１，２上に形成された第１導電型の第２ドリフト層（Ｎ−ドリフト層３）と、Ｎ−ドリフト層３上に形成された第２導電型のベース層（Ｐベース層４）と、Ｐベース層４表面に選択的に形成された第１導電型のエミッタ層（Ｎエミッタ層５）と、Ｎエミッタ層５の表面からＮ−ドリフト層３中へと貫通してゲート絶縁膜７を介して埋め込み形成されたゲート電極８と、Ｎエミッタ層５と導通するエミッタ電極１０と、Ｎバッファ層１１の第２主面上に形成された第２導電型のコレクタ層（Ｐコレクタ層１２）と、Ｐコレクタ層１２上に形成されたコレクタ電極１３とを備え、第１ドリフト層１，２は、第１導電型の第１の層（Ｎ−ドリフト層１）、絶縁層１４、第２導電型の第２の層（Ｐ−ドリフト層２）がこの順で水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。
また、本実施の形態のＩＧＢＴは、第１導電型のバッファ層（Ｎバッファ層１１）と、Ｎバッファ層１１の第１主面上に形成された第１導電型の第３ドリフト層と、第３ドリフト層上に形成された第１ドリフト層１，２と、第１ドリフト層１，２上に形成された第１導電型の第２ドリフト層（Ｎ−ドリフト層３）と、Ｎ−ドリフト層３上に形成された第２導電型のベース層（Ｐベース層４）と、Ｐベース層４表面に選択的に形成された第１導電型のエミッタ層（Ｎエミッタ層５）と、Ｎエミッタ層５の表面からＮ−ドリフト層３中へと貫通してゲート絶縁膜７を介して埋め込み形成されたゲート電極８と、Ｎエミッタ層５と導通するエミッタ電極１０と、Ｎバッファ層１１の第２主面上に形成された第２導電型のコレクタ層（Ｐコレクタ層１２）と、Ｐコレクタ層１２上に形成されたコレクタ電極１３とを備え、第１ドリフト層１，２は、第１導電型の第１の層（Ｎ−ドリフト層１）、絶縁層１４、第２導電型の第２の層（Ｐ−ドリフト層２）がこの順で水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。
（実施の形態３）
＜前提＞
電動誘導機などの誘導性負荷でインバータ回路をスイッチングする場合には、図１８に示すように、誘導性負荷に流れる大電流を付加とアームの閉回路間で還流させるために、ＩＧＢＴのコレクタ−エミッタ間にフリーホイールダイオードを設ける必要がある。そこで、ＩＧＢＴとフリーホイールダイオードを１チップに内蔵したＲＣ−ＩＧＢＴが考案されている。
図１９に、本実施の形態の前提に係るＲＣ−ＩＧＢＴの断面構造を示す。図１９に示すトレンチゲート型のＲＣ−ＩＧＢＴでは、Ｐコレクタ層１２上にＮ−ドリフト層１が形成され、Ｎ−ドリフト層１上にはＰベース層４が形成される。Ｐベース層４の表面にはＮエミッタ層５及びＰ＋コンタクト層６が形成される。
また、Ｐベース層４の表面からＮ−ドリフト層１の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜７を介してゲート電極８が形成される。Ｐ＋コンタクト層６上にはエミッタ電極１０が形成され、ゲート電極８とエミッタ電極１０は層間絶縁膜９で絶縁されている。
Ｎ−ドリフト層１下の全ての領域にＰコレクタ層１２が形成されるのではなく、Ｎ−ドリフト層１下は、Ｐコレクタ層１２とＮコレクタ層１５が水平方向に繰り返された構造となっている。Ｎコレクタ層１５、Ｎ−ドリフト層１、Ｐベース層４でフリーホイールダイオードのＰＮ接合が形成されている。
ゲート電極８に閾値電圧Ｖｔｈ以上のゲート電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層１の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層１へ注入される。ゲート電圧をＶｔｈ以上に印加した状態で、Ｐコレクタ層１２とＮ−ドリフト層１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１３に印加すると、コレクタ電極１３からＰコレクタ層１２を介してホールがＮ−ドリフト層１に注入されて伝導度変調が生じ、抵抗値が急激に下がるため十分な通電能力を有する。
電流密度が低い動作領域ではＭＯＳＦＥＴ動作（ユニポーラモード）となるが、ある程度の耐圧を確保するにはＮ−ドリフト層１の比抵抗を大きくする必要がある。そのため、ＭＯＳＦＥＴ動作するための電流密度範囲を大きくすることは出来ない。
また、ゲート電極８に負バイアスを印加して、エミッタ電極１０とコレクタ電極１３の間に所定の電圧（エミッタ電圧＜コレクタ電圧）を印加すると、Ｐベース層４からＮ−ドリフト層１に向かって空乏層が伸び、Ｎ−ドリフト層１が空乏化することにより耐圧を保持する。
図２０の左図は、図１９に示したＲＣ−ＩＧＢＴの断面図を示している。図２０の右図は、図２０の左図に示すＲＣ−ＩＧＢＴのオフ時に、エミッタ−コレクタ間に６００Ｖの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを、図２０の左図のＡ−Ａ´断面に沿って示したものである。この結果によれば、Ｐベース層４とＮ−ドリフト層１のＰＮ接合部分にもっとも電界が集中した、いわゆる三角形状の電界強度分布になっている。ＰＮ接合部分での電界強度は約１．９×１０5（Ｖ／ｃｍ）であるが、オン電圧を小さくすべくＮ−ドリフト層１の膜厚を薄くしていくと、ＰＮ接合部分での電界強度が臨界電界強度を超えてブレークダウンが生じてしまう。
図２１は図１０の再掲であり、オン電圧（点線）と耐圧（実線）について、Ｎ−ドリフト層１の厚みに関する特性を示したものである。図２１に示すように、Ｎ−ドリフト層１を薄くしてオン電圧を低減すれば、同時に耐圧も低下してしまい、オン電圧の低減と耐圧の向上はＮ−ドリフト層１の厚みに対してトレードオフの関係となっている。
そこで、本発明の実施の形態３ではＲＣ−ＩＧＢＴに超接合構造を適用することにより、空乏層内の電界強度分布を改善し、オン電圧の低減と耐圧の向上を両立する。
＜構成＞
図１１は、実施の形態３に係る絶縁ゲート型バイポーラトランジスタである、ＲＣ−ＩＧＢＴの構成を示す断面図である。
本実施の形態のＲＣ−ＩＧＢＴでは、Ｎバッファ層１１の第１主面にドリフト層が形成される。ドリフト層は第１ドリフト層と第２ドリフト層であるＮ−ドリフト層３の２層構造であり、第１ドリフト層は、第１の層としてのＮ−ドリフト層１と第２の層としてのＰ−ドリフト層２が図中の水平方向に繰り返された超接合構造となっており、注入、拡散、エピタキシャル成長工程によって形成される。Ｎ−ドリフト層１とＰ−ドリフト層２の厚みは共にＬ３とする。
Ｎ−ドリフト層３上にはＰベース層４が形成され、Ｐベース層４の表面にはＮエミッタ層５及びＰ＋コンタクト層６が形成される。
また、Ｎエミッタ層５の表面からＰベース層４を貫通してＮ−ドリフト層１の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜７を介してゲート電極８が形成される。Ｐ＋コンタクト層６上にはエミッタ電極１０が形成され、ゲート電極８とエミッタ電極１０は層間絶縁膜９で絶縁されている。
Ｎバッファ層１１の第２主面にはＰコレクタ層１２とＮコレクタ層１５が図中の水平方向に繰り返し形成され、その繰り返しピッチはＬ４とする。Ｐコレクタ層１２とＮコレクタ層１５の裏面にはコレクタ電極１３が形成される。
以上に示したＲＣ−ＩＧＢＴの構成は、Ｐコレクタ層１２とＮコレクタ層１５の繰り返し構造以外の部分については実施の形態１に示したＩＧＢＴの構成と同様である。
＜動作＞
次に、本実施の形態のＲＣ−ＩＧＢＴの動作について説明する。
ゲート電極８に正電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層３の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層３へ注入され、本ＲＣ−ＩＧＢＴは順方向に導通する。ゲート電極８に閾値Ｖｔｈ以上のゲート電圧を印加した状態で、Ｐコレクタ層１２とＮバッファ層１１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１３に印加すると、コレクタ電極１３からＰコレクタ層１２を介してホールがＮ−ドリフト層１に注入されて伝導度変調が生じ、第１、第２ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。
ゲート電極８に負バイアスを印加し、エミッタ電極１０とコレクタ電極１３に所定の電圧（エミッタ電圧＜コレクタ電圧）を印加すると、Ｐベース層４からＮ−ドリフト層３及びＮ−ドリフト層１、Ｐ−ドリフト層２の繰り返し構造に向かって空乏層が伸張する。Ｎ−ドリフト層１とＰ−ドリフト層２において含有するキャリア量を揃えていれば、Ｎ−ドリフト層１とＰ−ドリフト層２は完全空乏化され、高電界を保持することができる。
図１２の右図は、本実施の形態のＲＣ−ＩＧＢＴのオフ時に、エミッタ−コレクタ間に６００Ｖの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。図１２の左図には図１１と同一のＩＧＢＴの断面図を示しており、Ｎ−ドリフト層１を通るＡ−Ａ´線に沿った電界強度分布を図１２の右図において実線で、Ｐ−ドリフト層２を通るＢ−Ｂ´線に沿った電界強度分布を図１２の右図において破線で示している。
シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。
次に、本実施の形態のＲＣ−ＩＧＢＴにおいて、Ｎ−ドリフト層１及びＰ−ドリフト層２の厚みＬ３を４０μｍとした場合のコレクタ電圧−コレクタ電流密度特性のシミュレーションを図１３に示す。比較のために、図１９に示す従来構造のＲＣ−ＩＧＢＴにおいてＮ−ドリフト層１の膜厚を９０μｍとした場合も併せて示している。
図１３から、従来構造ではコレクタ電流密度が１００Ａ／ｃｍ2程度となるオン電圧が約１．４Ｖ前後であるのに対し、本実施の形態の超接合構造ではオン電圧が約１．１Ｖ以下と減少している。また、本実施の形態の超接合構造ではスナップバック電圧が小さく、ＭＯＳＦＥＴ動作時の電流密度は２０Ａ／ｃｍ2以下と定格電流密度の１／１０〜１／５程度であり、ＭＯＳＦＥＴ動作範囲を大きく取ることが出来る。さらに、ＭＯＳＦＥＴ動作領域では、オン抵抗の小さなＭＯＳＦＥＴ特性が得られている。
Ｎ−ドリフト層１，３及びＮバッファ層１１のＮ型不純物濃度を同一に揃える事により、Ｎ型不純物濃度を大きな値にできる。
また、Ｐコレクタ層１２の幅をＮコレクタ層１５より大きくしたことで、Ｐコレクタ層１２からの正孔の注入を容易にできる。これらにより上述の小さなスナップバック電圧、小さなオン抵抗が実現できる。スナップバック電圧を小さくする条件として、スナップバックピーク電圧時の電流密度において、Ｐコレクタ層１２の中間点とＮコレクタ層１５との間の電位差が０．５Ｖ以上、望ましくは０．７Ｖ以上になるように、Ｎバッファ層１１にて図１１の水平方向に電圧降下が発生することが必要である。上記条件を満たすべくＰコレクタ層１２の幅（図１１の水平方向）を大きく取ることで、コレクタ電極１３からの正孔の注入が容易になる。そのため、スナップバック電圧が小さく、かつオン抵抗の小さなＭＯＳＦＥＴの特性となる。また、ＭＯＳＦＥＴ動作範囲を大きく取ることが出来る。
図１４は、Ｐコレクタ層１２とＮコレクタ層１５の繰り返しピッチ（図１１中にＬ４で表す）をセルピッチ（Ｎ−ドリフト層１とＰ−ドリフト層２の繰り返しピッチ）の４倍、６倍、７倍、８倍、９倍、１０倍と変化させたときの、コレクタ電圧−コレクタ電流密度特性を示している。図より、Ｐコレクタ層１２とＮコレクタ層１５の繰り返しピッチが大きくなるほど、スナップバック電圧が小さくなることがわかる。Ｐコレクタ層１２とＮコレクタ層１５の繰り返しピッチはセルピッチの５〜１５０００倍であることが望ましい。
このように本実施の形態のＲＣ−ＩＧＢＴでは、Ｎ−ドリフト層１及びＰ−ドリフト層２の不純物濃度及び膜厚Ｌ３を適切に選択することに加え、Ｐコレクタ層１２とＮコレクタ層１５の繰り返しピッチを大きく取る（これによりＰコレクタ層１２の幅を大きくすることを可能にする）ことにより、耐圧を維持しながらオン電圧を小さくし、さらに定格電流密度の１／１０〜１／５程度の電流密度以下でオン抵抗の小さなＭＯＳＦＥＴ特性を得ることが可能になる。
なお、上記では各層の導電型をＮ型、Ｐ型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。
＜効果＞
本実施の形態の絶縁ゲート型バイポーラトランジスタは、Ｎバッファ層１１の第２主面上に、第２導電型のコレクタ層（Ｐコレクタ層１２）と水平方向に繰り返し構造になるように形成された第１導電型のコレクタ層（Ｎコレクタ層１５）をさらに備え、コレクタ電極１３は、Ｐコレクタ層１２及びＮコレクタ層１５上に形成されるので、このようなＲＣ−ＩＧＢＴにおいても、超接合構造を用いることにより、耐圧を維持しながらオン電圧を小さくすることが可能である。
また、本実施の形態の絶縁ゲート型バイポーラトランジスタにおいて、Ｐコレクタ層１２の中間点とＮコレクタ層１５との間で、Ｎバッファ層１１に０．５Ｖ以上の電圧降下が発生するよう、Ｐコレクタ層１２の幅を決定することにより、コレクタ電極１３からの正孔注入を容易に行う事ができ、スナップバック電圧を小さくすることが可能である。
また、本実施の形態の絶縁ゲート型バイポーラトランジスタにおいて、Ｎコレクタ層１５とＰコレクタ層１２の繰り返しピッチは、第１ドリフト層１，２の繰り返しピッチの５〜１５０００倍とすることにより、コレクタ電極１３からの正孔注入を容易に行う事ができ、スナップバック電圧を小さくすることが可能である。
本実施の形態の絶縁ゲート型バイポーラトランジスタの製造方法では、第１ドリフト層１，２を形成する工程として、（ａ）注入工程と、（ｂ）拡散工程と、（ｃ）エピタキシャル成長工程とを備えるので、耐圧を維持しながらオン電圧の小さい絶縁ゲート型バイポーラトランジスタを製造できる。
また、第１ドリフト層の超接合構造はＮバッファ層１１上に直接的に形成される必要はなく、第１ドリフト層の超接合構造とＮバッファ層１１との間に第３ドリフト層としてＮ−ドリフト層が設けられていても、本発明の効果を奏する。
（実施の形態４）
図１５は、本発明の実施の形態４に係る絶縁ゲート型バイポーラトランジスタである、ＲＣ−ＩＧＢＴの構成を示す断面図である。実施の形態３のＲＣ−ＩＧＢＴと異なる点は、第１ドリフト層が、Ｎ−ドリフト層１、ＳｉＯ2などの絶縁層１４、Ｐ−ドリフト層２が図中の水平方向に繰り返された超接合構造となっていることであり、トレンチ工程、注入工程、拡散工程によって形成される。Ｎ−ドリフト層１、絶縁層１４、Ｐ−ドリフト層２の厚みは共にＬ５とする。
なお、超接合構造ではＮ−ドリフト層１、Ｐ−ドリフト層２、絶縁層１４がこの順に規則的に水平方向に繰り返されていても良いし、Ｎ−ドリフト層１とＰ−ドリフト層２との間の任意の箇所に、適宜絶縁層１４が挿入された構造でも良い。
これ以外の構成については実施の形態３と同様であるため、説明を省略する。
＜動作＞
基本的な動作は実施の形態３と同様である。
ゲート電極８に正電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層３の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層３へ注入され、本ＩＧＢＴは順方向に導通する。ゲート電極８に閾値Ｖｔｈ以上のゲート電圧を印加した状態で、Ｐコレクタ層１２とＮバッファ層１１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１３に印加すると、正孔がコレクタ電極１３からＰコレクタ層１２を介してＮ−ドリフト層１に注入されて伝導度変調が生じ、第１、第２ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。
ゲート電極８に負バイアスを印加し、エミッタ電極１０とコレクタ電極１３に所定の電圧（エミッタ電圧＜コレクタ電圧）を印加すると、Ｐベース層４からＮ−ドリフト層３及びＮ−ドリフト層１、絶縁層１４、Ｐ−ドリフト層２の繰り返し構造に向かって空乏層が伸張する。Ｎ−ドリフト層１とＰ−ドリフト層２において含有するキャリア量を揃えていれば、第１ドリフト層が完全空乏化され、高電界を保持することができる。
図１６の右図は、本実施の形態のＲＣ−ＩＧＢＴのオフ時に、エミッタ−コレクタ間に６００Ｖの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。図１６の左図には図１５と同一のＩＧＢＴの断面図を示しており、Ｎ−ドリフト層１を通るＡ−Ａ´線に沿った電界強度分布を図１６の右図において実線で、Ｐ−ドリフト層２を通るＢ−Ｂ´線に沿った電界強度分布を図１６の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。
次に、本実施の形態のＲＣ−ＩＧＢＴにおいて、Ｎ−ドリフト層１、Ｐ−ドリフト層２、絶縁層１４の厚みＬ５を４０μｍとした場合のコレクタ電圧−コレクタ電流密度特性のシミュレーションを図１７に示す。比較のために、図１９に示す従来構造のＲＣ−ＩＧＢＴにおいてＮ−ドリフト層１の膜厚を９０μｍとした場合も併せて示している。
図１７から、従来構造ではコレクタ電流密度が１００Ａ／ｃｍ2程度となるオン電圧が約１．４Ｖ前後であるのに対し、本実施の形態の超接合構造ではオン電圧が約１．５Ｖ前後と若干大きくなっているものの、電流密度が２０Ａ／ｃｍ2以下の低電流密度領域では、オン抵抗の小さなＭＯＳＦＥＴ特性（ユニポーラ特性）を得ることができ、低電流密度でのオン電圧が小さくなることが判る。
Ｎ−ドリフト層１，３及びＮバッファ層１１のＮ型不純物濃度を同一に揃える事により、Ｎ型不純物濃度を大きな値にできる。また、Ｐコレクタ層１２とＮコレクタ層１５の繰り返しピッチをセルピッチの５倍〜１５０００倍とし、Ｐコレクタ層１２の幅（図１１の水平方向）を大きく取ることで、コレクタ電極１３からの正孔の注入を容易に出来る構造となる。そのため、スナップバック電圧が小さく、かつオン抵抗の小さなＭＯＳＦＥＴ特性となり、ＭＯＳＦＥＴ動作電流密度を定格電流密度の１／１０〜１／５程度と、ＭＯＳＦＥＴ動作範囲を大きく取ることが出来る。
このように本実施の形態のＲＣ−ＩＧＢＴでは、Ｎ−ドリフト層１及びＰ−ドリフト層２の不純物濃度や超接合層の膜厚Ｌ５を適切に選択することにより、耐圧を維持しながらオン電圧を小さくし、定格電流密度の１／１０〜１／５程度の電流密度以下でオン抵抗の小さなＭＯＳＦＥＴ特性を得ることが可能になる。
なお、上記では各層の導電型をＮ型、Ｐ型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。
＜効果＞
本実施の形態の絶縁ゲート型バイポーラトランジスタは、Ｎバッファ層１１の第２主面上に、第２導電型のコレクタ層（Ｐコレクタ層１２）と水平方向に繰り返し構造になるように形成された第１導電型のコレクタ層（Ｎコレクタ層１５）をさらに備え、コレクタ電極１３は、Ｐコレクタ層１２及びＮコレクタ層１５上に形成されるので、このようなＲＣ−ＩＧＢＴにおいても、超接合構造を用いることにより、耐圧を維持しながらオン電圧を小さくすることが可能である。
また、本実施の形態の絶縁ゲート型バイポーラトランジスタにおいて、Ｎコレクタ層１５とＰコレクタ層１２の繰り返しピッチは、第１ドリフト層１，２，１４の繰り返しピッチの５〜１５０００倍とすることにより、コレクタ電極１３からの正孔注入を容易に行う事ができ、スナップバック電圧を小さくすることが可能である。
本実施の形態の絶縁ゲート型バイポーラトランジスタの製造方法では、第１ドリフト層１，２，１４を形成する工程として、（ｄ）トレンチ工程と、（ｅ）注入工程と、（ｆ）拡散工程とを備えるので、耐圧を維持しながらオン電圧の小さい絶縁ゲート型バイポーラトランジスタを製造できる。
また、第１ドリフト層の超接合構造はＮバッファ層１１上に直接的に形成される必要はなく、第１ドリフト層の超接合構造とＮバッファ層１１との間に第３ドリフト層としてＮ−ドリフト層が設けられていても、本発明の効果を奏する。
１，３ Ｎ−ドリフト層、２ Ｐ−ドリフト層、４ Ｐベース層、５ Ｎエミッタ層、６ Ｐ＋コンタクト層、７ 絶縁ゲート膜、８ ゲート電極、９ 層間絶縁膜、１０ エミッタ電極、１１ Ｎバッファ層、１２ Ｐコレクタ層、１３ コレクタ電極、１４ 絶縁層、１５ Ｎコレクタ層。

Claims (12)

  1. 第１導電型のバッファ層と、
    前記バッファ層の第１主面上に形成された第１ドリフト層と、
    前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、
    前記第２ドリフト層上に形成された第２導電型のベース層と、
    前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、
    前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、
    前記エミッタ層と導通するエミッタ電極と、
    前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、
    前記コレクタ層上に形成されたコレクタ電極とを備え、
    前記第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造である、
    絶縁ゲート型バイポーラトランジスタ。
  2. 前記第１の層と前記第２の層の間に適宜絶縁膜が形成された、
    請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
  3. 第１導電型のバッファ層と、
    前記バッファ層の第１主面上に形成された第１ドリフト層と、
    前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、
    前記第２ドリフト層上に形成された第２導電型のベース層と、
    前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、
    前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、
    前記エミッタ層と導通するエミッタ電極と、
    前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、
    前記コレクタ層上に形成されたコレクタ電極とを備え、
    前記第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造である、
    絶縁ゲート型バイポーラトランジスタ。
  4. 前記第１ドリフト層はワイドバンドギャップ半導体で形成される、
    請求項１〜３のいずれかに記載の絶縁ゲート型バイポーラトランジスタ。
  5. 第１導電型のバッファ層と、
    前記バッファ層の第１主面上に形成された第１導電型の第３ドリフト層と、
    前記第３ドリフト層上に形成された第１ドリフト層と、
    前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、
    前記第２ドリフト層上に形成された第２導電型のベース層と、
    前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、
    前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、
    前記エミッタ層と導通するエミッタ電極と、
    前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、
    前記コレクタ層上に形成されたコレクタ電極とを備え、
    前記第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造である、
    絶縁ゲート型バイポーラトランジスタ。
  6. 前記第１の層と前記第２の層の間に適宜絶縁膜が形成された、
    請求項５に記載の絶縁ゲート型バイポーラトランジスタ。
  7. 第１導電型のバッファ層と、
    前記バッファ層の第１主面上に形成された第１導電型の第３ドリフト層と、
    前記第３ドリフト層上に形成された第１ドリフト層と、
    前記第１ドリフト層上に形成された第１導電型の第２ドリフト層と、
    前記第２ドリフト層上に形成された第２導電型のベース層と、
    前記ベース層表面に選択的に形成された第１導電型のエミッタ層と、
    前記エミッタ層の表面から前記第２ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、
    前記エミッタ層と導通するエミッタ電極と、
    前記バッファ層の第２主面上に形成された第２導電型のコレクタ層と、
    前記コレクタ層上に形成されたコレクタ電極とを備え、
    前記第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造である、
    絶縁ゲート型バイポーラトランジスタ。
  8. 前記バッファ層の第２主面上に、前記第２導電型のコレクタ層と水平方向に繰り返し構造になるように形成された第１導電型のコレクタ層をさらに備え、
    前記コレクタ電極は、前記第２導電型のコレクタ層及び前記第１導電型のコレクタ層上に形成される、
    請求項１〜７のいずれかに記載の絶縁ゲート型バイポーラトランジスタ。
  9. 前記第２導電型のコレクタ層の中間点と前記第１導電型のコレクタ層との間で、前記バッファ層に０．５Ｖ以上の電圧降下が発生するよう、前記第２導電型のコレクタ層の幅を決定する、
    請求項８に記載の絶縁ゲート型バイポーラトランジスタ。
  10. 前記第１導電型のコレクタ層と前記第２導電型のコレクタ層の繰り返しピッチは、前記第１ドリフト層の繰り返しピッチの５〜１５０００倍である、
    請求項８に記載の絶縁ゲート型バイポーラトランジスタ。
  11. 請求項１，５の絶縁ゲート型バイポーラトランジスタの製造方法であって、
    前記第１ドリフト層を形成する工程として、
    （ａ）注入工程と、
    （ｂ）拡散工程と、
    （ｃ）エピタキシャル成長工程とを備える、
    絶縁ゲート型バイポーラトランジスタの製造方法。
  12. 請求項２，３，６，７の絶縁ゲート型バイポーラトランジスタの製造方法であって、
    前記第１ドリフト層を形成する工程として、
    （ｄ）トレンチ工程と、
    （ｅ）注入工程と、
    （ｆ）拡散工程とを備える、
    絶縁ゲート型バイポーラトランジスタの製造方法。
JP2011063564A 2010-12-16 2011-03-23 絶縁ゲート型バイポーラトランジスタとその製造方法 Pending JP2012142537A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011063564A JP2012142537A (ja) 2010-12-16 2011-03-23 絶縁ゲート型バイポーラトランジスタとその製造方法
US13/226,995 US8482030B2 (en) 2010-12-16 2011-09-07 Insulated gate bipolar transistor and manufacturing method thereof
CN201110287695.2A CN102569354B (zh) 2010-12-16 2011-09-26 绝缘栅型双极晶体管及其制造方法
DE102011085196A DE102011085196A1 (de) 2010-12-16 2011-10-25 Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben
KR1020110130028A KR101309674B1 (ko) 2010-12-16 2011-12-07 절연 게이트형 바이폴라 트랜지스터와 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010280112 2010-12-16
JP2010280112 2010-12-16
JP2011063564A JP2012142537A (ja) 2010-12-16 2011-03-23 絶縁ゲート型バイポーラトランジスタとその製造方法

Publications (1)

Publication Number Publication Date
JP2012142537A true JP2012142537A (ja) 2012-07-26

Family

ID=46233237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011063564A Pending JP2012142537A (ja) 2010-12-16 2011-03-23 絶縁ゲート型バイポーラトランジスタとその製造方法

Country Status (5)

Country Link
US (1) US8482030B2 (ja)
JP (1) JP2012142537A (ja)
KR (1) KR101309674B1 (ja)
CN (1) CN102569354B (ja)
DE (1) DE102011085196A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209507A (ja) * 2013-04-16 2014-11-06 ローム株式会社 半導体装置
JP2015026726A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JPWO2013179379A1 (ja) * 2012-05-29 2016-01-14 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2018041972A (ja) * 2017-10-23 2018-03-15 ローム株式会社 半導体装置
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
JP2019016765A (ja) * 2016-11-17 2019-01-31 富士電機株式会社 半導体装置
JP2019517738A (ja) * 2016-12-28 2019-06-24 スー ジョウ オリエンタル セミコンダクター カンパニー リミテッドＳｕ Ｚｈｏｕ Ｏｒｉｅｎｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ． スーパージャンクション構造のパワートランジスタ及びその製造方法
CN112951906A (zh) * 2021-01-25 2021-06-11 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301414B1 (ko) * 2012-07-16 2013-08-28 삼성전기주식회사 반도체 소자 및 반도체 소자 제조 방법
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
KR20150076768A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
CN104779276B (zh) * 2014-03-26 2020-01-21 上海提牛机电设备有限公司 一种具有超结结构的igbt及其制备方法
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
CN104241126B (zh) * 2014-09-17 2017-10-31 中航（重庆）微电子有限公司 沟槽型igbt及制备方法
JP2016063048A (ja) * 2014-09-17 2016-04-25 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法
US9559171B2 (en) 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6319454B2 (ja) 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6693131B2 (ja) 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构
CN110620147B (zh) * 2018-09-14 2023-05-23 电子科技大学 超高速大电流纵向绝缘栅双极型晶体管
CN109300978A (zh) * 2018-10-25 2019-02-01 上海超致半导体科技有限公司 一种超结igbt器件结构及其制造方法
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN113871455B (zh) * 2021-09-28 2023-08-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113937156B (zh) * 2021-10-11 2023-07-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN116469910B (zh) * 2022-09-09 2024-02-02 苏州华太电子技术股份有限公司 一种igbt器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260984A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 高耐圧半導体素子
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2005142240A (ja) * 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010147182A (ja) * 2008-12-17 2010-07-01 Sumitomo Electric Ind Ltd エピタキシャルウエハの製造方法および半導体装置の製造方法
JP2010219088A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304719B1 (ko) 1999-10-29 2001-11-02 김덕중 트렌치형 게이트를 갖는 전력용 반도체 소자 및 그 제조방법
JP4109009B2 (ja) 2002-04-09 2008-06-25 株式会社東芝 半導体素子及びその製造方法
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4643146B2 (ja) 2004-01-05 2011-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP4785364B2 (ja) * 2004-09-24 2011-10-05 株式会社豊田中央研究所 半導体装置とその製造方法
US7462909B2 (en) 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2007036213A (ja) 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
JP2007005723A (ja) * 2005-06-27 2007-01-11 Toshiba Corp 半導体装置
US7948033B2 (en) 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
JP4952638B2 (ja) * 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
JP5462020B2 (ja) 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260984A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 高耐圧半導体素子
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2005142240A (ja) * 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010147182A (ja) * 2008-12-17 2010-07-01 Sumitomo Electric Ind Ltd エピタキシャルウエハの製造方法および半導体装置の製造方法
JP2010219088A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179379A1 (ja) * 2012-05-29 2016-01-14 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
US9299818B2 (en) 2012-05-29 2016-03-29 Mitsubishi Electric Corporation Insulating gate-type bipolar transistor
JP2014209507A (ja) * 2013-04-16 2014-11-06 ローム株式会社 半導体装置
JP2015026726A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2019016765A (ja) * 2016-11-17 2019-01-31 富士電機株式会社 半導体装置
JP2019517738A (ja) * 2016-12-28 2019-06-24 スー ジョウ オリエンタル セミコンダクター カンパニー リミテッドＳｕ Ｚｈｏｕ Ｏｒｉｅｎｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ． スーパージャンクション構造のパワートランジスタ及びその製造方法
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
JP2018041972A (ja) * 2017-10-23 2018-03-15 ローム株式会社 半導体装置
CN112951906A (zh) * 2021-01-25 2021-06-11 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法
CN112951906B (zh) * 2021-01-25 2024-02-06 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法

Also Published As

Publication number Publication date
CN102569354A (zh) 2012-07-11
US8482030B2 (en) 2013-07-09
KR101309674B1 (ko) 2013-09-23
CN102569354B (zh) 2015-02-18
US20120153348A1 (en) 2012-06-21
KR20120067938A (ko) 2012-06-26
DE102011085196A1 (de) 2012-06-21

Similar Documents

Publication Publication Date Title
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
JP5971414B2 (ja) 半導体装置
JP5557581B2 (ja) 半導体装置および電力変換装置
WO2012056704A1 (ja) 半導体素子および半導体装置
US20150187877A1 (en) Power semiconductor device
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
JPWO2020026401A1 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
Chowdhury et al. Operating principles, design considerations, and experimental characteristics of high-voltage 4H-SiC bidirectional IGBTs
JP2016195271A (ja) 半導体装置
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JPWO2020145109A1 (ja) 半導体装置及び電力変換装置
Lorenz et al. Key power semiconductor device concepts for the next decade
US20150187922A1 (en) Power semiconductor device
US20150171198A1 (en) Power semiconductor device
JP2018107479A (ja) 半導体装置
JP6843952B2 (ja) 半導体装置の製造方法
US20150144993A1 (en) Power semiconductor device
CN112736134A (zh) 碳化硅pnpn晶闸管注入型igbt器件
JP7333509B2 (ja) 炭化珪素半導体装置
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
JP2014207460A (ja) 半導体装置および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141224