JP2019517738A - スーパージャンクション構造のパワートランジスタ及びその製造方法 - Google Patents

スーパージャンクション構造のパワートランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2019517738A
JP2019517738A JP2018563060A JP2018563060A JP2019517738A JP 2019517738 A JP2019517738 A JP 2019517738A JP 2018563060 A JP2018563060 A JP 2018563060A JP 2018563060 A JP2018563060 A JP 2018563060A JP 2019517738 A JP2019517738 A JP 2019517738A
Authority
JP
Japan
Prior art keywords
epitaxial layer
substrate epitaxial
doping
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018563060A
Other languages
English (en)
Inventor
リュウ，レイ
リュウ，ウェイ
ユアン，ユアンリン
ゴン，イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Oriental Semiconductor Co Ltd
Original Assignee
Suzhou Oriental Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Oriental Semiconductor Co Ltd filed Critical Suzhou Oriental Semiconductor Co Ltd
Publication of JP2019517738A publication Critical patent/JP2019517738A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Abstract

スーパージャンクション構造のパワートランジスタ及びその製造方法を開示する。スーパージャンクション構造のパワートランジスタは、第１ドーピングタイプの第１基板エピタキシャル層（２００）と、第１基板エピタキシャル層（２００）の上に設けられる第１ドーピングタイプの第２基板エピタキシャル層（２０１）とを備え、第１基板エピタキシャル層（２００）内に第１ドーピングタイプのドレイン領域及び複数の第２ドーピングタイプの柱状エピタキシャルドーピング領域（２０２）が形成され、第２基板エピタキシャル層（２０１）内に複数のトレンチが設けられ、トレンチに複合ゲート構造が形成され、隣接するトレンチの間の第２基板エピタキシャル層（２０１）内に第２ドーピングタイプのボディ領域（２０７）が設けられ、ボディ領域（２０７）内に第１ドーピングタイプのソース領域（２０８）が設けられる。２層構造の基板エピタキシャル層を採用し、柱状エピタキシャルドーピング領域（２０２）よりも数が多い複合ゲート構造を形成させ、より多くの電流チャネルを形成することができ、オン抵抗を低減することができる。それと同時に、第２基板エピタキシャル層（２０１）のドーピング濃度を第１基板エピタキシャル層（２００）のドーピング濃度よりも大きくすることにより、ブレークオーバ電圧を向上させることができる。また、複合ゲート構造により、ゲートとドレインとの間の重なる面積を減少させ、ゲートとドレインとの間の容量を低減させ、スイッチング速度を加速させた。【選択図】図１

Description

本開示は、パワー半導体の技術分野に関し、例えば、スーパージャンクション構造のパワートランジスタ及びその製造方法に関する。
スーパージャンクション構造のパワートランジスタは、基板エピタキシャル層に複数の柱状エピタキシャルドーピング領域が形成され、柱状エピタキシャルドーピング領域と基板エピタキシャル層は逆のドーピングタイプを有し、スーパージャンクション構造のパワートランジスタのブレークオーバ電圧を向上させるために、柱状エピタキシャルドーピング領域と基板エピタキシャル層との間は、キャリアが互いに消滅しやすい。関連技術において、スーパージャンクション構造のパワーデバイスの製造方法は、基板エピタキシャル層に複数の溝を形成しておき、溝内に柱状エピタキシャルドーピング領域を形成するように基板エピタキシャル層材料の成長を行い、その後、柱状エピタキシャルドーピング領域の先端にボディ領域を形成し、ボディ領域にソース領域を形成する。関連技術の欠点は、スーパージャンクション構造のパワートランジスタのオン抵抗を一定に保持すると、該スーパージャンクション構造のパワートランジスタのブレークオーバ電圧は継続的に向上することができず、基板エピタキシャル層の厚さを高めることによりブレークオーバ電圧を改善しようとすると、該スーパージャンクション構造のパワートランジスタのオン抵抗が大きくなることである。
本開示は、２層構造の基板エピタキシャル層を備え、第１基板エピタキシャル層にスーパージャンクション構造が形成され、第２基板エピタキシャル層に複合ゲート構造が形成されるスーパージャンクション構造のパワートランジスタ及びその製造方法を提供し、関連技術におけるスーパージャンクション構造のパワートランジスタではブレークオーバ電圧の改善とオン抵抗の低減の両立を実現できないという課題を解決した。
第１ドーピングタイプの第１基板エピタキシャル層と、前記第１基板エピタキシャル層の上に設けられる第１ドーピングタイプの第２基板エピタキシャル層とを備え、前記第１基板エピタキシャル層に第１ドーピングタイプのドレイン領域及び複数の第２ドーピングタイプの柱状エピタキシャルドーピング領域が形成され、前記第２基板エピタキシャル層に複数のトレンチが設けられ、前記トレンチに複合ゲート構造が形成され、隣接する前記トレンチの間の第２基板エピタキシャル層に第２ドーピングタイプのボディ領域が設けられ、前記ボディ領域に第１ドーピングタイプのソース領域が設けられるスーパージャンクション構造のパワートランジスタ。
ここで、前記第２基板エピタキシャル層における複合ゲート構造の数は、前記第１基板エピタキシャル層の柱状エピタキシャルドーピング領域の数よりも多い。
ここで、前記複合ゲート構造は、前記柱状エピタキシャルドーピング領域の上、及び前記隣接する柱状エピタキシャルドーピング領域の間の第１基板エピタキシャル層の上に順に設けられる。
ここで、前記第２基板エピタキシャル層のドーピング濃度は、前記第１基板エピタキシャル層のドーピング濃度よりも大きい。
ここで、前記トレンチは、同じ方向の第１トレンチと、開口が前記第１トレンチの底部に位置する第２トレンチとを含み、前記複合ゲート構造がゲート、ゲート酸化層、スプリットゲート及びフィールド酸化層を含み、前記ゲート酸化層が前記第１トレンチの内面に設けられ、前記ゲートが前記第１トレンチの対向する側壁に設けられて前記ゲート酸化層を覆い、前記フィールド酸化層が前記ゲートの対向する表面及び前記第２トレンチの内面に設けられ、前記スプリットゲートが前記フィールド酸化層で囲まれた収容空間内に設けられる。
ここで、前記第１トレンチの幅は前記第２トレンチの幅よりも大きい。
ここで、前記スプリットゲートは導電層を介して前記ソース領域に接続される。
ここで、前記第１ドーピングタイプはＰ型ドーピングであり、前記第２ドーピングタイプはＮ型ドーピングであり、または、前記第１ドーピングタイプはＮ型ドーピングであり、前記第２ドーピングタイプはＰ型ドーピングである。
第１基板エピタキシャル層に複数の柱状エピタキシャルドーピング領域を形成させることと、
前記第１基板エピタキシャル層の上に第２基板エピタキシャル層を形成させることと、
前記第２基板エピタキシャル層の上にハードマスク層を形成させ、前記ハードマスク層をエッチングしてハードマスク層の開口を形成させることと、
前記第２基板エピタキシャル層に複数の第１トレンチを形成させるように、前記第２基板エピタキシャル層をエッチングすることと、
前記第１トレンチの内面にゲート酸化層を形成させることと、
前記第１トレンチの対向する側壁にゲートを形成させることと、
露出したゲート酸化層をエッチングし、前記第２基板エピタキシャル層をエッチングして第２トレンチを形成させることと、
前記第２トレンチの内面および前記ゲートの対向する表面を覆うようにフィールド酸化層を形成させ、前記フィールド酸化層で囲まれた収容空間内にスプリットゲートを形成させることと、
前記第２基板エピタキシャル層にボディ領域を形成させ、前記ボディ領域にソース領域を形成させることと、
前記第１基板エピタキシャル層の底部にドレイン領域を形成させることと、
を含むスーパージャンクション構造のパワートランジスタの製造方法。
ここで、前記第１トレンチを形成させる際に、形成される第１トレンチの幅が前記ハードマスク層の開口の幅よりも大きくなるように、横方向のエッチングを増加させる。
ここで、前記第２基板エピタキシャル層の第１トレンチの数は、前記第１基板エピタキシャル層の柱状エピタキシャルドーピング領域の数よりも多い。
ここで、前記第２基板エピタキシャル層と前記第１基板エピタキシャル層のドーピングタイプは同じであり、且つ、前記第２基板エピタキシャル層のドーピング濃度は、前記第１基板エピタキシャル層のドーピング濃度よりも大きい。
本開示に係るスーパージャンクション構造のパワートランジスタ及びその製造方法は、２層構造の基板エピタキシャル層を採用した。ここで、第１基板エピタキシャル層に柱状エピタキシャルドーピング領域を形成させ、第２基板エピタキシャル層に柱状エピタキシャルドーピング領域よりも数が多い複合ゲート構造を形成させることができ、より多くの電流チャネルを形成することができ、スーパージャンクション構造のパワートランジスタのオン抵抗を低減した。それと同時に、第２基板エピタキシャル層の濃度を第１基板エピタキシャル層のドーピング濃度よりも大きくすることにより、スーパージャンクション構造のパワートランジスタのブレークオーバ電圧を向上させることができる。また、第２基板エピタキシャル層においてトレンチ構造を掘り込んでゲートとスプリットゲートを自己整合的に実現することにより、ゲートとドレインとの間の重なる面積を減少させ、ゲートとドレインとの間の容量を低減させ、スーパージャンクション構造のパワートランジスタのスイッチング速度を加速させた。
一実施例に係るスーパージャンクション構造のパワートランジスタの断面構造を示す模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法のフローを示す模式図である。 別の実施例に係るスーパージャンクション構造のパワートランジスタの製造方法のフローを示す模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法におけるステップ１０に示す構造模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法におけるステップ２００１に示す構造模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法におけるステップ２００２に示す構造模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法におけるステップ２００３に示す構造模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法におけるステップ２００４に示す構造模式図である。 一実施例に係るスーパージャンクション構造のパワートランジスタの製造方法におけるステップ３０に示す構造模式図である。
以下、本実施例における図面を参照しながら本開示を説明する。
本開示に使用される「有する」、「備える」及び「含む」のような用語は、１つまたは複数の他の要素またはその組み合わせの存在または追加を除外するものではない。それと同時に、本開示の実施形態を説明するために、明細書の図面に示された模式図では、本開示に係る層と領域の厚さを拡大し、且つ、示された図形の大きさは実際の寸法を示すものではない。明細書の図面は模式的なものであり、本開示の範囲を限定するものではない。明細書に示される実施例は明細書の図面に示す領域の特定形状に限定されるものではなく、得られた形状において製造によるばらつき等を有するものを含み、例えば、エッチングにより得られる曲線は通常曲がっているまたは丸みを帯びているという特点を有するが、本実施例ではいずれも矩形で表示される。
スーパージャンクション構造のパワートランジスタは、セル領域と終端領域とを備える。ここで、セル領域は低オン抵抗を取得するためのものであり、終端領域はセル領域の縁部のセルの耐圧を向上させるためのものである。終端領域はスーパージャンクション構造のパワートランジスタにおける汎用の構造であり、製品の要求に応じて異なる設計構造を有し、本実施例ではスーパージャンクション構造のパワートランジスタの終端領域の構造について説明を展開しない。本実施例に係るスーパージャンクション構造のパワートランジスタ構造とは、スーパージャンクション構造のパワートランジスタにおけるセル領域の構造である。
図１は、本実施例に係るスーパージャンクション構造のパワートランジスタの断面構造を示す模式図である。図１に示すように、該スーパージャンクション構造のパワートランジスタは、第１ドーピングタイプの第１基板エピタキシャル層２００と、第１ドーピングタイプの第２基板エピタキシャル層２０１とを備える。ここで、該第１基板エピタキシャル層２００の先端から第１基板エピタキシャル層２００内に向かって、第１基板エピタキシャル層２００の不純物と電荷バランスを取る複数の第２ドーピングタイプの柱状エピタキシャルドーピング領域２０２が設けられる。
第１基板エピタキシャル層２００の材質はシリコンであってもよい。
本実施例に係る第１ドーピングタイプと第２ドーピングタイプは、ドーピングタイプが逆となり、すなわち、第１ドーピングタイプがＮ型ドーピングであれば、第２ドーピングタイプはＰ型ドーピングであり、第１ドーピングタイプがＰ型ドーピングであれば、第２ドーピングタイプはＮ型ドーピングである。
第１基板エピタキシャル層２００内の柱状エピタキシャルドーピング領域２０２の数については、本実施例において２つのみが示されているが、柱状エピタキシャルドーピング領域２０２の数は製品の設計要求に応じて決定されることができる。
図１に示すように、第２基板エピタキシャル層２０１が第１基板エピタキシャル層２００の上に設けられ、該第２基板エピタキシャル層２０１の先端から第２基板エピタキシャル層２０１内に向かって、複数のトレンチが開設され、該トレンチに複合ゲート構造が形成され、該複合ゲート構造はゲート２０４、ゲート酸化層２０３、スプリットゲート２０６及びフィールド酸化層２０５を含む。本実施例において、前記トレンチは、同じ方向の上部トレンチと、開口が上部トレンチ底部に位置する下部トレンチとを含む。ここで、ゲート酸化層２０３が上部トレンチの内面に設けられ、ゲート２０４が上部トレンチの対向する側壁に設けれてゲート酸化層２０３を覆い、フィールド酸化層２０５がゲート２０４の対向する表面および下部トレンチの内面に設けられ、スプリットゲート２０６がフィールド酸化層２０５で囲まれた収容空間内に設けられる。
オプションとして、スプリットゲート２０６の上面はゲート２０４の上面よりも低い。
デバイスのゲート構造と製造プロセスを最適化するために、上部トレンチの幅は下部トレンチの幅より大きくてもよい。
第２基板エピタキシャル層２０１の材質については、第１基板エピタキシャル層２００の材質と一致してもよいが、一致しなくてもよい。本実施例において、第２基板エピタキシャル層２０１のドーピング濃度は第１基板エピタキシャル層２００のドーピング濃度よりも大きい。このように、デバイスのブレークオーバ電圧を向上させることができる。
第２基板エピタキシャル層２０１内の複合ゲート構造については、本実施例において、複合ゲート構造の数が第１基板エピタキシャル層２００内の柱状エピタキシャルドーピング領域２０２の数よりも多い。このように、デバイスの電流チャネルの数を増加し、デバイスのオン抵抗を低減することができる。複合ゲート構造の位置については、第２基板エピタキシャル層２０１内の柱状エピタキシャルドーピング領域２０２の上、及び隣接する２つの柱状エピタキシャルドーピング領域２０２の間の第１基板エピタキシャル層２００の上に設けてもよい。
図１に示すように、第２基板エピタキシャル層２０１内に、第２ドーピングタイプのボディ領域２０７がさらに設けられ、該ボディ領域２０７が隣接する複合ゲート構造の間に設けられ、ボディ領域２０７内に第１ドーピングタイプのソース領域２０８が設けられる。本実施例において、図１に示すように、ボディ領域２０７の底部と上部トレンチの底部は同一平面にあり、すなわち、該平面の上にゲート酸化層２０３、ゲート２０４、フィールド酸化層２０５及びスプリットゲート２０６が同時に存在する。下部トレンチは該平面よりも低く、該平面の下にフィールド酸化層２０５及びスプリットゲート２０６が同時に存在するが、ゲート酸化層２０３及びゲート２０４は存在しない。
本実施例において、図１に示すように、第１基板エピタキシャル層２００の底部に第１ドーピングタイプのドレイン領域２１０が設けられる。
スーパージャンクション構造のパワートランジスタに、電気的に遮蔽する役割を果たす絶縁誘電体層（図示せず）をさらに備え、該絶縁誘電体層の内部に接触孔が設けられ、接触孔内に金属層が充填されてオーミック接触を形成する。これは関連技術中の汎用構造であり、本実施例では説明を省略する。
オプションとして、本実施例において、スプリットゲート２０６とソース領域２０８は、金属層（すなわち、導電層）を介して接続される。
本実施例に係るスーパージャンクション構造のパワートランジスタは、２層構造の基板エピタキシャル層を採用した。ここで、第１基板エピタキシャル層に柱状エピタキシャルドーピング領域を形成させ、第２基板エピタキシャル層に柱状エピタキシャルドーピング領域よりも数が多い複合ゲート構造を形成させることができ、より多くの電流チャネルを形成することができ、スーパージャンクション構造のパワートランジスタのオン抵抗を低減した。それと同時に、第２基板エピタキシャル層の濃度を第１基板エピタキシャル層のドーピング濃度よりも大きくなるように設定し、スーパージャンクション構造のパワートランジスタのブレークオーバ電圧を向上させることができる。また、第２基板エピタキシャル層においてトレンチ構造を掘り込んでゲートとスプリットゲートを自己整合的に実現することにより、ゲートとドレインとの間の重なる面積を減少させ、ゲートとドレインとの間の容量を低減させ、スーパージャンクション構造のパワートランジスタのスイッチング速度を加速させた。
本実施例は、スーパージャンクション構造のパワートランジスタの製造方法をさらに提供する。図２に示すように、該方法は以下のステップを含む。
ステップ１０において、図４に示すように、第１基板エピタキシャル層２００内の先端から第１基板エピタキシャル層２００内に向かって、複数の柱状エピタキシャルドーピング領域２０２を形成させる。
上記プロセスは、以下のステップを含み。第１基板エピタキシャル層２００の表面にハードマスク層を形成させるステップ。該ハードマスク層が通常は酸化物−窒化物−酸化物（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ、ＯＮＯ）の構造であり、第１基板エピタキシャル層２００表面に順に積層された第１酸化層、第２窒化層、及び第３酸化層を含む。上記ステップの後に、フォトリソグラフィープロセスにより柱状エピタキシャルドーピング領域２０２の所属する溝の位置を定義し、溝におけるハードマスク層を除去し、エッチング後の残留ハードマスク層をマスクとして第１基板エピタキシャル層２００をエッチングし、それにより、第１基板エピタキシャル層２００内に複数の溝を形成させるステップ。最後に、溝内に基板エピタキシャル層材料の成長を行い、平坦化処理を行って柱状エピタキシャルドーピング領域２０２を形成させるステップ。
本実施例において、第１基板エピタキシャル層２００のドーピングタイプは第１ドーピングタイプであり、柱状エピタキシャルドーピング領域２０２のドーピングタイプは第２ドーピングタイプである。ここで、第１ドーピングタイプと第２ドーピングタイプは、ドーピングタイプが逆となり、オプションとして、該第１ドーピングタイプがＮ型で、第２ドーピングタイプがＰ型である。
ステップ２０において、第１基板エピタキシャル層２００の上に第２基板エピタキシャル層２０１を形成させ、第２基板エピタキシャル層２０１の先端から第２基板エピタキシャル層２０１内に向かって、複数のトレンチを形成させ、該トレンチに複合ゲート構造を形成させる。該ステップ２０は、図３に示すように、以下のステップを含んでもよい。
ステップ２００１において、図５に示すように、第１基板エピタキシャル層２００の上に第２基板エピタキシャル層２０１を形成させ、第２基板エピタキシャル層２０１の先端から第２基板エピタキシャル層２０１内に向かって、エッチングを行って複数の第１トレンチを形成させる。
ここで、第２基板エピタキシャル層２０１のドーピングタイプと第１基板エピタキシャル層２００は、いずれもドーピングタイプが第１ドーピングタイプである。オプションとして、スーパージャンクション構造のパワートランジスタのブレークオーバ電圧を向上させるために、第２基板エピタキシャル層２０１のドーピング濃度は第１基板エピタキシャル層２００のドーピング濃度よりも大きい。
一実施例において、上記第１トレンチを形成させるプロセスは、第２基板エピタキシャル層２０１の上にハードマスク層３００を形成させてから、ハードマスク層３００をエッチングし、ハードマスク層３００内にハードマスク層３００の開口を形成させ、最後に、ハードマスク層３００をマスクとし、第２基板エピタキシャル層２０１をエッチングして複数の第１トレンチを形成させるステップを含む。本実施例において、プラズマエッチングとウエットエッチングとを組み合わせる方法、または垂直なプラズマエッチングと傾斜したプラズマエッチングとを組み合わせる方法を採用し、横方向のエッチングを増加させることにより、該第１トレンチの幅をハードマスク層３００の開口の幅よりも大きくさせる。
オプションとして、フォトマスクブランクスを調節することにより、第２基板エピタキシャル層２０１内に形成される第１トレンチの数を第１基板エピタキシャル層２００内に形成される柱状エピタキシャルドーピング領域２０２の数よりも多くさせ、それにより後続に形成される複合ゲート構造の数を増加させ、デバイスの電流チャネルの数を増加し、デバイスのオン抵抗を低減することができる。
ステップ２００２において、図６に示すように、酸化工程を行い、第１トレンチの内面にゲート酸化層２０３を形成させた後に、第１導電性フィルムを堆積してエッチバックし、第１トレンチの対向する側壁にゲート２０４を形成させる。
ステップ２００３において、図７に示すように、ハードマスク層３００をマスクとし、第１トレンチの両側のゲート２０４間に露出したゲート酸化層２０３をエッチングするとともに、第１トレンチの下に位置する第２トレンチを形成するように下方の第２基板エピタキシャル層２０１をエッチングし続ける。
本実施例において、第１トレンチ（すなわち、上部トレンチ）の幅は第２トレンチ（すなわち、下部トレンチ）の幅よりも大きい。
ステップ２００４において、図８に示すように、１層の絶縁フィルムを堆積し、第２トレンチの内面とゲート２０４の対向する表面を覆うようにフィールド酸化層２０５を形成させ、その後、第２導電性フィルムを堆積してエッチバックし、フィールド酸化層２０５で囲まれた収容空間内にスプリットゲート２０６を形成させてから、フィールド酸化層２０５及びハードマスク層３００をエッチングする。
ステップ３０において、図９に示すように、第２基板エピタキシャル層２０１内の隣接する第１トレンチ間にイオン注入を行ってボディ領域２０７を形成させ、フォトリソグラフィープロセスでソース領域２０８の位置を定義し、その後、該ボディ領域２０７内において、ボディ領域２０７とドーピングタイプが逆のイオン注入を行ってソース領域２０８を形成させる。
本実施例において、該ソース領域２０８のドーピングタイプは、第１基板エピタキシャル層２００及び第２基板エピタキシャル層２０１と同じ第１ドーピングタイプであり、ボディ領域２０７のドーピングタイプは第２ドーピングタイプである。オプションとして、該ボディ領域２０７の底部と第１トレンチの底部は同一水平面にある。
最後に、形成された構造をカバーし、絶縁誘電体層を堆積させる。該絶縁誘電体層の材質はシリカガラス、ボロンリンシリカガラス、またはリンシリカガラスであってもよい。その後、フォトリソグラフィープロセスで接触孔の位置を定義し、その後、前記絶縁誘電体層をエッチングして接触孔を形成させ、第２ドーピングタイプのイオン注入を行って金属層を堆積してオーミック接触を形成させてから、前記金属層をエッチングしてソース電極及びゲート電極を形成させるとともに、金属層を介してスプリットゲート２０６とゲート電極２０４とを接続させる。その後、第１基板エピタキシャル層２００内に第１ドーピングタイプのドレイン領域を形成させ、金属層を堆積してドレイン電極を形成させる。
本実施例に係るスーパージャンクション構造のパワートランジスタの製造方法は、２層構造の基板エピタキシャル層を製造し、第２基板エピタキシャル層に第１基板エピタキシャル層の柱状エピタキシャルドーピング領域よりも数が多い複合ゲート構造を形成させることにより、より多くの電流チャネルを形成し、スーパージャンクション構造のパワートランジスタのオン抵抗を低減することができる。それと同時に、第２基板エピタキシャル層のドーピング濃度を第１基板エピタキシャル層のドーピング濃度よりも大きくなるように設定することにより、スーパージャンクション構造のパワートランジスタのブレークオーバ電圧を向上させる。また、第２基板エピタキシャル層にトレンチ構造を掘り込んでゲートとスプリットゲートを自己整合的に実現することにより、ゲートとドレインとの間の重なる面積を減少させ、ゲートとドレインとの間の容量を低減させ、スーパージャンクション構造のパワートランジスタのスイッチング速度を加速させた。
本開示に係るスーパージャンクション構造のパワートランジスタ及びその製造方法は、２層構造の基板エピタキシャル層を採用した。ここで、第１基板エピタキシャル層に柱状エピタキシャルドーピング領域を形成させ、第２基板エピタキシャル層に柱状エピタキシャルドーピング領域よりも数が多い複合ゲート構造を形成させることができ、より多くの電流チャネルを形成することができ、スーパージャンクション構造のパワートランジスタのオン抵抗を低減した。それと同時に、第２基板エピタキシャル層の濃度を第１基板エピタキシャル層のドーピング濃度よりも大きくすることにより、スーパージャンクション構造のパワートランジスタのブレークオーバ電圧を向上させることができる。また、第２基板エピタキシャル層にトレンチ構造を掘り込んでゲートとスプリットゲートを自己整合的に実現することにより、ゲートとドレインとの間の重なる面積を減少させ、ゲートとドレインとの間の容量を低減させ、スーパージャンクション構造のパワートランジスタのスイッチング速度を加速させた。

Claims (13)

  1. 第１ドーピングタイプの第１基板エピタキシャル層と、前記第１基板エピタキシャル層の上に設けられる第１ドーピングタイプの第２基板エピタキシャル層とを備え、前記第１基板エピタキシャル層に第１ドーピングタイプのドレイン領域及び複数の第２ドーピングタイプの柱状エピタキシャルドーピング領域が形成され、前記第２基板エピタキシャル層に複数のトレンチが設けられ、前記トレンチに複合ゲート構造が形成され、隣接する前記トレンチの間の第２基板エピタキシャル層に第２ドーピングタイプのボディ領域が設けられ、前記ボディ領域に第１ドーピングタイプのソース領域が設けられる、スーパージャンクション構造のパワートランジスタ。
  2. 前記第２基板エピタキシャル層における複合ゲート構造の数は、前記第１基板エピタキシャル層の柱状エピタキシャルドーピング領域の数よりも多い、請求項１に記載のスーパージャンクション構造のパワートランジスタ。
  3. 前記複合ゲート構造は、前記柱状エピタキシャルドーピング領域の上、及び前記隣接する柱状エピタキシャルドーピング領域の間の第１基板エピタキシャル層の上に順に設けられる、請求項２に記載のスーパージャンクション構造のパワートランジスタ。
  4. 前記第２基板エピタキシャル層のドーピング濃度は、前記第１基板エピタキシャル層のドーピング濃度よりも大きい、請求項１に記載のスーパージャンクション構造のパワートランジスタ。
  5. 前記トレンチは、同じ方向の第１トレンチと、開口が前記第１トレンチの底部に位置する第２トレンチとを含み、前記複合ゲート構造がゲート、ゲート酸化層、スプリットゲート及びフィールド酸化層を含み、前記ゲート酸化層が前記第１トレンチの内面に設けられ、前記ゲートが前記第１トレンチの対向する側壁に設けられて前記ゲート酸化層を覆い、前記フィールド酸化層が前記ゲートの対向する表面及び前記第２トレンチの内面に設けられ、前記スプリットゲートが前記フィールド酸化層で囲まれた収容空間内に設けられる、請求項１に記載のスーパージャンクション構造のパワートランジスタ。
  6. 前記第１トレンチの幅は前記第２トレンチの幅よりも大きい、請求項５に記載のスーパージャンクション構造のパワートランジスタ。
  7. 前記スプリットゲートは導電層を介して前記ソース領域に接続される、請求項５に記載のスーパージャンクション構造のパワートランジスタ。
  8. 前記第１ドーピングタイプはＰ型ドーピングであり、前記第２ドーピングタイプはＮ型ドーピングである、請求項１に記載のスーパージャンクション構造のパワートランジスタ。
  9. 前記第１ドーピングタイプはＮ型ドーピングであり、前記第２ドーピングタイプはＰ型ドーピングである、請求項１に記載のスーパージャンクション構造のパワートランジスタ。
  10. 第１基板エピタキシャル層に複数の柱状エピタキシャルドーピング領域を形成させることと、
    前記第１基板エピタキシャル層の上に第２基板エピタキシャル層を形成させることと、
    前記第２基板エピタキシャル層の上にハードマスク層を形成させ、前記ハードマスク層をエッチングしてハードマスク層の開口を形成させることと、
    前記第２基板エピタキシャル層に複数の第１トレンチを形成させるように前記第２基板エピタキシャル層をエッチングすることと、
    前記第１トレンチの内面にゲート酸化層を形成させることと、
    前記第１トレンチの対向する側壁にゲートを形成させることと、
    露出したゲート酸化層をエッチングし、前記第２基板エピタキシャル層をエッチングして第２トレンチを形成させることと、
    前記第２トレンチの内面と前記ゲートの対向する表面を覆ってフィールド酸化層を形成させ、前記フィールド酸化層で囲まれた収容空間内にスプリットゲートを形成させることと、
    前記第２基板エピタキシャル層にボディ領域を形成させ、前記ボディ領域にソース領域を形成させることと、
    前記第１基板エピタキシャル層の底部にドレイン領域を形成させることと、
    を含む、スーパージャンクション構造のパワートランジスタの製造方法。
  11. 前記第１トレンチを形成させる際に、形成される第１トレンチの幅が前記ハードマスク層の開口の幅よりも大きくなるように、横方向のエッチングを増加させる、請求項１０に記載の方法。
  12. 前記第２基板エピタキシャル層の第１トレンチの数は、前記第１基板エピタキシャル層の柱状エピタキシャルドーピング領域の数よりも多い、請求項１０に記載の方法。
  13. 前記第２基板エピタキシャル層と前記第１基板エピタキシャル層は、ドーピングタイプが同じであり、且つ、前記第２基板エピタキシャル層のドーピング濃度は、前記第１基板エピタキシャル層のドーピング濃度よりも大きい、請求項１０に記載の方法。
JP2018563060A 2016-12-28 2017-12-27 スーパージャンクション構造のパワートランジスタ及びその製造方法 Pending JP2019517738A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201611236171.X 2016-12-28
CN201611236171.XA CN108258027A (zh) 2016-12-28 2016-12-28 一种超级结功率晶体管及其制备方法
PCT/CN2017/118965 WO2018121600A1 (zh) 2016-12-28 2017-12-27 超级结功率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
JP2019517738A true JP2019517738A (ja) 2019-06-24

Family

ID=62706954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018563060A Pending JP2019517738A (ja) 2016-12-28 2017-12-27 スーパージャンクション構造のパワートランジスタ及びその製造方法

Country Status (6)

Country Link
US (1) US20190280119A1 (ja)
JP (1) JP2019517738A (ja)
KR (1) KR20180135035A (ja)
CN (1) CN108258027A (ja)
DE (1) DE112017001821T5 (ja)
WO (1) WO2018121600A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023502812A (ja) * 2020-10-20 2023-01-26 蘇州東微半導体股▲ふん▼有限公司 半導体スーパージャンクションデバイスの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755238B (zh) * 2017-11-01 2020-12-01 苏州东微半导体有限公司 一种分栅结构的超结功率器件
CN109801957B (zh) * 2018-12-05 2022-04-26 中国科学院微电子研究所 一种超结器件结构、器件及制备方法
CN111326585A (zh) * 2018-12-17 2020-06-23 苏州东微半导体有限公司 半导体超结功率器件
CN111341829B (zh) * 2018-12-18 2022-08-30 深圳尚阳通科技有限公司 超结结构及其制造方法
CN112447822A (zh) * 2019-09-03 2021-03-05 苏州东微半导体股份有限公司 一种半导体功率器件
US11094692B2 (en) * 2019-11-13 2021-08-17 Nanya Technology Corporation Semiconductor structure having active regions with different dopant concentrations
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN113628968B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法
KR20220059124A (ko) 2020-11-02 2022-05-10 박지영 발화감지센서가 달린 터치형 에어프라이어
CN114823531A (zh) * 2022-06-24 2022-07-29 北京芯可鉴科技有限公司 超级结器件的制造方法、超级结器件、芯片和电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP2007013003A (ja) * 2005-07-01 2007-01-18 Denso Corp 半導体装置およびその製造方法
JP2012142537A (ja) * 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
CN103311274A (zh) * 2013-05-14 2013-09-18 深圳深爱半导体股份有限公司 具非对准型超级结结构的半导体器件及其制造方法
WO2013179379A1 (ja) * 2012-05-29 2013-12-05 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2014067753A (ja) * 2012-09-24 2014-04-17 Toshiba Corp 電力用半導体素子
CN104952718A (zh) * 2015-06-12 2015-09-30 苏州东微半导体有限公司 一种分栅功率器件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137679B (zh) * 2011-11-21 2016-10-26 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管器件结构及其制作方法
US8975662B2 (en) * 2012-06-14 2015-03-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using an impurity source containing a metallic recombination element and semiconductor device
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9219149B2 (en) * 2013-07-05 2015-12-22 Infineon Technologies Dresden Gmbh Semiconductor device with vertical transistor channels and a compensation structure
US9768160B2 (en) * 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
CN203659870U (zh) * 2013-10-30 2014-06-18 英飞凌科技奥地利有限公司 超结器件和包括该超结器件的半导体结构
CN203659876U (zh) * 2013-10-30 2014-06-18 英飞凌科技奥地利有限公司 超结器件和包括所述超结器件的半导体结构
DE102015116040A1 (de) * 2015-09-23 2017-03-23 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden von Halbleiterbauelementen
US20170194485A1 (en) * 2016-01-06 2017-07-06 Polar Semiconductor, Llc Split-gate superjunction power transistor
CN106057868A (zh) * 2016-08-09 2016-10-26 电子科技大学 一种纵向超结增强型mis hemt器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP2007013003A (ja) * 2005-07-01 2007-01-18 Denso Corp 半導体装置およびその製造方法
JP2012142537A (ja) * 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
WO2013179379A1 (ja) * 2012-05-29 2013-12-05 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2014067753A (ja) * 2012-09-24 2014-04-17 Toshiba Corp 電力用半導体素子
CN103311274A (zh) * 2013-05-14 2013-09-18 深圳深爱半导体股份有限公司 具非对准型超级结结构的半导体器件及其制造方法
CN104952718A (zh) * 2015-06-12 2015-09-30 苏州东微半导体有限公司 一种分栅功率器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023502812A (ja) * 2020-10-20 2023-01-26 蘇州東微半導体股▲ふん▼有限公司 半導体スーパージャンクションデバイスの製造方法
JP7291429B2 (ja) 2020-10-20 2023-06-15 蘇州東微半導体股▲ふん▼有限公司 半導体スーパージャンクションデバイスの製造方法

Also Published As

Publication number Publication date
KR20180135035A (ko) 2018-12-19
WO2018121600A1 (zh) 2018-07-05
CN108258027A (zh) 2018-07-06
DE112017001821T5 (de) 2018-12-13
US20190280119A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
JP2019517738A (ja) スーパージャンクション構造のパワートランジスタ及びその製造方法
US10615275B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8372717B2 (en) Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US9911840B2 (en) Self aligned trench MOSFET with integrated diode
JP4860821B2 (ja) 半導体デバイス製造方法
US8564058B1 (en) Super-junction trench MOSFET with multiple trenched gates in unit cell
US7989887B2 (en) Trench MOSFET with trenched floating gates as termination
US8373224B2 (en) Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8569780B2 (en) Semiconductor power device with embedded diodes and resistors using reduced mask processes
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
US8723317B2 (en) Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US20170278837A1 (en) Semiconductor power device having shielded gate structure and esd clamp diode manufactured with less mask process
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US8846469B2 (en) Fabrication method of trenched power semiconductor device with source trench
JP2014523135A (ja) 絶縁ゲート型バイポーラトランジスタ
US20100090270A1 (en) Trench mosfet with short channel formed by pn double epitaxial layers
US20090206395A1 (en) Trench mosfet with double epitaxial structure
JP2020038986A (ja) 半導体装置
KR20150030799A (ko) 반도체 소자 및 그 제조 방법
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
JP7368493B2 (ja) トレンチ型電界効果トランジスタの構造及びその製造方法
CN210006740U (zh) 功率器件和电子设备
JPS60229374A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200519