CN110620147B - 超高速大电流纵向绝缘栅双极型晶体管 - Google Patents
超高速大电流纵向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN110620147B CN110620147B CN201910870444.3A CN201910870444A CN110620147B CN 110620147 B CN110620147 B CN 110620147B CN 201910870444 A CN201910870444 A CN 201910870444A CN 110620147 B CN110620147 B CN 110620147B
- Authority
- CN
- China
- Prior art keywords
- electrode
- region
- electric field
- grounding electrode
- outgoing line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005684 electric field Effects 0.000 claims abstract description 107
- 238000005728 strengthening Methods 0.000 claims abstract description 42
- 239000000969 carrier Substances 0.000 abstract description 23
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 7
- 108091006146 Channels Proteins 0.000 description 22
- 238000000034 method Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 7
- 230000002708 enhancing effect Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
超高速大电流纵向绝缘栅双极型晶体管，涉及功率半导体器件。本发明包括集电极、缓冲区、漂移区、欧姆接触重掺杂区、沟道区、发射区、绝缘介质层、主栅极，其特征在于，晶体管中部设置有电场加强单元，用于产生一个由集电极指向电场加强单元的电场，所述电场加强单元通过绝缘介质与晶体管其他部分隔离。本发明能够增大器件通态电流密度，也能加强漂移区内的电场调制效应，降低器件的漂移区电阻，降低通态压降；同时，该电场在器件要关断时还能够加速漂移区内过剩载流子的移除，大幅度缩短器件的关断时间，抑制拖尾电流现象。
Description
技术领域
本发明涉及功率半导体器件。
背景技术
理想功率器件应该具有这样的特性：在正向导通模式，能在零导通压降下通过任何量的电流；在反向阻断模式下，能在零漏电流下，保持任何电压。进一步，理想功率器件应该能以零开关时间在导通态和关断态之间开关。但实际的功率器件并不能达到这样的特性，在功率半导体器件中，开关性能与导通性能一直都是一对矛盾的关系。双子导电功率半导体器件，例如IGBT，在具有大导通电流的情形下，参与导电的载流子数量较多，必然导致大量电荷在漂移区内贮存，这就意味着，当器件需要关断时，需要较长的时间将这些过剩载流子从漂移区内移除，会造成拖尾电流的现象。通态时载流子密度越大，拖尾电流现象越严重。在这个期间内，器件同时有较大的电流和电压，导致器件的开关功耗大，器件的开关性能较差，器件能工作的频率受到限制。
为了解决双子导电功率半导体器件的拖尾电流问题，提高IGBT器件的工作频率，可以通过控制载流子寿命来使得漂移区内过剩载流子的移除时间缩短[T.Minato,“Semiconductor switching device and method of controlling a carrier life timein a semiconductor switching device,”U.S.Patent:5144402,Oct.18,2001.]，也有新的器件结构被提出用来解决拖尾电流的问题，比如阳极短路结构[P.A.Gough,M.R.Simpson,and V.Rumenik,“Fast switching lateral insulated gate transistor,”in IEDM Tech.Dig.,1986,pp.218–221.DOI:10.1109/IEDM.1986.191153]，载流子存储型IGBT结构[H.Takahashi,H.Haruguchi,H.Hagino,et al.Carrier stored trench-gatebipolar transistor(CSTBT)-novel power device for high voltage application[C],ISPSD,Maui,HI,1996,349-352]，P浮空体区IGBT结构[K.Matsushita,Hi.Ninomiya,T.Naijoet,et al.Low Gate Capacitance IEGT with Trench Shield Emitter(IEGT-TSE)realizing high frequency operation[C].IEEE Proc.Of ISPSD,Kanazawa,2013,269-272]。
这些方案都能够一定程度的提高双子导电功率半导体器件的性能，但在提高器件某一性能的情况下，器件的其他性能也随之降低了，并没有完全解决功率半导体器件导通性能与开关性能之间的矛盾。
发明内容
本发明所要解决的技术问题是，在提高双子导电半导体功率器件开关性能的同时，将半导体功率器件的导通性能也得到提高。
本发明解决上述技术问题所采用的技术方案是，超高速大电流纵向绝缘栅双极型晶体管，包括集电极、缓冲区、漂移区、欧姆接触重掺杂区、沟道区、发射区、绝缘介质层、主栅极，其特征在于，晶体管中部设置有电场加强单元，用于产生一个由集电极指向电场加强单元的电场，所述电场加强单元通过绝缘介质与晶体管其他部分隔离。
所述电场加强单元包括接地极、P型掺杂区、N型掺杂区、从栅极、接地极引出线、从栅极引出线，接地极设置于主栅极所在的一侧并由从栅极引出线引出，沿主栅极一侧向集电极一侧的方向，顺次串联设置接地极、P型掺杂区、N型掺杂区、从栅极。
或者，所述电场加强单元包括接地极、P型掺杂区、N型掺杂区、从栅极、接地极引出线、从栅极引出线，接地极设置于主栅极所在的一侧并由从栅极引出线引出，沿主栅极一侧向集电极一侧的方向，顺次串联设置接地极、N型掺杂区、从栅极。
或者，沿主栅极(8)一侧向集电极一侧的方向，顺次串联设置接地极(10)、P型掺杂区、P-区、N-区、N型掺杂区、从栅极。
接地极掺杂为P+掺杂，从栅极掺杂为N+掺杂。
在器件导通期间，集电极处于高电位，从栅极处于低电位，因此会产生一个由集电极指向电场加强单元的电场。该电场会加速空穴载流子向漂移区内运动，提高漂移区内载流子密度，提高器件的通态电流密度，加强漂移区电场调制效应，降低漂移区电阻，降低器件导通压降。在器件关断时，让从栅极(13)的低电位保持一段时间，维持由发射级指向从栅极的电场，该电场能够加速漂移区内过剩载流子的移除，在器件漂移区内过剩载流子基本被移除后再拉高从栅极的电位，以此缩短器件的关断时间。在器件要关断时，主栅极电压置为低，沟道区内的载流子通路关断，器件的集电极、电场加强单元、漂移区、沟道区组成一个PMOS结构，电场加强单元为这个PMOS的栅极。此时，只需要将PMOS关断，就可将整个器件关断。由于MOS结构是多子导电的器件，不存在过剩载流子贮存问题，因此器件能够实现快速的关断。
附图说明
图1是实施1中器件的截面图。
图2是实施2中器件的截面图。
图3是实施3中器件的截面图。
图4是实施4中器件的截面图。
图5是实施5中器件的截面图。
具体实施方式
本发明在传统纵向双子导电功率半导体器件的中部嵌入一个电场加强单元，使该纵向绝缘栅双极型晶体管器件在导通期间产生一个由集电极指向电场加强单元的电场，该电场能够在器件导通器件促进集电极的空穴载流子向漂移区运动，提高漂移区载流子浓度，以此增大器件通态电流密度，也能加强漂移区内的电场调制效应，降低器件的漂移区电阻，降低通态压降；同时，该电场在器件要关断时还能够加速漂移区内过剩载流子的移除，大幅度缩短器件的关断时间，抑制拖尾电流现象。本发明提出的超高速大电流纵向绝缘栅双极型晶体管能够同时提高器件的导通性能与开关性能。
本发明提出了一种超高速大电流纵向绝缘栅双极型晶体管，旨在改善纵向绝缘栅双极型晶体管开关特性与导通特性，在改善纵向绝缘栅双极型晶体管的拖尾电流问题的同时使导通电流密度也得到提高。超高速大电流纵向绝缘栅双极型晶体管的器件结构包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)。所述电场加强单元包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。在器件工作在导通态时，会产生一个由集电极(1)指向电场加强单元(9)的电场，该电场能够促进发射极的空穴向漂移区移动，增加漂移区内载流子的密度，从而提高器件的通态电流；在器件要关断时，使从栅极的低电位保持一段时间，维持由发射极指向从栅极的电场，该电场能够加速漂移区内过剩载流子的移除，缩短器件的关断时间，抑制拖尾电流现象。
更具体的，超高速大电流纵向绝缘栅双极型晶体管包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)，其中，漂移区(2)、发射极(6)、缓冲区(2)为N型掺杂，欧姆接触重掺杂区(4)、沟道区(5)、集电极(1)为P型掺杂，主栅极(8)使用槽栅结构，通过绝缘介质与其他区域隔开。电场加强单元(9)位于器件中部，包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)，其中，从栅极为N型掺杂，接地极为P型掺杂，从栅极与N型掺杂区接触，接地极与P型掺杂区接触，N型掺杂区与P型掺杂区接触。电场加强单元(9)通过绝缘介质(7)与器件其他部分隔开。
更具体的，如附图1所示，超高速大电流纵向绝缘栅双极型晶体管与传统纵向IGBT结构的差别在于，在器件的中部嵌入一个电场加强单元，其他部分与传统非对称纵向绝缘栅双极型晶体管的结构类似，包括底侧的P型重掺杂的集电极(1)、置于集电极上方的N型缓冲区(2)、置于缓冲区上方的N型低掺杂漂移区(3)、置于漂移区上方的P型重掺杂欧姆接触区(4)和P型沟道区(5)、置于沟道区上方的N型重掺杂发射极(6)，其中N型重掺杂发射极(6)与P型重掺杂欧姆接触区(4)通过发射极引出线相连，能有效抑制闩锁效应。器件的栅极置于沟道区和发射极的另一侧，使用了槽栅结构，并用绝缘介质与沟道区和发射极隔开；用绝缘介质，如二氧化硅，将主栅极与电场加强单元隔开。电场加强单元(9)嵌入于器件的中部，包括底侧的N型重掺杂从栅极(13)、置于从栅极上方的N型掺杂区(12)、置于N型掺杂区上方的P型掺杂区(11)、置于P型掺杂区上方的接地极(10)以及从栅极引出线(16)和接地极引出线(15)。
在器件正常工作，处于导通态时，主栅极(8)电位为高，沟道区(5)产生一个N型反型层沟道，供电子向漂移区运动；从栅极(13)处于低电位，集电极(1)处于高电位，此时将产生一个由集电极指向电场加强单元(9)的电场，该电场将促进集电极的空穴载流子往漂移区(3)运动，使漂移区的载流子浓度较无电场加强单元时大幅度提高，因此，通态电流密度有明显的提高。同时，高的载流子浓度会使漂移区发生电导调制效应，能够大幅度减小漂移区电阻，使得器件的漂移区压降得到很好的改善。
在器件将要关断时，将主栅极(8)置为低电位，关断沟道区(4)内的N型反型层沟道，阻止电子继续向漂移区内运动；集电极(1)电位为高，从栅极(13)电位为低并保持一段时间，在从栅极电位为低的这段时间内，由集电极指向电场加强单元的电场依旧存在，这个电场的存在会促进空穴载流子继续向漂移区内运动，这些空穴载流子能够快速中和贮存于漂移区内的过剩载流子。当过剩载流子被中和完后，将从栅极拉为高电位，由集电极指向电场加强单元的电场将不存在。由于漂移区过剩载流子在较短时间内被快速中和，拖尾电流现象得到了很好的抑制。在器件即将关断时，集电极、漂移区以及沟道区将组成一个PMOS，从栅极将成为该PMOS的栅极，由于MOS器件是一个单子导电的器件，其关断速度很快，在从栅极电位升高的很短时间内就能完成器件的关断。
在电场加强单元中，N型掺杂区(12)和P型掺杂区(11)组成一个PN结，由于P型掺杂区与接地极相连，P型掺杂区的电位一直保持为低。当从栅极电位为高时，N型掺杂区和P型掺杂区组成的PN结反偏，这个反偏PN结能够有效的抑制由从栅极到接地极的泄漏电流。
实施例1：
参见附图1。本实施例为一个纵向绝缘栅双极型晶体管，主要结构包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)；电场加强单元(9)嵌入于器件中部，包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。其中，接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)的材料可以选择硅或者多晶硅。用于电场加强单元(9)与其他区域隔离的绝缘介质层(7)可以选择常规绝缘介质，如二氧化硅等，也可以选择高介电常数介质，如二氧化铪等。使用常规绝缘介质可兼容现有工艺流程，无需引入新的材料。使用高介电常数介质能够有效的平衡电场，使得电场分布更均匀，能够有效的使器件漂移区内的电场分布更均匀，提高器件的击穿电压。
在器件工作在导通态时，主栅极(8)电位为高，从栅极(13)电位为低，集电极(1)处于高电位，此时将产生一个由集电极指向电场加强单元(9)的电场，该电场将促进集电极的空穴载流子往漂移区运动，加剧了大注入效应，提高了载流子密度，使得通态电流密度得到提高。而且漂移区的电导调制效应能够大幅度减小漂移区电阻，降低器件的通态压降。
在器件将要关断时，将主栅极(8)置为低电位，集电极(1)电位保持为高，从栅极(13)电位为低并保持一段时间，由集电极指向电场加强单元的电场依旧存在，这个电场的存在会促进空穴载流子继续向漂移区内运动，加速中和贮存于漂移区内的过剩载流子，抑制拖尾电流现象，提高器件的开关性能。
当器件处于截止状态时，从栅极(13)电位为高，接地极(10)电位为低，在电场加强单元(9)内，由相互接触的P型掺杂区(11)与N型掺杂区(12)形成一个反偏PN结，该反偏PN结能够有效抑制从栅极到接地极之间的漏电流，还可以平衡电场加强单元内的电场，提高器件的耐压。
因此，本实施方案所提出的的超高速大电流纵向绝缘栅双极型晶体管能在导通时具有大的导通电流、低的漂移区压降，而且能够在较短的时间内实现器件的关断，达到了同时提高双子导电半导体功率器件导通性能和开关性能的目的。
实施例2：
参见附图2。本实施例为一个纵向绝缘栅双极型晶体管，主要包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)；电场加强单元(9)位于器件中部，包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。其中，接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)的材料可以选择硅或者多晶硅。用于电场加强单元(9)与其他区域隔离的绝缘介质层(7)可以选择常规绝缘介质，如二氧化硅等，也可以选择高介电常数介质，如二氧化铪等。使用常规绝缘介质可兼容现有工艺流程，无需引入新的材料。使用高介电常数介质能够有效的平衡电场，使得电场分布更均匀，能够有效的使器件漂移区内的电场分布更均匀，提高器件的击穿电压。
与上述实施例相比，本实施例所采用的方案是将主栅极放在器件的表面，而不使用槽栅结构。与槽栅结构相比，把主栅极置于器件表面，在器件导通期间，电子载流子通过沟道进入漂移区的路径增长了，一定程度上增加了器件的导通电阻，增大了器件的导通压降。但同时，把主栅极置于器件表面，可以简化工艺，不需要刻蚀槽栅；而且，在形成沟道区的时候可以使用自对准工艺，利用两次注入横向扩散的差值作为沟道长度，进一步简化了工艺流程。
因此，本实施例所提出的超高速大电流纵向绝缘栅双极型晶体管能在简化工艺流程的条件下提高器件开关性能和导通性能。
实施例3：
参见附图3。本实施例为一个纵向绝缘栅双极型晶体管，主要结构包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)；电场加强单元(9)嵌入于器件中部，包括接地极(10)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。其中，接地极(10)、N型掺杂区(12)、从栅极(13)的材料可以选择硅或者多晶硅。用于电场加强单元(9)与其他区域隔离的绝缘介质层(7)可以选择常规绝缘介质，如二氧化硅等，也可以选择高介电常数介质，如二氧化铪等。使用常规绝缘介质可兼容现有工艺流程，无需引入新的材料。使用高介电常数介质能够有效的平衡电场，使得电场分布更均匀，能够有效的使器件漂移区内的电场分布更均匀，提高器件的击穿电压。
与上述实施例相比较，本实施例简化了电场加强单元的结构，在接地极(10)与从栅极(13)之间只设置了一个N型掺杂区。N型掺杂区(12)与接地极直接接触。当器件处于截止状态时，从栅极(13)电位为高，接地极(10)电位为低，在电场加强单元(9)内，由相互接触的接地极(10)与N型掺杂区(12)形成一个反偏PN结，与实施例1的反偏PN结相比，该反偏PN结两端的杂质掺杂浓度相对更高，抑制从栅极到接地极之间的漏电流以及平衡电场的能力更弱，但本实施方案简化了工艺流程，器件的制备更加简单方便。
当器件处于导通状态时，接地极(10)和从栅极(13)均处于低电位，因此电场加强单元(9)是低电位状态，同时，集电极(1)处于高电位，产生由集电极指向电场加强单元的电场，促进空穴载流子向漂移区注入，提高器件通态电流密度，降低导通压降；关断时电场会继续促进空穴载流子向漂移区运动，加速中和贮存于漂移区的过剩载流子，缩短器件的关断时间。
因此，本实施方案所提出的的超高速大电流纵向绝缘栅双极型晶体管能在具有更简单工艺流程的情况下解决IGBT器件开关特性与导通特性之间的矛盾，同时具有较小的漏电流以及较高的击穿电压。
实施例4：
参见附图4。本实施例为一个纵向绝缘栅双极型晶体管，主要结构包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)；电场加强单元(9)嵌入于器件中部，包括接地极(10)、P型掺杂区(11)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。其中，接地极(10)、P型掺杂区(11)、从栅极(13)的材料可以选择硅或者多晶硅。用于电场加强单元(9)与其他区域隔离的绝缘介质层(7)可以选择常规绝缘介质，如二氧化硅等，也可以选择高介电常数介质，如二氧化铪等。使用常规绝缘介质可兼容现有工艺流程，无需引入新的材料。使用高介电常数介质能够有效的平衡电场，使得电场分布更均匀，能够有效的使器件漂移区内的电场分布更均匀，提高器件的耐压。
与上述实施例相比，本实施例引入了一个超结结构。在电场加强单元中，接地极(10)与从栅极(13)之间只设置了一个P型掺杂区，P型掺杂区(11)与从栅极直接接触。P型掺杂区(11)与漂移区(3)形成超结结构，使得器件具有更高的击穿电压。
因此，本实施方案所提出的的超高速大电流纵向绝缘栅双极型晶体管能解决IGBT器件开关特性与导通特性之间的矛盾，同时，在具有更简单工艺流程的情况下使器件的击穿电压得到提高。
实施例5：
参见附图5。本实施例为一个纵向绝缘栅双极型晶体管，主要结构包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)；电场加强单元(9)嵌入于器件中部，包括接地极(10)、P型掺杂区(11)、P-区(18)、N-区(19)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。其中，接地极(10)、P型掺杂区(11)、P-区(18)、N-区(19)、N型掺杂区(12)以及从栅极(13)的材料可以选择硅或者多晶硅。用于电场加强单元(9)与其他区域隔离的绝缘介质层(7)可以选择常规绝缘介质，如二氧化硅等，也可以选择高介电常数介质，如二氧化铪等。使用常规绝缘介质可兼容现有工艺流程，无需引入新的材料。使用高介电常数介质能够有效的平衡电场，使得电场分布更均匀，能够有效的使器件漂移区内的电场分布更均匀，提高器件的耐压。
与上述实施例相比较，本实施例改进了电场加强单元(9)的结构，在原有结构的基础上添加了P-区(18)与N-区(19)，位于P型掺杂区(11)与N型掺杂区(9)之间，P-区与P型掺杂区相接触，N-区与N型掺杂区相接触。
当器件处于截止状态时，从栅极(16)电位为高，接地极(15)电位为低，在电场加强单元(9)内，由相互接触的P-区与N-区形成一个反偏PN结，与上述实施方案的反偏PN结相比，本实施方案的反偏PN结两侧的掺杂浓度更低，抑制从栅极到接地极之间的漏电流以及平衡电场的能力更强，使得器件有更低的漏电流以及更高的击穿电压。
因此，本实施方案所提出的的超高速大电流纵向绝缘栅双极型晶体管能解决开关特性与导通特性之间的矛盾，并且具有更小的漏电流以及更高的击穿电压。
Claims (1)
1.超高速大电流纵向绝缘栅双极型晶体管，包括集电极（1）、缓冲区（2）、漂移区（3）、欧姆接触重掺杂区（4）、沟道区（5）、发射区（6）、绝缘介质层（7）、主栅极（8），其特征在于，晶体管中部设置有电场加强单元（9），用于产生一个由集电极（1）指向电场加强单元（9）的电场，所述电场加强单元（9）通过绝缘介质与晶体管其他部分隔离；
所述电场加强单元（9）包括接地极（10）、P型掺杂区（11）、N型掺杂区（12）、从栅极（13）、接地极引出线（15）、从栅极引出线（16），接地极（10）设置于主栅极（8）所在的一侧并由接地极引出线（15）引出，沿主栅极（8）一侧向集电极一侧的方向，顺次串联设置接地极（10）、P型掺杂区（11）、N型掺杂区（12）、从栅极（13），接地极（10）掺杂为P+掺杂，从栅极（13）掺杂为N+掺杂；
或者，所述电场加强单元（9）包括接地极（10）、N型掺杂区、P型掺杂区、从栅极（13）、接地极引出线（15）、从栅极引出线（16），接地极（10）设置于主栅极（8）所在的一侧并由接地极引出线（15）引出，沿主栅极（8）一侧向集电极一侧的方向，顺次串联设置接地极（10）、N型掺杂区、P型掺杂区、从栅极（13）；接地极（10）掺杂为N+掺杂，从栅极（13）掺杂为P+掺杂；
或者，所述电场加强单元（9）包括接地极（10）、N型掺杂区（12）、从栅极（13）、接地极引出线（15）、从栅极引出线（16），接地极（10）设置于主栅极（8）所在的一侧并由接地极引出线（15）引出，沿主栅极（8）一侧向集电极一侧的方向，顺次串联设置接地极（10）、N型掺杂区（12）、从栅极（13）；接地极（10）掺杂为P+掺杂，从栅极（13）掺杂为N+掺杂；
或者，所述电场加强单元（9）包括接地极（10）、P型掺杂区（11）、从栅极（13）、接地极引出线（15）、从栅极引出线（16），接地极（10）设置于主栅极（8）所在的一侧并由接地极引出线（15）引出，沿主栅极（8）一侧向集电极一侧的方向，顺次串联设置接地极（10）、P型掺杂区（11）、从栅极（13）；接地极（10）掺杂为P+掺杂，从栅极（13）掺杂为N+掺杂；
或者，所述电场加强单元（9）包括接地极（10）、P型掺杂区（11）、N型掺杂区（12）、从栅极（13）、接地极引出线（15）、从栅极引出线（16）、P-区（18）和N-区（19），接地极（10）设置于主栅极（8）所在的一侧并由接地极引出线（15）引出，沿主栅极（8）一侧向集电极一侧的方向，顺次串联设置接地极（10）、P型掺杂区（11）、P-区（18）、N-区（19）、N型掺杂区（12）、从栅极（13）；接地极（10）掺杂为P+掺杂，从栅极（13）掺杂为N+掺杂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2018110722727 | 2018-09-14 | ||
| CN201811072272 | 2018-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110620147A CN110620147A (zh) | 2019-12-27 |
| CN110620147B true CN110620147B (zh) | 2023-05-23 |
Family
ID=68923102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910870444.3A Active CN110620147B (zh) | 2018-09-14 | 2019-09-16 | 超高速大电流纵向绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110620147B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114727A (en) * | 1997-01-09 | 2000-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2006190730A (ja) * | 2005-01-04 | 2006-07-20 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
| KR20080068658A (ko) * | 2008-04-17 | 2008-07-23 | 후지 덴키 홀딩스 가부시끼가이샤 | Ｓｏｉ 트렌치 횡형 ｉｇｂｔ |
| CN101710591A (zh) * | 2008-09-18 | 2010-05-19 | 电力集成公司 | 具有不同宽度硅柱的高压垂直晶体管 |
| CN102569354A (zh) * | 2010-12-16 | 2012-07-11 | 三菱电机株式会社 | 绝缘栅型双极晶体管及其制造方法 |
| CN102779836A (zh) * | 2012-07-13 | 2012-11-14 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 |
| CN105590960A (zh) * | 2015-12-28 | 2016-05-18 | 电子科技大学 | 超高速大电流横向绝缘栅双极型晶体管 |
| JP2017028250A (ja) * | 2015-07-16 | 2017-02-02 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| WO2017071378A1 (zh) * | 2015-10-28 | 2017-05-04 | 无锡华润上华半导体有限公司 | 半导体器件耐压结构 |
| CN106920840A (zh) * | 2015-12-28 | 2017-07-04 | 电子科技大学 | 消除横向绝缘栅双极型晶体管拖尾电流的方法 |
| CN107680996A (zh) * | 2017-09-14 | 2018-02-09 | 电子科技大学 | 横向功率器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405452B2 (en) * | 2004-02-02 | 2008-07-29 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
| US8093621B2 (en) * | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
| US20170338302A1 (en) * | 2016-05-23 | 2017-11-23 | Infineon Technologies Ag | Power Semiconductor Device with Charge Balance Design |
-
2019
- 2019-09-16 CN CN201910870444.3A patent/CN110620147B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114727A (en) * | 1997-01-09 | 2000-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2006190730A (ja) * | 2005-01-04 | 2006-07-20 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
| KR20080068658A (ko) * | 2008-04-17 | 2008-07-23 | 후지 덴키 홀딩스 가부시끼가이샤 | Ｓｏｉ 트렌치 횡형 ｉｇｂｔ |
| CN101710591A (zh) * | 2008-09-18 | 2010-05-19 | 电力集成公司 | 具有不同宽度硅柱的高压垂直晶体管 |
| CN102569354A (zh) * | 2010-12-16 | 2012-07-11 | 三菱电机株式会社 | 绝缘栅型双极晶体管及其制造方法 |
| CN102779836A (zh) * | 2012-07-13 | 2012-11-14 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 |
| JP2017028250A (ja) * | 2015-07-16 | 2017-02-02 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| WO2017071378A1 (zh) * | 2015-10-28 | 2017-05-04 | 无锡华润上华半导体有限公司 | 半导体器件耐压结构 |
| CN105590960A (zh) * | 2015-12-28 | 2016-05-18 | 电子科技大学 | 超高速大电流横向绝缘栅双极型晶体管 |
| CN106920840A (zh) * | 2015-12-28 | 2017-07-04 | 电子科技大学 | 消除横向绝缘栅双极型晶体管拖尾电流的方法 |
| CN107680996A (zh) * | 2017-09-14 | 2018-02-09 | 电子科技大学 | 横向功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110620147A (zh) | 2019-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| US5679966A (en) | Depleted base transistor with high forward voltage blocking capability | |
| CN108183130B (zh) | 带有p型埋层的双栅载流子储存性igbt器件 | |
| CN110767753B (zh) | 一种SiC功率器件 | |
| CN107768429B (zh) | 一种具有混合导电模式的超结igbt器件 | |
| CN113838922B (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN109728084B (zh) | 一种具有深槽电场屏蔽结构的平面栅igbt器件 | |
| CN102005473B (zh) | 具有改进终端的igbt | |
| CN111048594A (zh) | 一种集成快恢复二极管的SiC功率器件 | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| CN111048585A (zh) | 一种含有背面槽型介质及浮空区的逆导型igbt | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN109686788B (zh) | 一种具有载流子存储层的槽栅igbt器件 | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN111180518B (zh) | 一种具有两种导电模式的超结mosfet | |
| CN109686787B (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
| CN110620147B (zh) | 超高速大电流纵向绝缘栅双极型晶体管 | |
| CN108598152B (zh) | 一种超结器件终端结构 | |
| CN116454127A (zh) | 一种低关断损耗的soi ligbt | |
| CN113555424B (zh) | 一种自适应低损耗功率器件 | |
| KR102585094B1 (ko) | 분리 버퍼 구조를 갖는 초접합 igbt | |
| CN116013970A (zh) | 半导体器件及其制造方法、导通电压回跳的优化方法 | |
| CN113707716B (zh) | 一种具有多浮空场板的自适应soi ligbt器件 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |