JP4952638B2 - 半導体素子と半導体装置とその駆動方法 - Google Patents

半導体素子と半導体装置とその駆動方法 Download PDF

Info

Publication number
JP4952638B2
JP4952638B2 JP2008098968A JP2008098968A JP4952638B2 JP 4952638 B2 JP4952638 B2 JP 4952638B2 JP 2008098968 A JP2008098968 A JP 2008098968A JP 2008098968 A JP2008098968 A JP 2008098968A JP 4952638 B2 JP4952638 B2 JP 4952638B2
Authority
JP
Japan
Prior art keywords
element region
igbt
gate electrode
layer
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008098968A
Other languages
English (en)
Other versions
JP2009253004A (ja
Inventor
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008098968A priority Critical patent/JP4952638B2/ja
Publication of JP2009253004A publication Critical patent/JP2009253004A/ja
Application granted granted Critical
Publication of JP4952638B2 publication Critical patent/JP4952638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体素子と半導体装置とその駆動方法に関する。特に、同一の半導体基板にIGBT素子領域とダイオード素子領域が混在している半導体素子と、その半導体素子とその半導体素子を制御する回路を備えている半導体装置と、その半導体素子およびその半導体装置を駆動する方法に関する。
同一の半導体基板にIGBT(Insulated Gate Bipolar Transistor)素子領域とダイオード素子領域が混在している構造を備えている逆導通IGBTが知られている。ダイオード素子領域では、IGBT素子領域に流れる電流と逆方向に電流を流すダイオード構造が形成されており、逆方向のサージ耐量を向上することができる。
特許文献1に、逆導通IGBTの従来例が記載されている。図5に、その逆導通IGBT400の断面図を示す。
逆導通IGBT400では、同一の半導体基板58内にIGBT素子領域74とダイオード素子領域76が混在している。逆導通IGBT400は、半導体基板58の中間深さをIGBT素子領域74とダイオード素子領域76に亘って伸びているn型のドリフト層52を備えている。逆導通IGBT400は、IGBT素子領域74のドリフト層52の裏面に接しているp型のIGBT裏面層72と、ダイオード素子領域76のドリフト層52の裏面に接しているn型のダイオード裏面層68を備えている。逆導通IGBT400は、半導体基板58の表面に沿って形成されているとともにIGBT素子領域74とダイオード素子領域76に亘って伸びているp型の表面層54を備えている。
逆導通IGBT400は、表面層54の表面の一部に形成されているn型のn型高濃度領域60a、60bを備えている。n型高濃度領域60a、60bは、通常のIGBTにおけるエミッタ領域に相当する。逆導通IGBT400は、半導体基板58の表面から表面層54を貫通してドリフト層52に達しているトレンチゲート電極群56a、56bを備えている。逆導通IGBT400は、n型高濃度領域60a、60bに接しているとともにトレンチゲート電極群56a、56bから絶縁されている表面電極64と、IGBT裏面層72とダイオード裏面層68の裏面に形成されている裏面電極70を備えている。逆導通IGBT400は、ドリフト層52の上面と表面層54の下面に接しているとともに隣接するトレンチゲート電極56a、56b間に亘って形成されているn型の第2ドリフト層66を備えている。第2ドリフト層66は、トレンチゲート電極群56a、56bの外壁を覆うゲート絶縁膜59a、59bに接している。
逆導通IGBT400では、IGBT素子領域74をオンするときに、トレンチゲート電極56a、56bに所定の電圧を印加する。表面層54内にチャネルが形成され、表面電極64からドリフト層52、66に電子が注入されるとともにIGBT裏面層72からドリフト層52、66に正孔が注入され、ドリフト層52、66で伝導度変調現象が生じてIGBT素子領域74に、裏面電極70から表面電極64に向かう電流が流れる。
逆導通IGBT400では、表面層54の直下にドリフト層52よりもn型不純物濃度の高い第2ドリフト層66が形成されていることによって、表面層54と第2ドリフト層66の間にポテンシャル障壁が形成される。IGBT素子領域74をオンするときにコレクタ層68からドリフト層52、66注入された正孔は、このポテンシャル障壁によって流動が妨げられる。その結果、ドリフト層52内に正孔が蓄積されて、逆導通IGBT400のオン電圧が低減される。
特開2005−57235号公報
しかしながら、上記の逆導通IGBT400によると、第2ドリフト層66のn型不純物濃度を上げることによって、第2ドリフト層66とp型の表面層54の間で電界強度が高くなる。その結果、表面電極64と裏面電極70の間の耐圧が低下する。逆導通IGBT400では、第2ドリフト層66が形成されていることによって耐圧が低下してしまう。
本発明は、上記の課題を解決する。すなわち本発明は、IGBTのターンオフ時にダイオードにフリーホイール電流が流れる逆導通IGBTであって、耐圧を低下させることなくオン電圧を低減することができる半導体素子を提供することを目的とする。また、そのような逆導通IGBTを制御する回路を備えている半導体装置を提供することを目的とする。
本発明は、同一の半導体基板にIGBT素子領域とダイオード素子領域が混在している半導体素子に関する。
本発明の半導体素子は、半導体基板の中間深さをIGBT素子領域からダイオード素子領域に亘って伸びている第1導電型のドリフト層を備えている。このドリフト層は、ダイオード素子領域ではカソード層とアノード層の中間に位置している不純物低濃度層であって、ダイオードの耐圧を向上させる層を形成する。
本発明の半導体素子は、IGBT素子領域のドリフト層の裏面に接している第2導電型のIGBT裏面層と、ダイオード素子領域のドリフト層の裏面に接している第1導電型のダイオード裏面層を備えている。例えば、第1導電型がn型のとき、第2導電型はp型となる。この場合、IGBT裏面層は、通常のIGBTにおけるコレクタ層に相当し、ダイオード裏面層は、通常のダイオードにおけるカソード層に相当する。
本発明の半導体素子は、ドリフト層の表面に接しているとともにIGBT素子領域からダイオード素子領域に亘って伸びている第2導電型の表面層を備えている。IGBT素子領域内の表面層は、通常のIGBTにおけるボディ層に相当する。
本発明の半導体素子は、表面層の表面の少なくとも一部に形成されており、IGBT素子領域とダイオード素子領域の両者に形成されている第1導電型の高濃度領域を備えている。IGBT素子領域内の第1導電型の高濃度領域は、通常のIGBTにおけるエミッタ領域に相当する。
本発明の半導体素子は、半導体基板の表面から表面層を貫通してドリフト層に達しているとともにIGBT素子領域からダイオード素子領域に亘って繰返して形成されているトレンチゲート電極群を備えている。トレンチゲート電極の外壁を覆うゲート絶縁膜は、第1導電型の高濃度領域に接している。
本発明の半導体素子は、表面層の中間深さに形成されており、IGBT素子領域とダイオード素子領域の両者に亘って形成されているとともに、隣接するトレンチゲート電極間に亘って形成されており、表面と裏面とがいずれも前記表面層と接している第1導電型のフローティング層を備えている。フローティング層は、トレンチゲート電極の外壁を覆うゲート絶縁膜に接しているととともに表面層の一部によってドリフト層から隔てられている。
本発明の半導体素子によると、IGBT素子領域のオフ時に、少なくともダイオード素子領域のトレンチゲート電極群に、IGBT素子領域のオン時とは逆の極性の電圧を印加することによって、フローティング層内のゲート絶縁膜近傍でフローティング層を反転させて、表面層と同じ導電型にすることができる。表面層とフローティング層を同じ導電型にすることによって、ゲート絶縁膜近傍では、表面層とフローティング層の間に形成されている方向の異なる二つのダイオードの影響が解消される。その結果、ダイオード素子領域の表面層とドリフト層の間で形成されるダイオードの順方向に電流を流すことができる。逆導通IGBTの表面層内にフローティング層が形成されているダイオードを、ダイオードに求められているように作動させることができる。
また、本発明の半導体素子によると、n型のフローティング層の上面側だけでなく下面側にもp型の表面層が存在しているため、電界強度が過度に集中することがない。フローティング層のn型不純物濃度を上げても、フローティング層と表面層の間で電界強度が高くなることがない。そのため、表面電極と裏面電極の間の耐圧が低下することがない。本発明の半導体素子によると、耐圧を低下させることなくオン電圧を低減することができる。
本発明の半導体装置は、上記の半導体素子を備えている他に、IGBT素子領域のトレンチゲート電極群とダイオード素子領域のトレンチゲート電極群の両者に電気的に接続されている配線を備えている。
本発明の半導体装置はさらに、その配線に接続されており、かつIGBT素子領域のトレンチゲート電極群とダイオード素子領域のトレンチゲート電極群の両者に、第1極性と第2極性の間で経時的に反転する電圧を印加するゲート電圧印加回路を備えている。印加される電圧は0ボルトを挟んで正極性と負極性の間で反転される。
本発明の半導体装置では、ゲート電圧印加回路によって、IGBT素子領域のトレンチゲート電極群とダイオード素子領域のトレンチゲート電極群の各々に、同極性の電圧が同時に印加される。IGBT素子領域のトレンチゲート電極群とダイオード素子領域のトレンチゲート電極群の各々に第1極性の電圧が印加されると、IGBT素子領域がオン状態に切換えられる。IGBT素子領域がオンされているときにダイオード素子領域に第1極性の電圧が印加されていても問題はない。
IGBT素子領域のトレンチゲート電極群とダイオード素子領域のトレンチゲート電極群の各々に第2極性の電圧が印加されると、IGBT素子領域がオフ状態に切換えられる。ダイオード素子領域のトレンチゲート電極群に第2極性の電圧が印加されることによって、IGBT素子領域がオフされているときでもダイオード素子領域に電流が流れる。IGBT素子領域がオフされているときにIGBT素子領域に第2極性の電圧が印加されていても問題はない。本発明の半導体装置を用いることによって、逆導通IGBTであって、耐圧を低下させることなくオン電圧を低減することができる半導体素子を駆動することができる。
本発明の半導体素子および半導体装置を駆動する方法では、IGBT素子領域をオン状態に切換える際に、少なくともIGBT素子領域のトレンチゲート電極群に第1極性の電圧を印加する。このとき、ダイオード素子領域のトレンチゲート電極群にも第1極性の電圧を印加してもよいし、ダイオード素子領域のトレンチゲート電極群には0ボルトの電圧を印加してもよい。また、ダイオード素子領域のトレンチゲート電極群に印加する電圧は、IGBT素子領域をオン状態に切換えるのと同時に印加しなくてもよい。IGBT素子領域がオフされるまでに印加すればよい。
本発明の半導体素子および半導体装置を駆動する方法では、IGBT素子領域をオフ状態に切換える際に、少なくともダイオード素子領域のトレンチゲート電極群に第2極性の電圧を印加する。このとき、IGBT素子領域のトレンチゲート電極群にも第2極性の電圧を印加してもよいし、IGBT素子領域のトレンチゲート電極群には0ボルトの電圧を印加してもよい。ここで第1極性が正極性である場合、第2極性は、0ボルトでなく、負極性のことをいう。
本発明の駆動方法によると、IGBT素子領域のオフ時に、少なくともダイオード素子領域のトレンチゲート電極群に、IGBT素子領域のオン時とは逆の極性の電圧を印加することによって、ダイオード素子領域の表面層とドリフト層の間で形成されるダイオードの順方向に電流を流すことができる。逆導通IGBTの表面層内にフローティング層が形成されているダイオードを、ダイオードに求められているように作動させることができる。本発明の半導体素子および半導体装置を駆動することができ、特性を向上させることができる。
本発明によると、IGBTのターンオフ時にダイオードにフリーホイール電流が流れる逆導通IGBTであって、耐圧を低下させることなくオン電圧を低減することができる半導体素子を提供することができる。また、そのような逆導通IGBTを制御する回路を備えている半導体装置を提供することができる。また、そのような半導体素子および半導体装置を駆動することができる。
下記に説明する実施例の好ましい特徴を列記する。
(第1特徴) 逆導通IGBTを備えている複数個の半導体装置を組み合わせる。
(第1実施例)
図1に、本発明の第1実施例である逆導通IGBT100の断面図の一部を示す。逆導通IGBT100では、同一の半導体基板8にIGBT素子領域24とダイオード素子領域26が混在している。図1は、IGBT素子領域24とダイオード素子領域26の境界近傍の断面図を示す。逆導通IGBT100は、半導体基板8の中間深さをIGBT素子領域24からダイオード素子領域26に亘って伸びているn型のドリフト層2を備えている。逆導通IGBT100は、IGBT素子領域24のドリフト層2の裏面に接しているp型のIGBT裏面層22と、ダイオード素子領域26のドリフト層2の裏面に接しているn型のダイオード裏面層18を備えている。逆導通IGBT100は、ドリフト層2の表面に接しているとともにIGBT素子領域24からダイオード素子領域26に亘って伸びているp型の表面層4を備えている。
逆導通IGBT100は、表面層4の表面の少なくとも一部に形成されているn型のn型高濃度領域10a、10bと、表面層4の表面に形成されているとともに左右をn型高濃度領域10a、10bに挟まれて形成されているp型のp型高濃度領域12を備えている。n型高濃度領域10a、10bとp型高濃度領域12の各々は、通常のIGBTにおけるエミッタ領域とボディコンタクト領域に相当する。逆導通IGBT100は、半導体基板8の表面から表面層4を貫通してドリフト層2に達しているとともにIGBT素子領域24からダイオード素子領域26に亘って繰返して形成されているトレンチゲート電極群6a、6bを備えている。
逆導通IGBT100は、n型高濃度領域10a、10bに接しているとともにトレンチゲート電極群6a、6bから絶縁されている表面電極14と、IGBT裏面層22とダイオード裏面層18の裏面に連続して形成されている裏面電極20を備えている。
逆導通IGBT100は、表面層4の中間深さに形成されているとともに隣接するトレンチゲート電極6a、6b間に亘って形成されているn型のフローティング層16を備えている。フローティング層16は、トレンチゲート電極群6a、6bの外壁を覆うゲート絶縁膜9a、9bに接しているととともに表面層4の一部を介してドリフト層2から隔てられている。
次に、逆導通IGBT100を駆動する方法を示す。
IGBT素子領域24をオン状態に切換える際には、IGBT素子領域24のトレンチゲート電極群6aに正極性の電圧を印加する。このとき、ダイオード素子領域26のトレンチゲート電極群6bにも正極性の電圧を印加してもよいし、ダイオード素子領域26のトレンチゲート電極群6bには0ボルトの電圧を印加してもよい。また、ダイオード素子領域26のトレンチゲート電極群6bに印加する電圧は、IGBT素子領域24をオン状態に切換えるのと同時に印加しなくてもよい。IGBT素子領域24のトレンチゲート電極群6aに正極性の電圧が印加されると、ゲート絶縁膜9a近傍の表面層4がn型に反転し、IGBT素子領域24では、裏面電極22から表面電極14に向かって電流が流れる。
IGBT素子領域24をオフ状態に切換える際には、ダイオード素子領域26のトレンチゲート電極群6bに負極性の電圧を印加する。このとき、IGBT素子領域24のトレンチゲート電極群6aにも負極性の電圧を印加してもよいし、IGBT素子領域24のトレンチゲート電極群6aには0ボルトの電圧を印加してもよい。ダイオード素子領域26のトレンチゲート電極群6bに負極性の電圧が印加されると、ゲート絶縁膜9b近傍のフローティング層16がp型に反転する。その結果、表面層4とフローティング層16の間で形成されている方向の異なる二つのダイオードの影響が解消され、表面層4からドリフト層2に向かうダイオードが駆動される。ダイオード素子領域26では、表面電極14から裏面電極20に向かって電流が流れる。
逆導通IGBT100では、フローティング層16の上面16a側だけでなく下面16b側にもp型の表面層4が存在しているため、フローティング層16と表面層4の間で電界強度が高くなることがない。そのため、表面電極14と裏面電極20の間の耐圧が低下することがない。逆導通IGBT100によると、耐圧を低下させることなくオン電圧を低減することができる。
(第2実施例)
図2に、第2実施例である半導体装置200の断面図を示す。半導体装置200は、第1実施例の逆導通IGBT100と、IGBT素子領域24のトレンチゲート電極群6aとダイオード素子領域26のトレンチゲート電極群6bに電気的に接続されている配線28を備えている。半導体装置200は、配線28に接続されており、かつIGBT素子領域24のトレンチゲート電極群6aとダイオード素子領域26のトレンチゲート電極群6bの両者に、正極性と負極性の間で経時的に反転する電圧を印加するゲート電圧印加回路30を備えている。
半導体装置200では、ゲート電圧印加回路30によって、IGBT素子領域24のトレンチゲート電極群6aとダイオード素子領域26のトレンチゲート電極群6bの各々に、同極性の電圧が同時に印加される。IGBT素子領域24のトレンチゲート電極群6aとダイオード素子領域26のトレンチゲート電極群6bの各々に正極性の電圧が印加されると、ゲート絶縁膜9a、9b近傍の表面層4が反転し、IGBT素子領域24がオン状態に切換えられる。IGBT素子領域24のトレンチゲート電極群6aとダイオード素子領域26のトレンチゲート電極群6bの各々に負極性の電圧が印加されると、IGBT素子領域24がオフ状態に切換えられる。ゲート絶縁膜9a、9b近傍のフローティング層16が反転し、ダイオード素子領域26に電流が流れる。その結果、逆導通IGBTであって、耐圧を低下させることなくオン電圧を低減することができる逆導通IGBT100を駆動することができる。
(第3実施例)
図3(a)、(b)に第3実施例であるインバータ回路300の回路図を示す。インバータ回路300は第2実施例の半導体装置200を複数個備えている。インバータ回路300は、モータ36を制御することによって直流電源32から交流電源を生成してモータ36を駆動する。参照符号200a〜200dは第2実施例の半導体装置200と同じ構造の半導体装置である。参照符号34はコンデンサを示す。図3(a)は、半導体装置200aと半導体装置200dのIGBT素子領域がオンされており、半導体装置200bと半導体装置200cのIGBT素子領域がオフされている状態を示す。この場合、モータ36に矢印方向の電流Iが給電される。図3(b)は、半導体装置200aがオンされており、半導体装置200bと半導体装置200cと半導体装置200dのIGBT素子領域がオフされている状態を示す。この場合、モータ36に矢印方向の電流IIが給電される。なお、図3(a)、(b)では半導体装置200a〜200dに形成されているゲート電圧印加回路30は図示していない。
インバータ回路300では、4個の半導体装置200a、200b、200c、200dの各々が、直流電源32とモータ36に対して直列に接続されている。
図3(a)の状態から図3(b)の状態に切換えた時に、モータ36に流れる電流が急激にゼロになると、モータ36のインダクタンス成分によって高電圧が発生し、その高電圧が半導体装置200a、200b、200c、200dに作用して素子が破壊される可能性がある。図3(a)の状態から図3(b)の状態に切換えた時に、半導体装置200bのダイオード素子領域26bのトレンチゲート電極群に負極性の電圧を印加することによって、ダイオード素子領域26bにフリーホイール電流を流すことができる。その結果、図3(b)の矢印に示すようにモータ36に電流IIが流れ続け、半導体装置200a、200b、200c、200dに高電圧が作用することを防止することができる。さらに、半導体装置200a、200b、200c、200dの各々は、半導体素子内にフローティング層16が形成されていることによってオン電圧が低減されるため、従来のインバータ回路に比べてスイッチングの高速化を実現することができる。
図4に、図3(a)、(b)に示す状態が経時的に繰返される場合のタイミングチャートを示す。図のx方向は時間軸を示す。図3(a)で示す状態をT1とする。図3(b)で示す状態をT2とする。参照符号Vaは、半導体装置200aのゲート電圧の経時変化を示す。参照符号Vbは、半導体装置200bのゲート電圧の経時変化を示す。参照符号Vcは、半導体装置200cのゲート電圧の経時変化を示す。参照符号Vdは、半導体装置200dのゲート電圧の経時変化を示す。参照符号Idは、半導体装置200dのIGBT素子領域24dに流れるコレクタ電流の経時変化を示す。参照符号Ibは、半導体装置200bのダイオード素子領域26bに流れるアノード電流の経時変化を示す。参照符号Ieは、モータ36に流れるモータ電流の経時変化を示す。
半導体装置200aと半導体装置200dに正極性の電圧を印加すると、半導体装置200aのIGBT素子領域26aと半導体装置200dのIGBT素子領域24dがオンされ、コレクタ電流Idが緩やかに上昇する。Idの上昇に伴ってモータ電流が緩やかに上昇する(1回目のT1)。
半導体装置200dをオフ状態に切換えると、半導体装置200bと半導体装置200bに還元電流が流れる。半導体装置200bには負極性の電圧Vbが印加されているため、半導体装置200bのダイオード素子領域26bに電流Ibが流れる。そのため、モータ電流Ieはゼロにはならず、流れ続ける(1回目のT2)。
半導体装置200dに再び正極性の電圧Vdを印加すると、半導体装置200dのIGBT素子領域24dがオンされる。ダイオード素子領域26bに流れていた電流がIGBT素子領域24dに流れるため、IGBT素子領域26dに流れる電流Idの立ち上がりが早い。電流Idが流れることによって、モータ電流Ieはさらに上昇する(2回目のT1)。
半導体装置200dを再びオフ状態に切換えると、再びダイオード素子領域26bに電流Ibが流れる。そのため、モータ電流Ieはゼロにはならず、流れ続ける(2回目のT2)。半導体装置200a、200b、200c、200dの各々は、半導体素子内にフローティング層16が形成されていることによってオン電圧が低減されるため、従来のインバータ回路に比べてスイッチングの高速化を実現することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第1実施例である逆導通IGBT100の断面図を示す。 第2実施例である半導体装置200の断面図を示す。 (a)、(b)は、第3実施例であるインバータ回路300の回路図を示す。 インバータ回路300の駆動時のタイミングチャートを示す 従来の逆導通IGBT400の断面図を示す。
符号の説明
2、52:ドリフト層
4、54:表面層
6a、6b、56a、56b:トレンチゲート電極
8.58:半導体基板
9a、9b、59a、59b:ゲート絶縁膜
10a、10b、60a、60b:n型高濃度領域(エミッタ領域)
12、62:p型高濃度領域(ボディコンタクト領域)
14、64:表面電極(エミッタ電極)
16:フローティング層
16a:フローティング層16の上面
16b:フローティング層16の下面
18、68:ダイオード裏面層(カソード層)
20、70:裏面電極(コレクタ電極)
22、72:IGBT裏面層(コレクタ層)
24、74:IGBT素子領域
26、76:ダイオード素子領域
28:配線
30:ゲート印加回路
32:直流電源
34:コンデンサ
36:モータ
66:第2ドリフト層
100、400:逆導通IGBT
200、200a、200b、200c、200d:半導体装置
300:インバータ回路

Claims (3)

  1. 同一の半導体基板にIGBT素子領域とダイオード素子領域が混在している半導体素子であり、
    前記半導体基板の中間深さを前記IGBT素子領域から前記ダイオード素子領域に亘って伸びている第1導電型のドリフト層と、
    前記IGBT素子領域の前記ドリフト層の裏面に接している第2導電型のIGBT裏面層と、
    前記ダイオード素子領域の前記ドリフト層の裏面に接している第1導電型のダイオード裏面層と、
    前記ドリフト層の表面に接しているとともに前記IGBT素子領域から前記ダイオード素子領域に亘って伸びている第2導電型の表面層と、
    前記半導体基板の表面から前記表面層を貫通して前記ドリフト層に達しているとともに前記IGBT素子領域から前記ダイオード素子領域に亘って繰返して形成されているトレンチゲート電極群と、
    前記表面層の表面の少なくとも一部に形成されており、前記トレンチゲート電極の外壁を覆うゲート絶縁膜に接しており、前記IGBT素子領域と前記ダイオード素子領域の両者に形成されている第1導電型の高濃度領域と、
    前記表面層の中間深さに形成されており、前記IGBT素子領域と前記ダイオード素子領域の両者に亘って形成されているとともに、隣接するトレンチゲート電極間に亘って形成されており、表面と裏面とがいずれも前記表面層と接している第1導電型のフローティング層を備えていることを特徴とする半導体素子。
  2. 請求項1の半導体素子と、
    前記IGBT素子領域のトレンチゲート電極群と前記ダイオード素子領域のトレンチゲート電極群の両者に電気的に接続されている配線と、
    その配線に接続されており、前記IGBT素子領域のトレンチゲート電極群と前記ダイオード素子領域のトレンチゲート電極群の両者に、第1極性と第2極性の間で経時的に反転する電圧を印加するゲート電圧印加回路を備えていることを特徴とする半導体装置。
  3. 請求項1の半導体素子又は請求項2の半導体装置を駆動する方法であり、
    前記IGBT素子領域をオン状態に切換える際には、少なくとも前記IGBT素子領域のトレンチゲート電極群に第1極性の電圧を印加し、
    前記IGBT素子領域をオフ状態に切換える際には、少なくとも前記ダイオード素子領域のトレンチゲート電極群に第2極性の電圧を印加することを特徴とする駆動方法。
JP2008098968A 2008-04-07 2008-04-07 半導体素子と半導体装置とその駆動方法 Active JP4952638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098968A JP4952638B2 (ja) 2008-04-07 2008-04-07 半導体素子と半導体装置とその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098968A JP4952638B2 (ja) 2008-04-07 2008-04-07 半導体素子と半導体装置とその駆動方法

Publications (2)

Publication Number Publication Date
JP2009253004A JP2009253004A (ja) 2009-10-29
JP4952638B2 true JP4952638B2 (ja) 2012-06-13

Family

ID=41313424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098968A Active JP4952638B2 (ja) 2008-04-07 2008-04-07 半導体素子と半導体装置とその駆動方法

Country Status (1)

Country Link
JP (1) JP4952638B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221206B1 (ko) 2009-06-11 2013-01-21 도요타 지도샤(주) 반도체 장치
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP2012142537A (ja) * 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法
EP2551910B1 (en) * 2011-07-28 2020-05-06 STMicroelectronics S.r.l. Insulated gate semiconductor device with optimized breakdown voltage and manufacturing method thereof
CN104871312B (zh) 2012-12-20 2017-06-16 丰田自动车株式会社 半导体装置
JP5989689B2 (ja) 2014-01-27 2016-09-07 トヨタ自動車株式会社 半導体装置
JP6414090B2 (ja) * 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6658021B2 (ja) * 2016-02-03 2020-03-04 株式会社デンソー 半導体装置
JP2019161112A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 半導体装置
JP6652173B2 (ja) * 2018-09-27 2020-02-19 株式会社デンソー 半導体装置
CN113053991A (zh) * 2019-12-26 2021-06-29 株洲中车时代半导体有限公司 逆导型igbt的元胞结构及逆导型igbt

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518427B2 (ja) * 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2009253004A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4952638B2 (ja) 半導体素子と半導体装置とその駆動方法
US8890252B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
JP5454146B2 (ja) 逆導通半導体素子の駆動方法と半導体装置及び給電装置
JP4840370B2 (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
WO2018079417A1 (ja) 半導体装置
JP5171776B2 (ja) 半導体装置、及びそれを用いた電力変換装置
JP5229288B2 (ja) 半導体装置およびその制御方法
JP2007258363A (ja) 半導体装置
US20160293595A1 (en) Semiconductor device
JP2016157934A (ja) 半導体装置
KR20080019529A (ko) 절연 게이트형 반도체장치 및 그 제조 방법
JP2007214541A (ja) 半導体装置
JP2010045144A (ja) 半導体装置及びそれを用いた電力変換装置
JP2013026534A (ja) 半導体装置
CN108337917B (zh) 电力变换装置
JP6029411B2 (ja) 半導体装置
JP6227677B2 (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
JP2009267116A (ja) ダイオードとそのダイオードを備えている半導体装置
US20120273897A1 (en) Semiconductor Device and Electric Power Conversion Device Using Same
JP2017208413A (ja) 半導体装置
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
JP5454073B2 (ja) 半導体モジュールとその制御方法
JP2011166052A (ja) 半導体素子とその半導体素子を備えた電力変換装置
CN103855155A (zh) 一种三模式集成绝缘栅型双极晶体管及其形成方法
JP2004103980A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100816

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110608

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R151 Written notification of patent or utility model registration

Ref document number: 4952638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3