JP2015207588A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015207588A
JP2015207588A JP2014085615A JP2014085615A JP2015207588A JP 2015207588 A JP2015207588 A JP 2015207588A JP 2014085615 A JP2014085615 A JP 2014085615A JP 2014085615 A JP2014085615 A JP 2014085615A JP 2015207588 A JP2015207588 A JP 2015207588A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor layer
semiconductor device
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014085615A
Other languages
English (en)
Inventor
誠悟 森
Seigo Mori
誠悟 森
明田　正俊
Masatoshi Akeda
正俊 明田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014085615A priority Critical patent/JP2015207588A/ja
Priority to PCT/JP2015/061727 priority patent/WO2015159953A1/ja
Priority to CN201580020290.9A priority patent/CN106463503B/zh
Priority to CN202010031679.6A priority patent/CN111463264A/zh
Priority to US15/304,431 priority patent/US20170040420A1/en
Publication of JP2015207588A publication Critical patent/JP2015207588A/ja
Priority to US15/844,078 priority patent/US10062760B2/en
Priority to US16/044,086 priority patent/US10784349B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Abstract

【課題】小電流領域の特性および大電流領域の特性のいずれにも優れるＳｉＣ半導体装置を提供すること。【解決手段】ｎ−型のＳｉＣ半導体層１０の表面部に複数形成され、それぞれが単位セル１１を構成するｐ型ボディ領域１２と、ｐ型ボディ領域１２の内方に形成されたｎ型ソース領域１３と、ゲート絶縁膜２０を介してｐ型ボディ領域１２に対向するゲート電極２１と、ＳｉＣ半導体層１０の裏面部で隣り合って形成されたｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７と、ｐ型ボディ領域１２と前ｎ＋型ドレイン領域１６との間のｎ−型ドリフト領域１９とを含み、ｐ＋型コレクタ領域１７は、ＳｉＣ半導体層１０の表面に沿うＸ軸において、少なくとも２つの単位セル１１が含まれる領域を覆うように形成されている、ＳｉＣ半導体装置１を形成する。【選択図】図１

Description

本発明は、ＳｉＣ半導体装置に関する。
近年、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用されるＳｉＣ半導体装置が注目されている。
特許文献１は、ｐ型ＳｉＣ基板（コレクタ層）と、ＳｉＣ基板上に形成されたｎ型のドリフト層と、ドリフト層の上部に形成されたｐ型のベース領域と、ベース領域の上部に形成されたｎ型のエミッタ領域とを含む、縦型のＩＧＢＴを開示している。
特許文献２は、ｎ＋型ＳｉＣ基板と、ＳｉＣ基板上に形成されたｎ−型のベース層と、ベース層の表層部に形成されたｐ型のボディ領域と、ボディ領域の表層部に形成されたｎ＋型のソース領域と、ベース層の表面からソース領域およびボディ領域を貫通するゲートトレンチと、ゲート絶縁膜を介してゲートトレンチに埋設されたゲート電極とを含む、トレンチゲート型ＭＯＳＦＥＴを開示している。
特開２０１１−４９２６７号公報 特開２０１１−４４６８８号公報 特開２０１０−２５１５１７号公報 特開２０１０−７４０５１号公報
本発明の目的は、小電流領域の特性および大電流領域の特性のいずれにも優れるＳｉＣ半導体装置を提供することである。
上記目的を達成するための請求項１に記載の発明は、第１導電型のＳｉＣからなる半導体層と、前記半導体層の表面部に複数形成され、それぞれが単位セルを構成する第２導電型のボディ領域と、前記ボディ領域の内方に形成された第１導電型のソース領域と、ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、前記ボディ領域と前記ドレイン領域との間のドリフト領域とを含み、前記コレクタ領域は、前記半導体層の表面に沿うＸ軸において、少なくとも２つの前記単位セルが含まれる領域を覆うように形成されている、半導体装置である。
この構成によれば、半導体装置は、ＳｉＣ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）およびＳｉＣ−ＩＧＢＴ（Insulated Gate Bipolar Semiconductor）が同一の半導体層に集積化されたＨｙｂｒｉｄ−ＭＯＳ（Hybrid - Metal Oxide Semiconductor）構造を有している。より具体的には、ＳｉＣ−ＭＯＳＦＥＴは、ソース領域、ドレイン領域、およびゲート電極により形成されており、ＳｉＣ−ＩＧＢＴは、ソース領域、コレクタ領域、およびゲート電極により形成されている。ＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴは、半導体層を介して並列に接続されている。ＳｉＣ−ＩＧＢＴとして動作する場合、ソース領域がエミッタ領域として機能し、ドリフト領域がベース領域として機能する。
ＳｉＣ−ＭＯＳＦＥＴは、主に低耐圧領域（たとえば、５ｋＶ以下）で使用する素子として有効である。すなわち、ＳｉＣ−ＭＯＳＦＥＴの場合、オン状態にされると、ドレイン電流は、ドレイン電圧が０Ｖの時から立ち上がり、その後ドレイン電圧の増加に応じてリニアに増加する。したがって、ＳｉＣ−ＭＯＳＦＥＴでは、良好な小電流領域の特性を示すことができる。一方、ドレイン電流は、ドレイン電圧の増加に対してリニア増加するので、大電流領域でＳｉＣ−ＭＯＳＦＥＴを使用する場合には、印加されるドレイン電圧の増加に応じて、半導体層の面積を拡大しなければならない。
他方、ＳｉＣ−ＩＧＢＴは、主に高耐圧領域（たとえば、１０ｋＶ以上）で使用する素子として有効である。すなわち、ＳｉＣ−ＩＧＢＴの場合、バイポーラトランジスタの伝導度変調特性を有するため、高耐圧で大電流制御が可能である。したがって、ＳｉＣ−ＩＧＢＴでは、半導体層の面積を拡大することなく、良好な大電流領域の特性を示すことができる。一方、ＳｉＣはワイドギャップ半導体であるので、Ｓｉに比べて高いｐｎ障壁を有している。そのため、小電流領域でＳｉＣ−ＩＧＢＴを使用する場合には、ｐｎ接合部に寄生ダイオードが形成されているので、比較的に高いｐｎ接合立ち上がり電圧（たとえば、２．７Ｖ以上）が必要となる。
これらから、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＩＧＢＴとを同一の半導体層に集積化することにより、理論上では、低耐圧領域から高耐圧領域にかけて広い動作範囲を実現できる。つまり、高耐圧素子として使用できながらも、小電流領域において、ＭＯＳＦＥＴ（ユニポーラ）動作を実現し、大電流領域においてＩＧＢＴ（バイポーラ）動作を実現できる半導体装置を提供できる。
しかしながら、ＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴにおけるコレクタ領域およびドレイン領域を単純に接合しただけでは、小電流領域から大電流領域への移行の際に非常に高い電圧が必要になったり、オン抵抗が増大したりすることがある。
ここで、ＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴが形成された半導体層では、半導体層の表面側から裏面側に向けて電位が高くなるように等電位面が分布する。特に、半導体層では、ドレイン領域を中心として比較的に高い等電位面が同心円状に拡がるように分布する。そのため、比較的幅狭なコレクタ領域を形成すると、ドレイン領域に印加されたドレイン電圧と殆ど差のない等電位面がコレクタ領域を覆うように分布する。
この場合、ドレイン領域およびコレクタ領域は同電位であるので、ドレイン電圧を増加させても、コレクタ領域と当該コレクタ領域を覆う等電位面との間にｐｎ接合立ち上がり電圧（つまり、２．７Ｖ）以上の電位差が生じ難い。したがって、コレクタ領域と当該等電位面との間における電位差がｐｎ接合立ち上がり電圧以上になるまで、ドレイン電圧を増加させなければならない。そのため、小電流領域から大電流領域への移行に際して非常に高い電圧が必要となる。
そこで、請求項１に記載の発明のように、半導体層の表面に沿うＸ軸において、少なくとも２つの単位セルが含まれる領域を覆うようにコレクタ領域を形成することにより、比較的に低い等電位面をコレクタ領域の上端において広く分布させることができる。この場合、コレクタ領域と当該等電位面との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、比較的に小さなドレイン電圧の増加によって、ｐｎ接合部（寄生ダイオード）をオンさせることができる。これにより、比較的に小さなドレイン電圧によって小電流領域から大電流領域に移行できるので、小電流領域の特性および大電流領域の特性のトレードオフの関係を改善できる。その結果、小電流領域の特性および大電流領域の特性のいずれにも優れたＳｉＣ半導体装置を提供できる。
請求項２に記載の発明は、第１導電型のＳｉＣからなる半導体層と、前記半導体層の表面部に形成された第２導電型のボディ領域と、前記ボディ領域の内方に形成された第１導電型のソース領域と、ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、前記ボディ領域と前記ドレイン領域との間のドリフト領域とを含み、前記コレクタ領域の前記半導体層の表面に沿うＸ軸幅Ｗｃは、前記ドリフト領域の前記半導体層の厚さ方向に沿うＹ軸厚さＴｄの２倍以上である、半導体装置である。
このような構成であっても、請求項１について述べた効果と同様の効果を奏することができる。
請求項３に記載の発明は、前記ドレイン領域は、前記コレクタ領域と同じかそれ以上のＸ軸幅Ｗｄを有している、請求項１または２に記載の半導体装置である。
この構成によれば、大電流領域の特性を維持しつつ、小電流領域の特性を向上できる。
請求項４に記載の発明は、第１導電型のＳｉＣからなる半導体層と、前記半導体層の表面部に形成された第２導電型のボディ領域と、前記ボディ領域の内方に形成された第１導電型のソース領域と、ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、前記ボディ領域と前記ドレイン領域との間のドリフト領域と、前記半導体層の厚さ方向に沿うＹ軸において前記ドレイン領域と前記コレクタ領域との間に配置され、前記半導体層の裏面に対して前記ドレイン領域および前記コレクタ領域よりも深く形成された絶縁層とを含む、半導体装置である。
この構成によれば、ドレイン領域とコレクタ領域との間に絶縁層が形成されているので、ドレイン領域から拡がる比較的に高い等電位面を当該絶縁膜で遮断できる。これにより、コレクタ領域に比較的に高い等電位面が分布することを抑制できると同時に、コレクタ領域に比較的に低い等電位面を分布させることができる。この場合、当該等電位面とコレクタ領域との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、比較的に小さなドレイン電圧の増加によって、ｐｎ接合部（寄生ダイオード）をオンさせることができる。これにより、比較的に小さなドレイン電圧の増加によって小電流領域から大電流領域に移行できるので、小電流領域の特性および大電流領域の特性のトレードオフの関係を改善できる。その結果、小電流領域の特性および大電流領域の特性のいずれにも優れたＳｉＣ半導体装置を提供できる。
請求項５に記載の発明のように、前記絶縁層は、絶縁膜または高抵抗層からなっていてもよい。
請求項６に記載の発明のように、前記絶縁層は、ＳｉＣよりも低い比誘電率を有する絶縁材料からなっていてもよい。
請求項７に記載の発明のように、前記絶縁層は、ＳｉＯ２からなることが好ましい。
請求項８に記載の発明は、第１導電型のＳｉＣからなる半導体層と、前記半導体層の表面部に形成された第２導電型のボディ領域と、前記ボディ領域の内方に形成された第１導電型のソース領域と、ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、前記ボディ領域と前記ドレイン領域との間のドリフト領域とを含み、前記半導体層の厚さ方向に沿うＹ軸において、前記コレクタ領域の上端が、前記ドレイン領域の上端よりも前記半導体層の表面側に位置している、半導体装置である。
この構成によれば、コレクタ領域の上端が、ドレイン領域の上端よりも半導体層の表面側に位置しているため、ドレイン領域から拡がる等電位面がコレクタ領域の上端に至ることを抑制できる。これにより、コレクタ領域に比較的に高い等電位面が分布することを抑制できると同時に、コレクタ領域に比較的に低い等電位面を分布させることができる。この場合、当該等電位面とコレクタ領域との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、比較的に小さなドレイン電圧の増加によって、ｐｎ接合部（寄生ダイオード）をオンさせることができる。
さらに、ドレイン領域の上端からコレクタ領域の上端までの厚さを厚く形成することにより、ドレイン領域およびコレクタ領域を同一厚さで形成する場合よりも、オン抵抗の特性を改善できる。
請求項９に記載の発明のように、前記半導体層の裏面は、前記ドレイン領域および前記コレクタ領域の境界で面一に連続していてもよい。
請求項１０に記載の発明は、前記半導体層の表面に沿うＸ軸において前記ドレイン領域および前記コレクタ領域に跨るように形成され、前記ドリフト領域と、前記ドレイン領域および前記コレクタ領域との間に配置されたフィールドストップ領域をさらに含む、請求項１〜９のいずれか一項に記載の半導体装置である。
この構成によれば、ＦＳ（Field Stop：フィールドストップ）型の半導体装置を提供できる。ＦＳ型の半導体装置に対して、ＮＰＴ（Non-Punch Through：ノンパンチスルー）型の半導体装置が知られている。ＮＰＴ型の半導体装置の場合、ボディ領域とドリフト領域との界面から発生する空乏層が半導体層の下面に到達してパンチスルーしないように、当該半導体層を比較的に厚く形成しなければならない。これに対して、ＦＳ型の半導体装置の場合、当該空乏層の拡がりをフィールドストップ領域で阻止できるので、パンチスルーを抑制できる。よって、ＦＳ型の半導体装置では、ＮＰＴ型の半導体装置と比較して、半導体層を薄くできる。
請求項１１に記載の発明のように、前記半導体装置は、前記半導体層上に前記ゲート電極が配置されたプレーナゲート構造を含んでいてもよい。
請求項１２に記載の発明のように、前記半導体装置は、前記半導体層に形成されたトレンチに前記ゲート電極が埋め込まれたトレンチゲート構造を含んでいてもよい。
図１は、本発明の第１実施形態に係るＳｉＣ半導体装置の模式的な断面図である。 図２Ａは、個別的に製造されたＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴの各特性から導き出されるＨｙｂｒｉｄ−ＭＯＳ構造のドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）の理論上の特性を説明するためのグラフである。 図２Ｂは、Ｈｙｂｒｉｄ−ＭＯＳ構造のドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）の実際の特性を説明するためのグラフである。 図３は、Ｈｙｂｒｉｄ−ＭＯＳ構造の実際のｐｎ接合立ち上がり電圧対特性オン抵抗特性を示すグラフである。 図４は、ドレイン領域に対するコレクタ領域の構成比率を変化させた場合における電位の分布を説明するための図である。 図５は、ドレイン領域に対するコレクタ領域の構成比率を変化させた場合における電位の分布を説明するための図である。 図６は、ドレイン領域に対するコレクタ領域の構成比率を変化させた場合における電位の分布を説明するための図である。 図７は、ドレイン領域に対するコレクタ領域の構成比率を変化させた場合におけるドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）特性を示すグラフである。 図８は、ドレイン領域の幅を変更した場合におけるドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）特性を示すグラフである。 図９は、図８における大電流領域の特性を説明するためのグラフである。 図１０は、本発明の第２実施形態に係るＳｉＣ半導体装置の模式的な断面図である。 図１１は、図１０に示すＳｉＣ半導体装置の電位の分布を説明するための図である。 図１２は、図１０に示すＳｉＣ半導体装置のｐｎ接合立ち上がり電圧対特性オン抵抗を説明するためのグラフである。 図１３は、本発明の第３実施形態に係るＳｉＣ半導体装置の模式的な断面図である。 図１４は、図１３に示す半導体装置の電位の分布を説明するための図である。 図１５は、本発明の第４実施形態に係るＳｉＣ半導体装置の模式的な断面図である。 図１６は、本発明の第５実施形態に係るＳｉＣ半導体装置の模式的な断面図である。 図１７は、本発明の第６実施形態に係るＳｉＣ半導体装置の模式的な断面図である。 図１８は、コレクタ領域の一平面形状を説明するための平面図である。 図１９は、コレクタ領域の一平面形状を説明するための平面図である。 図２０は、コレクタ領域の一平面形状を説明するための平面図である。 図２１は、コレクタ領域およびドレイン領域の一配置例を説明するための平面図である。 図２２は、コレクタ領域およびドレイン領域の一配置例を説明するための平面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係るＳｉＣ半導体装置１の模式的な断面図である。
図１に示すように、ＳｉＣ半導体装置１は、表面および裏面を有するｎ−型のＳｉＣ半導体層１０を含む。ＳｉＣ半導体層１０のＳｉＣ半導体層１０の表面部には、単位セル１１を構成する複数のｐ型ボディ領域１２が形成されている。
ｐ型ボディ領域１２は、ＳｉＣ半導体層１０上に間隔を空けて形成されており、その内方領域には、ｎ型ソース領域１３と、ｐ＋型コンタクト領域１４とが形成されている。ｎ型ソース領域１３は、ｐ型ボディ領域１２の周縁部から間隔を開けた位置に形成されている。ｎ型ソース領域１３の周縁部とｐ型ボディ領域１２の周縁部との間の領域がｐ型チャネル領域１５である。ｐ＋型コンタクト領域１４は、ｎ型ソース領域１３の内方領域において、当該ｎ型ソース領域１３を貫通するように形成されている。ｐ＋型コンタクト領域１４は、ｐ型ボディ領域１２よりも高い不純物濃度を有している。ｎ型ソース領域１３およびｐ＋型コンタクト領域１４は、いずれも、ｐ型ボディ領域１２よりも浅く形成されている。
ＳｉＣ半導体層１０の裏面部には、互いに隣り合うｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７と、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７に跨るｎ＋型のＦＳ（Field Stop：フィールドストップ）領域１８とが形成されている。ＳｉＣ半導体層１０の裏面は、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７の境界で面一に連続している。
ＦＳ領域１８は、ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｎ＋型ドレイン領域１６の上端およびｐ＋型コレクタ領域１７の上端に接するように一様な厚さで形成されている。ＦＳ領域１８と単位セル１１（ｐ型ボディ領域１２）との間の領域がｎ−型ドリフト領域１９である。ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｎ−型ドリフト領域１９のＹ軸厚さＴｄは、たとえば１０μｍ〜１００μｍ（本実施形態では、４６μｍ）である。
ｎ＋型ドレイン領域１６は、互いに隣り合う単位セル１１（ｐ型ボディ領域１２）間の直下の領域に形成されている。ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄは、たとえば１０μｍ〜１００μｍである。本実施形態では、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｎ＋型ドレイン領域１６の上端は、ｐ＋型コレクタ領域１７の上端と同じ深さに位置している。
ｐ＋型コレクタ領域１７は、ＳｉＣ半導体層１０との間にｐｎ接合部を形成している。つまり、当該ｐｎ接合部には寄生ダイオードＤが形成さている。ｐ＋型コレクタ領域１７は、ＳｉＣ半導体層１０の表面に沿うＸ軸において、ｎ＋型ドレイン領域１６よりも広い面積で形成されている。より具体的には、当該Ｘ軸において、ｐ＋型コレクタ領域１７は、少なくとも２つの単位セル１１が含まれる領域を覆うように形成されている。ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃは、たとえば５０μｍ〜１００μｍである。ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃは、ｎ−型ドリフト領域１９のＹ軸厚さＴｄに対して、Ｘ軸幅Ｗｃ＞Ｙ軸厚さＴｄ×２を満たすように形成されていることが好ましい。
このようなｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７は、次の方法により形成できる。まず、ｎ＋型のＳｉＣ基板が用意される。次に、ｎ型の不純物を注入しながらＳｉＣがエピタキシャル成長されて、ＳｉＣ基板上にｎ−型のＳｉＣ半導体層１０が形成される。次に、ＳｉＣ半導体層１０にｐ型ボディ領域１２、ｎ型ソース領域１３、後述するゲート絶縁膜２０、ゲート電極２１およびソース電極２４等からなるＭＯＳ構造を形成した後、ＳｉＣ基板が、ＳｉＣ半導体層１０が露出するまで研削される。なお、ＳｉＣ基板の研削に代えて、ドライエッチングによりＳｉＣ基板を除去してもよい。
次に、ＳｉＣ半導体層１０の裏面側において、ｎ型の不純物が選択的に注入されてＦＳ領域１８が形成される。
次に、ＳｉＣ半導体層１０の裏面側にｎ＋型ドレイン領域１６を形成すべき領域に選択的に開口を有するイオン注入マスクが形成される。このイオン注入マスクを介して、ｎ型の不純物が注入される。不純物が注入された後、イオン注入マスクは除去される。
次に、ＳｉＣ半導体層１０の裏面側にｐ＋型コレクタ領域１７を形成すべき領域に選択的に開口を有するイオン注入マスクが形成される。このイオン注入マスクを介して、ｐ型の不純物が注入される。不純物が注入された後、イオン注入マスクは除去される。
次に、ｎ型不純物およびｐ型不純物を注入した領域に対して、選択的にレーザアニール処理が施される。これにより、ｎ型不純物およびｐ型不純物が活性化してｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７が形成される。
ＳｉＣ半導体層１０は、Ｓｉからなる半導体層よりも密度が高いため、不純物が拡散し難いという特性がある。したがって、この特性を利用して、不純物の注入条件およびアニール処理条件を調節することによって、ｎ型不純物およびｐ型不純物の厚さを容易に制御できる。これにより、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７を正確に形成できる。
再度、図１を参照して、ＳｉＣ半導体層１０上には、ゲート絶縁膜２０を挟んでｐ型チャネル領域１５と対向する複数のゲート電極２１が形成されている。ゲート絶縁膜２０は、たとえば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフニウム酸化膜、アルミナ膜、タンタル酸化膜等からなっていてもよい。また、ゲート電極２１は、たとえば、不純物を注入して低抵抗化したポリシリコンからなっていてもよい。
各ゲート電極２１は、ｐ型ボディ領域１２外のＳｉＣ半導体層１０、ｐ型ボディ領域１２、およびｎ型ソース領域１３に跨る領域に対向している。また、ゲート電極２１は、ｎ型ソース領域１３とｐ型ボディ領域１２との境界線から、ｎ型ソース領域１３側へはみ出したオーバラップ部を含む。ゲート電極２１を覆うように絶縁膜２２がＳｉＣ半導体層１０上に形成されている。
絶縁膜２２には、ｎ型ソース領域１３の一部およびｐ＋型コンタクト領域１４を選択的に露出させるコンタクト孔２３が形成されている。絶縁膜２２上には、ソース電極２４が形成されている。
ソース電極２４は、絶縁膜２２の表面からコンタクト孔２３内に入り込み、当該コンタクト孔２３内において、ｎ型ソース領域１３およびｐ＋型コンタクト領域１４との間でオーミック接触を形成している。一方、ＳｉＣ半導体層１０の裏面側には、ドレイン電極２５が形成されている。ドレイン電極２５は、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７との間でオーミック接触を形成している。
この構成によれば、ＳｉＣ半導体装置１は、ＳｉＣ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）およびＳｉＣ−ＩＧＢＴ（Insulated Gate Bipolar Semiconductor）が同一のＳｉＣ半導体層１０に集積化されたＨｙｂｒｉｄ−ＭＯＳ（Hybrid - Metal Oxide Semiconductor）構造と、プレーナゲート構造とを有している。
より具体的には、ＳｉＣ−ＭＯＳＦＥＴは、ｎ型ソース領域１３、ｎ＋型ドレイン領域１６、およびゲート電極２１により形成されており、ＳｉＣ−ＩＧＢＴは、ｎ型ソース領域１３、ｐ＋型コレクタ領域１７、およびゲート電極２１により形成されている。つまり、ＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴは、ＳｉＣ半導体層１０を介して並列に接続されている。ＳｉＣ−ＩＧＢＴとして動作する場合、ｎ型ソース領域１３（ソース電極２４）がｎ型エミッタ領域（エミッタ電極）として機能し、ｎ−型ドリフト領域１９がｎ−型ベース領域として機能する。
次に、ＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴを個別的に製造した場合の電気的特性に照らし合わせて、Ｈｙｂｒｉｄ−ＭＯＳ構造の理論上の電気的特性と、実際の電気的特性とを説明する。
図２Ａは、個別的に製造されたＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣ−ＩＧＢＴの各特性から導き出されるＨｙｂｒｉｄ−ＭＯＳ構造のドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）の理論上の特性を説明するためのグラフである。なお、ドレイン電圧（コレクタ電圧）は、ソース電極２４を基準電圧（たとえば、０Ｖ）としてドレイン電極２５に印加された電圧を意味している。
ＳｉＣ−ＭＯＳＦＥＴは、主に低耐圧領域（たとえば、５ｋＶ以下）で使用する素子として有効である。ＳｉＣ−ＭＯＳＦＥＴの場合、図２Ａの破線で示された直線Ａ１から理解されるように、ドレイン電流は、ドレイン電圧が０Ｖから立ち上がり、その後ドレイン電圧の増加に応じてリニアに増加する。したがって、ＳｉＣ−ＭＯＳＦＥＴでは、良好な小電流領域の特性を示すことができる。一方、ドレイン電流がドレイン電圧の増加に対してリニア増加するので、大電流領域でＳｉＣ−ＭＯＳＦＥＴを使用する場合には、印加されるドレイン電圧の増加に応じて、ＳｉＣ半導体層１０の面積を拡大しなければならない。
他方、ＳｉＣ−ＩＧＢＴは、主に高耐圧領域（たとえば、１０ｋＶ以上）で使用する素子として有効である。すなわち、ＳｉＣ−ＩＧＢＴの場合、バイポーラトランジスタの伝導度変調特性を有するため、高耐圧で大電流制御が可能である。図２Ａの破線で示された曲線Ａ２から理解されるように、ＳｉＣ−ＩＧＢＴの場合、コレクタ電流は、コレクタ電圧が約２．７Ｖを超えると急峻な立ち上がり特性を示す。したがって、ＳｉＣ−ＩＧＢＴでは、ＳｉＣ半導体層１０の面積を拡大することなく、良好な大電流領域の特性を示すことができる。
一方、ＳｉＣはワイドギャップ半導体であるので、Ｓｉに比べて高いｐｎ障壁を有している。そのため、小電流領域でＳｉＣ−ＩＧＢＴを使用する場合には、高いｐｎ接合立ち上がり電圧（約２．７Ｖ）が必要となる。つまり、ｐ＋型コレクタ領域１７とＳｉＣ半導体層１０との間に形成されている寄生ダイオードＤ（図１参照）をオンにするには、約２．７Ｖのｐｎ接合立ち上がり電圧が必要となる。
これらから、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＩＧＢＴとを同一のＳｉＣ半導体層１０に集積化することにより、理論上では、低耐圧領域から高耐圧領域にかけて広い動作範囲を実現できることが分かる。つまり、高耐圧素子として使用できながらも、小電流領域において、ＭＯＳＦＥＴ（ユニポーラ）動作を実現し、大電流領域においてＩＧＢＴ（バイポーラ）動作を実現できる半導体装置を提供できることが分かる。この理論上の特性が、図２Ａの実線で示された曲線Ａ３である。
理論上の曲線Ａ３を参照すれば、０Ｖ〜約３Ｖにおいて、ＳｉＣ−ＭＯＳＦＥＴがオン状態となり、良好な小電流領域の特性が得られることが分かる。そして、ｐｎ接合部に印加される電圧が、ｐｎ接合を立ち上げるために必要な電圧以上（約３Ｖ以上）に設定されることにより、ＳｉＣ−ＩＧＢＴがオン状態となり、良好な大電流領域の特性が得られることが分かる。
図２Ｂは、Ｈｙｂｒｉｄ−ＭＯＳ構造のドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）の実際の特性を説明するためのグラフである。なお、ドレイン電圧（コレクタ電圧）は、ソース電極２４を基準電圧（たとえば、０Ｖ）としてドレイン電極２５に印加された電圧を意味している。図２Ｂでは、直線Ａ１および曲線Ａ２を引き続き破線で示している。
図２Ｂの実線で示された曲線Ａ４および曲線Ａ５は、それぞれ、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄおよびｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが、Ｘ軸幅Ｗｄ＋Ｘ軸幅Ｗｃ＜＜１２μｍの関係式を満たすように形成されたＳｉＣ半導体装置の特性を示している。 曲線Ａ４を参照すれば、良好な小電流特性（良好なオン抵抗値）示しているが、小電流領域から大電流領域への移行に非常に高いｐｎ接合立ち上がり電圧（約１９Ｖ程度）が必要であることが分かる。他方、曲線Ａ５を参照すれば、小電流領域から大電流領域への移行に必要なｐｎ接合立ち上がり電圧は改善されているが、曲線Ａ４に比べて、小電流特性が低下していることが分かる。
図２Ｂから理解されるように、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７の各Ｘ軸幅Ｗｄ，ＷｃによってＳｉＣ半導体装置の特性が変動する。したがって、これらの曲線Ａ４，Ａ５を図２Ａに示した理論上の曲線Ａ３に近づけるには、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７の作り込みに工夫が必要であることが分かる。この点に関して、発明者らは、図３に示すように、小電流領域の特性と大電流領域の特性とがトレードオフの関係にあることを突き止めた。
図３は、Ｈｙｂｒｉｄ−ＭＯＳ構造の実際のｐｎ接合立ち上がり電圧対特性オン抵抗特性を示すグラフである。なお、特性オン抵抗とは、ドレイン電圧が０Ｖ時におけるドレイン電流−ドレイン電圧カーブの傾きで定義される。
図２Ｂで説明したように、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７は、各Ｘ軸幅Ｗｄ，Ｗｃに関して、Ｘ軸幅Ｗｄ＋Ｘ軸幅Ｗｃ＜＜１２μｍの関係式を満たしている。つまり、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃは、ｎ−型ドリフト領域１９のＹ軸厚さＴｄに対して、Ｘ軸幅Ｗｃ＜＜２×Ｙ軸厚さＴｄの関係式を満たすように形成されている。図３の実線で示した曲線Ａ６は、Ｘ軸幅Ｗｃ＜＜２×Ｙ軸厚さＴｄの関係式を満たす場合の実際の特性である。
曲線Ａ６を参照すれば、ｐ＋型コレクタ領域１７に対するｎ＋型ドレイン領域１６の構成比率を極めて大きく設定すると、その特性は、ＳｉＣ−ＭＯＳＦＥＴに近づくことが分かる。つまり、良好な特性オン抵抗（良好な小電流領域特性）を得ることができるが、大電流領域への移行の際に非常に高い電圧が必要となる。
一方、ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域１７の構成比率を極めて大きく設定すると、その特性は、ＳｉＣ−ＩＧＢＴに近づくことが分かる。つまり、比較的に低いドレイン電圧でｐｎ接合を立ち上げることができるが、特性オン抵抗が著しく増加（小電流特性が低下）する。
曲線Ａ６における点Ｐ１は、図２Ｂのグラフにおける曲線Ａ４に対応しており、特性オン抵抗の値は約２０ｍΩ・ｃｍ２であり、ｐｎ接合の立ち上がり電圧に必要なドレイン電圧は約１９Ｖである。一方、曲線Ａ６における点Ｐ２は、図２Ｂのグラフにおける曲線Ａ５に対応しており、ｐｎ接合立ち上がり時のドレイン電圧は約５Ｖであり、特性オン抵抗の値は約４０ｍΩ・ｃｍ２である。
曲線Ａ６から理解されるように、小電流領域の特性と大電流領域の特性とがトレードオフの関係にある。また、Ｘ軸幅Ｗｃ＜＜２×Ｙ軸厚さＴｄの関係式を満たす範囲で、ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域１７の構成比率を変化させたとしても、その特性は、曲線Ａ６上を点Ｐ１の方向に変動するか、点Ｐ２の方向に変動するだけで、実質的なトレードオフの関係の改善には繋がらない。
図３の破線で示した曲線Ａ７は、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが、Ｘ軸幅Ｗｃ＞２×Ｙ軸厚さＴｄの関係式を満たす場合の実際の特性である。曲線Ａ７を参照すれば、曲線Ａ６に対してトレードオフの関係が実質的に改善されているのが分かる。つまり、曲線Ａ７は、曲線Ａ６に比べて、ｐｎ接合立ち上がり電圧（ＳｉＣ−ＩＧＢＴ）の下限値（＝約２．７Ｖ）を示す直線Ａ８、および特性オン抵抗（ＳｉＣ−ＭＯＳＦＥＴ）の下限値（＝約１８ｍΩ・ｃｍ２）を示す直線Ａ９に近づいている。
この曲線Ａ７上において、直線Ａ８および直線Ａ９が交わる点Ｐ３に、ｐｎ接合立ち上がり電圧の値および特性オン抵抗の値を近づけることができれば、優れた小電流領域の特性および大電流領域の特性を達成できることが分かる。
発明者らは、この点に着目して、ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域１７の構成比率を順に大きくしたＳｉＣ半導体装置を複数用意して、各ＳｉＣ半導体装置についてシミュレーションを行った。
図４〜図６は、ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域１７の構成比率を変化させた場合における電位の分布を説明するための図である。なお、図４〜図６では、説明の便宜上、主要な構成以外の構成を省略して示している。
図４におけるｐ＋型コレクタ領域１７のＸ軸幅Ｗｃは、１０μｍである。図５におけるｐ＋型コレクタ領域１７のＸ軸幅Ｗｃは、５０μｍである。図６におけるｐ＋型コレクタ領域１７のＸ軸幅Ｗｃは、１００μｍである。図４〜図６におけるｎ＋型ドレイン領域１６のＸ軸幅Ｗｄはいずれも１０μｍであり、ｎ−型ドリフト領域１９のＹ軸厚さＴｄは、いずれも４６μｍである。
図４〜図６では、ソース電極２４を基準（＝０Ｖ）として、ドレイン電極２５に約３Ｖの電圧を印加させた場合の電位の分布を示している。図４〜図６に示すように、電位の等電位面は、ソース電極２４からドレイン電極２５に向けて次第に高くなるように分布している。そして、ｎ＋型ドレイン領域１６を中心に、比較的に高い電位の等電位面が同心円状に分布している。
図４では、ｐ＋型コレクタ領域１７の上端に、２．５Ｖ程度の等電位面が分布している。一方、図５では、ｐ＋型コレクタ領域１７の上端には、１Ｖ〜２Ｖ程度の等電位面が広く分布している。したがって、図５では、ｐ＋型コレクタ領域１７と当該等電位面との間の電位差が大きくなっているのが分かる。さらに、図６では、ｐ＋型コレクタ領域１７の上端には、０．５Ｖ〜２Ｖ程度の等電位面がさらに広く分布している。したがって、図６では、図４および図５と比較して、ｐ＋型コレクタ領域１７と当該等電位面との間の電位差がさらに大きくなっているのが分かる。
これらのシミュレーションの結果を反映させたグラフが図７である。図７は、ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域１７の構成比率を変化させた場合におけるドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）特性を示すグラフである。
曲線Ｌ１は、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが１０μｍ時（図４参照）の曲線であり、曲線Ｌ２は、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが２０μｍ時の曲線であり、曲線Ｌ３は、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが５０μｍ時（図５参照）の曲線であり、曲線Ｌ４は、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが１００μｍ時（図６参照）の曲線である。
図７のグラフに示すように、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃを広く形成するに伴い、大電流領域への移行に必要なドレイン電圧が小さくなっている。
図４に示す構造では、ｐ＋型コレクタ領域１７の上端にｎ＋型ドレイン領域１６に印加されたドレイン電圧と殆ど差のない等電位面が分布している。この場合、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７は同電位であるので、ドレイン電圧を増加させても、ｐ＋型コレクタ領域１７と当該等電位面との間にｐｎ接合立ち上がり電圧（つまり、約２．７Ｖ）以上の電位差が生じ難い。
したがって、ｐ＋型コレクタ領域１７と当該等電位面との間における電位差がｐｎ接合立ち上がり電圧以上になるまでドレイン電圧を増加させなければならず、小電流領域から大電流領域への移行に際して非常に高い電圧が必要となる。図７に示すように、図４の構造では、ドレイン電圧を約１９Ｖまで増加させないと、ｐ＋型コレクタ領域１７とｐ＋型コレクタ領域１７を覆う等電位面との間における電位差がｐｎ接合立ち上がり電圧以上にならないこと分かる。
これに対して、図６に示す構造であれば、ｐ＋型コレクタ領域１７の上端に比較的に低い等電位面を広く分布させることができる。この場合、ｐ＋型コレクタ領域１７と当該等電位面との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、比較的に小さなドレイン電圧（３．０Ｖ〜３．５Ｖ）によって、ｐｎ接合部（寄生ダイオードＤ）をオンさせることができる。そのため、小電流領域から大電流領域に速やかに移行している。
ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃを１００μｍに維持した状態で、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄを１０μｍから１００μｍに変更した場合におけるドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）特性を調べたのが、図８および図９に示すグラフである。
図８は、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄを変更した場合におけるドレイン電圧（コレクタ電圧）対ドレイン電流（コレクタ電流）特性を示すグラフである。図９は、図８における大電流領域の特性を説明するためのグラフである。
図８および図９の各グラフにおいて実線で示す曲線Ｌ５は、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃが１００μｍ、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄが１００μｍの時の曲線である。なお、図８および図９の各グラフでは、図７のグラフで示した曲線Ｌ１，Ｌ４をそれぞれ破線で示している。
図８のグラフから、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄを広げて、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃの構成比率を相対的に小さくすることにより、小電流領域におけるドレイン電流（コレクタ電流）が増加することが確認できた。換言すれば、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄの構成比率を相対的に大きくすることにより、特性オン抵抗の値が低減するので、小電流領域におけるドレイン電流（コレクタ電流）が増加することが確認できた。また、図９に示すように、大電流領域の特性に関しては、殆ど変化しないことが確認できた。
この結果から、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃの構成比率を相対的に小さくすることにより、良好なｐｎ接合立ち上がり電圧（３．０Ｖ〜３．５Ｖ）を維持しつつ、小電流領域の特性を改善できることが確認できた。よって、ｎ＋型ドレイン領域１６のＸ軸幅Ｗｄを、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃと同じかそれ以上の幅で形成することにより、小電流領域の特性を向上できることが分かる。
以上のように、ＳｉＣ半導体装置１によれば、ＳｉＣ半導体層１０の表面に沿うＸ軸において、少なくとも２つの単位セル１１が含まれる領域を覆うようにｐ＋型コレクタ領域１７を形成することによって、比較的に低い等電位面をｐ＋型コレクタ領域１７の上端において広く分布させることができる。
別の見方をすれば、ｐ＋型コレクタ領域１７のＳｉＣ半導体層１０の表面に沿うＸ軸幅Ｗｃを、ｎ−型ドリフト領域１９のＳｉＣ半導体層１０の厚さ方向に沿うＹ軸厚さＴｄの２倍以上にすることによって、比較的に低い等電位面をｐ＋型コレクタ領域１７の上端において広く分布させることができる。
この場合、ｐ＋型コレクタ領域１７と当該等電位面との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、図７に示すように、比較的に小さなドレイン電圧の増加によって、ｐｎ接合部（寄生ダイオードＤ）をオンさせることができる。これにより比較的に小さなドレイン電圧によって、小電流領域から大電流領域に移行できるので、小電流領域の特性および大電流領域の特性のトレードオフの関係を改善できる。その結果、小電流領域の特性および大電流領域の特性のいずれにも優れるＳｉＣ半導体装置１を提供できる。
また、図８および図９に示すように、ｎ＋型ドレイン領域１６を、ｐ＋型コレクタ領域１７のＸ軸幅Ｗｃと同じかそれ以上のＸ軸幅Ｗｄで形成することにより、大電流領域の特性を維持しつつ、小電流領域の特性を向上できる。
また、図１に示すように、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域１７に跨るようにＦＳ領域１８が形成されている。これにより、ＦＳ（Field Stop：フィールドストップ）型のＳｉＣ半導体装置１を提供できる。ＦＳ型のＳｉＣ半導体装置１に対して、ＦＳ領域１８を有さないＮＰＴ（Non-Punch Through：ノンパンチスルー）型のＳｉＣ半導体装置が知られている。
ＮＰＴ型のＳｉＣ半導体装置の場合、ｐ型ボディ領域１２とｎ−型ドリフト領域１９との界面から発生する空乏層がＳｉＣ半導体層１０の下面に到達してパンチスルーしないように、当該ＳｉＣ半導体層１０を比較的に厚く形成しなければならない。これに対して、ＦＳ型のＳｉＣ半導体装置１の場合、当該空乏層の拡がりをＦＳ領域１８で阻止できるので、パンチスルーの発生を抑制できる。よって、ＦＳ型のＳｉＣ半導体装置１によれば、ＮＰＴ型のＳｉＣ半導体装置と比較して、ＳｉＣ半導体層１０を薄くできる。
図１０は、本発明の第２実施形態に係るＳｉＣ半導体装置２の模式的な断面図である。
ＳｉＣ半導体装置２が前述のＳｉＣ半導体装置１と異なる点は、ｐ＋型コレクタ領域１７に代えて、ｐ＋型コレクタ領域３１が形成されている点である。その他の構成は、前述のＳｉＣ半導体装置１と同様である。図１０において、前述の図１に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１０に示すように、ＳｉＣ半導体層１０の裏面側には、ｐ＋型コレクタ領域３１およびｎ＋型ドレイン領域１６が互いに隣り合うように複数形成されている。各ｐ＋型コレクタ領域３１は、各単位セル１１（ｐ型ボディ領域１２）の直下の領域に形成されており、ｎ−型ドリフト領域１９を挟んで単位セル１１と対向している。ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｐ＋型コレクタ領域３１のＸ軸幅Ｗｃは、たとえば１０μｍである。
図１０では、ｐ＋型コレクタ領域３１のＸ軸幅Ｗｃが、ｐ型ボディ領域１２の幅よりも幅狭に形成されている例を示している。ｐ＋型コレクタ領域３１のＸ軸幅Ｗｃ（ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域３１の構成比率）は、ｎ−型ドリフト領域１９のＹ軸厚さＴｄに応じて適宜変更できる。したがって、ｎ−型ドリフト領域１９のＹ軸厚さＴｄを厚く形成した場合、ｐ＋型コレクタ領域３１は、ｐ型ボディ領域１２の幅よりも幅広に形成されてもよい。
ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｐ＋型コレクタ領域３１の上端は、ｎ＋型ドレイン領域１６の上端よりもＳｉＣ半導体層１０の表面側に位置している。当該Ｙ軸に関して、ｎ＋型ドレイン領域１６の上端からｐ＋型コレクタ領域３１の上端までのＹ軸厚さＤｐは、たとえば０μｍ〜１０μｍ（０μｍ＜Ｙ軸厚さＤｐ≦１０μｍ）である。なお、本実施形態におけるＦＳ領域１８は、ｐ＋型コレクタ領域３１の上端および側部、ならびにｎ＋型ドレイン領域１６の上端に沿って形成されている。
このようなｐ＋型コレクタ領域３１は、前述の第１実施形態において述べた方法と同様の方法で形成できる。つまり、ｐ＋型コレクタ領域３１は、ｐ型の不純物を注入する際の注入条件（たとえば、ドーピングエネルギー、ドーズ量等）およびアニール処理条件（たとえば、アニール温度および時間等）を調節することによって形成できる。
前述の図４〜図６と同様の方法で、ＳｉＣ半導体装置２の電位の分布を調べたところ、図１１に示す結果が得られた。図１１は、図１０に示すＳｉＣ半導体装置２の電位の分布を説明するための図である。なお、図１１では、ｎ＋型ドレイン領域１６の上端からｐ＋型コレクタ領域３１の上端までのＹ軸厚さＤｐが１０μｍの例を示している。
図１１に示すように、ｐ＋型コレクタ領域３１の上端がｎ＋型ドレイン領域１６の上端よりもＳｉＣ半導体層１０の表面側に位置しているため、ｎ＋型ドレイン領域１６から拡がる比較的に高い等電位面がｐ＋型コレクタ領域３１の上端に到達することを抑制できている。
そして、ｐ＋型コレクタ領域３１の上端では、比較的に低い等電位面が分布している。より具体的には、ｐ＋型コレクタ領域３１の上端では１．５Ｖ〜２Ｖの等電位面が分布している。したがって、前述の図４の構造と比較して、ｐ＋型コレクタ領域１７と当該ｐ＋型コレクタ領域１７を覆う等電位面との間の電位差が大きくなっているのが分かる。
ｎ＋型ドレイン領域１６の上端からｐ＋型コレクタ領域３１の上端までのＹ軸厚さＤｐを変化させた場合におけるｐｎ接合立ち上がり電圧と特性オン抵抗との関係を調べてみたところ、図１２に示す結果が得られた。図１２は、図１０に示すＳｉＣ半導体装置２のｐｎ接合立ち上がり電圧対特性オン抵抗を説明するためのグラフである。
図１２のグラフでは、ｎ＋型ドレイン領域１６の上端からｐ＋型コレクタ領域３１の上端までのＹ軸厚さＤｐを順に０μｍ，２μｍ，４μｍ，６μｍ，８μｍ，１０μｍと変化させた結果を示している。
図１２のグラフに示すように、ＳｉＣ−ＩＧＢＴに関して、ｐｎ接合立ち上がり電圧の下限値に変化はないものの、Ｙ軸厚さＤｐが厚くなるに伴い、ＳｉＣ−ＭＯＳＦＥＴに関して、特性オン抵抗の下限値が下がることが確認できた。
以上のように、ＳｉＣ半導体装置２によれば、ｐ＋型コレクタ領域３１の上端が、ｎ＋型ドレイン領域１６の上端よりも前記半導体層の表面側に位置しているため、ｎ＋型ドレイン領域１６から拡がる等電位面がｐ＋型コレクタ領域３１の上端に至ることを抑制できる。これにより、ｐ＋型コレクタ領域３１に比較的に高い等電位面が分布することを抑制できると同時に、ｐ＋型コレクタ領域３１に比較的に低い等電位面を分布させることができる。この場合、ｐ＋型コレクタ領域３１と当該等電位面との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、比較的に小さなドレイン電圧の増加によって、ｐｎ接合部（寄生ダイオードＤ）をオンさせることができる。
さらに、ｎ＋型ドレイン領域１６の上端からｐ＋型コレクタ領域３１の上端までの厚さを厚く形成することにより、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域３１を同一厚さで形成する場合よりも、オン抵抗の特性を改善できる。
ここで、ｎ−型ドリフト領域１９は、デバイス耐圧（すなわち、ＳｉＣ半導体装置２の耐圧）を維持するための耐圧維持層として機能している。したがって、Ｙ軸厚さＤｐを大きく形成すると、ｎ−型ドリフト領域１９のＹ軸厚さＴｄが小さくなるため、本来有するデバイス耐圧が良好に発現し難くなる可能性がある。そこで、発明者らが見出したのが、図１３に示すＳｉＣ半導体装置３である。
図１３は、本発明の第３実施形態に係るＳｉＣ半導体装置３の模式的な断面図である。
ＳｉＣ半導体装置３が前述のＳｉＣ半導体装置１と異なる点は、ｐ＋型コレクタ領域１７に代えて、ｐ＋型コレクタ領域３２が形成されている点、およびＳｉＣ半導体層１０の裏面部に本発明の絶縁層の一例としての絶縁膜３３が形成されている点である。その他の構成は、前述のＳｉＣ半導体装置１と同様である。図１３において、前述の図１に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１３に示すように、ＳｉＣ半導体層１０の裏面部には、ｐ＋型コレクタ領域３２およびｎ＋型ドレイン領域１６が、互いに間隔を空けて交互に形成されている。
ｐ＋型コレクタ領域３２は、単位セル１１（ｐ型ボディ領域１２）の直下の領域に形成されており、ｎ−型ドリフト領域１９を挟んで単位セル１１と対向している。本実施形態におけるｐ＋型コレクタ領域３２のＸ軸幅Ｗｃは、たとえば１０μｍである。
図１３では、ｐ＋型コレクタ領域３２のＸ軸幅Ｗｃが、ｐ型ボディ領域１２の幅よりも幅狭に形成されている例を示している。ｐ＋型コレクタ領域３２のＸ軸幅Ｗｃ（ｎ＋型ドレイン領域１６に対するｐ＋型コレクタ領域３２の構成比率）は、ｎ−型ドリフト領域１９のＹ軸厚さＴｄに応じて適宜変更できる。したがって、ｎ−型ドリフト領域１９のＹ軸厚さＴｄを厚く形成した場合、ｐ＋型コレクタ領域３２は、ｐ型ボディ領域１２の幅よりも幅広に形成されてもよい。
一方、各ｎ＋型ドレイン領域１６は、互いに隣り合う単位セル１１（ｐ型ボディ領域１２）間の直下の領域に形成されている。本実施形態におけるｎ＋型ドレイン領域１６のＸ軸幅Ｗｄは、たとえば１０μｍである。また、ｎ＋型ドレイン領域１６の上端が、ｐ＋型コレクタ領域３２の上端と同じ深さに位置している。そして、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域３２の各上端を覆うように、ＦＳ領域１８が形成されている。
ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｎ＋型ドレイン領域１６とｐ＋型コレクタ領域３２との間には、分離用トレンチ３４に埋設された絶縁膜３３が形成されている。当該Ｙ軸に関して、分離用トレンチ３４は、ＳｉＣ半導体層１０を裏面側から表面側に向けて掘り下げるように形成されている。分離用トレンチ３４は、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域３２よりも深く形成されている。ｎ＋型ドレイン領域１６の上端および分離用トレンチ３４の上端間のＹ軸深さＤｔは、たとえば０μｍ〜１５μｍ（０μｍ＜Ｙ軸深さＤｔ≦１５μｍ。本実施形態では、５μｍ）である。一方、分離用トレンチ３４は、ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｐ＋型コレクタ領域３２のＸ軸幅Ｗｃおよびｎ＋型ドレイン領域１６のＸ軸幅Ｗｄよりも幅狭に形成されている。
絶縁膜３３は、ＳｉＣよりも低い比誘電率を有する絶縁材料からなることが好ましく、その絶縁材料として、ＳｉＯ２を例示できる。絶縁膜３３は、分離用トレンチ３４の深さと同一の厚さで形成されている。
このような絶縁膜３３は、次の方法で形成できる。すなわち、前述の第１実施形態で述べた方法でｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域３２を形成した後、絶縁膜３３を形成すべき領域に選択的に開口を有するハードマスクがＳｉＣ半導体層１０の裏面に形成される。
次に、当該ハードマスクを介するエッチングにより、ＳｉＣ半導体層１０を裏面側から表面側に向けて掘り下げて分離用トレンチ３４が形成される。次に、たとえばＣＶＤ法により、当該分離用トレンチ３４を埋め戻してＳｉＣ半導体層１０の裏面を覆うように絶縁膜３３が形成される。次に、絶縁膜３３の不要な部分がエッチバックによって除去される。これにより、分離用トレンチ３４に埋め込まれた絶縁膜３３が得られる。このような絶縁膜３３に代えて、高抵抗層を採用してもよい。
ＳｉＣを用いた半導体層では、所定密度の点欠陥（格子欠陥）の存在により、伝導帯と価電子帯との間における禁制帯に本来存在しない準位が存在することが知られている。このような準位は、一般的に「深い準位（deep level）」と呼ばれている。深い準位は、キャリアを捕獲する捕獲中心（キャリアトラップ）として機能するため、点欠陥（格子欠陥）密度が比較的に大きい領域は、高抵抗化する。
高抵抗層は、このような深い準位の導入によって高抵抗化された領域である。高抵抗層では、後述するイオン等の注入によって所定密度の点欠陥（格子欠陥）が当該高抵抗層内に形成され、これにより、深い準位が形成されている。高抵抗層内の深い準位は、ｎ−型ドリフト領域１９内のドーパントによって形成される準位よりもミッドギャップ（つまり、伝導帯の最小エネルギーと価電子帯の最大エネルギーとの中間のエネルギー）に近い準位である。高抵抗層内の深い準位の密度（点欠陥の密度）は、ｎ−型ドリフト領域１９内の不純物（ドナー）密度と同じ（同程度）か、またはそれ以上であることが好ましい。
このような高抵抗層は、次の方法で形成できる。すなわち、前述の第１実施形態で述べた方法で、ｎ＋型ドレイン領域１６およびｐ＋型コレクタ領域３２を形成した後、高抵抗層を形成すべき領域に選択的に開口を有するマスクがＳｉＣ半導体層１０の裏面に形成される。次に、イオン照射または電子線照射が実行される。
イオン照射の場合、マスクを介して、ＳｉＣ半導体層１０中に軽元素イオンが注入される。軽元素イオンとしては、水素イオン（プロトン）、ヘリウムイオン、ホウ素イオン等を例示できる。軽元素イオンであれば、Ｓｉ半導体層よりも密度の高いＳｉＣ半導体層１０に対して、ｎ＋型ドレイン領域１６等よりも一層深い位置にイオンを注入できる。これにより、所定のＹ軸深さＤｔ（０μｍ＜Ｙ軸深さＤｔ≦１５μｍ。本実施形態では、５μｍ）を有する高抵抗層を容易に形成できる。
他方、電子線照射により高抵抗層を形成する場合、マスクを介して、ＳｉＣ半導体層１０に電子線が照射される。電子線照射の条件は、形成すべき高抵抗層の深さによって異なるものであるが、たとえば、照射エネルギーが１００ｋｅＶ〜６００ｋｅＶであり、電子線の照射量が１×１０１５ｃｍ−２〜１×１０１８ｃｍ−２であってもよい。電子線の照射は、一度だけ照射する一段階照射であってもよいし、複数回に亘って照射する多段階照射であってもよい。
むろん、高抵抗層を上記Ｙ軸深さＤｔに形成できるのであれば、イオン照射または電子線照射に代えて、ｐ型の不純物（ホウ素、アルミニウム等）またはｎ型の不純物（リン、ヒ素等）をＳｉＣ半導体層１０に注入してもよい。この場合、活性化しない程度（たとえば、活性化率が１％未満）でアニール処理が実行される。不純物が活性化されない場合、ＳｉＣ半導体層１０における当該不純物が注入された領域は、高抵抗なＳｉＣとなる。
前述の図４〜図６と同様の方法で、ＳｉＣ半導体装置３の電位を調べたところ、図１４に示す結果が得られた。図１４は、図１３に示すＳｉＣ半導体装置３の電位の分布を説明するための図である。
図１４に示すように、ｎ＋型ドレイン領域１６とｐ＋型コレクタ領域３２との間に絶縁膜３３（高抵抗層）を形成することにより、当該ｎ＋型ドレイン領域１６から同心円状に拡がる比較的に高い等電位面を当該絶縁膜３３（高抵抗層）で遮断できることが確認できた。
また、ｎ＋型ドレイン領域１６から拡がる等電位面を絶縁膜３３（高抵抗層）で遮断できるので、ｐ＋型コレクタ領域３２の上端には、比較的に低い等電位面が分布しているのが分かる。より具体的には、ｐ＋型コレクタ領域３２の上端では１．５Ｖ〜２Ｖの等電位面が分布している。したがって、前述の図４の構造と比較して、ｐ＋型コレクタ領域１７と当該ｐ＋型コレクタ領域１７を覆う等電位面との間の電位差が大きくなっているのが分かる。この実験結果から、ＳｉＣ半導体装置３によれば、前述のＳｉＣ半導体装置２と同等の電気的特性を達成できることが確認できた。
以上のように、ＳｉＣ半導体装置３によれば、ｎ＋型ドレイン領域１６とｐ＋型コレクタ領域３２との間に絶縁膜３３（高抵抗層）が形成されているので、ｎ＋型ドレイン領域１６から拡がる比較的に高い等電位面を当該絶縁膜３３（高抵抗層）で遮断できる。これにより、ｐ＋型コレクタ領域３２に比較的に高い等電位面が分布することを抑制できると同時に、ｐ＋型コレクタ領域３２に比較的に低い等電位面を分布させることができる。
この場合、ｐ＋型コレクタ領域３２と当該等電位面との間の電位差をｐｎ接合立ち上がり電圧に近づけることができるので、比較的に小さなドレイン電圧の増加によって、ｐｎ接合部（寄生ダイオードＤ）をオンさせることができる。これにより、小電流領域から大電流領域に移行できるので、小電流領域の特性および大電流領域の特性のトレードオフの関係を改善できる。その結果、小電流領域の特性および大電流領域の特性のいずれにも優れたＳｉＣ半導体装置３を提供できる。
さらに、前述のＳｉＣ半導体装置２と異なり、ｐ＋型コレクタ領域３２およびｐ型ボディ領域１２間のｎ−型ドリフト領域１９のＹ軸厚さＴｄが、ｎ＋型ドレイン領域１６およびｐ型ボディ領域１２間のｎ−型ドリフト領域１９の層厚よりも薄くなることがないので、デバイス耐圧が低下することを効果的に抑制できる。
図１５は、本発明の第４実施形態に係るＳｉＣ半導体装置４の模式的な断面図である。
ＳｉＣ半導体装置４が前述のＳｉＣ半導体装置１と異なる点は、ｐ＋型コンタクト領域１４が形成されていない点、および、ｐ型ボディ領域１２の下方にｐ型コラム領域３５が形成されている点である。その他の構成は、前述のＳｉＣ半導体装置１と同様である。図１５において、前述の図１に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
ｐ型コラム領域３５は、ｐ型ボディ領域１２の内方領域において、当該ｐ型ボディ領域１２に連なって形成されている。より具体的に、ｐ型コラム領域３５は、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｐ型ボディ領域１２の底部からｎ−型ドリフト領域１９に向けて伸びるように形成されており、当該ｎ−型ドリフト領域１９との間にｐｎ接合を形成している。ｐ型コラム領域３５の底部は、ｐ型ボディ領域１２とＦＳ領域１８との間に位置している。
以上のように、ＳｉＣ半導体装置４によれば、Ｈｙｂｒｉｄ−ＭＯＳ構造に加えて、ＳＪ（Super Junction）構造が形成されている。このＳＪ構造により、ｐ型コラム領域３５とｎ−型ドリフト領域１９との界面に沿う方向（つまり、ｎ−型ドリフト領域１９の厚さ方向）に当該界面全体に空乏層を広げることができる。その結果、ｎ−型ドリフト領域１９における局所的な電界集中を防止できるので、オン抵抗値を低減できるとともに、耐圧を向上させることができる。
このオン抵抗の低減効果および耐圧の向上効果によって、前述の図３に示したｐｎ接合立ち上がり電圧対特性オン抵抗の特性を一層改善できる。さらに、当該特性を改善できるので、ｎ−型ドリフト領域１９の不純物濃度をより薄く形成できる。また、ｎ−型ドリフト領域１９のＹ軸厚さＴｄをより薄く形成できる。よって、設計の自由度を高めつつ、小電流領域の特性および大電流領域の特性のいずれにも優れたＳｉＣ半導体装置４を提供できる。
図１６は、本発明の第５実施形態に係るＳｉＣ半導体装置５の模式的な断面図である。
ＳｉＣ半導体装置５が前述のＳｉＣ半導体装置１と異なる点は、ゲート電極２１に代えて、ゲートトレンチ３６にゲート電極３７が埋め込まれたトレンチゲート構造が形成されている点である。その他の構成は、前述のＳｉＣ半導体装置１と同様である。図１６において、前述の図１に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１６に示すように、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ＳｉＣ半導体層１０の表面側から裏面側に向けて複数のゲートトレンチ３６が形成されている。各ゲートトレンチ３６の底部は、ＳｉＣ半導体層１０（ｎ−型ドリフト領域１９）の厚さ方向途中部に位置している。各ゲートトレンチ３６の側面と底部とが交わるエッジ部は、各ゲートトレンチ３６の外方へ向かって湾曲する形状に形成されており、各ゲートトレンチ３６は断面視Ｕ字状に形成されている。各ゲートトレンチ３６のエッジ部が湾曲状であれば、当該エッジ部に集中する電界を緩和できる。
各ゲートトレンチ３６には、ゲート絶縁膜３８を介してゲート電極３７が埋め込まれている。ゲート電極３７は、ＳｉＣ半導体層１０の表面と面一な表面を有している。ゲート絶縁膜３８およびゲート電極３７の材料は、前述の第１実施形態と同様である。互いに隣り合うゲートトレンチ３６間の領域に、単位セル１１を構成するｐ型ボディ領域４０が形成されている。各ゲートトレンチ３６の底部と、ＦＳ領域１８の上端との間の領域には、ｐ型領域３９が形成されている。
ｐ型領域３９は、各ゲートトレンチ３６の底部に沿って形成されている。ｐ型領域３９は各ゲートトレンチ３６のエッジ部を覆っていて、このｐ型領域３９により、各ゲートトレンチ３６のエッジ部における電界集中を緩和できる。ｐ型領域３９は、各ゲートトレンチ３６の底部から間隔を開けた位置に形成されていてもよい。
ｐ型ボディ領域４０の底部は、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ＳｉＣ半導体層１０の表面とゲートトレンチ３６の底部との間に位置している。ＳｉＣ半導体層１０の表面に沿うＸ軸において、ｐ型ボディ領域４０の端部は、ゲートトレンチ３６の一部を形成している。つまり、ｐ型ボディ領域４０は、ゲート絶縁膜３８を挟んでゲート電極３７と電気的に接続されている。本実施形態では、このｐ型ボディ領域４０とＦＳ領域１８との間の領域がｎ−型ドリフト領域１９である。ｐ型ボディ領域４０の内方領域には、ｎ型ソース領域４１が形成されている。
ｎ型ソース領域４１は、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｐ型ボディ領域４０よりも浅く形成されている。ＳｉＣ半導体層１０の表面に沿うＸ軸において、ｎ型ソース領域４１の端部は、ゲートトレンチ３６の一部を形成している。つまり、ｎ型ソース領域４１は、ゲート絶縁膜３８を挟んでゲート電極３７と電気的に接続されている。ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ゲートトレンチ３６に沿うｎ型ソース領域４１の下端とｐ型ボディ領域４０の下端との間の領域がｐ型チャネル領域４２である。ｎ型ソース領域４１を貫通するようにｐ＋型コンタクト領域４３が形成されている。
ｐ＋型コンタクト領域４３は、ｎ型ソース領域４１を貫通して、ｎ型ソース領域４１とｐ型ボディ領域４０との境界を横切るように形成されている。ｐ＋型コンタクト領域４３は、ｐ型ボディ領域４０よりも高い不純物濃度を有している。
ＳｉＣ半導体層１０上には、ゲート電極３７を覆う絶縁膜４４が形成されている。絶縁膜４４には、ｎ型ソース領域４１の一部およびｐ＋型コンタクト領域４３を選択的に露出させるコンタクト孔４５が形成されている。ソース電極２４は、コンタクト孔４５内において、ｐ型ボディ領域４０、ｎ型ソース領域４１の一部およびｐ＋型コンタクト領域４３と電気的に接続されている。
以上のように、ＳｉＣ半導体装置５によれば、Ｈｙｂｒｉｄ−ＭＯＳ構造に加えて、トレンチゲート構造が形成されている。このような構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
図１７は、本発明の第６実施形態に係るＳｉＣ半導体装置６の模式的な断面図である。
ＳｉＣ半導体装置６が前述のＳｉＣ半導体装置５と異なる点は、ゲートトレンチ３６に加えて、ソーストレンチ４６を含むダブルトレンチ構造が形成されている点、ゲートトレンチ３６の底部にｐ型領域３９が形成されていない点、ならびに、ｐ型ボディ領域４０、ｎ型ソース領域４１、およびｐ＋型コンタクト領域４３に代えて、ｐ型ボディ領域４７、ｎ型ソース領域４８、およびｐ＋型コンタクト領域５０が形成されている点である。その他の構成は、前述のＳｉＣ半導体装置６と同様である。図１７において、前述の図１６に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１７に示すように、各単位セル１１の中央部には、ソーストレンチ４６が形成されている。ソーストレンチ４６は、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ＳｉＣ半導体層１０の表面側から裏面側に向けて複数形成されている。ソーストレンチ４６は、ゲートトレンチ３６と同じ深さで形成されている。ソーストレンチ４６の側部と底部とが交わるエッジ部は、ソーストレンチ４６の外方へ向かって湾曲する形状に形成されており、ソーストレンチ４６は断面視Ｕ字状に形成されている。ソーストレンチ４６のエッジ部が湾曲状であれば、当該エッジ部に集中する電界を緩和できる。
ｐ型ボディ領域４７は、ＳｉＣ半導体層１０の表面、ソーストレンチ４６の側部および底部に沿って形成されている。ソーストレンチ４６の側部および底部に沿って形成されたｐ型ボディ領域４７は、ソーストレンチ４６の側部および底部の一部を形成している。なお、図１７では、ソーストレンチ４６の側部に沿って形成されたｐ型ボディ領域４７は、ソーストレンチ４６の底部に沿って形成されたｐ型ボディ領域４７よりも薄く形成されている例を示しているが、同一厚さで形成されていてもよい。
ｎ型ソース領域４８は、ゲートトレンチ３６およびソーストレンチ４６間におけるＳｉＣ半導体層１０の表面部に形成されている。ＳｉＣ半導体層１０の表面に沿うＸ軸において、ｎ型ソース領域４８の端部は、ゲートトレンチ３６の一部およびソーストレンチ４６の一部を形成している。ｎ型ソース領域４８は、ＳｉＣ半導体層１０の厚さ方向に沿うＹ軸に関して、ｐ型ボディ領域４７よりも浅く形成されている。当該Ｙ軸に関して、ゲートトレンチ３６に沿うｎ型ソース領域４８の下端とｐ型ボディ領域４７の下端との間の領域がｐ型チャネル領域４９である。
ｐ＋型コンタクト領域５０は、ソーストレンチ４６の底部に形成されている。つまり、ｐ＋型コンタクト領域５０は、ソーストレンチ４６の底部の一部を形成している。ｐ＋型コンタクト領域５０の底部は、ソーストレンチ４６の底部と、当該ソーストレンチ４６の底部に沿って形成されたｐ型ボディ領域４７の底部との間に位置している。
ソース電極２４は、絶縁膜４４の表面からコンタクト孔４５内に入り込み、さらに、当該コンタクト孔４５からソーストレンチ４６内に入り込んでいる。ソース電極２４は、コンタクト孔４５およびソーストレンチ４６内において、ｐ型ボディ領域４７、ｎ型ソース領域４８、およびｐ＋型コンタクト領域５０と電気的に接続されている。
以上のように、ＳｉＣ半導体装置６によれば、Ｈｙｂｒｉｄ−ＭＯＳ構造に加えて、ゲートトレンチ３６およびソーストレンチ４６を含むダブルトレンチ構造が形成されている。このような構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
なお、本実施形態では、ゲートトレンチ３６の底部にｐ型領域３９が形成されていない例について説明したが、前述のＳｉＣ半導体装置５と同様に、各ゲートトレンチ３６の底部にｐ型領域３９が形成されていてもよい。この場合、ｐ型領域３９およびｐ＋型コンタクト領域５０は、同一濃度および同一深さで形成されていてもよい。この構成であれば、ｐ型領域３９およびｐ＋型コンタクト領域５０を同一の工程で作り込むことができる。
＜ｐ＋型コレクタ領域の平面形状＞
前述のＳｉＣ半導体装置１〜６のｐ＋型コレクタ領域１７，３１，３２は、図１８〜図２０に示す平面形状を有していてもよい。図１８〜図２０は、前述の第１〜第６実施形態に係るｐ＋型コレクタ領域１７，３１，３２の一平面形状を説明するための平面図である。なお、平面形状とは、ＳｉＣ半導体層１０を法線方向から見た平面視におけるｐ＋型コレクタ領域１７，３１，３２の形状を言う。
図１８に示すように、ｐ＋型コレクタ領域１７，３１，３２は、矩形状（ストライプ状）であってもよい。図１８では、長方形状に形成されたｐ＋型コレクタ領域１７，３１，３２の例を示している。この場合、ｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃは、当該長方形状における短手方向の幅で定義される。
また、図１９に示すように、ｐ＋型コレクタ領域１７，３１，３２は、多角形状であってもよい。図１９では、六角形状に形成されたｐ＋型コレクタ領域１７，３１，３２の例を示している。この場合、ｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃは、２つの辺を結ぶ垂線の幅で定義される。なお、五角形のように、２つの辺を垂直に結ぶ直線を引けない場合、対角線の幅でｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃを定義してもよい。
また、図２０に示すように、ｐ＋型コレクタ領域１７，３１，３２は、円形状であってもよい。この場合、ｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃは、当該円の直径で定義される。むろん、ｐ＋型コレクタ領域１７，３１，３２は、楕円形状であってもよい。楕円形状の場合、ｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃは短軸の幅で定義される。
前述のＳｉＣ半導体装置１〜６では、このようなｐ＋型コレクタ領域１７，３１，３２がＳｉＣ半導体層１０の裏面部に選択的に形成されている。
＜ｐ＋型コレクタ領域およびｎ＋型ドレイン領域の配置例＞
また、前述のＳｉＣ半導体装置１〜６のｐ＋型コレクタ領域１７，３１，３２およびｎ＋型ドレイン領域１６は、図２１および図２２に示すように配置されていてもよい。図２１および図２２は、ｐ＋型コレクタ領域１７，３１，３２およびｎ＋型ドレイン領域１６の配置例５１，５２を説明するための平面図である。
図２１の配置例５１に示すように、複数のｐ＋型コレクタ領域１７，３１，３２が間隔をあけてストライプ状に形成されている。そして、互いに隣り合うｐ＋型コレクタ領域１７，３１，３２間にｎ＋型ドレイン領域１６がストライプ状に形成されている。複数のｐ＋型コレクタ領域１７，３１，３２は、比較的に幅広に形成された領域と、当該幅広の領域に対して幅狭に形成された領域とを選択的に含む。この配置例５１では、ｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃは、ストライプ方向に直交する方向に関して、複数のｐ＋型コレクタ領域１７，３１，３２の幅のうち、最も幅広に形成された領域の幅で定義される。
図２２の配置例５２では、平面視四角形状の複数のｐ＋型コレクタ領域１７，３１，３２が行列状に形成されている。当該四角形状のｐ＋型コレクタ領域１７，３１，３２の周囲には、当該四角形状のｐ＋型コレクタ領域１７，３１，３２に沿って、平面視四角環状のｎ＋型ドレイン領域１６／ｐ＋型コレクタ領域１７，３１，３２／ｎ＋型ドレイン領域１６がこの順で形成されている。そして、四角形状のｐ＋型コレクタ領域１７，３１，３２に対して、最外周に形成されたｎ＋型ドレイン領域１６を区画するように、格子状のｐ＋型コレクタ領域１７，３１，３２が形成されている。この配置例５１では、ｐ＋型コレクタ領域１７，３１，３２のＸ軸幅Ｗｃは、四角形状のｐ＋型コレクタ領域１７，３１，３２の幅で定義される。
配置例５１，５２によれば、ソース電極２４を基準として、ドレイン電極２５に所定のｐｎ接合立ち上がり電圧が印加された場合、まず、比較的に幅広に形成されたｐ＋型コレクタ領域１７，３１，３２がオン状態となる。そして、幅広のｐ＋型コレクタ領域１７，３１，３２のオン状態への移行がトリガーとなって、比較的に幅狭に形成されたｐ＋型コレクタ領域１７，３１，３２が順次オン状態に移行する。
したがって、幅狭のｐ＋型コレクタ領域１７，３１，３２において通常オン状態となり得ないｐｎ接合立ち上がり電圧が印加された場合であっても、幅広のｐ＋型コレクタ領域１７，３１，３２がオン状態となることによって、幅狭のｐ＋型コレクタ領域１７，３１，３２をオン状態に移行させることができる。その結果、ｐｎ接合立ち上がり時における特性を良好にすることができる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態におけるＳｉＣ半導体装置１〜６の構造を選択的に組み合わせてもよい。したがって、たとえば、ＳｉＣ半導体装置２，３のｐ＋型コレクタ領域１７または絶縁膜３３（高抵抗層）を、ＳｉＣ半導体装置１，４〜６に組み合わせてもよい。
また、前述の各実施形態では、ｎ＋型ドレイン領域１６が互いに隣り合う単位セル１１間の直下の領域に形成されている例について説明したが、単位セル１１間の直下の領域以外の領域（たとえば、単位セル１１の直下の領域）に形成されている例を採用してもよい。
また、前述の第３実施形態において、ＳｉＣ半導体層１０の裏面に対して、垂直な側部を有する分離用トレンチ３４が形成された例について説明したが、分離用トレンチ３４は、開口から底部に向けて開口幅が狭まる断面視台形状（テーパ状）に形成されていてもよい。同様に、分離用トレンチ３４は、開口から底部に向けて開口幅が広がる断面視台形状（テーパ状）に形成されていてもよい。さらに、分離用トレンチ３４は、断面視において、ｎ＋型ドレイン領域１６の内方領域側に向けて傾斜するように形成されていてもよい。また、分離用トレンチ３４は、ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｐ＋型コレクタ領域３２のＸ軸幅Ｗｃおよび／またはｎ＋型ドレイン領域１６のＸ軸幅Ｗｄよりも幅広に形成されていてもよい。
また、前述の第３実施形態において、高抵抗層は、断面視において、ｎ＋型ドレイン領域１６の内方領域側に向けて傾斜するように形成されていてもよい。また、高抵抗層は、ＳｉＣ半導体層１０の表面に沿うＸ軸に関して、ｐ＋型コレクタ領域３２のＸ軸幅Ｗｃおよび／またはｎ＋型ドレイン領域１６のＸ軸幅Ｗｄよりも幅広に形成されていてもよい。
また、前述の第５および第６実施形態において、ＳｉＣ半導体層１０の表面に対して、垂直な側部を有するゲートトレンチ３６および／またはソーストレンチ４６が形成された例について説明したが、ゲートトレンチ３６および／またはソーストレンチ４６は、開口から底部に向けて開口幅が狭まる断面視台形状（テーパ状）に形成されていてもよい。
また、前述の各実施形態において、各半導体部分の導電型を反転した構成が採用されてもよい。つまり、前述の各実施形態において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
本発明のＳｉＣ半導体装置１〜６は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ ＳｉＣ半導体装置
２ ＳｉＣ半導体装置
３ ＳｉＣ半導体装置
４ ＳｉＣ半導体装置
５ ＳｉＣ半導体装置
６ ＳｉＣ半導体装置
１０ ＳｉＣ半導体層
１１ 単位セル
１２ ｐ型ボディ領域
１３ ｎ型ソース領域
１６ ｎ＋型ドレイン領域
１７ ｐ＋型コレクタ領域
１８ ＦＳ（フィールドストップ）領域
１９ ｎ−型ドリフト領域
２０ ゲート絶縁膜
２１ ゲート電極
３１ ｐ＋型コレクタ領域
３２ ｐ＋型コレクタ領域
３３ 絶縁膜
３６ ゲートトレンチ
３７ ゲート電極
３８ ゲート絶縁膜
４０ ｐ型ボディ領域
４１ ｎ型ソース領域
４７ ｐ型ボディ領域
４８ ｎ型ソース領域
Ｔｄ Ｙ軸厚さ
Ｗｃ Ｘ軸幅
Ｗｄ Ｘ軸幅

Claims (12)

  1. 第１導電型のＳｉＣからなる半導体層と、
    前記半導体層の表面部に複数形成され、それぞれが単位セルを構成する第２導電型のボディ領域と、
    前記ボディ領域の内方に形成された第１導電型のソース領域と、
    ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、
    前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、
    前記ボディ領域と前記ドレイン領域との間のドリフト領域とを含み、
    前記コレクタ領域は、前記半導体層の表面に沿うＸ軸において、少なくとも２つの前記単位セルが含まれる領域を覆うように形成されている、半導体装置。
  2. 第１導電型のＳｉＣからなる半導体層と、
    前記半導体層の表面部に形成された第２導電型のボディ領域と、
    前記ボディ領域の内方に形成された第１導電型のソース領域と、
    ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、
    前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、
    前記ボディ領域と前記ドレイン領域との間のドリフト領域とを含み、
    前記コレクタ領域の前記半導体層の表面に沿うＸ軸幅Ｗｃは、前記ドリフト領域の前記半導体層の厚さ方向に沿うＹ軸厚さＴｄの２倍以上である、半導体装置。
  3. 前記ドレイン領域は、前記コレクタ領域と同じかそれ以上のＸ軸幅Ｗｄを有している、請求項１または２に記載の半導体装置。
  4. 第１導電型のＳｉＣからなる半導体層と、
    前記半導体層の表面部に形成された第２導電型のボディ領域と、
    前記ボディ領域の内方に形成された第１導電型のソース領域と、
    ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、
    前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、
    前記ボディ領域と前記ドレイン領域との間のドリフト領域と、
    前記半導体層の厚さ方向に沿うＹ軸において前記ドレイン領域と前記コレクタ領域との間に配置され、前記半導体層の裏面に対して前記ドレイン領域および前記コレクタ領域よりも深く形成された絶縁層とを含む、半導体装置。
  5. 前記絶縁層は、絶縁膜または高抵抗層からなる、請求項４に記載の半導体装置。
  6. 前記絶縁層は、ＳｉＣよりも低い比誘電率を有する絶縁材料からなる、請求項４または５に記載の半導体装置。
  7. 前記絶縁層は、ＳｉＯ２からなる、請求項６に記載の半導体装置。
  8. 第１導電型のＳｉＣからなる半導体層と、
    前記半導体層の表面部に形成された第２導電型のボディ領域と、
    前記ボディ領域の内方に形成された第１導電型のソース領域と、
    ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極と、
    前記半導体層の裏面部で隣り合って形成された第１導電型のドレイン領域および第２導電型のコレクタ領域と、
    前記ボディ領域と前記ドレイン領域との間のドリフト領域とを含み、
    前記半導体層の厚さ方向に沿うＹ軸において、前記コレクタ領域の上端が、前記ドレイン領域の上端よりも前記半導体層の表面側に位置している、半導体装置。
  9. 前記半導体層の裏面は、前記ドレイン領域および前記コレクタ領域の境界で面一に連続している、請求項８に記載の半導体装置。
  10. 前記半導体層の表面に沿うＸ軸において前記ドレイン領域および前記コレクタ領域に跨るように形成され、前記ドリフト領域と、前記ドレイン領域および前記コレクタ領域との間に配置されたフィールドストップ領域をさらに含む、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記半導体装置は、前記半導体層上に前記ゲート電極が配置されたプレーナゲート構造を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記半導体装置は、前記半導体層に形成されたトレンチに前記ゲート電極が埋め込まれたトレンチゲート構造を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
JP2014085615A 2014-04-17 2014-04-17 半導体装置 Pending JP2015207588A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014085615A JP2015207588A (ja) 2014-04-17 2014-04-17 半導体装置
PCT/JP2015/061727 WO2015159953A1 (ja) 2014-04-17 2015-04-16 半導体装置
CN201580020290.9A CN106463503B (zh) 2014-04-17 2015-04-16 半导体装置
CN202010031679.6A CN111463264A (zh) 2014-04-17 2015-04-16 半导体装置
US15/304,431 US20170040420A1 (en) 2014-04-17 2015-04-16 Semiconductor device
US15/844,078 US10062760B2 (en) 2014-04-17 2017-12-15 Semiconductor device
US16/044,086 US10784349B2 (en) 2014-04-17 2018-07-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014085615A JP2015207588A (ja) 2014-04-17 2014-04-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018238737A Division JP2019068096A (ja) 2018-12-20 2018-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2015207588A true JP2015207588A (ja) 2015-11-19

Family

ID=54324154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014085615A Pending JP2015207588A (ja) 2014-04-17 2014-04-17 半導体装置

Country Status (4)

Country Link
US (3) US20170040420A1 (ja)
JP (1) JP2015207588A (ja)
CN (2) CN106463503B (ja)
WO (1) WO2015159953A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130478A (ja) * 2016-01-18 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018012510A1 (ja) * 2016-07-15 2018-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019068096A (ja) * 2018-12-20 2019-04-25 ローム株式会社 半導体装置
US10381441B2 (en) 2017-10-30 2019-08-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US10431649B2 (en) 2017-12-15 2019-10-01 Kabushiki Kaisha Toshiba Semiconductor device
US10784349B2 (en) 2014-04-17 2020-09-22 Rohm Co., Ltd. Semiconductor device
DE112019007365T5 (de) 2019-05-29 2022-02-17 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung der halbleitereinheit

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
DE102015113605B4 (de) * 2015-08-18 2018-09-27 Infineon Technologies Austria Ag Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
JP2017092283A (ja) * 2015-11-11 2017-05-25 ローム株式会社 半導体装置およびその製造方法
CN108463885A (zh) * 2015-12-11 2018-08-28 罗姆股份有限公司 半导体装置
CN109643728B (zh) * 2016-08-19 2022-04-29 罗姆股份有限公司 半导体装置
US10497777B2 (en) * 2017-09-08 2019-12-03 Hestia Power Inc. Semiconductor power device
CN107768429B (zh) * 2017-10-27 2020-11-13 电子科技大学 一种具有混合导电模式的超结igbt器件
CN108091567B (zh) * 2017-12-13 2020-03-13 西安龙腾新能源科技发展有限公司 半超结fs iegt结构及其制造方法
CN111602250B (zh) * 2018-02-07 2023-08-11 艾鲍尔半导体 具有用于场截止和反向传导的三维背侧结构的igbt器件
JP7172216B2 (ja) * 2018-07-13 2022-11-16 富士電機株式会社 半導体装置および半導体回路装置
JP7374795B2 (ja) * 2020-02-05 2023-11-07 株式会社東芝 半導体装置
US11757017B2 (en) * 2021-04-22 2023-09-12 Pakal Technologies, Inc Anti-parallel diode formed using damaged crystal structure in a vertical power device
CN116936611B (zh) * 2023-09-19 2023-12-08 中国海洋大学 一种低损耗双向导通igbt结构及制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267766A (ja) * 1988-09-01 1990-03-07 Mitsubishi Electric Corp バイポーラ型半導体スイッチング装置
JPH09301799A (ja) * 1996-05-10 1997-11-25 Ion Kogaku Kenkyusho:Kk 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置
JP2003303965A (ja) * 2002-04-09 2003-10-24 Toshiba Corp 半導体素子及びその製造方法
WO2004109808A1 (ja) * 2003-06-05 2004-12-16 Mitsubishi Denki Kabushiki Kaisha 半導体装置およびその製造方法
JP2006156962A (ja) * 2004-11-08 2006-06-15 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006344779A (ja) * 2005-06-09 2006-12-21 Toyota Motor Corp 半導体装置および半導体装置の制御方法
JP2007266550A (ja) * 2006-03-30 2007-10-11 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
WO2011129443A1 (ja) * 2010-04-15 2011-10-20 富士電機株式会社 半導体装置
JP2012069579A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 逆通電型の絶縁ゲート型バイポーラトランジスタ
JP2013102111A (ja) * 2011-10-17 2013-05-23 Rohm Co Ltd 半導体装置およびその製造方法
JP2013110373A (ja) * 2011-08-02 2013-06-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
JP2015144220A (ja) * 2013-12-27 2015-08-06 良孝 菅原 高性能半導体装置とその動作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098188A (ja) 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
US7888686B2 (en) * 2005-12-28 2011-02-15 Group Iv Semiconductor Inc. Pixel structure for a solid state light emitting device
JP4946264B2 (ja) 2006-08-23 2012-06-06 日立金属株式会社 炭化珪素半導体エピタキシャル基板の製造方法
JP5261907B2 (ja) 2006-09-19 2013-08-14 富士電機株式会社 トレンチゲート型炭化珪素半導体装置
JP2009033036A (ja) * 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置
JP5256788B2 (ja) 2008-03-10 2013-08-07 富士電機株式会社 炭化珪素半導体ウエハ中の転位検出方法および炭化珪素半導体装置の製造方法
JP2010074051A (ja) 2008-09-22 2010-04-02 Tokyo Electric Power Co Inc:The パワー半導体素子
JP5707681B2 (ja) * 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP2010251517A (ja) 2009-04-15 2010-11-04 Tokyo Electric Power Co Inc:The パワー半導体素子
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5300658B2 (ja) 2009-08-26 2013-09-25 三菱電機株式会社 半導体装置及びその製造方法
JP2012142537A (ja) * 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US8766325B2 (en) 2011-10-17 2014-07-01 Rohm Co., Ltd. Semiconductor device
WO2013076890A1 (ja) * 2011-11-21 2013-05-30 パナソニック株式会社 半導体装置及びその製造方法
JP5920970B2 (ja) 2011-11-30 2016-05-24 ローム株式会社 半導体装置
JP6061181B2 (ja) 2012-08-20 2017-01-18 ローム株式会社 半導体装置
JP2015207588A (ja) 2014-04-17 2015-11-19 ローム株式会社 半導体装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267766A (ja) * 1988-09-01 1990-03-07 Mitsubishi Electric Corp バイポーラ型半導体スイッチング装置
JPH09301799A (ja) * 1996-05-10 1997-11-25 Ion Kogaku Kenkyusho:Kk 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置
JP2003303965A (ja) * 2002-04-09 2003-10-24 Toshiba Corp 半導体素子及びその製造方法
WO2004109808A1 (ja) * 2003-06-05 2004-12-16 Mitsubishi Denki Kabushiki Kaisha 半導体装置およびその製造方法
JP2006156962A (ja) * 2004-11-08 2006-06-15 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006344779A (ja) * 2005-06-09 2006-12-21 Toyota Motor Corp 半導体装置および半導体装置の制御方法
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2007266550A (ja) * 2006-03-30 2007-10-11 Shindengen Electric Mfg Co Ltd 半導体装置
WO2011129443A1 (ja) * 2010-04-15 2011-10-20 富士電機株式会社 半導体装置
JP2012069579A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 逆通電型の絶縁ゲート型バイポーラトランジスタ
JP2013110373A (ja) * 2011-08-02 2013-06-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2013102111A (ja) * 2011-10-17 2013-05-23 Rohm Co Ltd 半導体装置およびその製造方法
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
JP2015144220A (ja) * 2013-12-27 2015-08-06 良孝 菅原 高性能半導体装置とその動作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784349B2 (en) 2014-04-17 2020-09-22 Rohm Co., Ltd. Semiconductor device
JP2017130478A (ja) * 2016-01-18 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018012510A1 (ja) * 2016-07-15 2018-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JPWO2018012510A1 (ja) * 2016-07-15 2019-04-25 ローム株式会社 半導体装置および半導体装置の製造方法
US10381441B2 (en) 2017-10-30 2019-08-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US10431649B2 (en) 2017-12-15 2019-10-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2019068096A (ja) * 2018-12-20 2019-04-25 ローム株式会社 半導体装置
DE112019007365T5 (de) 2019-05-29 2022-02-17 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung der halbleitereinheit

Also Published As

Publication number Publication date
US20180158915A1 (en) 2018-06-07
US20180331185A1 (en) 2018-11-15
WO2015159953A1 (ja) 2015-10-22
CN106463503A (zh) 2017-02-22
US10784349B2 (en) 2020-09-22
CN106463503B (zh) 2020-01-24
US20170040420A1 (en) 2017-02-09
CN111463264A (zh) 2020-07-28
US10062760B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
US10062760B2 (en) Semiconductor device
JP7309840B2 (ja) イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP5787853B2 (ja) 電力用半導体装置
US7838926B2 (en) Semiconductor device
JP6145066B2 (ja) 半導体素子構造を製造する方法
JP2008130775A (ja) 半導体装置
JP6037495B2 (ja) 半導体装置およびその製造方法
JP6715567B2 (ja) 半導体装置
WO2015104949A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017195224A (ja) スイッチング素子
JP2019068096A (ja) 半導体装置
JP7428747B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
WO2018154963A1 (ja) 半導体装置
WO2015174380A1 (ja) 半導体装置および半導体装置の製造方法
US20210005711A1 (en) Vertical power transistor having heterojunctions
JP2022136213A (ja) 半導体装置
JP2019083354A (ja) 半導体装置
JP2023003117A (ja) 半導体装置
KR20150000352A (ko) 절연 게이트 바이폴라 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180920