JP7374795B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7374795B2
JP7374795B2 JP2020018037A JP2020018037A JP7374795B2 JP 7374795 B2 JP7374795 B2 JP 7374795B2 JP 2020018037 A JP2020018037 A JP 2020018037A JP 2020018037 A JP2020018037 A JP 2020018037A JP 7374795 B2 JP7374795 B2 JP 7374795B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
electrode
semiconductor device
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020018037A
Other languages
English (en)
Other versions
JP2021125559A (ja
Inventor
勇介 小林
比呂 雁木
智明 井口
亮平 下條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020018037A priority Critical patent/JP7374795B2/ja
Priority to US17/015,406 priority patent/US11380790B2/en
Priority to CN202010952414.XA priority patent/CN113224161B/zh
Publication of JP2021125559A publication Critical patent/JP2021125559A/ja
Application granted granted Critical
Publication of JP7374795B2 publication Critical patent/JP7374795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特許第６４００５４５号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体領域、第２半導体領域、第３半導体領域、第１部材及び第１絶縁部材を含む。前記第１電極から前記第２電極への方向は、第１方向に沿う。前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、第１導電形である。前記第２部分領域から前記第１部分領域への第２方向は、前記第１方向と交差する。前記第２半導体領域は、前記第１導電形である。前記第３部分領域は、前記第１方向において、前記第２部分領域と前記第２半導体領域との間にある。前記第３半導体領域は、前記第３部分領域と前記第２半導体領域との間に設けられ、第２導電形である。前記第３半導体領域から前記第３電極への方向は、前記第２方向に沿う。前記第１部分領域から前記第１部材への方向は、前記第１方向に沿う。前記第３部分領域から前記第１部材への方向は、前記第２方向に沿う。前記第１絶縁部材は、第１絶縁領域及び第２絶縁領域を含む。前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１部材との間にある。前記第２絶縁領域は、前記第２方向において、前記第３半導体領域と前記第３電極との間にある。前記第１部材は、前記第１部分領域と電気的に接続される。前記第１部材は、前記第２電極と電気的に接続された、または、前記第２電極と電気的に接続されることが可能である。前記第１部材の抵抗率は、前記第１部分領域の抵抗率よりも高く、前記第１絶縁部材の抵抗率よりも低い。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３は、半導体装置の特性を例示するグラフ図である。 図４は、半導体装置の特性を例示するグラフ図である。 図５は、半導体装置の特性を例示するグラフ図である。 図６は、半導体装置の特性を例示するグラフ図である。 図７は、半導体装置の特性を例示するグラフ図である。 図８は、半導体装置の特性を例示するグラフ図である。 図９は、半導体装置の特性を例示するグラフ図である。 図１０は、半導体装置の特性を例示するグラフ図である。 図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１７は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１８は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１９は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２０は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２１は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図２２は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図２３（ａ）及び図２３（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図２４（ａ）及び図２４（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図２５（ａ）及び図２５（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図２６は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第１部材３１、及び、第１絶縁部材４０を含む。
第１電極５１から第２電極５２への方向は、第１方向に沿う。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第２部分領域１１ｂから第１部分領域１１ａへの第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。第１半導体領域１１は、第１導電形である。
第２半導体領域１２は、第１導電形である。第１半導体領域１１の第３部分領域１１ｃは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２半導体領域１２との間にある。
第３半導体領域１３は、Ｚ軸方向において、第３部分領域１１ｃと第２半導体領域１２との間に設けられる。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり第２導電形はｐ形である。第１導電形がｐ形で第２導電形がｎ形でもよい。以下では、第１導電形がｎ形であり第２導電形がｐ形であるとする。
第３半導体領域１３から第３電極５３への方向は、第２方向（例えば、Ｘ軸方向）に沿う。例えば、第２半導体領域１２の一部から第３電極５３の一部への方向がＸ軸方向に沿ってもよい。第３部分領域１１ｃの一部から第３電極５３の一部への方向がＸ軸方向に沿ってもよい。
第１部分領域１１ａから第１部材３１への方向は、第１方向（Ｚ軸方向）に沿う。第３部分領域１１ｃから第１部材３１への方向は、第２方向（Ｘ軸方向）に沿う。
第１絶縁部材４０は、第１絶縁領域４１及び第２絶縁領域４２を含む。第１絶縁領域４１は、第２方向（Ｘ軸方向）において、第３部分領域１１ｃと第１部材３１との間にある。第２絶縁領域４２は、第２方向において、第３半導体領域１３と第３電極５３との間にある。
第１電極５１は、例えば、ドレイン電極である。第２電極５２は、例えば、ソース電極である。第３電極５３は、例えば、ゲート電極である。第３電極５３の電位を制御することで、第１電極５１と第２電極５２との間に流れる電流を制御できる。第３電極５３の電位は、例えば、第２電極５２の電位を基準にしたときの電位である。半導体装置１１０は、例えば、トランジスタである。第２絶縁領域４２は、例えば、ゲート絶縁膜として機能する。
この例では、半導体装置１１０は、第４半導体領域１４及び第５半導体領域１５を含む。第４半導体領域１４は、第２電極５２と電気的に接続される。第４半導体領域１４は、第２導電形（例えば、ｐ形）である。例えば、第４半導体領域１４における第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の不純物の濃度よりも高い。
第５半導体領域１５は、第１電極５１と第１半導体領域１１との間に設けられる。第５半導体領域１５は第１導電形（例えば、ｎ形）である。例えば、第５半導体領域１５における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。
例えば、第２半導体領域１２における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。
第１～第５半導体領域１１～１５は、例えば、シリコンを含む。これらの半導体領域は、化合物半導体を含んでもよい。第１～第５半導体領域１１～１５がシリコンを含む場合、第１導電形（ｎ形）の不純物は、例えば、Ａｓ及びＰよりなる群から選択された少なくとも１つを含む。第２導電形（ｐ形）の不純物は、例えば、Ｂ及びＡｌよりなる群から選択された少なくとも１つを含む。
第１半導体領域１１における第１導電形の不純物の濃度は、例えば、１×１０１６／ｃｍ３以上１×１０１７／ｃｍ３以下である。第２半導体領域１２における第１導電形の不純物の濃度は、例えば、１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。第３半導体領域１３における第２導電形の不純物の濃度は、例えば、５×１０１６／ｃｍ３以上１×１０１８／ｃｍ３以下である。第４半導体領域１４における第２導電形の不純物の濃度は、例えば、１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。第５半導体領域１５における第１導電形の不純物の濃度は、例えば、５×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。
第１半導体領域１１は、例えば、ｎ領域である。第２半導体領域１２は、例えば、ｎ＋領域である。第３半導体領域１３は、例えば、ｐ領域である。第４半導体領域１４は、例えば、ｐ＋領域である。第５半導体領域１５は、例えば、ｎ＋領域である。
第２電極５２は、例えば、第２半導体領域１２及び第４半導体領域１４と接する。
この例では、第１部材３１の少なくとも一部は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと、第３電極５３の少なくとも一部と、の間にある。第１絶縁部材４０は、第３絶縁領域４３を含む。第３絶縁領域４３は、Ｚ軸方向において、第１部材３１と第３電極５３との間にある。第３絶縁領域４３は、第１部材３１と第３電極５３とを電気的に絶縁する。
この例では、半導体装置１１０は、第２絶縁部材４８をさらに含む。第２絶縁部材４８は、第３電極５３と第２電極５２との間を電気的に絶縁する。
第１絶縁部材４０及び第２絶縁部材４８は、例えば、酸化シリコン（例えば、ＳｉＯ２）を含む。第１絶縁部材４０及び第２絶縁部材４８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、及び、酸化ハフニウムよりなる群から選択された少なくとも１つを含んでもよい。
第１部材３１は、第１部分領域１１ａと電気的に接続される。例えば、第１部材３１は、第１部分領域１１ａと接する。
第１部材３１は、第２電極５２と電気的に接続される。または、第１部材３１は、第２電極５２と電気的に接続されることが可能である。図１の例では、半導体装置１１０は、第１導電部６１を含む。第１導電部６１は、第１部材３１と第２電極５２とを電気的に接続する。図１の例では、配線６１Ｌが設けられる。配線６１Ｌは、図１の断面とは異なる位置を通って、第１部材３１と第２電極５２とを電気的に接続する。図１に示すように、端子６１Ｔが設けられてもよい。端子６１Ｔは、第１導電部６１と電気的に接続される。半導体装置１１０に含まれない配線などにより、端子６１Ｔが第２電極５２と電気的に接続されてもよい。
例えば、第１部材３１の抵抗率は、第１部分領域１１ａの抵抗率よりも高く、第１絶縁部材４０の抵抗率よりも低い。例えば、第１部材３１の抵抗率は、第１半導体領域１１の抵抗率よりも高い。第１部材３１の抵抗率は、第１～第３電極５１～５３の抵抗率よりも高くてもよい。第１部材３１は、例えば、「高抵抗膜」である。
実施形態によれば、例えば、オフ時に第１部材３１に微小な電流が流れることが可能である。これにより、例えば、第３部分領域１１ｃ（例えばメサ領域）における電界を均一化できる。例えば、ソース－ドレイン間の電荷量Ｑｏｓｓを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。実施形態によれば、例えば、特性を向上できる半導体装置を提供できる。
第１部材３１は、以下のような各種の材料を含んでもよい。第１部材３１は、例えば、第１材料、第２材料、第３材料、第４材料、第５材料及び第６材料よりなる群から選択された少なくとも１つを含む。第１材料は、例えば、Ｓｉ、Ｎ及びＯを含む。
第２材料は、例えば、Ｓｉ、Ｎ及びＯを含む。第２材料は、例えば、Ｓｉ－Ｎの結合、Ｎ－Ｏの結合、及び、Ｎ－Ｎの結合を含む。第２材料は、例えば、酸素ドープされたＳＩＰＯＳ（Semi-insulating Poly-crystalline Silicon）を含む。第２材料は、例えば、ＳｉＨ４、Ｎ２Ｏ、及び、Ｎ２の混合材料である。
第３材料は、Ｓｉ、Ｎ及びＯを含む。第３材料は、例えば、Ｓｉ－Ｎの結合、Ｎ－Ｈの結合、及び、Ｎ－Ｎの結合を含む。第３材料は、例えば、窒素ドープされたＳＩＰＯＳである。第３材料は、ＳｉＨ４、ＮＨ３、及び、Ｎ２の混合材料である。
第４材料は、例えば、Ｓｉと、Ｃと、第１元素と、を含む。第１元素は、Ｂ及びＮよりなる群から選択された少なくとも１つを含む。第５材料は、例えば、Ｓｉと、Ｏと、第２元素と、を含む。第２元素は、Ｆｅ、Ａｕ、Ｎｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含む。第６材料は、例えば、第３元素及び第４元素を含む。第３元素は、Ｉｎ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む。第４元素は、Ｐ、Ａｓ、Ｂ、Ｆｅ、Ａｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含む。
このような材料により、例えば、第１部材３１は、適切な抵抗率を有することができる。これにより、上記のように、特性を向上できる半導体装置を提供できる。
１つの例において、第１部材３１の抵抗率は、５×１０７Ωｃｍ以上８×１０１１Ωｃｍ以下である。
図１に例示する半導体装置１１０の構成は、例えば、半導体装置の端(周辺領域）に設けられてもよい。または、図１に例示する半導体装置１１０の構成は、例えば、半導体装置の内側部分に設けられてもよい。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、実施形態に係る半導体装置１１１は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第１部材３１、及び、第１絶縁部材４０に加えて、第１対向部材３１Ｃを含む。半導体装置１１１について以下に説明する部分を除いて、半導体装置１１１は、半導体装置１１０と同様の構成を有してよい。
図２に示すように、第３部分領域１１ｃは、第２方向（Ｘ軸方向）において第１対向部材３１Ｃと第１部材３１との間にある。
第１絶縁部材４０は、第１対向絶縁領域４１Ｃをさらに含む。第１対向絶縁領域４１Ｃは、第２方向（Ｘ軸方向）において、第１対向部材３１Ｃと第３部分領域１１ｃとの間にある。第１半導体領域１１は、第１対向部分領域１１ａＣをさらに含む。第２部分領域１１ｂは、第２方向において第１対向部分領域１１ａＣと第１部分領域１１ａとの間にある。第１対向部分領域１１ａＣから第１対向部材３１Ｃへの方向は、第１方向（Ｚ軸方向）に沿う。
第１対向部材３１Ｃは、第１対向部分領域１１ａＣと電気的に接続される。例えば、第１対向部材３１Ｃは、第１対向部分領域１１ａＣと接する。
例えば、第１対向部材３１Ｃの抵抗率は、第１部分領域１１ａの抵抗率よりも高く、第１絶縁部材４０の抵抗率よりも低い。例えば、第１対向部材３１Ｃの抵抗率は、第１対向部分領域１１ａＣの抵抗率よりも高い。例えば、第１対向部材３１Ｃは、上記の、第１材料、第２材料、第３材料、第４材料、第５材料及び第６材料よりなる群から選択された少なくとも１つを含む。
例えば、第３部分領域１１ｃは、第１絶縁領域４１及び第１対向絶縁領域４１Ｃを介して、第１部材３１及び第１対向部材３１Ｃに挟まれる。
半導体装置１１１において、例えば、オフ時に第１部材３１及び第１対向部材３１Ｃに微小な電流が流れることが可能である。これにより、例えば、第３部分領域１１ｃ（例えばメサ領域）における電界を均一化できる。例えば、ソース－ドレイン間の電荷量Ｑｏｓｓを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。実施形態によれば、例えば、特性を向上できる半導体装置を提供できる。
図２に示すように、半導体装置１１１は、第３対向電極５３Ｃをさらに含んでもよい。この例では、第３対向電極５３Ｃは、第１対向部材３１Ｃと第２電極５２との間に設けられる。第３対向電極５３Ｃは、例えば、ゲート電極として機能する。この例では、第３対向電極５３Ｃと第２電極５２との間に第２対向絶縁部材４８Ｃが設けられている。
図２に例示した構造（第１部材３１及び第３電極５３を含む構造）が複数設けられてもよい。複数のこのような構造は、例えば、Ｘ軸方向に沿って並ぶ。
例えば、第１部材３１及び第１対向部材３１Ｃは、Ｙ軸方向に延びる帯状である。例えば、第３電極５３及び第３対向電極５３Ｃは、Ｙ軸方向に延びる帯状である。Ｙ軸方向は、例えば、第１方向及び第２方向を含む平面と交差する。
図１及び図２に示すように、第１部材３１は、第１端３１ａと、第２端３１ｂと、を含む。第２端３１ｂは、第１方向（Ｚ軸方向）において第１部分領域１１ａと第１端３１ａとの間にある。第１端３１ａの第１方向（Ｚ軸方向）における位置は、第３部分領域１１ｃと第３半導体領域１３との境界１３Ｂの第１方向における位置と、第２端３１ｂの第１方向における位置と、の間にある。例えば、第１端３１ａは、例えば、第１部材３１の上端である。境界１３Ｂは、第３半導体領域１３の下端である。例えば、第１部材３１の上端は、第３半導体領域１３の下端よりも下にある。これにより、ｐｎ接合の部分での電界が上昇することが抑制できる。
図１に示すように、第１絶縁領域４１の第２方向（Ｘ軸方向）に沿う長さを長さｔ４１とする。第２絶縁領域４２の第２方向（Ｘ軸方向）に沿う長さを長さｔ４２とする。長さｔ４２は、長さｔ４１よりも短い。ゲート絶縁膜に対応する第２絶縁領域４２の長さｔ４２（厚さ）が短いことで、適切な電気的な特性（例えばしきい値電圧など）が得やすくなる。
長さｔ４２は、例えば、１０ｎｍ以上１００ｎｍ以下であることが好ましい。長さｔ４１は、例えば、２０ｎｍ以上２５０ｎｍ以下であることが好ましい。１つの例において、長さｔ４２は、４５ｎｍ以上５５ｎｍ未満であり、長さｔ４１は、９０ｎｍ以上１１０ｎｍ以下である。
以下、半導体装置１１１の特性の例について説明する。以下の例では、第１対向部材３１Ｃは第１部材３１と同様の構成及び特性を有し、第３対向電極５３Ｃは、第３電極５３と同様の構成及び特性を有する。
図３及び図４は、半導体装置の特性を例示するグラフ図である。
図３は、第１部材３１の抵抗率とブロッキング電圧との関係のシミュレーション結果の例を示している。図３の横軸は、第１部材３１の抵抗率Ｒ１である。図３の縦軸は、ブロッキング電圧ＢＶである。図３に示すように、第１部材３１の抵抗率Ｒ１が、５×１０７Ωｃｍ以上において、高いブロッキング電圧ＢＶが得られる。
図４は、第１部材３１の抵抗率とドレイン電流との関係のシミュレーション結果の例を示している。図４の横軸は、第１部材３１の抵抗率Ｒ１である。図４の縦軸は、ドレイン電流Ｉｄである。図４には、第１部材３１を流れる電流成分Ｉ１と、第３部分領域１１ｃを流れる電流成分Ｉ２と、が示されている。図４に示すように、抵抗率Ｒ１が低くなると、電流成分Ｉ１は増大する。例えば、抵抗率Ｒ１が８×１０１１ Ωｃｍ以下において、電流成分Ｉ１は、電流成分Ｉ２よりも大きくなる。
実施形態において、第１部材３１の抵抗率は、例えば、５×１０７Ωｃｍ以上８×１０１１Ωｃｍ以下であることが好ましい。これにより、例えば、高いブロッキング電圧ＢＶが得られる。これにより、電流成分Ｉ１を効果的に大きくでき、例えば、第３部分領域１１ｃにおける電界を効果的に均一化できる。例えば、ソース－ドレイン間の電荷量Ｑｏｓｓを効果的に低減できる。
図５は、半導体装置の特性を例示するグラフ図である。
図５は、第１部材３１の厚さ（長さｔ４１）とブロッキング電圧との関係のシミュレーション結果の例を示している。図５の横軸は、第１部材３１の厚さ（長さｔ４１）である。図５の縦軸は、ブロッキング電圧ＢＶである。図５に示すように、第１部材３１の厚さ（長さｔ４１）が薄くなると、ブロッキング電圧ＢＶが上昇する。例えば、長さｔ４１が２０ｎｍ以上２５０ｎｍ以下において、特に高いブロッキング電圧ＢＶが得られる。実施形態において、長さｔ４１は２０ｎｍ以上２５０ｎｍ以下であることが好ましい。これにより、高いブロッキング電圧ＢＶが得やすくなる。長さｔ４１は２０ｎｍ以上２００ｎｍ以下でもよい。
図６は、半導体装置の特性を例示するグラフ図である。
図６は、第３部分領域１１ｃにおける電界の深さ方向の分布のシミュレーション結果を例示している。図６には、第１部材３１を含む半導体装置１１１の特性と、参考例の半導体装置１１９の特性と、が例示されている。半導体装置１１９においては、第１部材３１の抵抗率が１×１０１０Ωｃｍであり、第１部材３１と第１部分領域１１ａとの間には、絶縁膜が設けられている。図６の横軸は、Ｚ軸方向（深さ方向）における位置ｐＺである。縦軸は、電界ＥＦである。図６において、位置ｐＺが約１μｍから約５μｍの領域が、第１部材３１が設けられる深さに対応する。
図６に示すように、参考例の半導体装置１１９においては、第１部材３１の上端及び下端の位置において、電界ＥＦのピークが生じる。これに対して、半導体装置１１１においては、電界ＥＦは実質的に均一である。このように、実施形態においては、電界ＥＦを均一にし易い。
図７は、半導体装置の特性を例示するグラフ図である。
図７は、第１半導体領域１１における第１導電形（ｎ形）の不純物の濃度とブロッキング電圧との関係のシミュレーション結果の例を示している。図７の横軸は、不純物の濃度Ｃ１である。縦軸は、ブロッキング電圧ＢＶである。図７には、半導体装置１１１と半導体装置１１９とにおける特性が例示されている。
図７に示すように、半導体装置１１９においては、不純物の濃度Ｃ１が高くなると、ブロッキング電圧ＢＶが急激に低下する。半導体装置１１１においては、濃度Ｃ１が高い場合も、高いブロッキング電圧ＢＶを維持できる。これは、実施形態においては、電界ＥＦの均一性が高いことに起因する。
実施形態においては、例えば、参考例と同じブロッキング電圧が得られるときの不純物の濃度Ｃ１を高くできる。実施形態においては、同じ濃度Ｃ１において、参考例よりも高いブロッキング電圧ＢＶが得られる。
図８～図１０は、半導体装置の特性を例示するグラフ図である。
これらの図は、第１半導体領域１１における不純物の濃度Ｃ１を変えたときの特性のシミュレーション結果の例を示している。図８～図１０の横軸は、ブロッキング電圧ＢＶである。図８の縦軸は、ゲート電圧が１０Ｖのときのオン抵抗ＲｏｎＡである。図９の縦軸は、ドレイン電圧が０Ｖから５０Ｖの範囲で放出される、ソース－ドレイン間の電荷量Ｑｏｓｓである。図１０の縦軸は、オン抵抗ＲｏｎＡ及び電荷量Ｑｏｓｓの積である。これらの図には、半導体装置１１１の特性と、参考例の半導体装置１１９の特性と、が示されている。
図８に示すように、半導体装置１１１においては、半導体装置１１９と比べて、高いブロッキング電圧ＢＶ及び低いオン抵抗ＲｏｎＡの少なくともいずれかが得られる。図９に示すように、半導体装置１１１においては、半導体装置１１９と比べて、高いブロッキング電圧ＢＶ及び小さい電荷量Ｑｏｓｓの少なくともいずれかが得られる。図１０に示すように、半導体装置１１１においては、半導体装置１１９と比べて、高いブロッキング電圧ＢＶ、及び、小さいオン抵抗ＲｏｎＡ及び電荷量Ｑｏｓｓの積の少なくともいずれかが得られる。
例えば、ブロッキング電圧ＢＶが１０４Ｖの時に着目する。半導体装置１１１においては、参考例を基準にして、オン抵抗ＲｏｎＡを２３％低減できる。これは、例えば、半導体装置１１１においては、均一な電界ＥＦが得られるため、第１半導体領域１１における不純物の濃度Ｃ１を高くすることができることに起因する。例えば、ブロッキング電圧ＢＶが１０４Ｖの時に着目すると、半導体装置１１１においては、参考例を基準にして、電荷量Ｑｏｓｓを７４％低減できる。例えば、ブロッキング電圧ＢＶが１０４Ｖの時に着目すると、半導体装置１１１においては、参考例を基準にして、オン抵抗ＲｏｎＡ及び電荷量Ｑｏｓｓの積を８０％低減できる。
このように、実施形態によれば、ブロッキング電圧ＢＶとオン抵抗ＲｏｎＡとのトレードオフを改善できる。実施形態によれば、ブロッキング電圧ＢＶと電荷量Ｑｏｓｓとのトレードオフを改善できる。実施形態によれば、ブロッキング電圧ＢＶと、オン抵抗ＲｏｎＡ及び電荷量Ｑｏｓｓの積と、のトレードオフを改善できる。
以下、実施形態に係る半導体装置のいくつかの例について説明する。以下の説明において、半導体装置１１０または半導体装置１１１と同様の部分については、適宜省略される。
図１１～図１５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、実施形態に係る半導体装置１１２において、第１導電部６１は、第１導電領域６１ａ及び第２導電領域６１ｂを含む。第１導電領域６１ａは、例えば、第１端３１ａと接する。第２導電領域６１ｂは、Ｚ軸方向に延びる。第２導電領域６１ｂは、第１導電領域６１ａ及び第２電極５２と接する。このような第１導電部６１により第１部材３１と第２電極５２とが電気的に接続されてもよい。
図１２に示す実施形態に係る半導体装置１１３のように、第１導電部６１は、Ｚ軸方向に沿って延びてもよい。第１導電部６１は、例えば、第１部材３１及び第２電極５２と接する。図１２に示すように、第１対向導電部６１Ｃにより、第１対向部材３１Ｃが第２電極５２と電気的に接続されてもよい。
図１３に示すように、実施形態に係る半導体装置１１４は、第６半導体領域１６を含む。第６半導体領域１６は、第１部分領域１１ａと第１部材３１との間に設けられる。第６半導体領域１６は、第１導電形である。第６半導体領域１６は、第１部分領域１１ａ及び第１部材３１と電気的に接続される。第６半導体領域１６における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。第６半導体領域１６は、例えば、ｎ＋領域である。第６半導体領域１６を設けることで、第１部分領域１１ａ及び第１部材３１が、低いコンタクト抵抗で、安定して電気的に接続される。
図１４に示すように、実施形態に係る半導体装置１１５においては、第１半導体領域１１において、第１部分領域１１ａ、第２部分領域１１ｂ及び第１対向部分領域１１ａＣにおける不純物の濃度は、第３部分領域１１ｃ（例えば、ｎ領域）よりも高い。このように、第３部分領域１１ｃにおける第１導電形の不純物の濃度は、第１部分領域１１ａにおける第１導電形の不純物の濃度よりも低くてもよい。
図１５に示すように、実施形態に係る半導体装置１１６は、第７半導体領域１７を含む。第７半導体領域１７は、第３部分領域１１ｃと第３半導体領域１３との間に設けられる。第７半導体領域１７は、記第１導電形である。第７半導体領域１７における第１導電形の不純物の濃度は、第３部分領域１１ｃにおける第１導電形の不純物の濃度よりも低い。第７半導体領域１７は、例えば、ｎ－領域である。第７半導体領域１７を設けることで、例えば、ゲート電圧が負のときのブロッキング電圧ＢＶが改善できる。
半導体装置１１２～１１６においても、特性を向上できる半導体装置を提供できる。
図１６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１６に示すように、実施形態に係る半導体装置１２０においては、第１半導体領域１１は、第４部分領域１１ｄをさらに含む。第２部分領域１１ｂは、第２方向（Ｘ軸方向）において、第４部分領域１１ｄと第１部分領域１１ａとの間にある。第３電極５３は、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第２電極５２との間にある。第１絶縁部材４０は、第３絶縁領域４３を含む。第３絶縁領域４３は、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第３電極５３との間にある。
図１７は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１７に示すように、実施形態に係る半導体装置１２１においては、半導体装置１２０の構成において、第１対向部材３１Ｃがさらに設けられる。
半導体装置１２０及び１２１においては、第３電極５３は、Ｘ軸方向において、第１部材３１とは異なる位置にある。半導体装置１２０及び１２１においても、例えば、オフ時に第１部材３１及び第１対向部材３１Ｃに微小な電流が流れることが可能である。これにとり、例えば、第３部分領域１１ｃ（例えばメサ領域）における電界を均一化できる。例えば、ソース－ドレイン間の電荷量Ｑｏｓｓを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。半導体装置１２０及び１２１においても、例えば、特性を向上できる半導体装置を提供できる。
図１８～図２０は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１８に示すように、実施形態に係る半導体装置１２２は、第２導電部６２を含む。第２導電部６２は、第２電極５２と電気的に接続される。図１８の例のように、例えば、配線６２Ｌにより、第２導電部６２が第２電極５２と電気的に接続されてもよい。
第２導電部６２は、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第３電極５３との間にある。第１絶縁部材４０は、第４絶縁領域４４を含む。第４絶縁領域４４は、第１方向（Ｚ軸方向）において第４部分領域１１ｄと第２導電部６２との間にある。第３絶縁領域４３は、第１方向において第２導電部６２と第３電極５３との間にある。第２導電部６２により、例えば、帰還容量を低減することができる。
図１９に示す実施形態に係る半導体装置１２３のように、第１導電部６１は、第１導電領域６１ａ及び第２導電領域６１ｂを含んでもよい。第１対向導電部６１Ｃは、第１対向導電領域６１ａＣ及び第２対向導電領域６１ｂＣを含んでもよい。
図２０に示す実施形態に係る半導体装置１２４のように、半導体装置１２３において、第２導電部６２が設けられてもよい。半導体装置１２４において、配線６２Ｌ（図１８参照）が設けられてもよい。
半導体装置１２２～１２４においても、特性を向上できる半導体装置を提供できる。
（第２実施形態）
図２１は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図２１に示すように、実施形態に係る半導体装置１３０は、第１電極５１、第２電極５２、第１半導体領域１１、第２半導体領域１２、第１部材３１、及び、第１絶縁部材４０を含む。
第１電極５１から第２電極５２への方向は、第１方向（例えばＺ軸方向）に沿う。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１半導体領域１１は、第１導電形である。第２部分領域１１ｂから第１部分領域１１ａへの第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。
第２半導体領域１２は、第２導電形である。第３部分領域１１ｃは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２半導体領域１２との間にある。
第１部分領域１１ａから第１部材３１への方向は、第１方向（Ｚ軸方向）に沿う。第３部分領域１１ｃから第１部材３１への方向は、第２方向（Ｘ軸方向）に沿う。第１絶縁部材４０は、第１絶縁領域４１を含む。第１絶縁領域４１は、第２方向（Ｘ軸方向）において、第３部分領域１１ｃと第１部材３１との間にある。第１部材３１は、第１部分領域１１ａと電気的に接続される。または、第１部材３１は、第２電極５２と電気的に接続されることが可能である。例えば、図１及び図２に関して説明した配線６１Ｌ及び端子６１Ｔの少なくともいずれかが設けられてもよい。これにより、第１部材３１は、第２電極５２と電気的に接続されることが可能である。半導体装置１３０は、例えば、ダイオードである。
第１部材３１の抵抗率は、例えば、第１部分領域１１ａの抵抗率よりも高く、第１絶縁部材４０の抵抗率よりも低い。例えば、第１部材３１は、上記の、第１材料、第２材料、第３材料、第４材料、第５材料及び第６材料よりなる群から選択された少なくとも１つを含んでもよい。
このような第１部材３１を設けることで、例えば、電界の集中が抑制できる。これにより、特性を向上できる半導体装置を提供できる。
図２２は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図２２に示す実施形態に係る半導体装置１３１のように、第１対向部材３１Ｃ及び第１対向導電部６１Ｃを含んでもよい。第１絶縁部材４０は、第１対向絶縁領域４１Ｃを含んでもよい。半導体装置１３１においても、特性を向上できる半導体装置を提供できる。
以下、実施形態に係る半導体装置の製造方法の例について説明する。以下では、半導体装置１１１の製造方法の例について説明する。
図２３（ａ）、図２３（ｂ）、図２４（ａ）、図２４（ｂ）、図２５（ａ）、図２５（ｂ）、及び、図２６は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図２３（ａ）に示すように、例えば、第５半導体領域１５（例えば半導体基板）の上に、第１半導体領域１１となるｎ形半導体層を形成する。ｎ形半導体層の厚さは、例えば、８．７５μｍである。ｎ形半導体層は、例えば、エピタキシャル成長により形成される。
図２３（ｂ）に示すように、マスクとなるシリコン酸化膜を形成した後、ｎ形半導体層の一部を除去し、トレンチを形成し、熱酸化により、ｎ形半導体層の表面部分から絶縁膜４０Ｆ（例えばＳｉＯ２膜）を形成する。絶縁膜４０Ｆは、第１絶縁部材４０の少なくとも一部となる。絶縁膜４０Ｆの厚さは、例えば、２０ｎｍ以上２５０ｎｍ以下である。
図２４（ａ）に示すように、ドライエッチングにより、トレンチの底部及びｎ形半導体層の頂部の上に位置する絶縁膜４０Ｆを除去し、この後、第１部材３１となる膜３１Ｆを形成する。膜３１Ｆは、例えば、低濃度で不純物を含むポリシリコンでもよい。膜３１Ｆは、例えば、Ｆｅを含むＩｎＰ膜でもよい。膜３１Ｆの一部をエッチングにより除去する。
図２４（ｂ）に示すように、第１導電部６１として、例えば、高濃度で不純物を含むポリシリコン膜を形成する。
図２５（ａ）に示すように、第３絶縁領域４３及び第２絶縁領域４２となる絶縁膜（例えば、ＳｉＯ２膜）を形成し、さらに、第３電極５３を形成する。必要に応じて、不要な膜を除去する。
図２５（ｂ）に示すように、第２絶縁部材４８を形成し、ｐ形の不純物を導入し、ｎ形の不純物を導入して、第３半導体領域１３及び第２半導体領域１２を形成する。
図２６に示すように、第１電極５１及び第２電極５２を形成する。これにより、例えば、半導体装置１１１が得られる。
実施形態によれば、特性を向上できる半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、半導体領域、部材、絶縁部材及び導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１～１７…第１～第７半導体領域、 １１ａ～１１ｄ…第１～第４部分領域、 １１ａＣ…第１対向部分領域、 １３Ｂ…境界、 ３１…第１部材、 ３１Ｃ…第１対向部材、 ３１Ｆ…膜、 ３１ａ、３１ｂ…第１、第２端、 ４０…第１絶縁部材、 ４０Ｆ…絶縁膜、 ４１～４４…第１～第４絶縁領域、 ４１Ｃ…第１対向絶縁領域、 ４８…第２絶縁部材、 ４８Ｃ…第２対向絶縁部材、 ５１～５３…第１～第３電極、 ５３Ｃ…第３対向電極、 ６１、６２…第１、第２導電部、 ６１Ｃ、６２Ｃ…第１、第２対向導電部、 ６１Ｌ、６２Ｌ…配線、 ６１Ｔ…端子、 ６１ａ、６２ｂ…第１、第２導電領域、 ６１ａＣ、６２ｂＣ…第１、第２対向導電領域、 １１０～１１６、１１９、１２０～１２４，１３０、１３１…半導体装置、 ＢＶ…ブロッキング電圧、 Ｃ１…濃度、 ＥＦ…電界、 Ｉ１、Ｉ２…電流成分、 Ｉｄ…ドレイン電流、 Ｑｏｓｓ…電荷量、 Ｒ１…抵抗率、 ＲｏｎＡ…オン抵抗、 ｐＺ…位置、 ｔ４１、ｔ４２…長さ

Claims (15)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    第１部分領域、第２部分領域及び第３部分領域を含む第１導電形の第１半導体領域であって、前記第２部分領域から前記第１部分領域への第２方向は、前記第１方向と交差した、前記第１半導体領域と、
    前記第１導電形の第２半導体領域であって、前記第３部分領域は、前記第１方向において、前記第２部分領域と前記第２半導体領域との間にある、前記第２半導体領域と、
    前記第３部分領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域と、
    第３電極であって、前記第３半導体領域から前記第３電極への方向は、前記第２方向に沿う、前記第３電極と、
    第１部材であって、前記第１部分領域から前記第１部材への方向は、前記第１方向に沿い、前記第１部材は、前記第１方向において前記第１部分領域と前記第３電極との間にあり、前記第３部分領域から前記第１部材への方向は、前記第２方向に沿う、前記第１部材と、
    第１絶縁領域及び第２絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１部材との間にあり、前記第２絶縁領域は、前記第２方向において、前記第３半導体領域と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１部材は、前記第１部分領域と電気的に接続され、
    前記第１部材は、前記第２電極と電気的に接続された、または、前記第２電極と電気的に接続されることが可能であり、
    前記第１部材は、第１材料、第２材料、第３材料、第４材料、第５材料及び第６材料よりなる群から選択された少なくとも１つを含み、
    前記第１材料は、Ｓｉ、Ｎ及びＯを含み、
    前記第２材料は、Ｓｉ－Ｎの結合、Ｎ－Ｏの結合、及び、Ｎ－Ｎの結合を含み、
    前記第３材料は、Ｓｉ－Ｎの結合、Ｎ－Ｈの結合、及び、Ｎ－Ｎの結合を含み、
    前記第４材料は、Ｓｉと、Ｃと、第１元素と、を含み、前記第１元素は、Ｂ及びＮよりなる群から選択された少なくとも１つを含み、
    前記第５材料は、Ｓｉと、Ｏと、第２元素と、を含み、前記第２元素は、Ｆｅ、Ａｕ、Ｎｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含み、
    前記第６材料は、第３元素及び第４元素を含み、前記第３元素は、Ｉｎ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含み、前記第４元素は、Ｐ、Ａｓ、Ｂ、Ｆｅ、Ａｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含む、半導体装置。
  2. 第１対向部材をさらに備え、
    前記第３部分領域は、前記第２方向において前記第１対向部材と前記第１部材との間にあり、
    前記第１絶縁部材は、第１対向絶縁領域をさらに含み、前記第１対向絶縁領域は、前記第２方向において、前記第１対向部材と前記第３部分領域との間にあり、
    前記第１半導体領域は、第１対向部分領域をさらに含み、前記第２部分領域は、前記第２方向において前記第１対向部分領域と前記第１部分領域との間にあり、
    前記第１対向部分領域から前記第１対向部材への方向は、前記第１方向に沿い、
    前記第１対向部材は、前記第１対向部分領域と電気的に接続され、
    前記第１対向部材は、前記第１材料、前記第２材料、前記第３材料、前記第４材料、前記第５材料及び前記第６材料よりなる群から選択された少なくとも１つを含む、請求項１記載の半導体装置。
  3. 前記第１絶縁領域の前記第２方向に沿う長さは、２０ｎｍ以上２５０ｎｍ以下である、請求項１または２に記載の半導体装置。
  4. 前記第１部材と前記第２電極とを電気的に接続する第１導電部をさらに備えた、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１部材と電気的に接続された端子をさらに備えた、請求項１～３のいずれか１つに記載の半導体装置。
  6. 前記第１部材は、第１端と、第２端と、を含み、
    前記第２端は、前記第１方向において前記第１部分領域と前記第１端との間にあり、
    前記第１端の前記第１方向における位置は、前記第３部分領域と前記第３半導体領域との境界の前記第１方向における位置と、前記第２端の前記第１方向における位置との間にある、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第１部材の少なくとも一部は、前記第１方向において、前記第１部分領域と、前記第３電極の少なくとも一部と、の間にあり、
    前記第１絶縁部材は、第３絶縁領域を含み、
    前記第３絶縁領域は、前記第１部材と前記第３電極との間にある、請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記第１部分領域と前記第１部材との間に設けられた前記第１導電形の第６半導体領域をさらに備え、
    前記第６半導体領域は、前記第１部分領域及び前記第１部材と電気的に接続され、
    前記第６半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の不純物の濃度よりも高い、請求項７記載の半導体装置。
  9. 前記第３部分領域における前記第１導電形の不純物の濃度は、前記第１部分領域における前記第１導電形の不純物の濃度よりも低い、請求項７記載の半導体装置。
  10. 前記第３部分領域と前記第３半導体領域との間に設けられた前記第１導電形の第７半導体領域をさらに備え、
    前記第７半導体領域における前記第１導電形の不純物の濃度は、前記第３部分領域における前記第１導電形の不純物の濃度よりも低い、請求項７～９のいずれか１つに記載の半導体装置。
  11. 前記第１半導体領域は、第４部分領域をさらに含み、
    前記第２部分領域は、前記第２方向において、前記第４部分領域と前記第１部分領域との間にあり、
    前記第３電極は、前記第１方向において、前記第４部分領域と前記第２電極との間にあり、
    前記第１絶縁部材は、第３絶縁領域をさらに含み、
    前記第３絶縁領域は、前記第１方向において前記第４部分領域と前記第３電極との間にある、請求項１～５のいずれか１つに記載の半導体装置。
  12. 前記第２電極と電気的に接続された第２導電部をさらに備え、
    前記第２導電部は、前記第１方向において、前記第４部分領域と前記第３電極との間にあり、
    前記第１絶縁部材は、第４絶縁領域をさらに含み、
    前記第４絶縁領域は、前記第１方向において前記第４部分領域と前記第２導電部との間にあり、
    前記第３絶縁領域は、前記第１方向において前記第２導電部と前記第３電極との間にある、請求項１１記載の半導体装置。
  13. 前記第２電極と電気的に接続された第４半導体領域をさらに備え、
    前記第４半導体領域は前記第２導電形であり、
    前記第４半導体領域における前記第２導電形の不純物の濃度は、前記第３半導体領域における前記第２導電形の前記不純物の濃度よりも高い、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 前記第１電極と前記第１半導体領域との間に設けられた第５半導体領域をさらに備え、
    前記第５半導体領域は前記第１導電形であり、
    前記第５半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の濃度よりも高い、請求項１～１３のいずれか１つに記載の半導体装置。
  15. 前記第２半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の前記濃度よりも高い、請求項１４記載の半導体装置。
JP2020018037A 2020-02-05 2020-02-05 半導体装置 Active JP7374795B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020018037A JP7374795B2 (ja) 2020-02-05 2020-02-05 半導体装置
US17/015,406 US11380790B2 (en) 2020-02-05 2020-09-09 Semiconductor device
CN202010952414.XA CN113224161B (zh) 2020-02-05 2020-09-11 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020018037A JP7374795B2 (ja) 2020-02-05 2020-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2021125559A JP2021125559A (ja) 2021-08-30
JP7374795B2 true JP7374795B2 (ja) 2023-11-07

Family

ID=77062346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020018037A Active JP7374795B2 (ja) 2020-02-05 2020-02-05 半導体装置

Country Status (3)

Country Link
US (1) US11380790B2 (ja)
JP (1) JP7374795B2 (ja)
CN (1) CN113224161B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349785B (zh) * 2020-11-06 2022-02-08 中国电子科技集团公司第二十四研究所 电阻场板电导调制场效应mos器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217415A (ja) 2000-12-07 2002-08-02 Internatl Rectifier Corp 高電圧垂直伝導スーパージャンクション半導体デバイス
JP2003031821A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
JP2003523086A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスおよび半導体デバイス用の材料を製造する方法
JP2003523087A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 増加する逆阻止電圧のための分圧器を伴う半導体装置
JP2003523088A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 絶縁ゲート電界効果デバイス
JP2004519848A (ja) 2001-02-22 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
JP2007529115A (ja) 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2013503491A (ja) 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
JP2017055102A (ja) 2015-09-10 2017-03-16 株式会社豊田自動織機 トレンチゲート型半導体装置及びその製造方法
JP2019091822A (ja) 2017-11-15 2019-06-13 株式会社東芝 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547729B2 (ja) 1986-01-16 1996-10-23 株式会社東芝 高耐圧パワ−集積回路
JP2585331B2 (ja) 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP4917246B2 (ja) 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
JP5587535B2 (ja) 2007-11-14 2014-09-10 ローム株式会社 半導体装置
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
JP6400545B2 (ja) 2015-09-11 2018-10-03 株式会社東芝 半導体装置
US10903163B2 (en) * 2015-10-19 2021-01-26 Vishay-Siliconix, LLC Trench MOSFET with self-aligned body contact with spacer
JP2016054324A (ja) 2015-12-10 2016-04-14 ローム株式会社 半導体装置
IT201700057056A1 (it) * 2017-05-25 2018-11-25 St Microelectronics Srl Metodo di fabbricazione autoallineata di un transistore vdmos, e transistore vdmos autoallineato
US10985248B2 (en) * 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
US11114558B2 (en) * 2019-10-18 2021-09-07 Nami MOS CO., LTD. Shielded gate trench MOSFET integrated with super barrier rectifier

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523086A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスおよび半導体デバイス用の材料を製造する方法
JP2003523087A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 増加する逆阻止電圧のための分圧器を伴う半導体装置
JP2003523088A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 絶縁ゲート電界効果デバイス
JP2002217415A (ja) 2000-12-07 2002-08-02 Internatl Rectifier Corp 高電圧垂直伝導スーパージャンクション半導体デバイス
JP2004519848A (ja) 2001-02-22 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス
JP2003031821A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
JP2007529115A (ja) 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
JP2013503491A (ja) 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
JP2017055102A (ja) 2015-09-10 2017-03-16 株式会社豊田自動織機 トレンチゲート型半導体装置及びその製造方法
JP2019091822A (ja) 2017-11-15 2019-06-13 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2021125559A (ja) 2021-08-30
CN113224161A (zh) 2021-08-06
US20210242341A1 (en) 2021-08-05
US11380790B2 (en) 2022-07-05
CN113224161B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
US7557394B2 (en) High-voltage transistor fabrication with trench etching technique
US8587073B2 (en) High voltage resistor
US9660071B2 (en) Semiconductor device
US10615254B2 (en) Semiconductor device including a super junction structure in a SiC semiconductor body
US9620637B2 (en) Semiconductor device comprising a gate electrode connected to a source terminal
US11522058B2 (en) Semiconductor device with field plate electrode
TWI524509B (zh) 積體電路及製作積體電路的方法
JP2018049908A (ja) 半導体装置及びその製造方法
US8188568B2 (en) Semiconductor integrated circuit
US9905689B2 (en) Semiconductor device
JP7374795B2 (ja) 半導体装置
JP2014060358A (ja) 半導体装置
US10411099B2 (en) Semiconductor device for reduced on-state resistance
US20240006476A1 (en) Semiconductor device comprising a mosfet having a resurf region and higher peak impurity concentration diffusion region in the resurf region
US10211331B2 (en) Semiconductor device
US20140084334A1 (en) Power semiconductor device
US6690085B2 (en) High-voltage semiconductor device used as switching element or the like
JP7352360B2 (ja) 半導体装置
US6768183B2 (en) Semiconductor device having bipolar transistors
CN112768518A (zh) 半导体管芯、半导体器件以及绝缘栅双极晶体管模块
JP6450659B2 (ja) 半導体装置
KR101886105B1 (ko) 반도체 소자
US10847616B2 (en) Semiconductor device, method of manufacturing semiconductor device, and semiconductor package
TWI469317B (zh) 半導體元件、其製造方法及其操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R150 Certificate of patent or registration of utility model

Ref document number: 7374795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150