JP4643146B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4643146B2 JP4643146B2 JP2004000545A JP2004000545A JP4643146B2 JP 4643146 B2 JP4643146 B2 JP 4643146B2 JP 2004000545 A JP2004000545 A JP 2004000545A JP 2004000545 A JP2004000545 A JP 2004000545A JP 4643146 B2 JP4643146 B2 JP 4643146B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- base layer
- source
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
本発明(請求項1)によれば、第2ソース層を第1ソース層よりも薄くしているので、第2ソース層下の第2ベース層の抵抗を第1ソース層下の第2ベース層の抵抗よりも低くでき、これにより第2ベース層を流れる電流による電圧降下を小さくできる。
図1は、本発明の第1の実施形態に係るトレンチゲート構造を有する高耐圧の半導体装置としての縦型パンチスルー型IGBT(Insulated Gate Bipolar Transistor:以下、単にIGBTという)を示す断面図である。このIGBTは微細設計ルールを適用したものである。
V=(qN/2εSi)×a2
と表わされる。そして、この電位差を1V以内に抑えるためには、
1≧(qN/2εSi)×a2
の関係式を満たせば良い。
1≧{(1.60218×10-19 ×N)/(2×8.85418×10-14 ×11.9)}×a2 となり、これを変形して、
a2 ≦(1.315×107 )/N[/cm3 ]が得られる。
図4は、本発明の第2の実施形態に係るIGBTを示す断面図である。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する(他の実施形態も同様)。
図9は、本発明の第3の実施形態に係るIGBTを示す断面図である。
図10は、本発明の第4の実施形態に係るIGBTを示す断面図である。
図11に、第1の実施形態のIGBTとその制御回路を同一基板に形成した高耐圧の半導体装置の断面図を示す。制御回路はn型ベース層3上に絶縁膜16を介して形成されている。制御回路を構成する半導体素子はポリシリコン膜に形成してある。
図16は本発明の第6の実施形態に係るIGBTの平面図、図17は図16のIGBTのA−A’断面図である。
図25〜図27は、本発明の第6の実施形態に係るIGBTの製造方法を示す工程断面図である。なお、本実施形態はn型ソース層およびp型コンタクト層に対するコンタクトホールの微細化に特徴があるので、n型ベース層より下の構造は図には示していない。
図29、図30は、本発明の第8の実施形態に係るIGBTの製造方法を示す工程断面図である。なお、本実施形態はn型ソース層およびp型コンタクト層に対するコンタクトホールの微細化に特徴があるので、n型ベース層より下の構造は図には示していない。
図31、図32は、本発明の第9の実施形態に係るIGBTの製造方法を示す工程断面図である。なお、本実施形態はn型ソース層およびp型コンタクト層に対するコンタクトホールの微細化に特徴があるので、n型ベース層より下の構造は図には示していない。
20…マスクパターン、21…酸化膜、22…窒化膜、23…レジスト、24…SiO2 マスク、25…酸化膜(スペーサ絶縁膜)、26…PSG膜、27…酸化膜、28…p型不純物イオン、29…酸化膜、30…窒化膜マスク、31…マスクパターン、32…n型不純物イオン。
Claims (5)
- パンチスルー型の高耐圧半導体素子を含む半導体装置であって、前記高耐圧半導体素子は、
高抵抗で第1導電型の第1ベース層と、
この第1ベース層の裏面に設けられ、厚さが0.1〜3μmの第2導電型のドレイン層と、
このドレイン層と前記第1ベース層との間に設けられ、かつ前記ドレイン層よりも厚い第1導電型のバッファ層と、
前記第1ベース層の表面に形成された第2導電型の第2ベース層と、
この第2ベース層の表面に形成された第1導電型のソース層と、
このソース層および前記第2ベース層を貫いて前記第1ベース層の途中の深さまで達する複数のトレンチ内にゲート絶縁膜を介して形成されたゲート電極と、
前記ドレイン層に設けられたドレイン電極と、
前記ソース層および前記第2ベース層に設けられたソース電極とを具備してなり、
前記ソース層が、前記トレンチに隣接する第1ソース層と、この第1ソース層よりも浅く前記第1ソース層よりも不純物濃度が高い第2ソース層とを有し、前記第2ソース層は、前記第1ソース層の前記トレンチと隣接した側とは反対側の領域に、前記第1ソース層に隣接して形成され、前記第1ソース層と前記第1ベース層はpn接合を形成し、かつ、前記第2ソース層と前記第1ベース層はpn接合を形成していることを特徴とする半導体装置。 - 前記トレンチの間隔が1.5μm以下であることを特徴とする請求項1に記載の半導体装置。
- 前記ゲート絶縁膜はゲート酸化膜であり、前記第1ベース層の不純物濃度をN[/cm3 ]、前記ベース層から前記トレンチ底部までの距離をa[cm]としたときに、
a2 ≦(1.315×107 )/N[cm 2 ]
の関係を満たすことを特徴とする請求項1に記載の半導体装置。 - 前記ドレイン層が前記第2ベース層を形成したのと反対側の前記第1ベース層の表面上に設けられていることを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。
- 前記ソース電極にコンタクトする第2導電型のコンタクト層を有することを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000545A JP4643146B2 (ja) | 2004-01-05 | 2004-01-05 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000545A JP4643146B2 (ja) | 2004-01-05 | 2004-01-05 | 半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07457898A Division JP3523056B2 (ja) | 1998-03-23 | 1998-03-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158868A JP2004158868A (ja) | 2004-06-03 |
JP4643146B2 true JP4643146B2 (ja) | 2011-03-02 |
Family
ID=32821904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004000545A Expired - Fee Related JP4643146B2 (ja) | 2004-01-05 | 2004-01-05 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4643146B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142537A (ja) | 2010-12-16 | 2012-07-26 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
US9299818B2 (en) | 2012-05-29 | 2016-03-29 | Mitsubishi Electric Corporation | Insulating gate-type bipolar transistor |
JP6526591B2 (ja) * | 2016-03-16 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758322A (ja) * | 1993-08-13 | 1995-03-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3331846B2 (ja) * | 1995-12-28 | 2002-10-07 | 株式会社日立製作所 | 半導体装置 |
JPH09246549A (ja) * | 1996-03-14 | 1997-09-19 | Toshiba Corp | 電力用半導体素子 |
JP3528420B2 (ja) * | 1996-04-26 | 2004-05-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2004
- 2004-01-05 JP JP2004000545A patent/JP4643146B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004158868A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3523056B2 (ja) | 半導体装置 | |
US6855581B2 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
US6359306B1 (en) | Semiconductor device and method of manufacturing thereof | |
JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
US6833586B2 (en) | LDMOS transistor with high voltage source and drain terminals | |
US7791163B2 (en) | Semiconductor device and its manufacturing method | |
US8809991B2 (en) | Semiconductor devices including bipolar transistors, CMOS transistors and DMOS transistors, and methods of manufacturing the same | |
US10916624B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
KR20080104774A (ko) | 반도체 소자의 고전압 드리프트 형성 방법 | |
US8035161B2 (en) | Semiconductor component | |
JP4997694B2 (ja) | 半導体装置およびその製造方法 | |
JP5114824B2 (ja) | 半導体装置およびその製造方法 | |
KR20120021240A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5087816B2 (ja) | 半導体装置およびその製造方法 | |
US8598651B2 (en) | Semiconductor device with transistor having gate insulating film with various thicknesses and manufacturing method thereof | |
JP4643146B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4084310B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004193535A (ja) | 半導体装置およびその製造方法 | |
JP3340361B2 (ja) | 半導体装置及びその製造方法 | |
JP3906032B2 (ja) | 半導体装置 | |
JP4304779B2 (ja) | 半導体装置およびその製造方法 | |
JP4461676B2 (ja) | 半導体装置の製造方法 | |
JP4378781B2 (ja) | 半導体装置とその製造方法 | |
KR20080022275A (ko) | 디이모스 소자의 제조 방법 | |
JP2007053399A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
LAPS | Cancellation because of no payment of annual fees |