JP3194800B2 - ショート穴を有するゲートのないサイリスタまたはゲートのないトライアック型の保護部品 - Google Patents
ショート穴を有するゲートのないサイリスタまたはゲートのないトライアック型の保護部品Info
- Publication number
- JP3194800B2 JP3194800B2 JP30363492A JP30363492A JP3194800B2 JP 3194800 B2 JP3194800 B2 JP 3194800B2 JP 30363492 A JP30363492 A JP 30363492A JP 30363492 A JP30363492 A JP 30363492A JP 3194800 B2 JP3194800 B2 JP 3194800B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- component
- area
- holes
- gateless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001681 protective effect Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【０００１】
【技術分野】この発明は過電圧に対する保護のための半
導体部品に関する。そのような半導体部品は端子にかか
る電圧が予め決定されたしきい値を超過するとすぐに導
通する。
導体部品に関する。そのような半導体部品は端子にかか
る電圧が予め決定されたしきい値を超過するとすぐに導
通する。
【０００２】
【背景技術】この発明は（一方向性保護のための）ゲー
トのないサイリスタまたは（二方向性保護のための）ゲ
ートのないトライアックに関し、つまり交互のＮＰＮＰ
導電型の４つの半導体の層を含む構造に関する。これら
のゲートのない部品において、導通はその構造の真中の
層の間の接合の絶縁破壊のために起こる。このアバラン
シェモードは一般にまず局部化された区域でおき、それ
から部品の全体に次第に広がる。
トのないサイリスタまたは（二方向性保護のための）ゲ
ートのないトライアックに関し、つまり交互のＮＰＮＰ
導電型の４つの半導体の層を含む構造に関する。これら
のゲートのない部品において、導通はその構造の真中の
層の間の接合の絶縁破壊のために起こる。このアバラン
シェモードは一般にまず局部化された区域でおき、それ
から部品の全体に次第に広がる。
【０００３】図１Ａに示されるように、それぞれ第１の
主表面と第２の主表面との間にある交互の導電型の重畳
された半導体層、つまりＮ型陰極層Ｎ１、Ｐ型ゲート層
Ｐ１、中間のＮ型層Ｎ２、およびＰ型陽極層Ｐ２により
そのような部品は本質的に形成される。陰極層および陽
極層はそれぞれメタライゼーションＭ１およびＭ２で被
覆される。一般にその構造は陰極メタライゼーション下
に分布された「ショート」穴ＣＣを含む。これらの穴を
介してゲート層Ｐ１は陰極層Ｎ１を越えて陰極メタライ
ゼーションに届く。これらのショート穴はときどきエミ
ッタショートと呼ばれる。
主表面と第２の主表面との間にある交互の導電型の重畳
された半導体層、つまりＮ型陰極層Ｎ１、Ｐ型ゲート層
Ｐ１、中間のＮ型層Ｎ２、およびＰ型陽極層Ｐ２により
そのような部品は本質的に形成される。陰極層および陽
極層はそれぞれメタライゼーションＭ１およびＭ２で被
覆される。一般にその構造は陰極メタライゼーション下
に分布された「ショート」穴ＣＣを含む。これらの穴を
介してゲート層Ｐ１は陰極層Ｎ１を越えて陰極メタライ
ゼーションに届く。これらのショート穴はときどきエミ
ッタショートと呼ばれる。
【０００４】図１Ｂおよび１Ｃはショート穴ＣＣをより
良く例示するためにメタライゼーションＭ１がない図１
Ａの部品の適例となる上面図である。これらの図はそれ
ぞれ四角形および三角形または斜めのパターンを形成す
るように配置された２つの従来のショート穴の配置を示
す。これらの穴の特性的特徴は２つの隣接の穴の間の距
離Ｄ（仮にすべての穴が等距離にあるとして）と、各穴
の直径ｄ（仮にすべての穴が等しい直径を有するとし
て）とである。
良く例示するためにメタライゼーションＭ１がない図１
Ａの部品の適例となる上面図である。これらの図はそれ
ぞれ四角形および三角形または斜めのパターンを形成す
るように配置された２つの従来のショート穴の配置を示
す。これらの穴の特性的特徴は２つの隣接の穴の間の距
離Ｄ（仮にすべての穴が等距離にあるとして）と、各穴
の直径ｄ（仮にすべての穴が等しい直径を有するとし
て）とである。
【０００５】当業者は図１Ａに例示されるようなゲート
のないサイリスタ型の一方向性保護部品から、２つの逆
に接続された図１Ａに示される型のゲートのないサイリ
スタを単一のモノリシック構造に配置することにより、
ゲートのないトライアック型の二方向性保護部品を形成
することができる。
のないサイリスタ型の一方向性保護部品から、２つの逆
に接続された図１Ａに示される型のゲートのないサイリ
スタを単一のモノリシック構造に配置することにより、
ゲートのないトライアック型の二方向性保護部品を形成
することができる。
【０００６】さらに、図１Ａ、１Ｂおよび１Ｃは部分的
な図であり、適当なブレークオーバ電圧を有するために
従来の処理ステップが必要とされる部品の端縁は示さな
いということが注目されるであろう。
な図であり、適当なブレークオーバ電圧を有するために
従来の処理ステップが必要とされる部品の端縁は示さな
いということが注目されるであろう。
【０００７】図２および図３はゲートのないサイリスタ
型の従来の保護部品の特性曲線である。これらの曲線は
一方向性部品に対応する。二方向性部品の特性曲線はそ
れらが原点に関して対称であるためすぐにできる。
型の従来の保護部品の特性曲線である。これらの曲線は
一方向性部品に対応する。二方向性部品の特性曲線はそ
れらが原点に関して対称であるためすぐにできる。
【０００８】図２は従来のゲートのないサイリスタの電
圧Ｖの関数として電流曲線Ｉを示す。加えられる電圧が
しきい値ＶBRより低くとどまる限り、装置はブロッキン
グモードであり、電流は流れない。過電圧が起こり、電
圧が値ＶBRから増加し値ＶBOに近づくと、電流は特性曲
線Ａに従って部品内に流れ始める。加えられる電圧がＶ
BOを超過すると、特性曲線は曲線Ｂになり、動作点は低
い電圧値ＶONと、給電および回路の特性によって決定さ
れる電流ＩONとに固定される。過電圧が消えると、部品
内の電流は保持電流値ＩH まで減少する。電流がＩH よ
り低くなると部品はブロッキングモードにもどる。
圧Ｖの関数として電流曲線Ｉを示す。加えられる電圧が
しきい値ＶBRより低くとどまる限り、装置はブロッキン
グモードであり、電流は流れない。過電圧が起こり、電
圧が値ＶBRから増加し値ＶBOに近づくと、電流は特性曲
線Ａに従って部品内に流れ始める。加えられる電圧がＶ
BOを超過すると、特性曲線は曲線Ｂになり、動作点は低
い電圧値ＶONと、給電および回路の特性によって決定さ
れる電流ＩONとに固定される。過電圧が消えると、部品
内の電流は保持電流値ＩH まで減少する。電流がＩH よ
り低くなると部品はブロッキングモードにもどる。
【０００９】図２に例示される特性曲線は静的現象を例
証する。図３はサージ電圧にさらされたゲートのないサ
イリスタ型の部品における時間の関数として電流Ｉおよ
び電圧Ｖの形を示す。電圧が実質的に０電圧からＶBRへ
大変急速に達する。それから動的現象により電圧は値Ｖ
BOを越えて増加し、その後再びその値まで減少しその後
値ＶONまで減少する。電流の増加は初期の実質的に直線
性の傾斜ｄＩ／ｄｔで起こる。電流曲線および電圧曲線
が重ねられているが、それらは同じ時間スケールでは描
かれていない。たとえば値ＶBOは１マイクロ秒より少な
い時間期間内で到達される一方で、その終わりで電流が
最大値ＩＰＰに到達する時間ｔ1 はほぼ１０マイクロ秒
であり得、かつその終わりで電流が値ＩＰＰ／２に減少
する時間ｔ2 はほぼ１００マイクロ秒であり得る。
証する。図３はサージ電圧にさらされたゲートのないサ
イリスタ型の部品における時間の関数として電流Ｉおよ
び電圧Ｖの形を示す。電圧が実質的に０電圧からＶBRへ
大変急速に達する。それから動的現象により電圧は値Ｖ
BOを越えて増加し、その後再びその値まで減少しその後
値ＶONまで減少する。電流の増加は初期の実質的に直線
性の傾斜ｄＩ／ｄｔで起こる。電流曲線および電圧曲線
が重ねられているが、それらは同じ時間スケールでは描
かれていない。たとえば値ＶBOは１マイクロ秒より少な
い時間期間内で到達される一方で、その終わりで電流が
最大値ＩＰＰに到達する時間ｔ1 はほぼ１０マイクロ秒
であり得、かつその終わりで電流が値ＩＰＰ／２に減少
する時間ｔ2 はほぼ１００マイクロ秒であり得る。
【００１０】保護部品の主要な特性は、− 値ＶBRとＶ
BOとの間の差は装置のトリガ精度を決定することと、−
値ＶBO上の動的サージはできるだけ低くならなければ
ならないことと、− 部品が持ちこたえ得るｄＩ／ｄｔ
の値はできるだけ高くなければならずつまり、部品はス
イッチオンの間高い電流密度に持ちこたえることが可能
でなければならないことと、さらに− 比較的に高くな
ければならない保持電流ＩH とである。実際には保護部
品において一度過電圧が消えたら保護部品に結合された
回路ができるだけすぐに動作を続行することが所望され
る。もし保持電流ＩH の値が低すぎると、保護部品は過
電圧が消えたときにも導通状態にとどまる。
BOとの間の差は装置のトリガ精度を決定することと、−
値ＶBO上の動的サージはできるだけ低くならなければ
ならないことと、− 部品が持ちこたえ得るｄＩ／ｄｔ
の値はできるだけ高くなければならずつまり、部品はス
イッチオンの間高い電流密度に持ちこたえることが可能
でなければならないことと、さらに− 比較的に高くな
ければならない保持電流ＩH とである。実際には保護部
品において一度過電圧が消えたら保護部品に結合された
回路ができるだけすぐに動作を続行することが所望され
る。もし保持電流ＩH の値が低すぎると、保護部品は過
電圧が消えたときにも導通状態にとどまる。
【００１１】ショート穴の密度がこれらの種々のパラメ
タに影響することが既知である。もしこの密度が増加す
ると、有利な効果すなわち保持電流ＩH の増加と、逆効
果すなわち静的および動的な値のＶBOの増加と部品が持
ちこたえ得るｄＩ／ｄｔの値の減少とが得られる。
タに影響することが既知である。もしこの密度が増加す
ると、有利な効果すなわち保持電流ＩH の増加と、逆効
果すなわち静的および動的な値のＶBOの増加と部品が持
ちこたえ得るｄＩ／ｄｔの値の減少とが得られる。
【００１２】このように先行技術ではショート穴の平均
の密度値はこれらの種々の効果の満足のいく妥協を与え
るように選択される。
の密度値はこれらの種々の効果の満足のいく妥協を与え
るように選択される。
【００１３】制御ゲートを有するサイリスタまたはトラ
イアックの構造においてショート穴の密度はゲート区域
の付近で修正されてきた。
イアックの構造においてショート穴の密度はゲート区域
の付近で修正されてきた。
【００１４】
【発明の概要】この発明の目的は値ＩH を減少せずに静
的および動的の両方の状態での値ＶBOを減少することに
よって改良された特性を与えるゲートのないサイリスタ
またはトライアック型の保護部品を提供することであ
る。
的および動的の両方の状態での値ＶBOを減少することに
よって改良された特性を与えるゲートのないサイリスタ
またはトライアック型の保護部品を提供することであ
る。
【００１５】この目的を達成するためにこの発明は第１
のショート穴密度を有する第１の区域と第１の密度より
少ない第２のショート穴密度を有する第２の区域とを含
むショート穴を備えたゲートのないサイリスタまたはト
ライアック型の保護部品を提供する。
のショート穴密度を有する第１の区域と第１の密度より
少ない第２のショート穴密度を有する第２の区域とを含
むショート穴を備えたゲートのないサイリスタまたはト
ライアック型の保護部品を提供する。
【００１６】この発明の実施例に従って、部品は中間の
層とゲート層との間の境界面で第２の区域とそろえられ
た過度にドープされた区域をさらに含む。
層とゲート層との間の境界面で第２の区域とそろえられ
た過度にドープされた区域をさらに含む。
【００１７】この発明の実施例に従って、すべてのショ
ート穴は同じサイズで、第２の区域においては第１の区
域よりもおたがいにより離れて配置される。
ート穴は同じサイズで、第２の区域においては第１の区
域よりもおたがいにより離れて配置される。
【００１８】この発明の実施例に従って、すべてのショ
ート穴は同じピッチを有し、第２の区域での方が小さ
い。
ート穴は同じピッチを有し、第２の区域での方が小さ
い。
【００１９】この発明の実施例に従って、部品は第１の
区域において付加的なショート穴と規則正しいピッチを
有する第１のパターンのショート穴とを含み、付加的な
ショート穴は第１のパターンのショート穴より小さな直
径を有する。
区域において付加的なショート穴と規則正しいピッチを
有する第１のパターンのショート穴とを含み、付加的な
ショート穴は第１のパターンのショート穴より小さな直
径を有する。
【００２０】この発明の実施例に従って第２の区域は実
質的に第１の区域の中央に配置される。
質的に第１の区域の中央に配置される。
【００２１】この発明の前述ならびに他の目的、特徴、
局面、および利点は添付の図面とともに読まれるべきこ
の発明の以下の詳細な説明から明白になるであろう。
局面、および利点は添付の図面とともに読まれるべきこ
の発明の以下の詳細な説明から明白になるであろう。
【００２２】種々の図において、同様の参照符号は同様
または類似の要素を示す。さらに半導体表現において慣
例のように図１Ａ−Ｃおよび図４Ａ−５の種々の横断面
図または上面図は比例尺では描かれておらず、層の厚さ
および表面は図面の読みやすさを容易にするために任意
に拡大される。
または類似の要素を示す。さらに半導体表現において慣
例のように図１Ａ−Ｃおよび図４Ａ−５の種々の横断面
図または上面図は比例尺では描かれておらず、層の厚さ
および表面は図面の読みやすさを容易にするために任意
に拡大される。
【００２３】
【詳細な説明】図４Ａおよび４Ｂに示されるように、こ
の発明は基本的に図１Ａと１Ｂとに例示されたものと類
似したゲートのないサイリスタ型の保護部品に関する。
この発明の部品において２つの別個の区域が表面に与え
られ、かつそこでのショート穴の密度は異なる。ゾーン
１ではショート穴ＣＣ１の密度は（ゾーン２に比べる
と）比較的高く、かつゾーン２では密度はゾーン１より
低い。好ましくはゾーン２は装置の中央に配置される。
の発明は基本的に図１Ａと１Ｂとに例示されたものと類
似したゲートのないサイリスタ型の保護部品に関する。
この発明の部品において２つの別個の区域が表面に与え
られ、かつそこでのショート穴の密度は異なる。ゾーン
１ではショート穴ＣＣ１の密度は（ゾーン２に比べる
と）比較的高く、かつゾーン２では密度はゾーン１より
低い。好ましくはゾーン２は装置の中央に配置される。
【００２４】出願人はこれらのゾーンが上記の特性に違
ったふうに影響することを発見した。ショート穴（ＣＣ
２）の低い密度をもつゾーン２は本質的に部品の導通モ
ードのパラメタを決定し、それゆえ静的および動的状態
においてＶBOの値を減少することを可能にする（図２に
例示される値ＶBO2 に対応する特性曲線が得られるであ
ろう）。しかしながら部品のターンオフ特徴を本質的に
決定し、それゆえＩHのより高い値という結果になるの
はショート穴（ＣＣ１）のより高い密度を有するゾーン
１である。このようにこの発明で静的および動的状態で
の減少された値ＶBOが得られ、一方で従来の構造の電流
と全く同一の保持電流が維持される。
ったふうに影響することを発見した。ショート穴（ＣＣ
２）の低い密度をもつゾーン２は本質的に部品の導通モ
ードのパラメタを決定し、それゆえ静的および動的状態
においてＶBOの値を減少することを可能にする（図２に
例示される値ＶBO2 に対応する特性曲線が得られるであ
ろう）。しかしながら部品のターンオフ特徴を本質的に
決定し、それゆえＩHのより高い値という結果になるの
はショート穴（ＣＣ１）のより高い密度を有するゾーン
１である。このようにこの発明で静的および動的状態で
の減少された値ＶBOが得られ、一方で従来の構造の電流
と全く同一の保持電流が維持される。
【００２５】図４Ｂにおいてこの発明の実施例が示さ
れ、そこではすべてのショート穴は等しい直径ｄを有
し、穴が四角形のパターンに配置される図１Ｂの構成と
同様な構成においてゾーン１では距離Ｄ１の、かつゾー
ン２ではＤ１より長い距離Ｄ２の間隔をおかれる。穴は
図１Ｃに示されるように三角形のパターンに配置される
こともまた可能であった。
れ、そこではすべてのショート穴は等しい直径ｄを有
し、穴が四角形のパターンに配置される図１Ｂの構成と
同様な構成においてゾーン１では距離Ｄ１の、かつゾー
ン２ではＤ１より長い距離Ｄ２の間隔をおかれる。穴は
図１Ｃに示されるように三角形のパターンに配置される
こともまた可能であった。
【００２６】当業者はこの発明の種々の変形を提供する
ことができるであろう。たとえばゾーン２の穴はゾーン
１の穴と同じピッチを有するがより小さい直径を有して
もよく、またはより小さい直径を有してもよい付加的な
穴をゾーン１に設けた、同じピッチを有する穴でもよ
い。
ことができるであろう。たとえばゾーン２の穴はゾーン
１の穴と同じピッチを有するがより小さい直径を有して
もよく、またはより小さい直径を有してもよい付加的な
穴をゾーン１に設けた、同じピッチを有する穴でもよ
い。
【００２７】さらにショート穴は円形である必要はな
く、製造プロセス等によって如何なる適切な形にもなり
得る。
く、製造プロセス等によって如何なる適切な形にもなり
得る。
【００２８】この発明は、ゲートのないサイリスタ構造
において種々の既知の改善ともまた結びつけられること
ができる。たとえば図５に示されるように領域Ｐ１とＮ
２との間の境界面に配置されたＮ+ 領域によって得られ
る優先的絶縁破壊ゾーンが与えられることが可能であ
る。この場合領域Ｎ+ はショート穴の密度が低いゾーン
２に配置されるであろう。トリガが領域Ｎ+ 付近でバル
クにおいて既に実行されるため、この発明は予め決定さ
れた保持電流については静的および動的状態においてＶ
BOの値と対応する電流ＩBOとを減少することによってト
リガエネルギに持ちこたえる部品の能力を改善するであ
ろう。起こりがちな過電圧はショートでありそれゆえｄ
Ｉ／ｄｔとｄＶ／ｄｔとの値は高いためにこれは大変重
要である。
において種々の既知の改善ともまた結びつけられること
ができる。たとえば図５に示されるように領域Ｐ１とＮ
２との間の境界面に配置されたＮ+ 領域によって得られ
る優先的絶縁破壊ゾーンが与えられることが可能であ
る。この場合領域Ｎ+ はショート穴の密度が低いゾーン
２に配置されるであろう。トリガが領域Ｎ+ 付近でバル
クにおいて既に実行されるため、この発明は予め決定さ
れた保持電流については静的および動的状態においてＶ
BOの値と対応する電流ＩBOとを減少することによってト
リガエネルギに持ちこたえる部品の能力を改善するであ
ろう。起こりがちな過電圧はショートでありそれゆえｄ
Ｉ／ｄｔとｄＶ／ｄｔとの値は高いためにこれは大変重
要である。
【００２９】このようにこの発明のある特定的な実施例
を説明してきたが、種々の変更、修正、および改善が当
業者にとってたやすく起こるであろう。開示によって明
白にされるそのような変更、修正、および改善はここで
ははっきりと述べられていないけれども、この発明の一
部であることが意図され、この発明の精神および範囲内
であることが意図される。したがって前述の説明は単な
る例としてであって制限としては意図されない。この発
明は前掲の請求項およびそれに相当するものに規定され
るようにのみ制限される。
を説明してきたが、種々の変更、修正、および改善が当
業者にとってたやすく起こるであろう。開示によって明
白にされるそのような変更、修正、および改善はここで
ははっきりと述べられていないけれども、この発明の一
部であることが意図され、この発明の精神および範囲内
であることが意図される。したがって前述の説明は単な
る例としてであって制限としては意図されない。この発
明は前掲の請求項およびそれに相当するものに規定され
るようにのみ制限される。
【図１】Ａ−Ｃは当該技術分野の状態と遭遇した問題と
を例示する図である。
を例示する図である。
【図２】当該技術分野の状態と遭遇した問題とを例示す
る図である。
る図である。
【図３】当該技術分野の状態と遭遇した問題とを例示す
る図である。
る図である。
【図４】Ａはこの発明に従って保護部品の図４Ｂにおい
てＡ−Ａ線に沿って描かれた概略の横断面図であり、Ｂ
は図４Ａの部品の部分的な上面図である。
てＡ−Ａ線に沿って描かれた概略の横断面図であり、Ｂ
は図４Ａの部品の部分的な上面図である。
【図５】この発明の別の実施例を示す図である。
ＣＣ１ 第１のショート穴 ＣＣ２ 第２のショート穴 ｄ ショート穴の直径
フロントページの続き (56)参考文献 特開 平３−239367（ＪＰ，Ａ) 特開 昭61−202465（ＪＰ，Ａ) 特開 昭59−108424（ＪＰ，Ａ) 特開 昭52−91384（ＪＰ，Ａ) 米国特許4967256（ＵＳ，Ａ) 欧州特許出願公開167440（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/74 H01L 29/747
Claims (6)
- 【請求項１】 表面に、第１の密度でショート穴（ＣＣ
１）を有する第１の区域と、第１の密度よりも小さい第
２の密度でショート穴（ＣＣ２）を有する第２の区域と
を含む、ショート穴を有するゲートのないサイリスタま
たはゲートのないトライアック型の保護部品。 - 【請求項２】 中間の層とゲート層とをさらに含み、前
記中間の層と前記ゲート層との境界面において前記第２
の区域とそろえられた、過度にドープされた区域をさら
に含む、請求項１に記載の部品。 - 【請求項３】 前記第１と第２の区域のすべてのショー
ト穴は同じサイズを有し、かつ前記第２の区域における
前記ショート穴の間隔は前記第１の区域における前記シ
ョート穴の間隔よりも大きい、請求項１に記載の部品。 - 【請求項４】 前記第１と第２の区域のすべてのショー
ト穴は同じピッチを有し、かつ前記第２の区域における
前記ショート穴の直径は前記第１の区域における前記シ
ョート穴の直径よりも小さい、請求項１に記載の部品。 - 【請求項５】 前記第１の区域において、付加的なショ
ート穴と、規則正しいピッチを有する第１のパターンの
ショート穴とを含み、前記付加的なショート穴は前記第
１のパターンのショート穴よりも小さい直径を有する、
請求項１に記載の部品。 - 【請求項６】 前記第２の区域は実質的に第１の区域の
中央に配置される、請求項１に記載の部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR14445 | 1991-11-15 | ||
| FR9114445A FR2683946B1 (fr) | 1991-11-15 | 1991-11-15 | Composant semiconducteur de protection contre des surtensions. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218396A JPH05218396A (ja) | 1993-08-27 |
| JP3194800B2 true JP3194800B2 (ja) | 2001-08-06 |
Family
ID=9419241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30363492A Expired - Fee Related JP3194800B2 (ja) | 1991-11-15 | 1992-11-13 | ショート穴を有するゲートのないサイリスタまたはゲートのないトライアック型の保護部品 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5473170A (ja) |
| EP (1) | EP0542648B1 (ja) |
| JP (1) | JP3194800B2 (ja) |
| DE (1) | DE69220330T2 (ja) |
| FR (1) | FR2683946B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2683946B1 (fr) * | 1991-11-15 | 1997-05-09 | Sgs Thomson Microelectronics | Composant semiconducteur de protection contre des surtensions. |
| FR2718899B1 (fr) * | 1994-04-14 | 1996-07-12 | Sgs Thomson Microelectronics | Indicateur de défaut d'un composant de protection. |
| GB9417393D0 (en) * | 1994-08-30 | 1994-10-19 | Texas Instruments Ltd | A four-region (pnpn) semiconductor device |
| US5815359A (en) * | 1995-09-08 | 1998-09-29 | Texas Instruments Incorporated | Semiconductor device providing overvoltage protection against electrical surges of positive and negative polarities, such as caused by lightning |
| FR2753006B1 (fr) * | 1996-08-27 | 1998-11-27 | Sgs Thomson Microelectronics | Pont redresseur protege monolithique |
| US6084253A (en) * | 1999-03-01 | 2000-07-04 | Teccor Electronics, Lp | Low voltage four-layer device with offset buried region |
| US6956248B2 (en) | 1999-03-01 | 2005-10-18 | Teccor Electronics, Lp | Semiconductor device for low voltage protection with low capacitance |
| US6531717B1 (en) | 1999-03-01 | 2003-03-11 | Teccor Electronics, L.P. | Very low voltage actuated thyristor with centrally-located offset buried region |
| WO2003034468A2 (en) * | 2001-10-15 | 2003-04-24 | Teraburst Networks, Inc. | Crosstalk reduction in a crosspoint thyristor switching array using a shielded dielectric stack |
| US6881937B2 (en) * | 2002-03-22 | 2005-04-19 | Fort James Corporation | Thermoformed food containers with enhanced rigidity |
| US7943959B2 (en) * | 2007-08-28 | 2011-05-17 | Littelfuse, Inc. | Low capacitance semiconductor device |
| FR2960097A1 (fr) * | 2010-05-11 | 2011-11-18 | St Microelectronics Tours Sas | Composant de protection bidirectionnel |
| DE102017130330B3 (de) | 2017-12-18 | 2019-02-14 | Semikron Elektronik Gmbh & Co. Kg | Thyristor mit einem Halbleiterkörper |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4060825A (en) * | 1976-02-09 | 1977-11-29 | Westinghouse Electric Corporation | High speed high power two terminal solid state switch fired by dV/dt |
| CS192827B1 (en) * | 1977-08-02 | 1979-09-17 | Bohumil Pina | Multilayer semiconductor element |
| FR2542148B1 (fr) * | 1983-03-01 | 1986-12-05 | Telemecanique Electrique | Circuit de commande d'un dispositif a semi-conducteur sensible du type thyristor ou triac, avec impedance d'assistance a l'auto-allumage et son application a la realisation d'un montage commutateur associant un thyristor sensible a un thyristor moins sensible |
| FR2566963B1 (fr) * | 1984-06-29 | 1987-03-06 | Silicium Semiconducteur Ssc | Triac de protection sans gachette, realise a partir d'un substrat a haute resistivite |
| JPS61202465A (ja) * | 1985-03-06 | 1986-09-08 | Toshiba Corp | 過電圧保護機能付サイリスタ |
| GB2208257B (en) * | 1987-07-16 | 1990-11-21 | Texas Instruments Ltd | Overvoltage protector |
| JPH0685437B2 (ja) * | 1990-02-16 | 1994-10-26 | 新電元工業株式会社 | 両方向性２端子サイリスタ |
| FR2683946B1 (fr) * | 1991-11-15 | 1997-05-09 | Sgs Thomson Microelectronics | Composant semiconducteur de protection contre des surtensions. |
-
1991
- 1991-11-15 FR FR9114445A patent/FR2683946B1/fr not_active Expired - Fee Related
-
1992
- 1992-11-09 EP EP92420406A patent/EP0542648B1/fr not_active Expired - Lifetime
- 1992-11-09 DE DE69220330T patent/DE69220330T2/de not_active Expired - Fee Related
- 1992-11-13 JP JP30363492A patent/JP3194800B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-25 US US08/280,142 patent/US5473170A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/475,562 patent/US5719413A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5719413A (en) | 1998-02-17 |
| DE69220330D1 (de) | 1997-07-17 |
| EP0542648B1 (fr) | 1997-06-11 |
| US5473170A (en) | 1995-12-05 |
| FR2683946A1 (fr) | 1993-05-21 |
| JPH05218396A (ja) | 1993-08-27 |
| DE69220330T2 (de) | 1997-10-30 |
| EP0542648A1 (fr) | 1993-05-19 |
| FR2683946B1 (fr) | 1997-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3194800B2 (ja) | ショート穴を有するゲートのないサイリスタまたはゲートのないトライアック型の保護部品 | |
| US5001537A (en) | Semiconductor device for electrical overstress protection | |
| JP3111576B2 (ja) | 半導体装置 | |
| JPH07307458A (ja) | 多層過電圧保護デバイス | |
| US9917181B2 (en) | Bipolar transistor with superjunction structure | |
| US4087834A (en) | Self-protecting semiconductor device | |
| US3947864A (en) | Diode-integrated thyristor | |
| US4517582A (en) | Asymmetrical thyristor with highly doped anode base layer region for optimized blocking and forward voltages | |
| US3078196A (en) | Semiconductive switch | |
| JP3117506B2 (ja) | 半導体整流素子 | |
| US5569609A (en) | Bidirectional Shockley diode | |
| JPH0677472A (ja) | サージ防護素子 | |
| US3331000A (en) | Gate turn off semiconductor switch having a composite gate region with different impurity concentrations | |
| JPS6153877B2 (ja) | ||
| JPH0536979A (ja) | サージ防護素子 | |
| JP2851907B2 (ja) | 大阻止容量半導体素子 | |
| JPS6157713B2 (ja) | ||
| US3911461A (en) | Semiconductor device with improved reverse transient capability | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JP3284019B2 (ja) | 電力用半導体装置 | |
| US4060824A (en) | Slow speed semiconductor switching device | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| CA1088213A (en) | Self-protecting semiconductor device | |
| JPS5917864B2 (ja) | 半導体装置 | |
| JPH0715992B2 (ja) | 双方向性２端子サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080601 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |