JP2010034220A - バイポーラ半導体装置 - Google Patents
バイポーラ半導体装置 Download PDFInfo
- Publication number
- JP2010034220A JP2010034220A JP2008193578A JP2008193578A JP2010034220A JP 2010034220 A JP2010034220 A JP 2010034220A JP 2008193578 A JP2008193578 A JP 2008193578A JP 2008193578 A JP2008193578 A JP 2008193578A JP 2010034220 A JP2010034220 A JP 2010034220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor device
- lower inclined
- inclined surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】表面欠陥を低減できるバイポーラ半導体装置を提供する。
【解決手段】このSiC pnダイオードでは、メサ部13の側面の下部傾斜面14は、n型ドリフト層2とp型層3との接合面3Aから拡散距離Dだけ上方の拡散位置よりも上方の上端14Bからn型ドリフト層2の上面2Aに接続する下端14Aまで延在している。下部傾斜面14は凹湾曲面をなし、下部傾斜面14の各接平面とメサ底面18の延長面とがなす角度が150°を超えている。これにより、メサ部13の側面のうちの再結合領域に在る下部傾斜面14において表面欠陥が急減する。
【選択図】図1
【解決手段】このSiC pnダイオードでは、メサ部13の側面の下部傾斜面14は、n型ドリフト層2とp型層3との接合面3Aから拡散距離Dだけ上方の拡散位置よりも上方の上端14Bからn型ドリフト層2の上面2Aに接続する下端14Aまで延在している。下部傾斜面14は凹湾曲面をなし、下部傾斜面14の各接平面とメサ底面18の延長面とがなす角度が150°を超えている。これにより、メサ部13の側面のうちの再結合領域に在る下部傾斜面14において表面欠陥が急減する。
【選択図】図1
Description
この発明は、炭化珪素(SiC)などのワイドギャップ半導体材料の基板を用いたダイオード,GTO(ゲートターンオフ)サイリスタ,IGBT(絶縁ゲートバイポーラトランジスタ)などのバイポーラ半導体装置に関する。
従来、ワイドギャップバイポーラ半導体素子には、結晶面の方向に依存する特有の結晶欠陥が存在し、この結晶欠陥に起因する特性の劣化により各種の障害が発生し素子の信頼性を大きく損ねるという問題がある。
例えば、基底面転位(ベイサルプレーン転位)と呼ばれる結晶欠陥は、図6に例示するSiCバイポーラ素子としてのSiC pnダイオードでは、高濃度n型基板101上に低濃度n型ドリフト層102をエピタキシャル成長する時の成長初期にn型基板101からn型ドリフト層102へ伝搬する。すなわち、図6において符号Bで示す基底面転位は、エピタキシャル成長初期にn型基板101とn型ドリフト層102との界面で発生し、n型ドリフト層102へ伝搬する。なお、図6において、103はカソード電極、105はアノード電極、106はSiO2酸化膜、107はp型アノード層、108,109はp型JTE(ジャンクション・ターミネーション・エクステンション)層である。
一方、上記基底面転位とは別に表面欠陥と呼ばれる結晶欠陥が存在する。この表面欠陥は、例えば、図6に模式的に符号Hで示す。この表面欠陥は、上記n型ドリフト層102上にp型アノード層107をエピタキシャル成長させるときに、このn型ドリフト層102とp型アノード層107との界面に発生する。また、上記表面欠陥は、上記n型ドリフト層102上に形成したp型アノード層107をメサ形状にするためのRIE(リアクチブ・イオン・エッチング)時にn型ドリフト層102の表面やp型アノード層107の側面に発生する。また、上記表面欠陥は、上記n型ドリフト層102の表面にイオン注入してp型JTE層を形成するときに上記表面に発生する。また、上記表面欠陥は、上記SiO2酸化膜106を形成するときにn型ドリフト層102の表面やp型アノード層107の側面に発生する。また、上記TiAlアノード電極105を形成するときに上記p型アノード層107の上側面に発生する。
また、上記基底面転位および表面欠陥による結晶欠陥が発生すると、オン電圧ドリフトを引き起こす。すなわち、上記結晶欠陥で電子と正孔が再結合することで、エネルギーを放出し、上記基底面転位および表面欠陥による線欠陥がエネルギーを吸収して面欠陥(積層欠陥)に拡大することで電流の流れにくい領域が拡大し、これにより、上記欠陥での再結合が更に増大すると言ったメカニズムでもって上記オン電圧ドリフトが発生する。
ところで、上記基底面転位に関しては、C面成長,連続成長と言った技術でもって、10(個/cm2)程度まで改善されてきているが、表面欠陥(ハーフループ)と呼ばれる結晶欠陥については、有効な対策ができていない。
特開2007−258742号公報
そこで、この発明の課題は、表面欠陥を低減できるバイポーラ半導体装置を提供することにある。
上記課題を解決するため、この発明のバイポーラ半導体装置は、ワイドギャップ半導体材料の基板に形成した第1の導電型の第1の層と、
上記第1の層の上に形成した第2の導電型の第2の層とを備え、
上記第1の層と第2の層のうちの少なくとも上記第2の層で形成されたメサ部を有し、
上記メサ部は、
上記第1の層の上面から立ち上がっている側面を有し、
上記側面は、
上記第1の層と第2の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第1の層の上面まで延在する下部傾斜面を含み、
上記下部傾斜面と上記第1の層の上面とがなす角度が150°を超えていると共に180°未満であることを特徴としている。
上記第1の層の上に形成した第2の導電型の第2の層とを備え、
上記第1の層と第2の層のうちの少なくとも上記第2の層で形成されたメサ部を有し、
上記メサ部は、
上記第1の層の上面から立ち上がっている側面を有し、
上記側面は、
上記第1の層と第2の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第1の層の上面まで延在する下部傾斜面を含み、
上記下部傾斜面と上記第1の層の上面とがなす角度が150°を超えていると共に180°未満であることを特徴としている。
この発明のバイポーラ半導体装置によれば、メサ部の側面の下部傾斜面は、上記第1の層と第2の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第1の層の上面まで延在していて、上記第1の層の上面とがなす角度が150°を超えている。これにより、上記メサ部の側面のうちの再結合領域に在る下部傾斜面において表面欠陥が急減することが判明した。
また、一実施形態のバイポーラ半導体装置では、上記メサ部の側面は、
上記下部傾斜面から上方へ延びている上部傾斜面を含み、
上記上部傾斜面と上記第1の層の上面とがなす角度は、上記下部傾斜面と上記第1の層の上面とがなす角度よりも小さい。
上記下部傾斜面から上方へ延びている上部傾斜面を含み、
上記上部傾斜面と上記第1の層の上面とがなす角度は、上記下部傾斜面と上記第1の層の上面とがなす角度よりも小さい。
この実施形態のバイポーラ半導体装置によれば、上記第1の層の上面に対する下部傾斜面の傾斜を緩やかにしつつ上部傾斜面の傾斜を急にして、メサ部の領域を確保できる。
また、一実施形態のバイポーラ半導体装置では、上記下部傾斜面は、凹湾曲面である。
この実施形態のバイポーラ半導体装置によれば、上記下部傾斜面を凹湾曲面としたから、上記第1の層の上面に対する傾斜が上方から下方に向かって緩やかになる。よって、特に、上記第1の層と第2の層との接合面が上記第1の層の上面と略一致している場合に上記拡散位置での下部傾斜面の傾斜を緩やかにして、表面欠陥を特に少なくできる。
また、一実施形態のバイポーラ半導体装置では、上記ワイドギャップ半導体材料はSiCである。
この実施形態のバイポーラ半導体装置によれば、絶縁破壊電界強度がシリコン(Si)基板を用いた場合に比べて高くなり、高耐圧の用途に用いることが可能となる。
この発明のバイポーラ半導体装置によれば、メサ部の側面の下部傾斜面は、第1導電型の第1の層と第2導電型の第2の層との接合面から拡散距離だけ上方の拡散位置よりも上方から上記第1の層の上面まで延在していて、上記第1の層の上面とがなす角度が150°を超えている。これにより、上記メサ部の側面のうちの再結合領域に在る下部傾斜面において表面欠陥が急減する。
以下、この発明を図示の実施の形態により詳細に説明する。
図1は、この発明のバイポーラ半導体装置の実施形態としてのSiC pnダイオードの断面図である。なお、図1は、上記実施形態の半導体装置の右半分の断面図であり、この右半分の構成と対称な構成を有する左半分は図示を省略している。また、上記半導体装置は、図の紙面に垂直な方向に延びる形状である。
この実施形態のSiC pnダイオードは、下面にカソード電極50を有する厚さ約400μmの高不純物濃度のn型SiCの基板1の上に厚さ約75μmの低不純物濃度のn型SiCのドリフト層2をエピタキシャル成長により形成している。図1において、このドリフト層2の右側部分に厚さ約2μmの電荷注入用の低不純物濃度のp型層3をエピタキシャル成長法により形成している。このp型層3はアノード層をなす。また、p型層3上にはアノード電極51が形成されている。上記ドリフト層2が第1の層をなし、上記p型層3が第2の層をなす。
また、上記ドリフト層2をメサエッチング法の一種の反応性イオンエッチング(RIE)法により浅くエッチングして、ターミネーション領域Tを形成する。ターミネーション領域Tの面に硼素あるいはアルミニウム等をイオン打ち込みしてp型ターミネーション領域(ターミネーション部)4を形成している。このp型ターミネーション領域4は、JTE(ジャンクション・ターミネーション・エクステンション)と呼ばれる。
上記ターミネーション領域Tの右端には、n型のチャネルストッパー5が形成されている。また、半導体装置の表面に水分やNaイオンなどのアルカリイオンが付着するのを防止するために、p型ターミネーション領域4の表面を含む全面に二酸化珪素や窒化珪素などの薄膜による表面保護膜であるパッシベーション膜16が形成されている。
なお、図1において、3Aは接合面であり、Lはメサ底面18と接合面3Aとの間の距離であり、Dは拡散距離である。図1に示すように、上記p型層3と、接合面3Aからメサ底面18までの部分のn型ドリフト層2とがメサ部13を構成している。
図2は、この実施形態のSiC pnダイオードの要部拡大図である。図2に示すように、メサ部13は、第1の層としてのn型ドリフト層2の上面2Aから立ち上がっている下部傾斜面14と、この下部傾斜面14から上方へ延びている上部傾斜面15とを有する。上記下部傾斜面14は、n型ドリフト層2の上面2Aに達する下端14Aから上記接合面3Aよりも上方の上端14Bまで延在している。この下部傾斜面14は、接合面3Aから拡散距離Dだけ上方の拡散位置Daよりも上方に達している。この下部傾斜面14は、凹湾曲面をなしている。上記上部傾斜面15と下部傾斜面14とがメサ部13の側面をなす。
また、上記上部傾斜面15は平面状であり、この上部傾斜面15の延長面ISと上記メサ底面18の延長面とがなす第2の角度θ2は90°から150°である。一方、上記凹湾曲面をなす下部傾斜面14の各接平面と上記メサ底面18の延長面とがなす第1の角度θ1は上記第2の角度θ2よりも大きい。すなわち、上記第1の角度θ1は、150°を超えていると共に180°未満である。
ここで、図3に示す参考例を参照して、反応性イオンエッチング(RIE)で半導体層をエッチングしてメサ形状を形成する際に発生する表面欠陥について説明する。図3に示すように、表面欠陥Hは、半導体層31の{0001}面S1をエッチングしてメサ溝を形成する際に半導体層31の{0001}面S1に平行な方向に発生するので、{0001}面S1と垂直な面S2に発生する。一方、表面欠陥Hは半導体層31の{0001}面S1では発生しない。
この実施形態では、上記n型ドリフト層2の上面2Aを{0001}面とすると、メサ部13の下部傾斜面14の上記第1の角度θ1が上記上部傾斜面15の第2の角度θ2よりも大きく、メサコーナー部をなす下部傾斜面14が上部傾斜面15よりも上面2Aと平行に近くなっている。これにより、上記反応性イオンエッチングによって、上記n型ドリフト層2にメサ溝を形成する際に、下部傾斜面14では上部傾斜面15に比べて表面欠陥が発生し難くなる。この下部傾斜面14は、図2に一点鎖線で囲んだ電子と正孔の再結合領域R1の上方まで達しているので、この再結合領域R1での表面欠陥を抑制できる。
図4Aに示す比較例のように、高不純物濃度のn型SiC基板41上に低不純物濃度のn型SiCドリフト層42とアノード層をなすp型層43をエピタキシャル成長により形成してから、上記n型SiCドリフト層42を反応性イオンエッチングでエッチングしたときに、このドリフト層42の{0001}面である上面42Aに垂直な側面42B,p型層43の側面43Bには表面欠陥Hが発生する。図4Aにおいて、R1は再結合領域である。この表面欠陥Hは、それ自体では、順方向電圧が大きくなるオン電圧ドリフトを引き起こさないが、通電により、この表面欠陥部分で少数キャリアの再結合が起ると、図4Bに符号HRで示すように、表面欠陥が拡大し、電流を流しにくい積層欠陥となって、通電領域が狭くなってオン電圧ドリフトが発生する。
これに対し、この実施形態によれば、メサ部13のメサコーナー部に上部傾斜面15に比べてn型ドリフト層2の上面2Aに対する傾斜がなだらかな下部傾斜面14を設けたので、再結合領域R1で表面欠陥が発生することを抑制でき、積層欠陥を回避できて、オン電圧ドリフトを防止することができる。
すなわち、上記メサ部13の下部傾斜面14とn型ドリフト層2の上面2Aとがなす第1の角度θ1が150°を上回ることにより、図7に示すように、上記表面欠陥が急減することが判明した。なお、図7において、横軸は下部傾斜面14と上面2Aとがなす角度θであり、縦軸は表面欠陥密度の規格化値を表している。この表面欠陥密度の規格化値は、上記角度θを限りなく零に近づけた場合の表面欠陥密度の値を1として規格化した値である。また、上記表面欠陥密度は、オン電圧ドリフト量に比例することとなる。
上記実施形態のSiC pnダイオードは、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統分野等において、例えばインバータなどの電力制御装置等に組込んで使用される。上記実施形態のSiC pnダイオードを電力制御装置に組込むことで、素子破壊を防ぐだけではなく、通電時の損失も抑制することができ、大電流通電が可能となると共に装置の信頼性を向上させることができる。
なお、上記実施形態では、上記下部傾斜面14を凹湾曲面としたが図2の上端14Bから下端14Aに達する多角形面としてもよい。この場合、この多角形面の各面と上記n型ドリフト層2の上面2Aとがなす角度を上記第2の角度θ2よりも大きく設定する。また、上記下部傾斜面14を図2に2点鎖線で示すように単一の平面24としてもよい。この場合、上記単一の平面と上記n型ドリフト層2の上面2Aとがなす角度を上記第2の角度θ2よりも大きく設定する。
また、上記メサ部13が上記下部,上部傾斜面14,15に替えて1つの傾斜平面からなる側面を有しても良い。この場合、上記1つの傾斜平面からなる側面と上記n型ドリフト層2の上面2Aとがなす角度を150°を超えるように設定する。
また、上記実施形態では、ドリフト層2とp型層3との接合面3Aがメサ底面18から距離Lだけ上方に位置しているが、上記接合面3Aとメサ底面18とが一致していてもよい。
また、上記実施形態では、ワイドギャップ半導体材料を用いたバイポーラ半導体装置としてSiCを用いたSiC pnダイオードの一例を説明したが、バイポーラ半導体装置としては、GTO、IGBTなどの他のバイポーラ半導体装置であってもよい。また、ワイドギャップ半導体材料としては、SiCの他に、ダイヤモンド、ガリウムナイトライドなどの他のワイドギャップ半導体材料を用いてもよい。
また、上記実施形態では、ドリフト層2がn型の半導体装置を例に挙げて説明したが、ドリフト層2がp型の半導体装置の場合には、他の要素のn型領域をp型領域に、p型領域をn型領域に置き変えることにより、本発明の構成を適用できる。
1 n型SiC基板
2 n型SiCドリフト層
2A 上面
3 p型層
3A 接合面
4 p型ターミネーション領域
5 n型チャネルストッパー
13 メサ部
14 下部傾斜面
14A 下端
14B 上端
15 上部傾斜面
16 パッシベーション膜
18 メサ底面
50 カソード電極
51 アノード電極
D 拡散距離
Da 拡散位置
IS 延長面
R1 再結合領域
T ターミネーション領域
2 n型SiCドリフト層
2A 上面
3 p型層
3A 接合面
4 p型ターミネーション領域
5 n型チャネルストッパー
13 メサ部
14 下部傾斜面
14A 下端
14B 上端
15 上部傾斜面
16 パッシベーション膜
18 メサ底面
50 カソード電極
51 アノード電極
D 拡散距離
Da 拡散位置
IS 延長面
R1 再結合領域
T ターミネーション領域
Claims (4)
- ワイドギャップ半導体材料の基板に形成した第1の導電型の第1の層と、
上記第1の層の上に形成した第2の導電型の第2の層とを備え、
上記第1の層と第2の層のうちの少なくとも上記第2の層で形成されたメサ部を有し、
上記メサ部は、
上記第1の層の上面から立ち上がっている側面を有し、
上記側面は、
上記第1の層と第2の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第1の層の上面まで延在する下部傾斜面を含み、
上記下部傾斜面と上記第1の層の上面とがなす角度が150°を超えていると共に180°未満であることを特徴とするバイポーラ半導体装置。 - 請求項1に記載のバイポーラ半導体装置において、
上記メサ部の側面は、
上記下部傾斜面から上方へ延びている上部傾斜面を含み、
上記上部傾斜面と上記第1の層の上面とがなす角度は、上記下部傾斜面と上記第1の層の上面とがなす角度よりも小さいことを特徴とするバイポーラ半導体装置。 - 請求項1または2に記載のバイポーラ半導体装置において、
上記下部傾斜面は、凹湾曲面であることを特徴とするバイポーラ半導体装置。 - 請求項1から3のいずれか1つに記載のバイポーラ半導体装置において、
上記ワイドギャップ半導体材料はSiCであることを特徴とするバイポーラ半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008193578A JP2010034220A (ja) | 2008-07-28 | 2008-07-28 | バイポーラ半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008193578A JP2010034220A (ja) | 2008-07-28 | 2008-07-28 | バイポーラ半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010034220A true JP2010034220A (ja) | 2010-02-12 |
Family
ID=41738364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008193578A Pending JP2010034220A (ja) | 2008-07-28 | 2008-07-28 | バイポーラ半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010034220A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021022745A (ja) * | 2015-05-21 | 2021-02-18 | パナソニック株式会社 | 窒化物半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6279667A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置 |
JPH11214405A (ja) * | 1998-01-28 | 1999-08-06 | Sanyo Electric Co Ltd | SiC半導体装置及びその製造方法 |
JP2007258742A (ja) * | 2007-05-23 | 2007-10-04 | Kansai Electric Power Co Inc:The | 高耐電圧半導体装置 |
-
2008
- 2008-07-28 JP JP2008193578A patent/JP2010034220A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6279667A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置 |
JPH11214405A (ja) * | 1998-01-28 | 1999-08-06 | Sanyo Electric Co Ltd | SiC半導体装置及びその製造方法 |
JP2007258742A (ja) * | 2007-05-23 | 2007-10-04 | Kansai Electric Power Co Inc:The | 高耐電圧半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021022745A (ja) * | 2015-05-21 | 2021-02-18 | パナソニック株式会社 | 窒化物半導体装置 |
JP7012137B2 (ja) | 2015-05-21 | 2022-01-27 | パナソニック株式会社 | 窒化物半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101742416B1 (ko) | 반도체 장치 | |
JP5869291B2 (ja) | 半導体装置 | |
JP5328930B2 (ja) | 電流シフト領域を有する半導体デバイスおよび関連方法 | |
JP5044117B2 (ja) | 炭化珪素バイポーラ型半導体装置 | |
US9337268B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
US9478645B2 (en) | Bidirectional device, bidirectional device circuit and power conversion apparatus | |
US11031238B2 (en) | Silicon carbide stacked substrate and manufacturing method thereof | |
JPWO2014122919A1 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
JP5822032B2 (ja) | 半導体装置の製造方法 | |
US20230106654A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2016195271A (ja) | 半導体装置 | |
US9018633B2 (en) | Semiconductor device | |
JP5682102B2 (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
WO2007032118A1 (ja) | 炭化ケイ素半導体装置 | |
WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2007027440A (ja) | 半導体装置 | |
JP6597826B2 (ja) | 半導体装置 | |
JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
JP2010034220A (ja) | バイポーラ半導体装置 | |
JP6843952B2 (ja) | 半導体装置の製造方法 | |
JP6782263B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 | |
JP6972275B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 | |
JP5432488B2 (ja) | バイポーラ型半導体装置 | |
JP2024011224A (ja) | 炭化珪素半導体装置 | |
JP2024049656A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |