JP6972275B2 - 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 - Google Patents
半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 Download PDFInfo
- Publication number
- JP6972275B2 JP6972275B2 JP2020172974A JP2020172974A JP6972275B2 JP 6972275 B2 JP6972275 B2 JP 6972275B2 JP 2020172974 A JP2020172974 A JP 2020172974A JP 2020172974 A JP2020172974 A JP 2020172974A JP 6972275 B2 JP6972275 B2 JP 6972275B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- concentration
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1実施形態に係る基板及び半導体装置を例示する模式図である。
図1(a)は、図1(b)のA1−A2線断面図である。図1(b)は、図1(a)の矢印ARから見た平面図である。
第2半導体領域20は、例えば、ドリフト層の少なくとも一部となる。
図2は、図1(a)のB1−B2線に沿う部分における、元素の濃度を例示している。図2の横軸は、厚さ方向(Z軸方向)における位置である。図2の縦軸は、元素の濃度C0である。図2の例では、第1半導体領域10及び第2半導体領域20は、窒素を含む。図2には、窒素の濃度CNのプロファイルと、第1元素の濃度C1のプロファイルと、が例示されている。
第1領域11から第2領域12への方向(例えばX軸方向)と、第1半導体領域10に含まれる第1化合物(例えば、SiC)の<11−20>方向と、の間の角度を角度θとする。角度θは、例えば、オフ角である。角度θは、例えば、0度を超え10度以下である。角度θは、例えば、1度以上5度以下でも良い。
w3<(d1/tanθ) (1)
このような関係により、例えば、基底面転位10Bは、第1領域11または第2領域12に届くようになる。これにより、基底面転位密度を効果的に転換させることができる。
w3<(d2/tanθ) (2)
実施形態において、距離w3、角度θ及び長さd1は、以下の第3式を満たしても良い。
w3<(d1/tanθ)/2 (3)
距離w3、角度θ及び長さd2は、以下の第4式を満たしても良い。
w3<(d2/tanθ)/2 (4)
例えば、基底面転位密度を効果的に転換させることができる。
図4に示すように、基板211及び半導体装置111においては、第1領域11及び第2領域12は、島状である。第1領域11及び第2領域12の間に、第3領域13(低濃度領域10Lの一部)が位置する。低濃度領域10Lは、第1領域11及び第2領域12の周りに設けられる。
第2実施形態は、半導体装置に係る。第2実施形態において、半導体装置は、トランジスタである。
図6に示すように、実施形態に係る半導体装置120は、第1半導体領域10及び第2半導体領域20に加えて、第3半導体領域30、第4半導体領域40、第1〜第3電極51〜53、及び、絶縁部61を含む。
図7に示すように、実施形態に係る半導体装置121も、第1半導体領域10A及び第2半導体領域20に加えて、第3半導体領域30、第4半導体領域40、第1〜第3電極51〜53、及び、絶縁部61を含む。
第3実施形態は、半導体装置に係る。第3実施形態において、半導体装置は、ダイオードある。
図8に示すように、実施形態に係る半導体装置130は、第1半導体領域10及び第2半導体領域20に加えて、第1電極51及び第2電極52を含む。
第4実施形態は、半導体装置または基板の製造方法に係る。
図9(a)〜図9(c)は、第4実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図9(b)に示すように、半導体装置の製造方法は、第1半導体領域10を準備する工程を含む。第1半導体領域10は、シリコンと炭素とを含む第1化合物(例えばSiC)を含む。第1半導体領域10は、第1〜第3領域11〜13を含む。第3領域13は、第1領域11と第2領域12との間に位置する。第1領域11及び第2領域12は、第1元素を含む。第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含む。第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含む。第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含む。第3領域13は、第1元素を含まない。または、第3領域13における第1元素の濃度(例えば第3ピーク濃度)は、第1領域11における第1元素の濃度(例えば第1ピーク濃度)よりも低く、第2領域12における第1元素の濃度(例えば第2ピーク濃度)よりも低い。この例では、第4領域14の上に、第1〜第3領域11〜13が位置する。
Claims (17)
- シリコンと炭素とを含む第1化合物を含む第1半導体領域と、
シリコンと炭素とを含む第2化合物を含む第2半導体領域と、
を備え、
前記第1半導体領域は、前記第2半導体領域と接する第1〜第3領域を含み、
前記第3領域は、前記第1領域と前記第2領域との間に位置し、
前記第1領域及び前記第2領域は第1元素を含み、
前記第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含み、
前記第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含み、
前記第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含み、
前記第3領域は第1元素を含まない、または、前記第3領域における第1元素の濃度は、前記第1領域における第1元素の濃度よりも低く、前記第2領域における第1元素の濃度よりも低く、
前記第1半導体領域は、SiC基板であり、
前記第2半導体領域は、ドリフト層の少なくとも一部である、
半導体装置。 - 前記第1半導体領域は、第4領域をさらに含み、
前記第1〜前記第3領域は、前記第4領域と前記第2半導体領域との間に位置し、
前記第4領域は第1元素を含まない、または、前記第4領域における第1元素の濃度は、前記第1領域における第1元素の前記濃度よりも低く、前記第2領域における第1元素の前記濃度よりも低い、請求項1記載の半導体装置。 - シリコンと炭素とを含む第1化合物を含む第1半導体領域と、
シリコンと炭素とを含む第2化合物を含む第2半導体領域と、
を備え、
前記第1半導体領域は、第1〜第4領域を含み、
前記第1〜第3領域は、前記第4領域と前記第2半導体領域との間に位置し、
前記第2領域は、前記第4領域から前記第2半導体領域への方向と交差する方向において、前記第1領域から離れ、
前記第3領域は、前記第1領域と前記第2領域との間に位置し、
前記第1領域及び前記第2領域は第1元素を含み、
前記第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含み、
前記第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含み、
前記第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含み、
前記第3領域は第1元素を含まない、または、前記第3領域における第1元素の第3ピーク濃度は、前記第1領域における第1元素の第1ピーク濃度よりも低く、前記第2領域における第1元素の第2ピーク濃度よりも低く、
前記第4領域は第1元素を含まない、または、前記第4領域における第1元素の第4ピーク濃度は、前記第1ピーク濃度よりも低く、前記第2ピーク濃度よりも低く、
前記第2半導体領域の一部における第1元素の濃度は、前記第1ピーク濃度の1/10以上であり、
前記第1半導体領域は、SiC基板であり、
前記第2半導体領域は、ドリフト層の少なくとも一部である、半導体装置。 - 前記第1領域と前記第2領域との間の距離w3と、
前記第1領域から前記第2領域への方向と、前記第1化合物の<11−20>方向と、の間の角度θと、
前記第1半導体領域から前記第2半導体領域への方向に沿う前記第1領域の長さd1と、
は、
w3<(d1/tanθ)
を満たす、請求項1〜3のいずれか1つに記載の半導体装置。 - 前記距離w3と、前記角度θと、前記長さd1と、は、
w3<(d1/tanθ)/2
を満たす、請求項4記載の半導体装置。 - 第1〜第3電極と、
第3半導体領域と、
第4半導体領域と、
絶縁部と、
をさらに備え、
前記第1半導体領域は、第1方向において、前記第1電極と前記第2電極の少なくとも一部との間、及び、前記第1電極と前記第3電極と、の間に位置し、前記第2領域は、前記第1方向と交差する第2方向において前記第1領域から離れ、前記第3電極から前記第2電極の前記少なくとも一部への方向は、前記第2方向に沿い、
前記第2半導体領域は、第1部分と第2部分とを含み、前記第1部分は、前記第1方向において前記第1半導体領域と前記第2電極の前記少なくとも一部との間に位置し、前記第2部分は、前記第1方向において前記第1半導体領域と前記第3電極と、の間に位置し、
前記第3半導体領域は、第3部分と第4部分とを含み、前記第3部分は、前記第1方向において、前記第1部分と前記第2電極の前記少なくとも一部との間に位置し、
前記第4半導体領域は、前記第1方向において、前記第3部分と前記第2電極の前記少なくとも一部との間に位置し、前記第2電極と電気的に接続され、
前記第4部分は、前記第2方向において前記第2部分の少なくとも一部と前記第4半導体領域との間に位置し、
前記絶縁部は、前記第1方向において、前記第2部分と前記第3電極との間に位置し、
前記第2半導体領域は、第1導電形であり、
前記第3半導体領域は、第2導電形であり、
前記第4半導体領域は、前記第1導電形である、請求項1〜5のいずれか1つに記載の半導体装置。 - 第1電極と、
第2電極と、
をさらに備え、
前記第1電極と前記第2電極との間に前記第1半導体領域が位置し、
前記第1半導体領域と前記第2電極との間に前記第2半導体領域が位置し、
前記第1半導体領域は、第1導電形であり、
前記第2半導体領域は、前記第1導電形であり、
前記第1半導体領域における前記第1導電形の不純物濃度は、前記第2半導体領域における前記第1導電形の不純物濃度よりも高い、請求項1〜5のいずれか1つに記載の半導体装置。 - 前記第1領域における前記第1元素の濃度は、1×1017cm−3以上1×1021cm−3以下である、請求項1〜7のいずれか1つに記載の半導体装置。
- 前記第2半導体領域における基底面転位密度は、前記第1半導体領域における基底面転位密度の3/1000以下である、請求項1〜8のいずれか1つに記載の半導体装置。
- 前記第3領域及び前記第4領域の少なくとも一部において、基底面転位が貫通刃状転位に変化する、請求項2または3に記載の半導体装置。
- シリコンと炭素とを含む第1化合物を含む第1半導体領域と、
シリコンと炭素とを含む第2化合物を含む第2半導体領域と、
を備え、
前記第1半導体領域は、前記第2半導体領域と接する第1〜第3領域を含み、
前記第3領域は、前記第1領域と前記第2領域との間に位置し、
前記第1領域及び前記第2領域は第1元素を含み、
前記第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含み、
前記第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含み、
前記第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含み、
前記第3領域は第1元素を含まない、または、前記第3領域における第1元素の濃度は、前記第1領域における第1元素の濃度よりも低く、前記第2領域における第1元素の濃度よりも低く、
前記第1半導体領域は、SiC基板であり、
前記第2半導体領域は、ドリフト層の少なくとも一部となる、基板。 - 前記第1半導体領域は、第4領域をさらに含み、
前記第1〜前記第3領域は、前記第4領域と前記第2半導体領域との間に位置し、
前記第4領域は第1元素を含まない、または、前記第4領域における第1元素の濃度は、前記第1領域における第1元素の前記濃度よりも低く、前記第2領域における第1元素の前記濃度よりも低い、請求項11記載の基板。 - シリコンと炭素とを含む第1化合物を含む第1半導体領域と、
シリコンと炭素とを含む第2化合物を含む第2半導体領域と、
を備え、
前記第1半導体領域は、第1〜第4領域を含み、
前記第1〜第3領域は、前記第4領域と前記第2半導体領域との間に位置し、
前記第2領域は、前記第4領域から前記第2半導体領域への方向と交差する方向において、前記第1領域から離れ、
前記第3領域は、前記第1領域と前記第2領域との間に位置し、
前記第1領域及び前記第2領域は第1元素を含み、
前記第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含み、
前記第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含み、
前記第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含み、
前記第3領域は第1元素を含まない、または、前記第3領域における第1元素の第3ピーク濃度は、前記第1領域における第1元素の第1ピーク濃度よりも低く、前記第2領域における第1元素の第2ピーク濃度よりも低く、
前記第4領域は第1元素を含まない、または、前記第4領域における第1元素の第4ピーク濃度は、前記第1ピーク濃度よりも低く、前記第2ピーク濃度よりも低く、
前記第2半導体領域の一部における第1元素の濃度は、前記第1ピーク濃度の1/10以上であり、
前記第1半導体領域は、SiC基板であり、
前記第2半導体領域は、ドリフト層の少なくとも一部となる、基板。 - 前記第1領域と前記第2領域との間の距離w3と、
前記第1領域から前記第2領域への方向と、前記第1化合物の<11−20>方向と、の間の角度θと、
前記第1半導体領域から前記第2半導体領域への方向に沿う前記第1領域の長さd1と、
は、
w3<(d1/tanθ)
を満たす、請求項11〜13のいずれか1つに記載の基板。 - シリコンと炭素とを含む第1化合物を含む第1半導体領域であって、前記第1半導体領域は、第1〜第3領域を含み、前記第3領域は、前記第1領域と前記第2領域との間に位置し、前記第1領域及び前記第2領域は第1元素を含み、前記第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含み、前記第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含み、前記第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含み、前記第3領域は第1元素を含まない、または、前記第3領域における第1元素の濃度は、前記第1領域における第1元素の濃度よりも低く、前記第2領域における第1元素の濃度よりも低い、前記第1半導体領域を準備する工程と、
前記第1〜第3領域の上に、シリコンと炭素とを含む第2化合物を含む第2半導体領域を形成する工程と、
を備え、
前記第1半導体領域は、SiC基板であり、
前記第2半導体領域は、ドリフト層の少なくとも一部となる、半導体装置の製造方法。 - 前記第1半導体領域を準備する工程は、
前記第1化合物を含む基体の一部に第1元素を注入して、前記第1〜第3領域を形成することを含む、請求項15記載の半導体装置の製造方法。 - シリコンと炭素とを含む第1化合物を含む第1半導体領域であって、前記第1半導体領域は、第1〜第3領域を含み、前記第3領域は、前記第1領域と前記第2領域との間に位置し、前記第1領域及び前記第2領域は第1元素を含み、前記第1元素は、第2元素及び第3元素よりなる群から選択された少なくとも1つを含み、前記第2元素は、Ar、Kr、Xe及びRnよりなる群から選択された少なくとも1つを含み、前記第3元素は、Cl、Br、I及びAtよりなる群から選択された少なくとも1つを含み、前記第3領域は第1元素を含まない、または、前記第3領域における第1元素の濃度は、前記第1領域における第1元素の濃度よりも低く、前記第2領域における第1元素の濃度よりも低い、前記第1半導体領域を準備する工程と、
前記第1〜第3領域の上に、シリコンと炭素とを含む第2化合物を含む第2半導体領域を形成する工程と、
を備え、
前記第1半導体領域は、SiC基板であり、
前記第2半導体領域は、ドリフト層の少なくとも一部となる、基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020172974A JP6972275B2 (ja) | 2018-02-07 | 2020-10-14 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020476A JP6782263B2 (ja) | 2018-02-07 | 2018-02-07 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
JP2020172974A JP6972275B2 (ja) | 2018-02-07 | 2020-10-14 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020476A Division JP6782263B2 (ja) | 2018-02-07 | 2018-02-07 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021005736A JP2021005736A (ja) | 2021-01-14 |
JP6972275B2 true JP6972275B2 (ja) | 2021-11-24 |
Family
ID=74098302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020172974A Active JP6972275B2 (ja) | 2018-02-07 | 2020-10-14 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6972275B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9184229B2 (en) * | 2012-07-31 | 2015-11-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
WO2015064256A1 (ja) * | 2013-10-28 | 2015-05-07 | 富士電機株式会社 | 炭化シリコン半導体装置及びその製造方法 |
-
2020
- 2020-10-14 JP JP2020172974A patent/JP6972275B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021005736A (ja) | 2021-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203150B2 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
US9722017B2 (en) | Silicon carbide semiconductor device | |
JP6833742B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 | |
US9627473B2 (en) | Parasitic channel mitigation in III-nitride material semiconductor structures | |
US11031238B2 (en) | Silicon carbide stacked substrate and manufacturing method thereof | |
WO2016038833A1 (ja) | 半導体装置及びその製造方法 | |
US20180122928A1 (en) | Iii-nitride semiconductor structures comprising spatially patterned implanted species | |
US20180026098A1 (en) | Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions | |
US20180158685A1 (en) | Parasitic channel mitigation via back side implantation | |
US10211294B2 (en) | III-nitride semiconductor structures comprising low atomic mass species | |
US11152470B2 (en) | Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate | |
US20170069742A1 (en) | Parasitic channel mitigation via implantation of low atomic mass species | |
WO1998037584A1 (en) | Solid state power-control device using group iii nitrides | |
CN110491938B (zh) | 半导体装置 | |
US20140110758A1 (en) | Semiconductor device and method for producing same | |
JP6482732B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
JP6782263B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 | |
JP6972275B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 | |
JP7016311B2 (ja) | 半導体装置 | |
US11443946B2 (en) | Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device | |
JP6952670B2 (ja) | 半導体装置、基板、及び、半導体装置の製造方法 | |
JP6956064B2 (ja) | 半導体装置、基板、及び、半導体装置の製造方法。 | |
US11764059B2 (en) | Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, and semiconductor device | |
US10861941B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US11563090B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201014 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211102 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6972275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |