JP6952670B2 - 半導体装置、基板、及び、半導体装置の製造方法 - Google Patents

半導体装置、基板、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP6952670B2
JP6952670B2 JP2018198729A JP2018198729A JP6952670B2 JP 6952670 B2 JP6952670 B2 JP 6952670B2 JP 2018198729 A JP2018198729 A JP 2018198729A JP 2018198729 A JP2018198729 A JP 2018198729A JP 6952670 B2 JP6952670 B2 JP 6952670B2
Authority
JP
Japan
Prior art keywords
concentration
intermediate region
semiconductor region
dislocation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018198729A
Other languages
English (en)
Other versions
JP2020068241A (ja
JP2020068241A5 (ja
Inventor
西尾　譲司
譲司 西尾
千春 太田
千春 太田
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018198729A priority Critical patent/JP6952670B2/ja
Priority to US16/566,555 priority patent/US10998401B2/en
Publication of JP2020068241A publication Critical patent/JP2020068241A/ja
Publication of JP2020068241A5 publication Critical patent/JP2020068241A5/ja
Application granted granted Critical
Publication of JP6952670B2 publication Critical patent/JP6952670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、半導体装置、基板、及び、半導体装置の製造方法に関する。
例えば、炭化珪素（ＳｉＣ）を含む基板を用いた半導体装置がある。半導体装置において、安定した特性が望まれる。
特開２０１５−４４７２７号公報
本発明の実施形態は、特性を安定にできる半導体装置、基板、及び、半導体装置の製造方法を提供する。
本発明の実施形態によれば、半導体装置は、炭化珪素を含む基体と、炭化珪素及び第１元素を含む第１半導体領域と、炭化珪素及び前記第１元素を含む第２半導体領域と、を含む。前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられる。前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含む。前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たす。前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低い。前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さい。前記第２元素は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含む。前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含む。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る基板及び半導体装置を例示する模式図である。 図２（ａ）〜図２（ｃ）は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。 図３は、第１実施形態に係る基板及び半導体装置の製造方法を例示するフローチャート図である。 図４は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る基板及び半導体装置を例示する模式図である。
図１（ａ）は、斜視図である。図１（ｂ）は、図１（ａ）の切断面ＬＮ１で切断し、矢印ＡＲから見たときの平面図である。図の見易さのために、切断面ＬＮ１の傾斜が強調されて示されている。
図１（ａ）に示すように、実施形態に係る基板２１０（及び半導体装置１１０）は、基体１０ｓ、第１半導体領域１０及び第２半導体領域２０を含む。
基体１０ｓは、炭化珪素（ＳｉＣ）を含む。基体１０ｓは、例えば、ＳｉＣ基板である。基体１０ｓは、例えば、ＳｉＣバルク単結晶基板である。１つの例において、基体１０ｓに含まれるＳｉＣは、４Ｈ−ＳｉＣである。基体１０ｓの導電形は、任意である。以下では、基体１０ｓの導電形は、ｎ形とする。
第１半導体領域１０は、炭化珪素及び第１元素を含む。第２半導体領域２０も、炭化珪素及び第１元素を含む。第１元素は、例えば、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。第１半導体領域１０及び第２半導体領域２０は、ｎ形である。第１元素は、ｎ形の不純物である。第２半導体領域２０は、例えば、ドリフト層の少なくとも一部となる。
第１半導体領域１０は、基体１０ｓと第２半導体領域２０との間に設けられる。
基体１０ｓから第２半導体領域２０への方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
基体１０ｓは、Ｘ−Ｙ平面に沿って広がる。第１半導体領域１０及び第２半導体領域２０は、Ｘ−Ｙ平面に沿って広がる層状である。Ｚ軸方向は、例えば、基体１０ｓ、第１半導体領域１０及び第２半導体領域２０の厚さ方向（深さ方向）に対応する。
基体１０ｓにおいて、炭化珪素の［０００１］方向は、Ｚ軸方向に実質的に沿う。［０００１］方向は、Ｚ軸方向に対して傾斜しても良い。炭化珪素の（０００１）面は、Ｘ−Ｙ平面に実質的に沿う。（０００１）面は、Ｘ−Ｙ平面に対して傾斜しても良い。
例えば、（０００１）面と、Ｘ−Ｙ平面と、の間の角度は、「オフ角θ１」に対応する。［０００１］方向を方向Ｄｃとする。「オフ角θ１」は、方向ＤｃとＺ軸方向との間の角度に対応する。図１（ａ）においては、図の見易さのために、「オフ角θ１」が強調されて示されている。
実施形態において、「オフ角θ１」は、例えば、０度以上１０度以下である。「オフ角θ１」は、例えば、１度以上５度以下でも良い。例えば、「オフ角θ１」は、例えば、約４度である。
第１半導体領域１０は、第１中間領域１１及び第２中間領域１２を含む。第２中間領域１２は、第１中間領域１１と第２半導体領域２０との間に設けられる。
例えば、基体１０ｓの上に、第１中間領域１１が設けられる。第１中間領域１１の上に第２中間領域１２が設けられる。第２中間領域１２の上に第２半導体領域２０が設けられる。
第１中間領域１１及び第２中間領域１２は、ｎ形である。第１中間領域１１及び第２中間領域１２は、炭化珪素、及び、上記の第１元素を含む。
例えば、第１中間領域１１におけるｎ形の不純物の濃度は、第２中間領域１２におけるｎ形の不純物の濃度よりも低い。
例えば、第１中間領域１１におけるｎ形のキャリア濃度（キャリア密度）は、第２中間領域１２におけるｎ形のキャリア濃度（キャリア密度）よりも低い。
第１中間領域１１及び第２中間領域１２は、上記の第１元素（ｎ形の不純物）に加えて、第２元素をさらに含んでも良い。第２元素は、例えば、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。第２元素は、ｐ形の不純物である。
第１中間領域１１における第１元素の濃度（第１濃度）は、以下の第１条件及び第２条件の少なくともいずれかを満たす。
第１条件において、第１濃度（第１中間領域１１における第１元素の濃度）は、第２中間領域１２における第１元素の濃度（第２濃度）よりも低い。
第２条件においては、以下である。第１濃度（第１中間領域１１における第１元素の濃度）は、第１中間領域１１に含まれる第２元素の濃度（第３濃度）よりも高い。第２濃度（第２中間領域１２における第１元素の濃度）は、第２中間領域１２における第２元素の濃度（第４濃度）よりも高い。第１濃度と第３濃度との第１差は、第２濃度と第４濃度との第２差よりも小さい。
上記のように、第１中間領域１１は、低濃度でｎ形のキャリアを含む。第２中間領域１２は、高濃度でｎ形のキャリアを含む。
後述するように、第２中間領域１２は、例えば、再結合促進層として機能する。第１中間領域１１は、例えば、転位変換層として機能する。
図１（ｂ）に示すように、基体１０ｓ中に、基底面転位（ＢＰＤ：basal plane dislocation）が存在する。この例では、基底面転位の例として、基底面転位Ｂ１〜Ｂ３が描かれている。基底面転位Ｂ１は、例えば、［１１−２０］方向のバーガーズベクトルを有する。「［１１−２０］」の表記（及び以下における結晶方位の記載）において、「−」は、「バー」を示す。基底面転位Ｂ２及びＢ３は、例えば、［−２１１０］方向のバーガーズベクトルを有する。
［−２１１０］のバーガーズベクトルを有する基底面転位の１つ（基底面転位Ｂ３）は、基体１０ｓと第１中間領域１１の第１界面１１ａの近傍で、貫通刃状転位（ＴＥＤ：threading edge dislocation）になる。この例では、基底面転位Ｂ３は、貫通刃状転位Ｔ３に変換される。このように、複数の基底面転位の一部は、第１界面１１ａの近傍で、貫通刃状転位に変換される。
複数の基底面転位の別の一部（基底面転位Ｂ１及びＢ２）は、基体１０ｓから第１中間領域１１に入る。例えば、基底面転位Ｂ１は、基体１０ｓにおける方向を維持しつつ、第１中間領域１１を進む。一方、基底面転位Ｂ２の方向は、基体１０ｓにおける［−２１１０］方向から［１１−２０］方向へ変化して、第１中間領域１１を進む。
そして、基底面転位Ｂ１及びＢ２は、第１中間領域１１と第２中間領域１２との第２界面１１ｂの近傍において、それぞれ、貫通刃状転位Ｔ１及びＴ２となる。
このように、第１中間領域１１において、基底面転位は、貫通刃状転位に変換される。第１中間領域１１は、例えば、転位変換層として機能する。
一方、第２中間領域１２は、例えば、再結合促進層として機能する。例えば、半導体装置１１０（例えばパワーデバイス）の動作時において、第２半導体領域２０の側から基体１０ｓに向かってホールが移動する。ホールが基底面転位に届くと、基底面転位に基づいて生じる積層欠陥が増大する場合がある。積層欠陥が増大すると、半導体装置の動作特性が変化する。実施形態においては、第２中間領域１２におけるｎ形のキャリア濃度が高い。これにより、ホールは、第２中間領域１２中で電子と再結合して消失する。これにより、積層欠陥の拡張が抑制される。これにより、半導体装置の動作特性の変化が抑制できる。
このような第２中間領域１２を設けた場合においても、ホールの一部が第２中間領域１２を通過して、第１中間領域１１に到達する可能性がある。実施形態においては、第１中間領域１１において、基底面転位が貫通刃状転位に変換される。変換された後の貫通刃状転位にホールが到達しても、上記のような積層欠陥の増大は生じない。このため、ホールの一部が第１中間領域１１に到達しても、動作特性の変動が、抑制される。
このように、実施形態においては、特性を安定にできる半導体装置及び基板を提供できる。
図２（ａ）〜図２（ｃ）は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
図２（ａ）〜図２（ｃ）は、Ｚ軸方向を含む平面（この例では、Ｚ−Ｘ平面）で切断したときの断面を例示している。図２（ａ）〜図２（ｃ）には、基底面転位Ｂ１〜Ｂ３がそれぞれ例示されている。
図２（ｃ）に示すように、基底面転位Ｂ３は、基体１０ｓと第１中間領域１１の第１界面１１ａの近傍で、貫通刃状転位Ｔ３に変換される。貫通刃状転位Ｔ３は、方向Ｄｃ（［０００１］方向）に沿って、第１中間領域１１、第２中間領域１２及び第２半導体領域２０中に、延びる。
一方、図２（ａ）に示すように、基底面転位Ｂ１は、第１中間領域１１中を進む。基底面転位Ｂ１は、第１中間領域１１中で、貫通刃状転位Ｔ１に変換される。貫通刃状転位Ｔ１は、方向Ｄｃ（［０００１］方向）に沿って、第２中間領域１２及び第２半導体領域２０中に、延びる。
このように、第１中間領域１１は、第１基底面転位Ｂ１ａ（例えば、基底面転位Ｂ１の一部）と、第１基底面転位Ｂ１ａと繋がる第１貫通刃状転位Ｔ１ａ（例えば貫通刃状転位Ｔ１の一部）と、を含む。第２中間領域１２は、第１貫通刃状転位Ｔ１ａと繋がる第２貫通刃状転位Ｔ１ｂ（例えば貫通刃状転位Ｔ１の別の一部）を含む。
図２（ｂ）に示すように、基底面転位Ｂ２は、第１中間領域１１中を進む。図１（ｂ）に示すように、基底面転位Ｂ２は、第１中間領域１１中で方向を変えた後に、貫通刃状転位Ｔ２に変換される。貫通刃状転位Ｔ２は、方向Ｄｃ（［０００１］方向）にほぼ沿って、第２中間領域１２及び第２半導体領域２０中に、延びる。
このように、第１中間領域１１は、第１基底面転位Ｂ２ａ（例えば、基底面転位Ｂ２の一部）と、第１基底面転位Ｂ２ａと繋がる第１貫通刃状転位Ｔ２ａ（例えば貫通刃状転位Ｔ２の一部）と、を含む。第２中間領域１２は、第１貫通刃状転位Ｔ２ａと繋がる第２貫通刃状転位Ｔ２ｂ（例えば貫通刃状転位Ｔ２の別の一部）を含む。
図２（ａ）に示すように、第１基底面転位Ｂ１ａと、第１貫通刃状転位Ｔ１ａと、の交点１１ｐ（変換点）は、第１中間領域１１中にある。例えば、交点１１ｐは、第１中間領域１１のなかの第２中間領域１２の側にあっても良い。
第１基底面転位Ｂ１ａと第１貫通刃状転位Ｔ１ａとの交点１１ｐと、第２中間領域１２との間の距離を距離ｄ１とする。距離ｄ１は、基体１０ｓから第２半導体領域２０への方向（積層方向）に沿う距離である。上記の交点１１ｐと基体１０ｓとの間の上記の方向（積層方向）に沿う距離を距離ｄ２とする。例えば、距離ｄ１は、距離ｄ２よりも短い。積層方向は、Ｚ軸方向に対応する。１つの例において、距離ｄ１は、５０ｎｍ以上１０００ｎｍ以下である。
このように第１中間領域１１と第２中間領域１２の界面１１ｂの近傍において、第１基底面転位Ｂ１ａ（例えば基底面転位Ｂ１の一部）は、第１貫通刃状転位Ｔ１ａ（例えば貫通刃状転位Ｔ１の一部）に変換される。
図２（ｂ）に示すように、第１基底面転位Ｂ２ａと、第１貫通刃状転位Ｔ２ａと、の交点１１ｐ（変換点）は、第１中間領域１１中にある。例えば、交点１１ｐは、第１中間領域１１のなかの第２中間領域１２の側にあっても良い。例えば、距離ｄ１は、距離ｄ２よりも短い。距離ｄ１は、例えば、５０ｎｍ以上１０００ｎｍ以下である。このように、第１中間領域１１と第２中間領域１２の界面１１ｂの近傍において、第１基底面転位Ｂ２ａ（例えば基底面転位Ｂ２の一部）は、第１貫通刃状転位Ｔ２ａ（例えば貫通刃状転位Ｔ２の一部）に変換される。
実施形態に係る第１中間領域１１において、第１基底面転位Ｂ１ａ（またはＢ２ａ）から第１貫通刃状転位Ｔ１ａ（またはＴ２ａ）への転換は、例えば、以下に説明する処理により行われても良い。以下、実施形態に係る半導体装置１１０及び基板２１０の製造方法の例について説明する。
図３は、第１実施形態に係る基板及び半導体装置の製造方法を例示するフローチャート図である。
この製造方法は、例えば、炭化珪素を含む基体１０ｓに、炭化珪素を含む第１半導体領域１０を形成する工程（ステップＳ１１０）を含む。この製造方法は、第１半導体領域１０に、炭化珪素を含む第２半導体領域２０を形成する工程（ステップＳ１２０）をさらに含む。
第１半導体領域１０を形成する工程（ステップＳ１１０）は、シリコン、炭素及び第１元素を含む第１原料ガスを用いて第１中間領域１１を形成する工程（ステップＳ１１１）を含む。ステップＳ１１０は、第１中間領域１１の形成の後に、水素を含む雰囲気で処理する処理工程（ステップＳ１１２）をさらに含む。ステップＳ１１０は、上記の処理工程の後の第１中間領域１１に、シリコン、炭素及び第１元素を含む第２原料ガスを用いて第２中間領域１２を形成する工程（ステップＳ１１３）をさらに含む。
上記のように、この製造方法においては、第１中間領域１１の形成の後に、水素を含む雰囲気で処理する処理工程（ステップＳ１１２）が行われる。これにより、第１中間領域１１中の基底面転位が、効率よく、貫通刃状転位に変換されることが分かった。例えば、第１中間領域１１中の基底面転位の９０％以上が、貫通刃状転位に変換される。第１中間領域１１中の基底面転位から貫通刃状転位への変換率は、例えば実質的に９５％以上である。例えば、変換率は、例えば実質的に９８％以上でも良い。
一方、例えば、Ａｒなどの不活性ガスの雰囲気で処理する場合には、基底面転位から貫通刃状転位への変換率は、例えば、約２０％程度である。
実施形態においては、高い変換率で、基底面転位から貫通刃状転位への変換が行われる。これにより、第２中間領域１２においては、基底面転位の密度を非常に低くできる。そして、第２中間領域１２に少量の基底面転位が存在した場合においても、第２中間領域１２における高いｎ形キャリア濃度（密度）により、電子正孔対の再結合が抑制できる。例えば、基底面転位に起因する積層欠陥の拡張が抑制できる。これにより、動作特性の変動が抑制される。特性を安定にできる。
図１（ｂ）及び図２（ａ）に示すように、実施形態において、基体１０ｓは、第１中間領域１１の第１基底面転位Ｂ１ａと繋がる第２基底面転位Ｂ１ｂを含む。例えば、基体１０ｓにおいて基底面転位Ｂ１（第２基底面転位Ｂ１ｂ）が存在する場合に、その基底面転位Ｂ１と繋がる第１基底面転位Ｂ１ａ（基底面転位Ｂ１）が、第１中間領域１１に存在する。
このように、１つの例において、上記の第２基底面転位Ｂ１ｂは、基底面転位Ｂ１の一部である。この場合、図１（ｂ）及び図２（ａ）に示すように、第２基底面転位Ｂ１ｂ（基底面転位Ｂ１の一部）は、基体１０ｓにおける［１１−２０］方向に沿う。第２中間領域１２の第２貫通刃状転位Ｔ１ｂ（貫通刃状転位Ｔ１の別の一部）は、第２中間領域１２における［０００１］方向に沿う。第２中間領域１２における［０００１］方向は、基体１０ｓにおける［０００１］方向と実質的に同じである。第１貫通刃状転位Ｔ１ａは、基体１０ｓにおける［０００１］方向に沿う。
一方、図１（ｂ）及び図２（ｂ）に示すように、実施形態において、基体１０ｓは、第１中間領域１１の第１基底面転位Ｂ２ａと繋がる第２基底面転位Ｂ２ｂを含む。例えば、基体１０ｓにおいて基底面転位Ｂ２（第２基底面転位）が存在する場合に、その基底面転位Ｂ２と繋がる第１基底面転位（基底面転位Ｂ２）が、第１中間領域１１に存在する。
この場合、第２基底面転位Ｂ２ｂ（基底面転位Ｂ２の一部）は、基体１０ｓにおける［−２１１０］方向に沿う。第１中間領域１１に含まれる第１基底面転位Ｂ２ａ（基底面転位Ｂ２の一部）の少なくとも一部は、基体１０ｓにおける［１１−２０］方向に沿う（図１（ｂ）参照）。すなわち、第１中間領域１１に含まれる第１基底面転位Ｂ２ａ（基底面転位Ｂ２の一部）の方向は、基体１０ｓから第２中間領域１２に向かって、基体１０ｓにおける［−２１１０］方向から基体１０ｓにおける［１１−２０］方向へ向けて変化する(図１（ｂ）参照）。そして、第１中間領域１１に含まれる第１基底面転位Ｂ２ａ（基底面転位Ｂ２の一部）は、第１中間領域１１中で、第１貫通刃状転位Ｔ２ａ（例えば貫通刃状転位Ｔ２の一部）となる（図１（ｂ）及び図２（ｂ）参照）。そして、第２中間領域１２の第２貫通刃状転位Ｔ２ｂ（貫通刃状転位Ｔ２の別の一部）は、第２中間領域１２における［０００１］方向に沿う。第１貫通刃状転位Ｔ２ａは、基体１０ｓにおける［０００１］方向に沿う。
実施形態において、第２半導体領域２０におけるｎ形の不純物濃度は、第１中間領域１１におけるｎ形の不純物濃度よりも低い。第２半導体領域２０におけるｎ形の不純物濃度は、第２中間領域１２におけるｎ形の不純物濃度よりも低い。
例えば、第２半導体領域２０における第１元素（ｎ形の不純物）の濃度（第５濃度）は、第１濃度（第１中間領域１１における第１元素の濃度）よりも低い。
または、上記の第５濃度は、第２半導体領域２０における第２元素（ｐ形の不純物）の濃度（第６濃度）よりも高い。そして、第５濃度と第６濃度との第３差は、第１差よりも小さい。
例えば、上記の第１差（第１中間領域１１における、ｎ形の不純物の濃度と、ｐ形の不純物の濃度と、の差）は、上記の第３差（第２半導体領域２０における、ｎ形の不純物の濃度と、ｐ形の不純物の濃度と、の差）の５０倍以上である。
第２差（第２中間領域１２における、ｎ形の不純物の濃度と、ｐ形の不純物の濃度と、の差）は、上記の第１差の２倍以上である。
例えば、第１中間領域１１において、第１元素（ｎ形の不純物）の濃度（第１濃度）は、例えば、５×１０１７ｃｍ−３以上、５×１０１８ｃｍ−３以下である。第１中間領域１１において、第２元素（ｐ形の不純物）の濃度（第３濃度）は、例えば、５×１０１３ｃｍ−３以上、１×１０１５ｃｍ−３以下である。第１濃度が５×１０１７ｃｍ−３以上であることにより、例えば、直列抵抗成分を増やすことなく、半導体装置における損失を低くできる。第１濃度が５×１０１８ｃｍ−３以下であることにより、例えば、エピタキシャル成長時に２重ショックレー型積層欠陥の発生を抑制することができる。
例えば、第２中間領域１２において、第１元素（ｎ形の不純物）の濃度（第２濃度）は、例えば、５×１０１８ｃｍ−３以上、２×１０１９ｃｍ−３以下である。第２中間領域１２において、第２元素（ｐ形の不純物）の濃度（第４濃度）は、例えば、１×１０１６ｃｍ−３以上、２×１０１８ｃｍ−３以下である。第４濃度が１×１０１６ｃｍ−３以上であることにより、例えば、少数キャリア寿命が短くなる。これにより、サージの発生などに起因して第２中間領域１２まで高濃度の正孔が到達したとしても、この正孔が電子と速く再結合できる。その結果、交点１１ｐの位置における正孔の密度を、積層欠陥拡張が実質的に生じない程度に低くすることができる。第４濃度が２×１０１８ｃｍ−３以下であることにより、例えば、安定したｎ形導電性を保つことができる。
例えば、第２半導体領域２０において、第１元素（ｎ形の不純物）の濃度（第５濃度）は、例えば、１×１０１５ｃｍ−３以上、１×１０１６ｃｍ−３以下である。第２半導体領域２０において、第２元素（ｐ形の不純物）の濃度（第６濃度）は、例えば、５×１０１３ｃｍ−３以上、３×１０１４ｃｍ−３以下である。第６濃度が５×１０１３ｃｍ−３以上であることにより、例えば、安定したｎ形導電性を確保することができる。第６濃度が３×１０１４ｃｍ−３以下であることにより、例えば、第２半導体領域２０中の少数キャリア寿命を長く保つことができる。これにより、伝導度変調による順方向オン電圧を低くできる。
例えば、基体１０ｓにおいて、第１元素（ｎ形の不純物）の濃度（第７濃度）は、例えば、５×１０１８ｃｍ−３以上、１×１０１９ｃｍ−３以下である。基体１０ｓにおいて、第２元素（ｐ形の不純物）の濃度は、例えば、１×１０１４ｃｍ−３以上、１×１０１７ｃｍ−３以下である。第７濃度が１×１０１４ｃｍ−３以上であることにより、例えば、安定したｎ形導電性を確保することができる。第７濃度が１×１０１７ｃｍ−３以下であることにより、例えば、ｎ形不純物濃度が高い場合において格子歪を低減することができる。後述するように、基体は、ｐ形でも良い。
基体１０ｓは、炭化珪素の他に、第３元素を含む場合がある。第３元素は、Ａｌ、Ｂ、Ｔｉ及びＶよりなる群から選択された少なくとも１つを含む。第３元素は、例えば、基体１０ｓの製造工程において混入する不純物などに起因する。
一方、第１半導体領域１０（第１中間領域１１及び第２中間領域１２）、及び、第２半導体領域２０は、基体１０ｓの上に、例えば、エピタキシャル成長される。このため、これらの領域における第３元素の濃度は、低い。
例えば、第１中間領域１１は、第３元素を含まない。または、第１中間領域１１における第３元素の濃度は、基体１０ｓにおける第３元素の濃度よりも低い。例えば、第３元素の濃度の違いにより、第１中間領域１１が基体１０ｓと区別されても良い。
実施形態において、第１中間領域１１の厚さｔ１１（図１（ａ）参照）は、例えば、５００ｎｍ以上３μｍ以下である。第２中間領域１２の厚さｔ１２（図１（ａ）参照）は、例えば、１μｍ以上１０μｍ以下である。第２半導体領域２０の厚さｔ２０（図１（ａ）参照）は、例えば、１０μｍ以上８０μｍ以下である。
以下、実施形態に係る半導体装置のいくつかの例について説明する。以下の説明において、基体１０ｓ、第１半導体領域１０及び第２半導体領域２０は、上記の構成をそれぞれ有する。
図４は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１２０は、基体１０ｓ、第１半導体領域１０及び第２半導体領域２０に加えて、第３半導体領域３０、第４半導体領域４０、第１電極５１、第２電極５２、第３電極５３、及び、絶縁部６１をさらに含む。
第３半導体領域３０及び第４半導体領域４０は、炭化珪素を含む。
第１半導体領域１０、第２半導体領域２０及び第４半導体領域４０は、ｎ形である。第３半導体領域３０は、ｐ形である。第４半導体領域４０は、第１元素を含む。第３半導体領域３０は、第２元素を含む。
第３半導体領域３０は、例えば、第２半導体領域２０の上に、エピタキシャル成長される。第３半導体領域３０は、例えば、第２半導体領域２０となる層の一部に第２元素がイオン注入されることにより、形成されても良い。第４半導体領域４０は、例えば、第２元素を含む領域の一部に第１元素がイオン注入されることにより、形成されても良い。
基体１０ｓは、第１方向（例えばＺ軸方向）において、第１電極５１と、第２電極５２の少なくとも一部と、の間、及び、第１電極５１と第３電極５３との間に設けられる。
第１電極５１は、基体１０ｓと電気的に接続される。
第２半導体領域２０は、第１部分２０ａ及び第２部分２０ｂを含む。第１部分２０ａは、第１方向（Ｚ軸方向）において、基体１０ｓと、第２電極５２の上記の少なくとも一部と、の間にある。第２部分２０ｂは、第１方向（Ｚ軸方向）において、基体１０ｓと、第３電極５３と、の間にある。
第３半導体領域３０は、第３部分３０ｃ及び第４部分３０ｄを含む。第３部分３０ｃは、第１方向（Ｚ軸方向）において、第１部分２０ａと、第２電極５２の上記の少なくとも一部と、の間にある。
第１方向と交差する１つの方向を第２方向とする。第２方向は、例えば、Ｘ軸方向である。第４部分３０ｄの第２方向（Ｘ軸方向）における位置は、第２部分２０ｂの第２方向（Ｘ軸方向）における位置と、第３部分３０ｃの第２方向（Ｘ軸方向）における位置と、の間にある。
第４半導体領域４０は、第１方向（Ｚ軸方向）において、第３部分３０ｃと、第２電極５２の上記の少なくとも一部と、の間にある。第４半導体領域４０は、第２電極５２と電気的に接続される。第４部分３０ｄの一部は、第２方向（Ｘ軸方向）において、第２部分２０ｂの一部と、第４半導体領域４０と、の間にある。
絶縁部６１の少なくとも一部は、第２部分２０ｂと第３電極５３との間にある。
第１電極５１は、例えば、ドレイン電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。絶縁部６１は、例えば、ゲート絶縁膜として機能する。
基体１０ｓがｎ形である場合、半導体装置１２０は、例えば、ＭＯＳＦＥＴである。後述するように、基体１０ｓは、ｐ形でも良い。
例えば、第２半導体領域２０は、例えば、ドリフト層に対応する。第２半導体領域２０は、例えば、ｎ−領域である。第３半導体領域３０は、例えば、ｐウエルに対応する。第４半導体領域４０は、例えば、ｎ＋ソースに対応する。
この例では、絶縁部６１は、第４部分３０ｄと第３電極５３との間にある。絶縁部６１は、第４半導体領域４０と第３電極５３との間にある。
この例では、第３半導体領域３０は、第３部分３０ｃ及び第４部分３０ｄに加えて、第５部分３０ｅをさらに含む。第４半導体領域４０は、第２方向（例えば、Ｘ軸方向）において、第４部分３０ｄと第５部分３０ｅとの間にある。第５部分３０ｅは、第２電極５２とさらに電気的に接続される。
図５は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１２１は、基体１０ｓＡ、第１半導体領域１０及び第２半導体領域２０に加えて、第３半導体領域３０、第４半導体領域４０、第１電極５１、第２電極５２、第３電極５３、及び、絶縁部６１をさらに含む。この例では、基体１０ｓＡは、ｐ形である。これ以外の半導体装置１２１の構成は、例えば、半導体装置１２０の構成と同様である。半導体装置１２１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
半導体装置１２０及び１２１において、基底面転位に起因する積層欠陥の拡張が抑制できる。これにより、動作特性の変動が抑制される。特性を安定にできる。例えば、Ｖｆ劣化を抑制できる。
図５に示すように、実施形態に係る基板２２１は、基体１０ｓＡ、第１半導体領域１０及び第２半導体領域２０を含む。基体１０ｓＡは、炭化珪素を含む。基板２２１においては、基体１０ｓＡは、ｐ形である。
図６は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
図６に示すように、半導体装置１３０は、基体１０ｓ、第１半導体領域１０及び第２半導体領域２０に加えて、第１電極５１及び第２電極５２をさらに含む。この例において、基体１０ｓは、ｎ形である。既に説明したように、第１半導体領域１０及び第２半導体領域２０もｎ形である。
第１電極５１と第２電極５２との間に、基体１０ｓが設けられる。基体１０ｓと第２電極５２との間に、第１半導体領域１０が設けられる。第１半導体領域１０と第２電極５２との間に第２半導体領域２０が設けられる。
例えば、第２電極５２は、第２半導体領域２０とショットキー接合する。半導体装置１３０は、例えば、ショットキーダイオードである。
この例では、第２電極５２の１つの端部と第２半導体領域２０との間に、接合終端領域２０Ａが設けられている。第２電極５２の別の端部と第２半導体領域２０との間に、接合終端領域２０Ｂが設けられている。第１電極５１は、例えば、カソード電極である。第２電極５２は、例えば、アノード電極である。
図７は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
図７に示すように、半導体装置１３１は、基体１０ｓ、第１半導体領域１０及び第２半導体領域２０に加えて、第３半導体領域３０、第１電極５１及び第２電極５２をさらに含む。この例において、基体１０ｓは、ｎ形である。既に説明したように、第１半導体領域１０及び第２半導体領域２０もｎ形である。第３半導体領域３０は、ｐ形である。第３半導体領域３０は、第２元素を含む。
基体１０ｓと第３半導体領域３０との間に、第１半導体領域１０が設けられる。第１半導体領域１０と第３半導体領域３０との間に、第２半導体領域２０が設けられる。第１電極５１は、基体１０ｓと電気的に接続される。第２電極５２は、第３半導体領域３０と電気的に接続される。半導体装置１３１は、例えば、ｐｎ接合ダイオードである。
半導体装置１３０及び１３１においても、基底面転位に起因する積層欠陥の拡張が抑制できる。これにより、動作特性の変動が抑制される。特性を安定にできる。
実施形態において、第１電極５１及び第２電極５２の少なくともいずれかは、例えば、Ａｌ、Ｃｕ及びＡｕよりなる群から選択された少なくとも１つを含む。例えば、第３電極５３（例えばゲート電極）は、ＴｉＮ、Ａｌ、Ｒｕ、Ｗ、及びＴａＳｉＮよりなる群から選択された少なくとも１つを含む。絶縁部６１は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも１つを含む。
（第２実施形態）
本実施形態は、半導体装置（及び基板）の製造方法に係る。既に、図３に関して説明したように、半導体装置（及び基板）の製造方法は、例えば、炭化珪素を含む基体１０ｓに、炭化珪素を含む第１半導体領域１０を形成する工程（ステップＳ１１０）と、第１半導体領域１０に、炭化珪素を含む第２半導体領域２０を形成する工程（ステップＳ１２０）と、を含む。
図３に関して説明したように、第１半導体領域１０を形成する工程（ステップＳ１１０）は、シリコン、炭素及び第１元素を含む第１原料ガスを用いて第１中間領域１１を形成する工程（ステップＳ１１１）を含む。ステップＳ１１０は、第１中間領域１１の形成の後に、水素を含む雰囲気で処理する処理工程（ステップＳ１１２）をさらに含む。ステップＳ１１０は、上記の処理工程の後の第１中間領域１１に、シリコン、炭素及び第１元素を含む第２原料ガスを用いて第２中間領域１２を形成する工程（ステップＳ１１３）をさらに含む。既に説明したように、第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。
Ｓｉ（シリコン）の原料ガスは、例えば、モノシラン（ＳｉＨ４）を含む。Ｃ（炭素）の原料ガスは、例えば、プロパン（Ｃ３Ｈ８）を含む。第１元素の原料ガスは、例えば、窒素ガス（Ｎ２）を含む。これらの原料ガスは、水素をキャリアガスとして含んでも良い。第１中間領域１１、第２中間領域１２及び第２半導体領域２０の形成（成長）の際の温度は、例えば、１５００℃以上１８００℃以下である。
既に説明したように、水素を含む雰囲気で処理により、第１中間領域１１中の基底面転位が、効率よく、貫通刃状転位に変換される。
水素を含む雰囲気での処理の温度は、例えば、１４００℃以上１８００℃以下である。水素を含む雰囲気での処理の時間は、例えば、１０分以上６０分以下である。水素を含む雰囲気における水素の濃度は、例えば、５０原子％以上である。水素を含む雰囲気における水素の濃度は、例えば、９０原子％以上でも良い。
本実施形態において、例えば、第１中間領域１１の形成に用いられる第１原料ガスと、第２中間領域１２の形成に用いられる第２原料ガスと、において、組成比が互いに異なることが好ましい。
例えば、第１原料ガスに含まれるシリコン原子の数に対する、第１原料ガスに含まれる炭素原子の数の第１比（Ｃ／Ｓｉ）は、第２原料ガスに含まれるシリコン原子の数に対する、第２原料ガスに含まれる炭素原子の数の第２比（Ｃ／Ｓｉ）よりも低い。これにより、第１中間領域１１の成長モードと、第２中間領域１２の成長モードと、を互いに異ならせることができる。
比Ｃ／Ｓｉが低いことで、例えば、ステップフローが優勢の成長モードで、第１中間領域１１が形成される。
ステップフロー優勢の成長モードにより、例えば、［１１−２０］方向に対して垂直なステップ１１ｓ（図１（ｂ）参照）が優勢となる。例えば、複数の種類の基底面転位の１つである基底面転位Ｂ２（図１（ｂ）参照）と、ステップ１１ｓと、の間の角度は、実質的に６０度である。このような基底面転位Ｂ２（［−２１１０］方向の転位）は、伝播し難い。このため、基底面転位Ｂ２（［−２１１０］方向の転位）は、第１中間領域１１中で、基底面転位Ｂ１（［１１−２０］方向の転位）に変化し易い（図１（ｂ）参照）。または、基底面転位Ｂ２（［−２１１０］方向の転位）は、貫通刃状転位Ｔ２に変換され易くなる。基底面転位Ｂ１（［１１−２０］方向の転位）は、既に説明したように、水素を含む雰囲気での処理により、貫通刃状転位に変換される。
既に説明したように、図２（ａ）に例示したように、第１中間領域１１は、第１基底面転位Ｂ１ａと、第１基底面転位Ｂ１ａと繋がる第１貫通刃状転位Ｔ１ａと、を含む。第２中間領域１２は、第１貫通刃状転位Ｔ１ａと繋がる第２貫通刃状転位Ｔ１ｂを含む。図２（ｂ）に例示したように、第１中間領域１１は、第１基底面転位Ｂ２ａと、第１基底面転位Ｂ２ａと繋がる第１貫通刃状転位Ｔ２ａと、を含む。第２中間領域１２は、第１貫通刃状転位Ｔ２ａと繋がる第２貫通刃状転位Ｔ２ｂを含む。
低い比Ｃ／Ｓｉにより第１中間領域１１を形成（エピタキシャル成長）することで、より、効率的に、基底面転位を貫通刃状転位に変換することができる。
第１原料ガスにおける第１比は、例えば、０．８以上１未満である。第１比は、０．９以下でも良い。
一方、第２原料ガスにおける第２比は、例えば、１以上１．３以下である。第２比が１以上であることにより、例えば、ダウンフォールなどの粒子付着によるステップフローの乱れを早期に回復することができる。第２比が１．３以下であることにより、例えば、平坦な成長表面形状を得ることができる。
実施形態に係る製造方法において、第２半導体領域２０を形成する工程は、シリコン、炭素及び上記の第１元素を含む第３原料ガスを用いて第２半導体領域２０を形成することを含む。第３原料ガスに含まれるシリコン原子の数に対する前記第３原料ガスに含まれる炭素原子の数の第３比（Ｃ／Ｓｉ）は、第１比よりも高い。
第３比は、例えば、１以上１．３以下である。第３比が１以上であることにより、例えば、ダウンフォールなどの粒子付着によるステップフローの乱れを早期に回復することができる。第３比が１．３以下であることにより、例えば、厚膜成長の際にステップバンチングを抑制することができる。
実施形態に係る製造方法において、水素を含む雰囲気での処理は、第１中間領域１１の厚さｔ１１を減少させることを含む。第１中間領域１１の厚さｔ１１の減少（例えばエッチング量）は、例えば、０．０５μｍ以上０．８μｍ以下である。厚さｔ１１の減少が０．０５μｍ未満の場合、例えば、基底面転位から貫通刃状転位への変換の効率が低い場合がある。厚さｔ１１の減少が０．８μｍを超えると、例えば、厚さの減少の量が交点１１ｐの深さを超えてしまい、基底面転位から貫通刃状転位への変換を効果的に得ることが困難である。厚さｔ１１の減少は、０．１μｍ以上でも良い。厚さｔ１１の減少は、０．２μｍ以上でも良い。基底面転位から貫通刃状転位への変換が、より効果的に得られる。
例えば、基体１０ｓの上に炭化珪素層をエピタキシャル成長する前に、基体１０ｓの表面を、水素などを含む雰囲気で処理する参考例がある、この場合、基体１０ｓの表面の傷などを除去することが目的である。このため、この参考例において、基体１０ｓの厚さの減少（エッチング量）は、１μｍ以上である。
これに対して、実施形態においては、基体１０ｓの上にエピタキシャル成長させた第１中間領域１１を、水素を含む雰囲気で処理する。実施形態においては、基体１０ｓに対する処理に比べてマイルドな条件が採用される。
実施形態に係る製造方法において、第１中間領域１１における第１元素の第１濃度は、以下の第１条件及び第２条件の少なくともいずれかを満たす。
上記の第１条件において、第１濃度は、第２中間領域１２における第１元素の第２濃度よりも低い。
上記の第２条件において、第１濃度は、第１中間領域１１に含まれる第２元素の第３濃度よりも高い。そして、第２濃度は、第２中間領域１２における第２元素の第４濃度よりも高い。そして、第１濃度と第３濃度との第１差は、第２濃度と第４濃度との第２差よりも小さい。
第１中間領域１１及び第２中間領域１２は、ｎ形である。第１中間領域１１においては、ｎ形の不純物濃度（またはｎ形のキャリア濃度）が、第２中間領域１２に比べて低い。このような第１中間領域１１の表面を処理することで、基底面転位から貫通刃状転位へより効率的に変換できる。
そして、このような処理を行った第１中間領域１１の上に、ｎ形の不純物濃度（またはｎ形のキャリア濃度）が高い第２中間領域１２を形成することで、例えば、ホールが電子と効率的に再結合する。これにより、積層欠陥の増大が抑制される。実施形態に係る製造方法によれば、特性を安定にできる半導体装置及び基板の製造方法が提供できる。
実施形態は、例えば、以下の構成（例えば技術案）を含んでも良い。
（構成１）
炭化珪素を含む基体と、
炭化珪素及び第１元素を含む第１半導体領域と、
炭化珪素及び前記第１元素を含む第２半導体領域と、
を備え、
前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含み、
前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低く、
前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
前記第２元素は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含み、
前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含む、半導体装置。
（構成２）
前記基体は、前記第１基底面転位と繋がる第２基底面転位を含む、構成１記載の半導体装置。
（構成３）
前記第２基底面転位は、前記基体における［１１−２０］方向に沿い、
前記第２貫通刃状転位は、前記第２中間領域における［０００１］方向に沿う、構成２記載の半導体装置。
（構成４）
前記第２基底面転位は、前記基体における［−２１１０］方向に沿い、
前記第１中間領域に含まれる前記第１基底面転位の少なくとも一部は、前記基体における［１１−２０］方向に沿い、
前記第２貫通刃状転位は、前記第２中間領域における［０００１］方向に沿う、構成２記載の半導体装置。
（構成５）
前記第１基底面転位の方向は、前記基体から前記第２中間領域に向かって、前記基体における前記［−２１１０］方向から前記基体における前記［１１−２０］方向へ向けて変化する、構成４記載の半導体装置。
（構成６）
前記第１貫通刃状転位は、前記基体における［０００１］方向に沿う構成１〜５のいずれか１つに記載の半導体装置。
（構成７）
前記第２半導体領域における前記第１元素の第５濃度は、前記第１濃度よりも低い、または、
前記第５濃度は、前記第２半導体領域における前記第２元素の第６濃度よりも高く、前記第５濃度と前記第６濃度との第３差は、前記第１差よりも小さい、構成１〜６のいずれか１つに記載の半導体装置。
（構成８）
前記第１差は、前記第３差の５０倍以上である、構成７記載の半導体装置。
（構成９）
前記第２差は、前記第１差の２倍以上である、構成１〜８のいずれか１つに記載の半導体装置。
（構成１０）
前記基体は、Ａｌ、Ｂ、Ｔｉ及びＶよりなる群から選択された少なくとも１つを含む第３元素を含み、
前記第１中間領域は、前記第３元素を含まない、または、前記第１中間領域における前記第３元素の濃度は、前記基体における前記第３元素の濃度よりも低い、構成１〜９のいずれか１つに記載の半導体装置。
（構成１１）
炭化珪素を含む基体と、
炭化珪素を含む第１半導体領域と、
炭化珪素を含む第２半導体領域と、
を備え、
前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
前記基体は、前記第１基底面転位と繋がる第２基底面転位を含み、
前記第２基底面転位は、前記基体における［−２１１０］方向に沿い、
前記第１基底面転位の少なくとも一部は、前記基体における［１１−２０］方向に沿い、
前記第１貫通刃状転位は、前記基体における［０００１］方向に沿う、半導体装置。
（構成１２）
前記第１基底面転位の方向は、前記基体から前記第２中間領域に向かって、前記基体における前記［−２１１０］方向から前記基体における前記［１１−２０］方向へ向けて変化する、構成１１記載の半導体装置。
（構成１３）
第１電極と、
第２電極と、
をさらに備え、
前記第１電極と前記第２電極との間に、前記基体が設けられ、
前記基体と前記第２電極との間に前記第１半導体領域が設けられ、
前記第１半導体領域と前記第２電極との間に前記第２半導体領域が設けられた、構成１〜１２のいずれか１つに記載の半導体装置。
（構成１４）
炭化珪素を含む第３半導体領域と、
第１電極と、
第２電極と、
をさらに備え、
前記第１半導体領域及び前記第２半導体領域は、ｎ形であり、
前記第３半導体領域は、ｐ形であり、
前記基体と前記第３半導体領域との間に前記第１半導体領域が設けられ、
前記第１半導体領域と前記第３半導体領域との間に前記第２半導体領域が設けられ、
前記第１電極は、前記基体と電気的に接続され、
前記第２電極は、前記第３半導体領域と電気的に接続された、構成１〜１３のいずれか１つに記載の半導体装置。
（構成１５）
炭化珪素を含む第３半導体領域と、
炭化珪素を含む第４半導体領域と、
第１電極と、
第２電極と、
第３電極と、
絶縁部と、
をさらに備え、
前記第１半導体領域、前記第２半導体領域及び前記第４半導体領域は、ｎ形であり、
前記第３半導体領域は、ｐ形であり、
前記基体は、第１方向において、前記第１電極と、前記第２電極の少なくとも一部と、の間、及び、前記第１電極と前記第３電極との間に設けられ、
前記第２半導体領域は、第１部分及び第２部分を含み、
前記第１部分は、前記第１方向において、前記基体と、前記第２電極の前記少なくとも一部と、の間にあり、
前記第２部分は、前記第１方向において、前記基体と、前記第３電極と、の間にあり、
前記第３半導体領域は、第３部分及び第４部分を含み、
前記第３部分は、前記第１方向において、前記第１部分と、前記第２電極の前記少なくとも一部と、の間にあり、
前記第４部分の前記第１方向と交差する第２方向における位置は、前記第２部分の前記第２方向における位置と、前記第３部分の前記第２方向における位置と、の間にあり、
前記第４半導体領域は、前記第１方向において、前記第３部分と、前記第２電極の前記少なくとも一部と、の間にあり、
前記第４半導体領域は、前記第２電極と電気的に接続され、
前記第４部分の一部は、前記第２方向において、前記第２部分の一部と前記第４半導体領域と、の間にあり、
前記絶縁部の少なくとも一部は、前記第２部分と前記第３電極との間にある、構成１〜１２のいずれか１つに記載の半導体装置。
（構成１６）
前記第１基底面転位と前記第１貫通刃状転位との交点と前記第２半導体領域との間の、前記基体から前記第２中間領域への積層方向に沿う距離は、前記交点と前記基体との間の、前記積層方向に沿う距離よりも短い、構成１〜１５のいずれか１つに記載の半導体装置。
（構成１７）
炭化珪素を含む基体と、
炭化珪素及び第１元素を含む第１半導体領域と、
炭化珪素及び前記第１元素を含む第２半導体領域と、
を備え、
前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含み、
前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
前記第１条件において、前記第１濃度は、前記第１中間領域における前記第１元素の第２濃度よりも低く、
前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含む、基板。
（構成１８）
炭化珪素を含む基体と、
炭化珪素を含む第１半導体領域と、
炭化珪素を含む第２半導体領域と、
を備え、
前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
前記基体は、前記第１基底面転位と繋がる第２基底面転位を含み、
前記第２基底面転位は、前記基体における［−２１１０］方向に沿い、
前記第１基底面転位の少なくとも一部は、前記基体における［１１−２０］方向に沿い、
前記第１貫通刃状転位は、前記基体における［０００１］方向に沿う、基体。
（構成１９）
炭化珪素を含む基体に、炭化珪素を含む第１半導体領域を形成する工程と、
前記第１半導体領域に、炭化珪素を含む第２半導体領域を形成する工程と、
を備え、
前記第１半導体領域を形成する工程は、
シリコン、炭素及び第１元素を含む第１原料ガスを用いて第１中間領域を形成する工程と、
前記第１中間領域の形成の後に、水素を含む雰囲気で処理する処理工程と、
前記処理工程の後の前記第１中間領域に、シリコン、炭素及び前記第１元素を含む第２原料ガスを用いて第２中間領域を形成する工程と、
を含み、
前記第１原料ガスに含まれるシリコン原子の数に対する前記第１原料ガスに含まれる炭素原子の数の第１比（Ｃ／Ｓｉ）は、前記第２原料ガスに含まれるシリコン原子の数に対する前記第２原料ガスに含まれる炭素原子の数の第２比（Ｃ／Ｓｉ）よりも低く、
前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む、半導体装置の製造方法。
（構成２０）
前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含む、構成１９記載の半導体装置の製造方法。
（構成２１）
前記第１比は、０．８以上１未満である、構成１９または２０に記載の半導体装置の製造方法。
（構成２２）
前記第２比は、１以上１．３以下である、構成１９〜２１のいずれか１つに記載の半導体装置の製造方法。
（構成２３）
前記第第２半導体領域を前記形成する前記工程は、シリコン、炭素及び前記第１元素を含む第３原料ガスを用いて第２半導体領域を形成することを含み、
前記第３原料ガスに含まれるシリコン原子の数に対する前記第３原料ガスに含まれる炭素原子の数の第３比（Ｃ／Ｓｉ）は、前記第１比よりも高い、構成１９〜２２のいずれか１つに記載の半導体装置の製造方法。
（構成２４）
前記処理工程は、前記第１中間領域の厚さを減少させることを含み、
前記第１中間領域の前記厚さの前記減少は、０．０５μｍ以上０．８μｍ以下である、構成１９〜２３のいずれか１つに記載の半導体装置の製造方法。
（構成２５）
前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低く、
前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
前記第２元素は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む、構成１９〜２４のいずれか１つに記載の半導体装置の製造方法。
実施形態によれば、特性を安定にできる半導体装置、基板、及び、半導体装置の製造方法を提供することができる。
実施形態において、結晶方向に関する情報は、例えば、Ｘ線回折分析などにより得られる。基底面転位及び貫通刃状転位に関する情報は、例えば、Ｘ線トポグラフィ、及び、フォトルミネッセンス・イメージングの少なくともいずれかによりより得られる。例えば、Ｘ線トポグラフィにより、深さ方向の広い範囲に渡って、基底面転位及び貫通刃状転位の像を可視化できる。例えば、フォトルミネッセンス・イメージングにより、キャリア濃度が低い層（例えば、ドリフト層であり、例えば、第２半導体領域２０）などにおける基底面転位に関する情報が得られる。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。不純物濃度の相対的な高低に関する情報は、例えば、ＳＣＭ（Scanning Capacitance Microscopy)により得られるキャリア濃度の相対的な高低に関する情報に基づいて得ることができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、 １０ｓ、１０ｓＡ…基体、 １１…第１中間領域、 １１ａ、１１ｂ…界面、 １１ｐ…交点、 １１ｓ…ステップ、 １２…第２中間領域、 ２０…第２半導体領域、 ２０Ａ、２０Ｂ…接合終端領域、 ２０ａ、２０ｂ…第１、第２部分、 ３０…第３半導体領域、 ３０ｃ〜３０ｅ…第３〜第５部分、 ４０…第４半導体領域、 ５１〜５３…第１〜第３電極、 ６１…絶縁部、 θ１…オフ角、 １１０、１２０、１２１、１３０、１３１…半導体装置、 ２１０、２２１…基板、 ＡＲ…矢印、 Ｂ１〜Ｂ３…基底面転位、 Ｂ１ａ、Ｂ２ａ…第１基底面転位、 Ｂ１ｂ、Ｂ２ｂ…第２基底面転位、 Ｄｃ…方向、 ＬＮ１…切断面、 Ｔ１〜Ｔ３…貫通刃状転位、 Ｔ１ａ、Ｔ２ａ…第１貫通刃状転位、 Ｔ１ｂ、Ｔ２ｂ…第２貫通刃状転位、 ｄ１、ｄ２…距離、 ｔ１１、ｔ１２、ｔ２０…厚さ

Claims (13)

  1. 炭化珪素を含む基体と、
    炭化珪素及び第１元素を含む第１半導体領域と、
    炭化珪素及び前記第１元素を含む第２半導体領域と、
    を備え、
    前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含み、
    前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
    前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
    前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
    前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低く、
    前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
    前記第２元素は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含み、
    前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
    前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含み、
    前記基体は、前記第１基底面転位と繋がる第２基底面転位を含み、
    前記第２基底面転位は、前記基体における［１１−２０］方向に沿い、
    前記第２貫通刃状転位は、前記第２中間領域における［０００１］方向に沿う、半導体装置。
  2. 炭化珪素を含む基体と、
    炭化珪素及び第１元素を含む第１半導体領域と、
    炭化珪素及び前記第１元素を含む第２半導体領域と、
    を備え、
    前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含み、
    前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
    前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
    前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
    前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低く、
    前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
    前記第２元素は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含み、
    前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
    前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含み、
    前記基体は、前記第１基底面転位と繋がる第２基底面転位を含み、
    前記第２基底面転位は、前記基体における［−２１１０］方向に沿い、
    前記第１中間領域に含まれる前記第１基底面転位の少なくとも一部は、前記基体における［１１−２０］方向に沿い、
    前記第２貫通刃状転位は、前記第２中間領域における［０００１］方向に沿う、半導体装置。
  3. 前記第１基底面転位の方向は、前記基体から前記第２中間領域に向かって、前記基体における前記［−２１１０］方向から前記基体における前記［１１−２０］方向へ向けて変化する、請求項２記載の半導体装置。
  4. 前記第１貫通刃状転位は、前記基体における［０００１］方向に沿う請求項３記載の半導体装置。
  5. 前記第２半導体領域における前記第１元素の第５濃度は、前記第１濃度よりも低い、または、
    前記第５濃度は、前記第２半導体領域における前記第２元素の第６濃度よりも高く、前記第５濃度と前記第６濃度との第３差は、前記第１差よりも小さい、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記基体は、Ａｌ、Ｂ、Ｔｉ及びＶよりなる群から選択された少なくとも１つを含む第３元素を含み、
    前記第１中間領域は、前記第３元素を含まない、または、前記第１中間領域における前記第３元素の濃度は、前記基体における前記第３元素の濃度よりも低い、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 炭化珪素を含む第３半導体領域と、
    第１電極と、
    第２電極と、
    をさらに備え、
    前記第１半導体領域及び前記第２半導体領域は、ｎ形であり、
    前記第３半導体領域は、ｐ形であり、
    前記基体と前記第３半導体領域との間に前記第１半導体領域が設けられ、
    前記第１半導体領域と前記第３半導体領域との間に前記第２半導体領域が設けられ、
    前記第１電極は、前記基体と電気的に接続され、
    前記第２電極は、前記第３半導体領域と電気的に接続された、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 炭化珪素を含む第３半導体領域と、
    炭化珪素を含む第４半導体領域と、
    第１電極と、
    第２電極と、
    第３電極と、
    絶縁部と、
    をさらに備え、
    前記第１半導体領域、前記第２半導体領域及び前記第４半導体領域は、ｎ形であり、
    前記第３半導体領域は、ｐ形であり、
    前記基体は、第１方向において、前記第１電極と、前記第２電極の少なくとも一部と、の間、及び、前記第１電極と前記第３電極との間に設けられ、
    前記第２半導体領域は、第１部分及び第２部分を含み、
    前記第１部分は、前記第１方向において、前記基体と、前記第２電極の前記少なくとも一部と、の間にあり、
    前記第２部分は、前記第１方向において、前記基体と、前記第３電極と、の間にあり、
    前記第３半導体領域は、第３部分及び第４部分を含み、
    前記第３部分は、前記第１方向において、前記第１部分と、前記第２電極の前記少なくとも一部と、の間にあり、
    前記第４部分の前記第１方向と交差する第２方向における位置は、前記第２部分の前記第２方向における位置と、前記第３部分の前記第２方向における位置と、の間にあり、
    前記第４半導体領域は、前記第１方向において、前記第３部分と、前記第２電極の前記少なくとも一部と、の間にあり、
    前記第４半導体領域は、前記第２電極と電気的に接続され、
    前記第４部分の一部は、前記第２方向において、前記第２部分の一部と前記第４半導体領域と、の間にあり、
    前記絶縁部の少なくとも一部は、前記第２部分と前記第３電極との間にある、請求項１〜６のいずれか１つに記載の半導体装置。
  9. 炭化珪素を含む基体と、
    炭化珪素及び第１元素を含む第１半導体領域と、
    炭化珪素及び前記第１元素を含む第２半導体領域と、
    を備え、
    前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含み、
    前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
    前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
    前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
    前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低く、
    前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
    前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
    前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含み、
    前記基体は、前記第１基底面転位と繋がる第２基底面転位を含み、
    前記第２基底面転位は、前記基体における［１１−２０］方向に沿い、
    前記第２貫通刃状転位は、前記第２中間領域における［０００１］方向に沿う、基板。
  10. 炭化珪素を含む基体と、
    炭化珪素及び第１元素を含む第１半導体領域と、
    炭化珪素及び前記第１元素を含む第２半導体領域と、
    を備え、
    前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含み、
    前記第１半導体領域は、前記基体と前記第２半導体領域との間に設けられ、
    前記第１半導体領域は、第１中間領域と、前記第１中間領域と前記第２半導体領域との間に設けられた第２中間領域を含み、
    前記第１中間領域における前記第１元素の第１濃度は、第１条件及び第２条件の少なくともいずれかを満たし、
    前記第１条件において、前記第１濃度は、前記第２中間領域における前記第１元素の第２濃度よりも低く、
    前記第２条件において、前記第１濃度は、前記第１中間領域に含まれる第２元素の第３濃度よりも高く、前記第２濃度は、前記第２中間領域における前記第２元素の第４濃度よりも高く、前記第１濃度と前記第３濃度との第１差は、前記第２濃度と前記第４濃度との第２差よりも小さく、
    前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
    前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含み、
    前記基体は、前記第１基底面転位と繋がる第２基底面転位を含み、
    前記第２基底面転位は、前記基体における［−２１１０］方向に沿い、
    前記第１中間領域に含まれる前記第１基底面転位の少なくとも一部は、前記基体における［１１−２０］方向に沿い、
    前記第２貫通刃状転位は、前記第２中間領域における［０００１］方向に沿う、基板。
  11. 炭化珪素を含む基体に、炭化珪素を含む第１半導体領域を形成する工程と、
    前記第１半導体領域に、炭化珪素を含む第２半導体領域を形成する工程と、
    を備え、
    前記第１半導体領域を形成する工程は、
    シリコン、炭素及び第１元素を含む第１原料ガスを用いて第１中間領域を形成する工程と、
    前記第１中間領域の形成の後に、水素を含む雰囲気で処理する処理工程と、
    前記処理工程の後の前記第１中間領域に、シリコン、炭素及び前記第１元素を含む第２原料ガスを用いて第２中間領域を形成する工程と、
    を含み、
    前記第１原料ガスに含まれるシリコン原子の数に対する前記第１原料ガスに含まれる炭素原子の数の第１比（Ｃ／Ｓｉ）は、前記第２原料ガスに含まれるシリコン原子の数に対する前記第２原料ガスに含まれる炭素原子の数の第２比（Ｃ／Ｓｉ）よりも低く、
    前記第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む、半導体装置の製造方法。
  12. 前記第１中間領域は、第１基底面転位と、前記第１基底面転位と繋がる第１貫通刃状転位と、を含み、
    前記第２中間領域は、前記第１貫通刃状転位と繋がる第２貫通刃状転位を含む、請求項１１記載の半導体装置の製造方法。
  13. 前記第１比は、０．８以上１未満である、請求項１１または１２に記載の半導体装置の製造方法。
JP2018198729A 2018-10-22 2018-10-22 半導体装置、基板、及び、半導体装置の製造方法 Active JP6952670B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018198729A JP6952670B2 (ja) 2018-10-22 2018-10-22 半導体装置、基板、及び、半導体装置の製造方法
US16/566,555 US10998401B2 (en) 2018-10-22 2019-09-10 Semiconductor device having a base body of silicon carbide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018198729A JP6952670B2 (ja) 2018-10-22 2018-10-22 半導体装置、基板、及び、半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2020068241A JP2020068241A (ja) 2020-04-30
JP2020068241A5 JP2020068241A5 (ja) 2021-02-18
JP6952670B2 true JP6952670B2 (ja) 2021-10-20

Family

ID=70279398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018198729A Active JP6952670B2 (ja) 2018-10-22 2018-10-22 半導体装置、基板、及び、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10998401B2 (ja)
JP (1) JP6952670B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857697B2 (ja) 2005-10-05 2012-01-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP2007299861A (ja) * 2006-04-28 2007-11-15 Nissan Motor Co Ltd 半導体装置
JP5958949B2 (ja) 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
JP5888774B2 (ja) 2011-11-18 2016-03-22 一般財団法人電力中央研究所 炭化珪素ウェハの製造方法
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP2015044727A (ja) 2013-07-29 2015-03-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
WO2017094764A1 (ja) * 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6690282B2 (ja) * 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020068241A (ja) 2020-04-30
US20200127083A1 (en) 2020-04-23
US10998401B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
CN104919571B (zh) 外延晶元，以及使用其的开关元件和发光元件
US10529558B2 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
US20200006066A1 (en) Silicon carbide stacked substrate and manufacturing method thereof
US11152470B2 (en) Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO1998037584A1 (en) Solid state power-control device using group iii nitrides
JP2019067982A (ja) 炭化珪素半導体装置
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
US11443946B2 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
JP6782263B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2023044722A (ja) シリコンカーバイドに基づくｍｐｓ装置におけるｊｂダイオードとショットキーダイオードの文脈的形成及びｍｐｓ装置
US11111598B2 (en) Crystal growth method in a semiconductor device
JP6972275B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6956064B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法。
KR102311927B1 (ko) Iii-n 재료를 포함하는 반도체 구조
US11764059B2 (en) Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, and semiconductor device
US20230107057A1 (en) Wafer and semiconductor device
JP6802818B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R151 Written notification of patent or utility model registration

Ref document number: 6952670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151