JP6584253B2 - ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置 - Google Patents

ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置 Download PDF

Info

Publication number
JP6584253B2
JP6584253B2 JP2015182974A JP2015182974A JP6584253B2 JP 6584253 B2 JP6584253 B2 JP 6584253B2 JP 2015182974 A JP2015182974 A JP 2015182974A JP 2015182974 A JP2015182974 A JP 2015182974A JP 6584253 B2 JP6584253 B2 JP 6584253B2
Authority
JP
Japan
Prior art keywords
sic
sic epitaxial
compound
epitaxial growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015182974A
Other languages
English (en)
Other versions
JP2017059670A (ja
Inventor
啓州 浅水
啓州 浅水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015182974A priority Critical patent/JP6584253B2/ja
Priority to CN201680054015.3A priority patent/CN108028186B/zh
Priority to EP16846221.6A priority patent/EP3352200B1/en
Priority to PCT/JP2016/074794 priority patent/WO2017047350A1/ja
Publication of JP2017059670A publication Critical patent/JP2017059670A/ja
Priority to US15/918,434 priority patent/US10323335B2/en
Priority to US16/397,662 priority patent/US10570529B2/en
Application granted granted Critical
Publication of JP6584253B2 publication Critical patent/JP6584253B2/ja
Priority to US16/740,025 priority patent/US10876220B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

本実施形態は、ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置に関する。
近年、Ｓｉ半導体やＧａＡｓ半導体に比べてバンドギャップエネルギーが広く、高電界耐圧性能を有するため、高耐圧化、大電流化、低オン抵抗化、高効率化、低消費電力化、高速スイッチングなどを実現できるシリコンカーバイド（ＳｉＣ：Silicon Carbide:炭化ケイ素）半導体が注目されている。ＳｉＣは、その低消費電力性能のために炭酸ガス（ＣＯ2）の発生を削減可能であることから、環境保護の点でも注目されている。
最近では、ＳｉＣデバイスは、例えば、空気調節装置（エアコン）、太陽光発電システム、自動車システムや列車・車両システムなど数多くの応用分野に適用されている。
ＳｉＣ化合物半導体は、２００種類以上の結晶多形をとり得るため、基板（バルク）と基板上に形成されるエピタキシャル成長層では、安定構造が異なる。したがって、オフ角が０度のＳｉＣ基板上に形成されたエピタキシャル成長層は、多数の結晶欠陥を含むことになる。このため、基板にオフ角を設けてＳｉＣエピタキシャル成長層を形成するのが一般的である。
このような状況において、ＳｉＣを適用する場合の重要な問題の１つは、コスト面であり、ＳｉＣデバイスのコストの内訳は、ウェハが約５０％、ＳｉＣエピタキシャル成長が約２２％、製造プロセスが約２８％である。例えば、１５０ｍｍ（６インチ）φウェハを使用することが、単位面積当たりのＳｉＣデバイス作製コスト低減の点で有利である。しかしながら、現状のＳｉＣ６インチφウェハでは、４度オフ角基板を使用するのが一般的である。
このＳｉＣ基板のオフ角を低減することが、ＳｉＣデバイスのコスト低減化の１つの方法である。しかしながら、低オフ角化基板を使用すると、高品質なエピタキシャル成長が困難である。
既にいくつかのグループから２度オフ角４Ｈ−ＳｉＣ基板上へのＳｉＣエピタキシャル成長の結果も報告されている。これらの報告によれば、ドーピング均一性および膜厚均一性は良好に制御される。しかしながら、４度オフ角ＳｉＣ基板上へのＳｉＣエピタキシャル成長に比べ、ステップバンチングの発生が増大し、三角欠陥密度も増大する。一方、相対的に高い成長温度では、三角欠陥の発生を抑制可能である。
特開２０１４−１７５４１２号公報 特開２００６−３２１７０７号公報 特開２０１５−２２０７号公報 特開２０１３−１２１８９８号公報
Haizheng Song and Tangali S. Sudarshan, "Basal plane dislocation conversion near the epilayer/substrate interface in epitaxial growth of 4° off-axis 4H-SiC", Journal of Crystal Growth 371(2013)94-101 Keiko Masumoto, Sachiko Ito, Hideto Goto, Hirotaka Yamaguchi, Kentaro Tamura, Chiaki Kudou, Johji Nishio, Kazutoshi Kojima, Toshiyuki Ohno and Hajime Okumura, "Conversion of basal plane dislocations to threading edge dislocations in growth of epitaxial layers on 4H-SiC substrates with a vicinal off-angle", Material Science Forum Vols. 778-780(2014) pp. 99-102 Kentaro Tamura, Chiaki Kudou, Keiko Masumoto, Johji Nishio and Kazutoshi Kojima,"Homo-epitaxial growth on 2° off-cut 4H-SiC(0001) Si-face substrates using H2-SiH4-C3H8CVD system", Material Science Forum Vols. 778-780(2014) pp. 214-217 Louise Lilja, Jawad ul Hassan, Erik Janzen and Peder Bergman, "Improved Epilayer Surface Morphology on 2° off-cut 4H-SiC Substrates", Material Science Forum Vols. 778-780(2014) pp. 206-209 F. La Via, N. Piluso, P. Fiorenza, M. Mauceri, C. Vecchio, A. Pecora and D. Crippa, "Epitaxial growth on 150 mm 2° off wafers", Material Science Forum Vols. 821-823(2015) pp. 157-160 K. Kojima, K. Masumoto, S. Ito, A. Nagata and H. Okumura, "Reducing the wafer off angle for 4H-SiC homoepitaxy", ECS Transactions 58(4), 111-117(2013)
低オフ角ＳｉＣ基板上ＳｉＣエピタキシャル成長層においても、このようなステップバンチングや三角欠陥密度の発生を低減し、かつ欠陥密度の低減とトレードオフ関係にある膜厚均一性およびキャリア密度均一性に優れ、コスト低減可能なＳｉＣエピタキシャル成長技術が望まれる。
本実施の形態は、低オフ角ＳｉＣ基板上ＳｉＣエピタキシャル成長において、膜厚均一性およびキャリア密度均一性に優れ、かつ表面欠陥の少ない高品質で、コスト低減可能なＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置を提供する。
実施の形態の一態様によれば、４度未満の低オフ角基板と、前記基板上に配置されたＳｉＣエピタキシャル成長層とを備え、前記ＳｉＣエピタキシャル成長層は、Ｓｉ化合物をＳｉの供給源とし、Ｃ化合物をＣの供給源とし、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有するＳｉＣエピタキシャルウェハが提供される。
実施の形態の他の態様によれば、ＳｉＣインゴットを準備し、４度未満のオフ角を付けて切り出し、研磨してＳｉＣベアウェハを形成する工程と、前記ＳｉＣベアウェハの切り出し面を除去し、４度未満のＳｉＣ基板を形成する工程と、前記ＳｉＣ基板上に、ＳｉＣエピタキシャル成長層を結晶成長させる工程とを有し、供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有することを特徴とするＳｉＣエピタキシャルウェハの製造方法が提供される。
実施の形態の他の態様によれば、ガス注入口と、ガス排気口と、加熱部と、反応炉とを備え、４度未満のオフ角基板上にＳｉＣエピタキシャル成長層を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有するＳｉＣエピタキシャルウェハの製造装置が提供される。
実施の形態の他の態様によれば、上記のＳｉＣエピタキシャルウェハを備える半導体装置が提供される。
本実施形態によれば、低オフ角ＳｉＣ基板上ＳｉＣエピタキシャル成長において、膜厚均一性およびキャリア密度均一性に優れ、かつ表面欠陥の少ない高品質で、コスト低減可能なＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置を提供する。
（ａ）実施の形態に係るＳｉＣエピタキシャルウェハの模式的鳥瞰構成図、（ｂ）ＳｉＣエピタキシャル成長層が、バッファ層とドリフト層との２層構造を備える実施の形態に係るＳｉＣエピタキシャルウェハの模式的鳥瞰構成図。 （ａ）実施の形態に係るＳｉＣエピタキシャルウェハに適用可能な４Ｈ−ＳｉＣ結晶のユニットセルの模式的鳥瞰構成図、（ｂ）４Ｈ−ＳｉＣ結晶の２層部分の模式的構成図、（ｂ）４Ｈ−ＳｉＣ結晶の４層部分の模式的構成図。 図２（ａ）に示す４Ｈ−ＳｉＣ結晶のユニットセルを（０００１）面の真上から見た模式的構成図。 実施の形態に係るＳｉＣエピタキシャルウェハの製造方法を示す模式的鳥瞰構造図であって、（ａ）六方晶ＳｉＣインゴットを準備し、（０００１）面に対して４度未満のオフ角θを付けて切り出し、研磨して複数枚のＳｉＣベアウェハを形成する工程図、（ｂ）機械加工後、ＳｉＣベアウェハの切り出し面（（０００１）面）を５００ｎｍ以上除去する工程図、（ｃ）ＳｉＣ基板の主面（０００１）面を酸化処理することにより、ＳｉＣ基板の主面に酸化膜を形成する工程図、（ｄ）４度未満のオフ角ＳｉＣ基板上に、ＳｉＣエピタキシャル成長層を形成する工程図。 ＳｉＣエピタキシャルウェハを切り出す六方晶ＳｉＣインゴットの写真例。 （ａ）比較例として、ＳｉＣインゴットから４度オフ角にＳｉＣエピタキシャルウェハを切り出す例の模式的説明図、（ｂ）ＳｉＣインゴットから２度オフ角にＳｉＣエピタキシャルウェハを切り出す例の模式的説明図。 欠陥密度（個／ｃｍ2）をパラメータとする歩留りＹ（％）とデバイス辺長（ｍｍ）との関係図。 （ａ）ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際にオフ角が相対的に大きい場合に、基底面転位(ＢＰＤ)から貫通刃状転位（ＴＥＤ）への変換の様子の説明図、（ｂ）オフ角が相対的に小さい場合に、ＢＰＤからＴＥＤへの変換の様子の説明図。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際に適用するエピタキシャル成長装置であって、（ａ）ガスフローチャネル方向の模式的断面構造図、（ｂ）ガスフローチャネルに垂直方向の模式的断面構造図。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際に適用するエピタキシャル成長装置において、エピタキシャル成長時にホルダプレート上の６インチウェハポケット内に３インチウェハを２個並列配置する構成の模式的平面図。 ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際に良好な表面平坦性を示す成長温度Ｔgと原料ガスＣ／Ｓｉ比の関係であって、オフ角４度とオフ角２度における表面モフォロジー限界を比較した図。 図１１において、２度オフ角ＳｉＣ基板上に形成したＳｉＣエピタキシャル成長層の共焦点微分干渉顕微鏡像（視野：７５０×７５０μｍ2）であって、（ａ）成長温度Ｔg＝１６８０℃、Ｃ／Ｓｉ比＝０．８、ＨＡＺＥ値＝５．７の場合、（ｂ）成長温度Ｔg＝１６８０℃、Ｃ／Ｓｉ比＝０．９、ＨＡＺＥ値＝５．９の場合、（ｃ）成長温度Ｔg＝１６５０℃、Ｃ／Ｓｉ比＝０．７、ＨＡＺＥ値＝５．５の場合、（ｄ）成長温度Ｔg＝１６５０℃、Ｃ／Ｓｉ比＝０．８、ＨＡＺＥ値＝５．５の場合、（ｅ）成長温度Ｔg＝１６５０℃、Ｃ／Ｓｉ比＝０．９、ＨＡＺＥ値＝５．７の場合。 図１１において、２度オフ角ＳｉＣ基板上に形成したＳｉＣエピタキシャル成長層の共焦点微分干渉顕微鏡像（視野：７５０×７５０μｍ2）であって、（ａ）成長温度Ｔg＝１７１０℃、Ｃ／Ｓｉ比＝０．８、ＨＡＺＥ値＝１９．７の場合、（ｂ）成長温度Ｔg＝１７１０℃、Ｃ／Ｓｉ比＝１．０、ＨＡＺＥ値＝２７．７の場合、（ｃ）成長温度Ｔg＝１６８０℃、Ｃ／Ｓｉ比＝１．０、ＨＡＺＥ値＝１４．１の場合、（ｄ）成長温度Ｔg＝１６５０℃、Ｃ／Ｓｉ比＝１．０、ＨＡＺＥ値＝１５．１の場合。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、欠陥密度（ｃｍ-2）とキャリア密度（ＮD−ＮA)均一性（％）の成長圧力Ｐ（ｋＰａ）依存性（成長温度Ｔg＝１６８０℃、キャリアガス流量１２０ｓｌｍ-Ｈ2、Ｃ／Ｓｉ比＝０．９）。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、欠陥密度（ｃｍ-2）とキャリア密度（ＮD−ＮA)均一性（％）のキャリアガス流量（Ｈ2フロー）（ｓｌｍ）依存性（成長温度Ｔg＝１６８０℃、Ｃ／Ｓｉ比＝０．９、成長圧力Ｐ＝１０．３（ｋＰａ）。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、成長圧力Ｐ＝１０．３（ｋＰａ）における成長温度Ｔg（℃）とＣ／Ｓｉ比との関係におけるプロセスウィンドウの説明図。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、欠陥密度（ｃｍ-2）とキャリア密度ＮD−ＮA)均一性（％）のＣ／Ｓｉ比依存性（成長温度Ｔg＝１６８０℃、キャリアガス流量１２０ｓｌｍ-Ｈ2、成長圧力Ｐ＝１０．３（ｋＰａ））。 ２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、（ａ）ダウンフォールの一例、（ｂ）ダウンフォールの別の例、（ｃ）ダウンフォールの更に別の例、（ｄ）ダウンフォールの更に別の例、（ｅ）ダウンフォールの更に別の例、（ｆ）ダウンフォールの更に別の例。 ２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、（ａ）キャロット欠陥の一例、（ｂ）キャロット欠陥の別の例、（ｃ）キャロット欠陥の更に別の例、（ｄ）キャロット欠陥の更に別の例。 ２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、（ａ）三角欠陥の一例、（ｂ）三角欠陥の別の例、（ｃ）三角欠陥の更に別の例、（ｄ）三角欠陥の更に別の例。 ２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、（ａ）ダウンフォール＋三角欠陥の一例、（ｂ）ダウンフォール＋三角欠陥の別の例。 ２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する三角欠陥の発生機構の説明図であって、（ａ）三角欠陥の模式的平面図、（ｂ）三角欠陥の模式的断面図。 オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する三角欠陥の低減対策の説明図。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、三角欠陥の発生確率（％）とエピタキシャル成長層の厚さとの関係を示す図（三角欠陥の数Ｎ＝６１）。 （ａ）実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、６インチウェハポケット内に並べて配置した３インチウェハ（内側）上の欠陥密度マップ、（ｂ）実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、６インチウェハポケット内に並べて配置した３インチウェハ（外側）上の欠陥密度マップ、（ｃ）実施の形態に係る２度オフ角ＳｉＣ基板上にバッファ層を介してＳｉＣエピタキシャル成長層（ドリフト層）を形成した結果であって、６インチウェハポケット内に並べて配置した３インチウェハ（内側）上の欠陥密度マップ、（ｄ）実施の形態に係る２度オフ角ＳｉＣ基板上にバッファ層を介してＳｉＣエピタキシャル成長層（ドリフト層）を形成した結果であって、６インチウェハポケット内に並べて配置した３インチウェハ（外側）上の欠陥密度マップ。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した模式的構造例（成長温度Ｔg＝１６７０℃、Ｃ／Ｓｉ比＝０．９、成長圧力Ｐ＝６．３（ｋＰａ、ＳｉＣエピタキシャル成長層の厚さ＝５μｍ）。 実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、欠陥密度（ｃｍ-2）および反射ロス（a. u.）のエッチング深さ依存性。 実施の形態に係る２度オフ角ＳｉＣ基板上にバッファ層を介してＳｉＣエピタキシャル成長層（ドリフト層）を形成した結果であって、（ａ）模式的構造例（成長温度Ｔg＝１６８０℃、成長圧力Ｐ＝１０．３（ｋＰａ）、バッファ層のＣ／Ｓｉ比＝０．７５、バッファ層の厚さ＝Ｘμｍ、エピタキシャル成長層のＣ／Ｓｉ比＝０．９、エピタキシャル成長層の厚さ＝１０μｍ）、（ｂ）ＳｉＣエピタキシャル成長層（ドリフト層）の欠陥密度（ｃｍ-2）とバッファ層の厚さＸ（μｍ）依存性（Ｃ／Ｓｉ比＝０．７５）。 ２度オフ角ＳｉＣ基板上にバッファ層を介して形成したＳｉＣエピタキシャル成長層（ドリフト層）の共焦点微分干渉顕微鏡像（視野：７５０×７５０μｍ2）の典型例（成長温度＝１６８０℃、バッファ層のＣ／Ｓｉ比＝０．７５、バッファ層の厚さ０．５μｍ、ドリフト層のＣ／Ｓｉ比＝０．９、ドリフト層の厚さ＝１０μｍ）。 実施の形態に係るＳｉＣエピタキシャルウェハの製造装置であって、ＳｉＣエピタキシャル成長に適用可能な第１のＣＶＤ装置の模式的構成図。 実施の形態に係るＳｉＣエピタキシャルウェハの製造装置であって、ＳｉＣエピタキシャル成長に適用可能な第２のＣＶＤ装置の模式的構成図。 実施の形態に係るＳｉＣエピタキシャルウェハの製造装置であって、ＳｉＣエピタキシャル成長に適用可能な第３のＣＶＤ装置の模式的構成図。 実施の形態に係るＳｉＣエピタキシャルウェハの製造装置であって、ＳｉＣエピタキシャル成長に適用可能な第４のＣＶＤ装置の模式的構成図。 実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したショットキーバリアダイオードの模式的断面構造図。 実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したトレンチゲート型ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したプレーナゲート型ＭＯＳＦＥＴの模式的断面構造図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[実施の形態]
実施の形態に係るＳｉＣエピタキシャルウェハ１は、図１（ａ）に示すように、４度未満のオフ角基板２と、基板２上に配置されたＳｉＣエピタキシャル成長層３とを備える。ここで、ＳｉＣエピタキシャル成長層３は、Ｓｉ化合物をＳｉの供給源とし、Ｃ化合物をＣの供給源とする。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有していても良い。
また、実施の形態に係るＳｉＣエピタキシャルウェハ１は、図１（ｂ）に示すように、４度未満のオフ角基板２と、基板２上に配置されたＳｉＣエピタキシャル成長層３とを備え、ＳｉＣエピタキシャル成長層３は、基板２上に配置されたバッファ層３Ｂと、バッファ層３Ｂ上に配置されたドリフト層３Ｄとを備えていても良い。キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層３ＢのＳｉ化合物とＣ化合物のＣ／Ｓｉ比をドリフト層３ＤのＳｉ化合物とＣ化合物のＣ／Ｓｉ比よりも低く制御している。
また、４度未満のオフ角は、例えば、２度を有していても良い。
また、オフ角基板の直径は、例えば、１００ｍｍ以上を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３の形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。ここで、ｓｌｍは、standard liter (リットル)／ｍｉｎであり、１ａｔｍ、０℃ における１分間辺りの流量をリットルで表示した単位である。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層３は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ドーパントの原料としては、窒素またはトリメチルアルミニウム（ＴＭＡ：Trimethylaluminium：（ＣＨ3）3Ａｌ)を適用可能である。
（ＳｉＣエピタキシャルウェハ）
実施の形態に係るＳｉＣエピタキシャルウェハの模式的鳥瞰構成は、図１（ａ）若しくは図１（ｂ）に示すように表される。
ＳｉＣエピタキシャルウェハ１は、例えば、４Ｈ−ＳｉＣからなり、４度未満のオフ角ＳｉＣ基板２と、ＳｉＣ基板２に積層されたＳｉＣエピタキシャル成長層３とを備える。ＳｉＣ基板２の厚さｔ１は、例えば、約２００μｍ〜約５００μｍであり、ＳｉＣエピタキシャル成長層３の厚さｔ２は、例えば、約４μｍ〜約１００μｍである。
また、ＳｉＣエピタキシャル成長層３は、図１（ｂ）に示すように、バッファ層３Ｂとドリフト層３Ｄの２層構造を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層３ＢのＳｉ化合物とＣ化合物のＣ／Ｓｉ比をドリフト層３ＤのＳｉ化合物とＣ化合物のＣ／Ｓｉ比よりも低く制御しても良い。
（結晶構造）
実施の形態に係るＳｉＣエピタキシャルウェハ１に適用可能な４Ｈ−ＳｉＣ結晶のユニットセルの模式的鳥瞰構成は、図２（ａ）に示すように表され、４Ｈ−ＳｉＣ結晶の２層部分の模式的構成は、図２（ｂ）に示すように表され、４Ｈ−ＳｉＣ結晶の４層部分の模式的構成は、図２（ｃ）に示すように表される。
また、図２（ａ）に示す４Ｈ−ＳｉＣの結晶構造のユニットセルを（０００１）面の真上から見た模式的構成は、図３に示すように表される。
図２（ａ）〜図２（ｃ）に示すように、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのＳｉ原子に対して４つのＣ原子が結合している。４つのＣ原子は、Ｓｉ原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つのＣ原子は、１つのＳｉ原子がＣ原子に対して［０００１］軸方向に位置し、他の３つのＣ原子がＳｉ原子に対して［０００−１］軸側に位置している。
［０００１］軸および［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
また、［０００１］軸に垂直であり、かつ（０００１）面の真上から見た場合において六角柱の互いに隣り合わない頂点を通る方向がそれぞれ、ａ１軸［２−１−１０］、ａ２軸［−１２−１０］およびａ３軸［−１−１２０］である。
図３に示すように、ａ１軸とａ２軸との間の頂点を通る方向が［１１−２０］軸であり、ａ２軸とａ３軸との間の頂点を通る方向が［−２１１０］軸であり、ａ３軸とａ１軸との間の頂点を通る方向が［１−２１０］軸である。
六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ１軸と［１１−２０］軸との間から時計回りに順に、［１０−１０］軸、［１−１００］軸、［０−１１０］軸、［−１０１０］軸、［−１１００］軸および［０１−１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面および（０００−１）面に対して直角な結晶面である。
（ＳｉＣエピタキシャルウェハの製造方法）
実施の形態に係るＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣインゴット１３を準備し、４度未満のオフ角θを付けて切り出し、研磨してＳｉＣベアウェハ１４を形成する工程と、ＳｉＣベアウェハ１４の切り出し面を除去し、４度未満のオフ角ＳｉＣ基板２を形成する工程と、ＳｉＣ基板２の主面上に酸化膜１６を形成する工程と、酸化膜１６を除去する工程と、４度未満のオフ角ＳｉＣ基板２上に、ＳｉＣエピタキシャル成長層３を結晶成長させる工程とを有する。ここで、供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備える。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層３を結晶成長させる工程は、ＳｉＣ基板２上にバッファ層３Ｂを結晶成長させる工程と、バッファ層３Ｂ上にドリフト層３Ｄを結晶成長させる工程とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層３ＢのＣ／Ｓｉ比をドリフト層３ＤのＣ／Ｓｉ比よりも低く制御している。
オフ角θは、２度であっても良い。
また、オフ角基板の直径は、例えば、１００ｍｍ以上を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長圧力Ｐは、３ｋＰａ以上１１ｋＰａ以下であっても良い。
また、ＳｉＣエピタキシャル成長層３形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下であっても良い。
また、ＳｉＣエピタキシャル成長層３は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかを備えていても良い。
例えば、４Ｈ−ＳｉＣインゴットを、（０００１）面に対して[１１−２０]軸方向に２度のオフ角を付けて切り出すことにより、ＳｉＣベアウェハ１４を得た。ＳｉＣベアウェハ１４の直径は、約１５０ｍｍである。
次に、ＳｉＣベアウェハ１４の切り出された面を研磨加工し、エピタキシャルウェハに適切な面を得た。研磨加工では、ウェハ端のべベル加工なども含み、機械的な加工だけでは加工ダメージを十分に除去できないため、化学的な効果も利用して、研磨表面を仕上げた。
エピタキシャル成長する前に、研磨表面は十分に洗浄し、表面を清浄にする。ここで、洗浄方法としては、ＲＣＡ洗浄、ブラシ洗浄、機能水洗浄、メガソニック洗浄などを用いることができる。
ウェハ設置後の反応炉内の圧力は、例えば、約３ｋＰａ以上約１１ｋＰａ以下に保たれている。反応炉内には、原料のキャリアガスとなるＨ2を供給する。Ｈ2以外にＡｒガスを供給しても良い。キャリアガスにＨＣｌまたはＨＦを混合することで、気相反応が抑制され、エピタキシャルウェハ上のパーティクルの発生を抑制し、高品質なウェハを供給可能である。
実施の形態に係るＳｉＣエピタキシャルウェハの製造方法を示す模式的鳥瞰構成であって、六方晶ＳｉＣインゴット１３を準備し、（０００１）面に対して４度未満のオフ角θを付けて切り出し、研磨して複数枚のＳｉＣベアウェハ１４を形成する工程は、図４（ａ）に示すように表される。また、機械加工後、ＳｉＣベアウェハ１４の切り出し面１５を除去する工程は、図４（ｂ）に示すように表される。さらに、ＳｉＣ基板２の主面４を酸化処理することにより、ＳｉＣ基板２の主面４上に酸化膜を形成する工程は、図４（ｃ）に示すように表される。また、ＳｉＣ基板２上に、ＳｉＣエピタキシャル成長層３を形成する工程は、図４（ｄ）に示すように表される。
(ａ)まず、図４（ａ）に示すように、六方晶ＳｉＣインゴット１３を準備する。次に、ＳｉＣインゴット１３を、（０００１）面に対して［１１−２０］軸方向に４度未満のオフ角θを付けて切り出し、複数枚のＳｉＣベアウェハ１４を得る。次に、ＳｉＣベアウェハ１４の切り出し面１５（（０００１）面）を、ラップ加工などの機械加工により研磨する。
（ｂ）次に、図４（ｂ）に示すように、切り出し面１５（（０００１）面）を、例えば、約５００ｎｍ以上除去する。除去方法は、例えば、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）技術、プラズマエッチング技術などを適用することができる。好ましくは、プラズマエッチングで行う。ＳｉＣは非常に硬い材料であるため、ダメージの少ないＣＭＰで５００ｎｍ以上除去するには、相対的に時間を要するが、プラズマエッチングでは２０分程度の短時間で済む。なお、研磨技術の向上により、ＣＭＰでも１枚当たり２０分程度でのダメージ層除去が可能になっており、適宜選択可能である。一方、ＳｉＣベアウェハ１４の切り出し面１５については、ＳｉＣは非常に硬いため、プラズマエッチングによるダメージは少ない。以上の除去工程により、切り出し後の機械加工により発生したＳｉＣベアウェハ１４の切り出し面１５のダメージ層が十分に除去され、厚さｔ１として、例えば、約２００μｍ〜約５００μｍのＳｉＣ基板２が得られる。
（ｃ）次に、図４（ｃ）に示すように、ＳｉＣ基板２の主面４（０００１）面を酸化処理し、ＳｉＣ基板２の主面４に酸化膜１６を形成する。酸化処理は、ドライ酸化法、ウエット酸化法のどちらで行なってもよい。なお、図示は省略するが、当該酸化膜１６は、ＳｉＣ基板２の裏面および周面にも形成される。その後、フッ酸（ＨＦ）を用いて、酸化膜１６を除去する。この酸化膜１６の形成工程および除去工程を行うことにより、ＣＭＰやプラズマエッチングで除去しきれなかったＳｉＣベアウェハ１４の切り出し面１５のダメージ層、ＣＭＰやプラズマエッチングの際に発生した変質層（ダメージ層）を確実に除去することができる。なお、酸化膜１６の形成工程および除去工程は、５００ｎｍ以上の除去処理後だけでなく、除去処理前でのみ行ってもよいし、除去処理の前後両方で行ってもよい。
（ｄ）次に、図４（ｄ）に示すように、４度未満のオフ角ＳｉＣ基板２上に、ＳｉＣエピタキシャル成長層３を結晶成長させる。
原料として、例えば、ＳｉＨ4とＣ3Ｆ8を供給した。ＳｉＨ4とＣ3Ｆ8は、それぞれＨ2ガスで希釈して、反応炉内へ供給した。
エピタキシャル成長温度は、１６３０℃以上１６９０℃以下の範囲で実施し、例えば、約１６８０℃が適切であった。
エピタキシャル成長したウェハ表面を検査した結果、ウェハ上のパーティクルを含めた表面凹凸欠陥密度は、０．０７ｃｍ-2以下であった。すなわち、１５０ｍｍウェハ上で１０個程度の欠陥しか発生せず、表面凹凸欠陥の少ない高品質なウェハが得られた。
また、成長面は、ｃ面、（１１−２０）面、（１０−１０）面であっても良い。
４Ｈ−ＳｉＣ以外にも６Ｈ−ＳｉＣを用いることもできる。ウェハは、１６３０℃以上１６９０℃以下に加熱され、水素で希釈したＣ3Ｈ8を反応炉内へ供給し、ＳｉＣホモエピタキシャル成長を実施した。原料は、ＳｉＨ4の代わりにＳｉＨＦ3を用いることもできる。
ＳｉＣエピタキシャルウェハを切り出す六方晶ＳｉＣインゴットの写真例は、図５に示すように表される。六方晶ＳｉＣインゴットの、バルク結晶長は、約３０ｍｍである。
比較例として、ＳｉＣインゴットから４度オフ角にＳｉＣエピタキシャルウェハを切り出す例の模式的説明は、図６（ａ）に示すように表され、ＳｉＣインゴットから２度オフ角にＳｉＣエピタキシャルウェハを切り出す例の模式的説明は、図６（ｂ）に示すように表される。
ウェハ取れ数は、６インチφウェハの厚さ＝０．５ｍｍとし、バルク結晶長３０ｍｍとすると、４度オフ角に切り出すＳｉＣエピタキシャルウェハの枚数＝３９枚、２度オフ角に切り出すＳｉＣエピタキシャルウェハの枚数＝４９枚であり、約２５％増加している。バルク結晶長３０ｍｍの内、４度オフ角に切り出すＳｉＣエピタキシャルウェハの占有高さＬ４は、約１９．４ｍｍであり、一方約２４．６ｍｍが２度オフ角に切り出すＳｉＣエピタキシャルウェハの占有高さＬ２は、約２４．６ｍｍである。
基板オフ角の低減により、ウェハコストを削減することができる。
（歩留り曲線）
欠陥密度（個／ｃｍ2）をパラメータとする歩留りＹ（％）と角型デバイスのデバイス辺長（ｍｍ）との関係は、図７に示すように表される。
例えば、欠陥密度＝０．２個／ｃｍ2の場合、デバイス辺長１０ｍｍのＳｉＣデバイスを想定すると、８０％以上の歩留りを期待することができ、デバイス辺長５ｍｍのＳｉＣデバイスを想定すると、９５％以上の歩留りを期待することができる。
一方、欠陥密度の許容値が０．５個／ｃｍ2以下の場合は、デバイス辺長１０ｍｍのＳｉＣデバイスを想定すると、歩留りは６０％以上となるが、デバイス辺長５ｍｍのＳｉＣデバイスを想定すると、８５％以上の歩留りを期待することができる。
一方、欠陥密度の許容値が１個／ｃｍ2以下の場合は、デバイス辺長１０ｍｍのＳｉＣデバイスを想定すると、歩留りは３５％以上となるが、デバイス辺長５ｍｍのＳｉＣデバイスを想定すると、７５％以上の歩留りを期待することができる。
(ＢＰＤからＴＥＤへの変換と基板オフ角)
低オフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成する際にオフ角が相対的に大きい場合に、基底面転位(ＢＰＤ: Basal Plane Dislocation)から貫通刃状転位（ＴＥＤ: Threading Edge Dislocation）への変換の様子の説明は、図８（ａ）に示すように表され、オフ角が相対的に小さい場合に、ＢＰＤからＴＥＤへの変換の様子の説明は、図８（ｂ）に示すように表される。
ＳｉＣエピタキシャル成長層で基底面転位(ＢＰＤ)から貫通刃状転位（ＴＥＤ）への変換確率増加のメカニズムは以下の通りである。
基底面転位(ＢＰＤ)は、六方晶構造のＳｉＣ結晶のｃ面（０００１）に平行に伸び、貫通刃状転位（ＴＥＤ）は、ｃ面（０００１）に垂直に伸びる。
化学的気相堆積（ＣＶＤ：Chemical Vapor Deposition）法によるＳｉＣのエピタキシャル成長は、オフ角を設けたＳｉＣ基板上へのステップフロー成長により進行する。
ＳｉＣエピタキシャル成長層を形成した場合、転位はＳｉＣ基板からＳｉＣエピタキシャル成長層に伝搬して伸びていくが、略膜厚方向に伸びるＴＥＤの方が、膜厚方向に略垂直に伸びるＢＰＤよりも短くなる。
ＳｉＣエピタキシャル成長層の膜厚の増加時における転位導入（伸長）のエネルギーが、転位導入（伸長）が短くて済むＴＥＤの方が小さくなるため、ＢＰＤがＴＥＤに変換され易くなる。
上記のＢＰＤがＴＥＤに変換される効果は、オフ角が小さくなる方が顕著である。オフ角が４度から２度に変化すると、図８（ａ）および図８（ｂ）中の破線矢印で示すように、ＳｉＣエピタキシャル成長により伸びるＢＰＤの長さは約２倍になり、ＴＥＤに変換した場合のエネルギー差が大きくなる。特にオフ角が小さくなると、変換されない場合のＢＰＤの長さが長くなり、ＴＥＤとＢＰＤでの転位導入(伸張)エネルギー差が大きくなるため、ＢＰＤのＴＥＤへの変換確率は高くなる。
例えば、ＳｉＣエピタキシャル成長層の膜厚が１０μｍにおけるＢＰＤからＴＥＤへの変換確率は、４度オフ基板において、９９．２６％であるが、１度オフ角基板においては、９９．９７％である。
本実施形態によれば、低オフ角ＳｉＣ基板上ＳｉＣエピタキシャル成長において、膜厚均一性およびキャリア密度均一性に優れ、かつ表面欠陥の少ない高品質で、コスト低減可能なＳｉＣエピタキシャルウェハを提供可能である。
本実施形態によれば、６インチφ相当の２度オフ基板上に形成されたＳｉＣエピタキシャル成長層おいて、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層と同等の良好な表面モフォロジー、実用レベルの面内キャリア密度均一性、低欠陥密度の全てを満足するＳｉＣエピタキシャル成長を実現した。
実験における同時処理枚数は、１５０ｍｍΦ相当で、約３枚である。後述する第１のＣＶＤ装置〜第４のＣＶＤ装置を適用することによって、処理枚数を増加可能である。
膜厚は、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層で、例えば、約１０．２μｍである。
成長レートは、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、最大４０μｍ／ｈであるが、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層おいては、例えば、約９．８μｍ／ｈである。
膜厚均一性は、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、約１．２％が得られている。
ドーピング濃度は、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、約１．５×１０16ｃｍ-3である。一方、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、約１．０×１０16ｃｍ-3が得られている。
面内キャリア密度均一性(σ／mean)は、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、約１０％以下である。一方、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、約７．０％以下が得られている。
２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、エピタキシャル成長層の厚さが約１０μｍまでは、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層と同程度のモフォロジーを維持しつつ、同等の面内キャリア密度均一性が得られている。
欠陥密度（CANDELA）は、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、０．４０個／ｃｍ2、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、０．１６個／ｃｍ2が得られている。
欠陥密度（SICA）は、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、０．６９個／ｃｍ2、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、０．２１個／ｃｍ2が得られている。
キャロット欠陥密度は、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、０．４４個／ｃｍ2、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、０．０１個／ｃｍ2が得られている。
表面欠陥密度は、２度オフ化することによって、低下する結果が得られている。
膜厚１０μｍにおけるＢＰＤからＴＥＤへの変換確率は、４度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、９９．３〜９９．７％であるが、２度オフ基板上に形成されたＳｉＣエピタキシャル成長層では、９９．４％〜１００％が得られている。ここで、欠陥密度（CANDELA）は、KLA Tencor社のウェハ表面検査装置CANDELAにより検出された欠陥の密度である。CANDELAでは、レーザ光をウェハ表面に走査し、ウェハ表面での散乱光よりウェハ表面のパーティクルや結晶欠陥を検出する。
欠陥密度(SICA)は、レーザテック社製のウェハ表面検査装置SICAにより検出された欠陥の密度である。SICAでは、共焦点微分干渉光学系により、ＳｉＣエピタキシャル成長層の表面のナノメートルオーダーの凹凸を観察可能である。ＳｉＣ−ＭＯＳデバイスの信頼性に影響するＳｉＣエピタキシャル成長層の表面の巨大ステップバンチングや貫通転位によるエピ表面ピットも検出可能である。
また、キャロット欠陥密度がオフ角４度から２度になると減少している実験結果を確認している。そのメカニズムは以下の通りである。
キャロット欠陥は、貫通らせん転位（ＴＳＤ：Threading Screw Dislocation）を起点として、エピタキシャル成長時にダウンステップ方向に成長する欠陥であるが、基板オフ角が小さくなると、同じエピタキシャル成長層の膜厚を成長した際のキャロット欠陥の長さは長くなる。オフ角４度から２度になるとキャロット欠陥の長さは、約２倍となる。このことが、キャロット欠陥導入によるエネルギー変化と、キャロット欠陥を発生させずにＴＳＤのままでいる場合のエネルギー変化の大小関係に影響している。結果として、キャロット欠陥密度がオフ角４度から２度になると減少している。
（エピタキシャル成長装置）
実施の形態に係る低オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際に適用するエピタキシャル成長装置２００であって、ガスフローチャネル方向の模式的断面構造は、図９（ａ）に示すように表され、ガスフローチャネルに垂直方向の模式的断面構造は、図９（ｂ）に示すように表される。
実施の形態に係るエピタキシャル成長装置２００は、図９（ａ）および図９（ｂ）に示すように、ガス注入口１４０と、ガス排気口１６０と、加熱部１００と、反応炉とを備える。原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
反応炉は、図９（ａ）および図９（ｂ）に示すように、横型反応炉を備え、横型反応炉内には、複数枚のＳｉＣエピタキシャルウェハ１がフェースアップに配置可能である。
加熱部１００の加熱方式としては、コイルを用いた誘導加熱方式を採用している。
加熱部１００は、断熱材１１２を介して配置されている。
固定サセプタ１１４間に配置されたホルダプレート１１８上にＳｉＣエピタキシャルウェハ１を配置している。ホルダプレート１１８は、回転サセプタ支持台１２５に接続された回転サセプタ１１６上に配置され、回転可能になされている。
固定サセプタ１１４・回転サセプタ１１６は、カーボン製の部材で構成され、このカーボン製部材が発熱し、それにホルダプレート１１８を介して接触しているＳｉＣエピタキシャルウェハ１または、発熱したカーボン製部材からの輻射でＳｉＣエピタキシャルウェハ１が加熱される。ホルダプレート１１８および回転サセプタ支持台１２５は、ステンレス部材若しくはカーボン製部材で構成可能である。
実施の形態に係るエピタキシャル成長装置２００は、３×１５０ｍｍ、すなわち、６インチφウェハを同時に３枚搭載可能である。
実施の形態に係るエピタキシャル成長装置２００において、エピタキシャル成長時にホルダプレート１１８上の６インチウェハポケット６Ｐ内に３インチウェハを２個並列配置する模式的平面構成は、図１０に示すように表される。実験に使用する際は、図１０に示すように、６インチウェハポケット６Ｐ内に３インチウェハを２個並列配置した。
実験に適用されたエピタキシャル成長の装置構成、動作条件、ガス系、反応系などは、以下の通りである。
使用エピタキシャル成長装置は、誘導加熱式横型ホットウォールＣＶＤ装置（東京エレクトロン製 Probus-SiC（登録商標））である。
使用ガスは、Ｓｉ原料となるＳｉＨ4(モノシラン)、Ｃ原料となるＣ3Ｈ8（プロパン）、ｎ型ドーパントとなるＮ2（窒素）、また、キャリアガスとなるＨ2（水素）である。
基本成長条件としては、成長温度Ｔg＝１６２０℃〜１７２５℃、成長圧力Ｐ＝２ｋＰａ〜１１ｋＰａ、Ｈ2キャリアガス流量＝１００ｓｌｍ〜１５０ｓｌｍである。成長条件の典型的な値は、成長温度Ｔg＝１６８０℃、成長圧力Ｐ＝１０．３ｋＰａ、Ｈ2キャリアガス流量＝１２０ｓｌｍである。
成長温度Ｔgを１６２０℃〜１７２５℃の範囲で変化させ、原料ガスのＣ／Ｓｉ比を０．７〜１．０の範囲で変化させ、成長圧力ＰとＨ2キャリアガス流量を成長パラメータとして適用した。
共焦点微分干渉顕微鏡を用いて、欠陥密度を含む表面モフォロジーを観察した。
フーリエ変換赤外分光光度計（ＦＴ-ＩＲ：Fourier transform infrared spectrometer）を用いて、エピタキシャル成長層の膜厚均一性を計測した。
また、水銀プローブＣ−Ｖシステムを用いて、エピタキシャル成長層のドーピング均一性を計測した。
（成長温度とＣ／Ｓｉ比の関係の表面モフォロジー限界）
ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際に良好な表面平坦性を示す成長温度と原料ガスＣ／Ｓｉ比の関係であって、オフ角４度とオフ角２度における表面モフォロジー限界を比較した図は、図１１に示すように表される。
２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成するには、４度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する場合に比べて、低温、低Ｃ／Ｓｉ比が必要である。
４度オフ基板を適用する場合には、成長温度は、約１６３０℃〜約１７２５℃、Ｃ／Ｓｉ比は、約０．７〜約１．３５の範囲内であれば適用可能である。
一方、２度オフ基板を適用する場合には、成長温度は、約１６３０℃〜約１６９０℃、Ｃ／Ｓｉ比は、約０．７〜約０．９５の範囲内であれば適用可能である。尚、図１１において、破線ＡＬは、装置構造上の原料ガスのＣ／Ｓｉ比の下限を示す。
（表面モフォロジー）
図１１において、２度オフ角ＳｉＣ基板上に形成したＳｉＣエピタキシャル成長層の共焦点微分干渉顕微鏡像であって、成長温度＝１６８０℃、Ｃ／Ｓｉ比＝０．８、ＨＡＺＥ値＝５．７の場合の表面モフォロジーは、図１２（ａ）に示すように表され、成長温度＝１６８０℃、Ｃ／Ｓｉ比＝０．９、ＨＡＺＥ値＝５．９の場合の表面モフォロジーは、図１２（ｂ）に示すように表され、成長温度＝１６５０℃、Ｃ／Ｓｉ比＝０．７、ＨＡＺＥ値＝５．５の場合の表面モフォロジーは、図１２（ｃ）に示すように表され、成長温度＝１６５０℃、Ｃ／Ｓｉ比＝０．８、ＨＡＺＥ値＝５．５の場合の表面モフォロジーは、図１２（ｄ）に示すように表され、成長温度＝１６５０℃、Ｃ／Ｓｉ比＝０．９、ＨＡＺＥ値＝５．７の場合の表面モフォロジーは、図１２（ｅ）に示すように表される。図１２（ａ）〜図１２（ｅ）の結果は、いずれも２度オフ角ＳｉＣ基板上にバッファ層なしでＳｉＣエピタキシャル成長層を約５μｍ形成した結果である。ＨＡＺＥ値は、表面検査装置SICA6Xによる表面粗さ指標である。いずれも写真視野は、７５０×７５０μｍ2である。
同様に、図１１において、４度オフ角ＳｉＣ基板上に形成したＳｉＣエピタキシャル成長層の共焦点微分干渉顕微鏡像であって、成長温度＝１７１０℃、Ｃ／Ｓｉ比＝０．８、ＨＡＺＥ値＝１９．７の場合の表面モフォロジーは、図１３（ａ）に示すように表され、成長温度＝１７１０℃、Ｃ／Ｓｉ比＝１．０、ＨＡＺＥ値＝２７．７の場合の表面モフォロジーは、図１３（ｂ）に示すように表され、成長温度＝１６８０℃、Ｃ／Ｓｉ比＝１．０、ＨＡＺＥ値＝１４．１の場合の表面モフォロジーは、図１３（ｃ）に示すように表され、成長温度＝１６５０℃、Ｃ／Ｓｉ比＝１．０、ＨＡＺＥ値＝１５．１の場合の表面モフォロジーは、図１３（ｄ）に示すように表される。図１３（ａ）〜図１３（ｄ）の結果は、いずれも４度オフ角ＳｉＣ基板上にバッファ層なしでＳｉＣエピタキシャル成長層を約５μｍ形成した結果である。いずれも写真視野は、７５０×７５０μｍ2である。
４度オフ角ＳｉＣ基板上に形成したＳｉＣエピタキシャル成長層においては、図１３に示すように、Ｃ／Ｓｉ比が１．０以上、かつ成長温度Ｔgが１７１０℃以上では、相対的に巨大なステップバンチングが発生している。
一方、２度オフ角ＳｉＣ基板上に形成したＳｉＣエピタキシャル成長層においては、図１２に示すように、相対的に巨大なステップバンチングの発生が抑制可能である。例えば、Ｃ／Ｓｉ比が、例えば、約０．９５以下、かつ成長温度Ｔgが１６９０℃以下では、相対的に巨大なステップバンチングの発生が抑制可能である。
（成長圧力依存性）
実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、三角欠陥密度（ｃｍ-2）とキャリア密度（ＮD−ＮA）均一性(σ／mean)（％）の成長圧力Ｐ（ｋＰａ）依存性（１２０ｓｌｍ-Ｈ2、Ｃ／Ｓｉ比＝０．９）は、図１４に示すように表される。
ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲において、三角欠陥密度（ｃｍ-2）＜約１（ｃｍ-2）を満足している。また、約７．５ｋＰａ以上において、キャリア密度（ＮD−ＮA）均一性(σ／mean)が、１０（％）未満を満足している。
（キャリアガス流量依存性）
実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、三角欠陥密度（ｃｍ-2）とキャリア密度（ＮD−ＮA）均一性(σ／mean)（％）のキャリアガス流量（Ｈ2フロー）（ｓｌｍ）依存性（Ｃ／Ｓｉ比＝０．９、成長圧力Ｐ＝１０．３ｋＰａ）は、図１５に示すように表される。
ＳｉＣエピタキシャル成長層形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲において、三角欠陥密度（ｃｍ-2）＜約１（ｃｍ-2）を満足している。また、１００ｓｌｍ以上約１２０ｓｌｍ以下の範囲において、キャリア密度（ＮD−ＮA）均一性(σ／mean)が、１０（％）未満を満足している。
実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層では、三角欠陥密度（ｃｍ-2）とキャリア密度（ＮD−ＮA）均一性(σ／mean)（％）への成長パラメータ（成長圧力Ｐ（ｋＰａ）、キャリアガス流量（Ｈ2フロー）（ｓｌｍ））の影響は、４度オフ角ＳｉＣ基板上へのＳｉＣエピタキシャル成長層と同様の傾向を示す。
（プロセスウィンドウ）
成長パラメータの表面モフォロジー・欠陥密度・エピ面内キャリア密度均一性(σ／mean)への影響を精査し、２度オフＳｉＣ基板のＳｉ面側へのＳｉＣエピタキシャル成長のプロセスウィンドウを導出した。
実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、成長圧力Ｐ＝１０．３（ｋＰａ）における成長温度Ｔg（℃）とＣ／Ｓｉ比との関係におけるプロセスウィンドウの説明は、図１６に示すように表される。
図１６において、２度オフ角ＳｉＣ基板の表面モフォロジー限界は、破線で示される範囲内であり、成長温度Ｔg（℃）が、約１６３０℃〜約１６９０℃の範囲で、Ｃ／Ｓｉ比が約０．７〜約０．９５の範囲内である。
一方、三角欠陥密度＜１個／ｃｍ2となるのは、図１６上において、斜線領域Ｔで示される範囲内である。
また、キャリア密度（ＮD−ＮA）均一性(σ／mean)（％）＜１０％となるのは、図１６上において、斜線領域Ｕで示される範囲内である。
したがって、表面モフォロジー限界、三角欠陥密度＜１個／ｃｍ2およびキャリア密度（ＮD−ＮA）均一性(σ／mean)（％）＜１０％の全てを満足する領域は、斜線領域Ｔと斜線領域Ｕの重複領域（Ｔ＋Ｕ）となる。
例えば、成長圧力Ｐ＝１０．３（ｋＰａ）における成長温度Ｔg（℃）＝１６８０℃、Ｃ／Ｓｉ比＝０．９で表される黒丸●プロットＰＤが、実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果、表面モフォロジー限界、三角欠陥密度＜１個／ｃｍ2およびキャリア密度（ＮD−ＮA）均一性(σ／mean)（％）＜１０％の全てを満足する条件の例に対応している。
ここで、キャリア密度（ＮD−ＮA）均一性(σ／mean)（％）における（ＮD−ＮA）は、容量−電圧測定（Ｃ−Ｖ測定）で測定したキャリア密度（ドナー密度とアクセプタ密度の差を示す。図１４、図１５および図１７における縦軸は、ウェハ全面でＣ−Ｖ測定を行って得た（ＮD−ＮA）値の均一性（σ／mean）を示す。
（Ｃ／Ｓｉ比依存性）
実施の形態に係る２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した結果であって、欠陥密度（ｃｍ-2）とキャリア密度（ＮD−ＮA)均一性（％）のＣ／Ｓｉ比依存性（成長温度Ｔg＝１６８０℃、キャリアガス流量１２０ｓｌｍ-Ｈ2、成長圧力Ｐ＝１０．３（ｋＰａ））は、図１７に示すように表される。
図１７に示すように、表面平坦性が良好となるモフォロジー限界は、Ｃ／Ｓｉ比の値が０．９５以下であるである。一方、Ｃ／Ｓｉ比の値が約０．７以上０．９５以下であれば、欠陥密度が、１（ｃｍ-2）未満となる。Ｃ／Ｓｉ比の値が約０．７以上０．８５以下であれば、欠陥密度が、０．５（ｃｍ-2）未満となる。さらに、Ｃ／Ｓｉ比の値が約０．８５以上０．９５以下であれば、キャリア密度（ＮD−ＮA)均一性は、１０（％）未満となる。
２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成するには、４度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する場合に比べて、低温、低Ｃ／Ｓｉ比が必要である。一方、相対的に高い成長温度Ｔgでは、三角欠陥の発生を抑制可能であることが知られている。したがって、成長温度を低下させることは、三角欠陥の発生確率を増大する危険性があるが、図１７に示すように、相対的に高い成長温度Ｔg＝１６８０℃、相対的に高い成長圧力Ｐ＝１０．３ｋＰａにおいて、Ｃ／Ｓｉ比を低く設定することによって、三角欠陥密度を低減することができる。
Ｃ／Ｓｉ比が０．９以下であれば、表面モフォロジーの観察結果より、４度オフ角基板と同程度の表面平坦性を確認している。
しかしながら、Ｃ／Ｓｉ比が相対的に低くなると、図１７に示すように、キャリア密度均一性（％）が急激に劣化する傾向が観られる。これらの結果は、表面モフォロジーを反映する三角欠陥密度とキャリア密度均一性（％）が、成長パラメータ（Ｃ／Ｓｉ比、成長圧力Ｐ、キャリアガス流量）に対してトレードオフ関係にあることを示している。三角欠陥の発生の起点に注目することで、このトレードオフ関係を解消することができる。
三角欠陥とは、ＳｉＣエピタキシャル成長層において、ダウンステップ方向に拡張する欠陥の内、ウェハ表面観察により三角形を有する欠陥の総称である。
ウェハ上のパーティクルやＣＶＤ装置の炉壁から飛来して付着したダウンフォール粒子などを起点として拡張した３Ｃインクルージョンや、ウェハの転位を起点とした積層欠陥の内、三角形の表面モフォロジーが観られるものを指す。
―ダウンフォール―
２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、ダウンフォールの一例は、図１８（ａ）に示すように表され、ダウンフォールの別の例は、図１８（ｂ）に示すように表され、ダウンフォールの更に別の例は、図１８（ｃ）に示すように表され、ダウンフォールの更に別の例は、図１８（ｄ）に示すように表され、ダウンフォールの更に別の例は、図１８（ｅ）に示すように表され、ダウンフォールの更に別の例は、図１８（ｆ）に示すように表される。
２度オフ角ＳｉＣ基板上のパーティクルやＣＶＤ装置の炉壁から飛来して付着したダウンフォール粒子などを起点として形成されるダウンフォールは、図１８（ａ）〜図１８（ｆ）に示すように、直径約数μｍ〜数１０μｍの略円形を有している。
―キャロット―
２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、キャロット欠陥の一例は、図１９（ａ）に示すように表され、キャロット欠陥の別の例は、図１９（ｂ）に示すように表され、キャロット欠陥の更に別の例は、図１９（ｃ）に示すように表され、キャロット欠陥の更に別の例は、図１９（ｄ）に示すように表される。
キャロット欠陥の長さはエピタキシャル成長層の膜厚に依存するが、図１９（ａ）〜図１９（ｄ）に示すように、その長さが約１００μｍ以上にもなり得ることがわかる。
―三角欠陥―
２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、三角欠陥の一例は、図２０（ａ）に示すように表され、三角欠陥の別の例は、図２０（ｂ）に示すように表され、三角欠陥の更に別の例は、図２０（ｃ）に示すように表され、三角欠陥の更に別の例は、図２０（ｄ）に示すように表される。
三角欠陥の大きさは欠陥発生後に成長されたエピタキシャル成長層の膜厚により決定されるが、図２０（ａ）〜図２０（ｄ）に示すように、その三角欠陥を構成する三角形の１辺の長さが約１００μｍ以上にもなり得ることがわかる。なお、三角欠陥の大きさとエピタキシャル成長層の膜厚の関係は、図２２において説明される通りである。
―ダウンフォール＋三角欠陥―
２度オフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する欠陥であって、ダウンフォール＋三角欠陥の一例は、図２１（ａ）に示すように表され、ダウンフォール＋三角欠陥の別の例は、図２１（ｂ）に示すように表される。
図２１（ａ）および図２１（ｂ）に示すように、三角欠陥は、ダウンフォールを起点として発生し得ることがわかる。
２度オフ基板上へのＳｉＣエピタキシャル成長の欠陥の内訳は、三角欠陥が約８０％、キャロット欠陥が約１０％、ダウンフォール欠陥が約１０％である。これらの値は、２度オフ角基板の３インチφウェハ上にＳｉＣエピタキシャル成長した５枚のウェハの平均値である。
（三角欠陥の発生機構）
角度θ度のオフ角ＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成した際に発生する三角欠陥の発生機構の説明であって、三角欠陥の模式的平面図は、図２２（ａ）に示すように表され、三角欠陥の模式的断面図は、図２２（ｂ）の示すように表される。
図２２（ａ）および図２２（ｂ）に示すように、起点Ａにおいてステップフロー成長の阻害となる異物が存在すると、ステップフロー成長と共に基板と異なる結晶積層構造が、Ｂ線、Ｃ線で示されるように放射状に拡張される。
エピタキシャル成長層の厚さは、ステップフロー方向に沿った三角欠陥の長さから計算可能である。すなわち、表面三角欠陥のダウンステップ方向の拡張幅より、発生時のＳｉＣエピタキシャル成長層の膜厚を見積ることができる。
ダウンステップ方向の拡張幅Ｌとオフ角θ、およびＳｉＣエピタキシャル成長層の膜厚ｄの関係より、欠陥発生時のＳｉＣエピタキシャル成長層の膜厚Ｄdは、（１）式で表される。

Ｄd＝ｄ−Ｌ×tanθ （１）

ダウンステップ方向の拡張幅Ｌは、SICAや通常の光学顕微鏡観察などで取得した三角欠陥画像より測定可能であるため、ダウンステップ方向の拡張幅Ｌを測定することで、欠陥発生時のＳｉＣエピタキシャル成長層の膜厚Ｄdを非破壊で見積ることができる。
（三角欠陥の低減対策）
低オフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成した際に発生する三角欠陥の低減対策の説明は、図２３に示すように表される。
相対的にＣ／Ｓｉ比が高い場合には、図２３に示すように、成長モードは、２次元核生成（２ＤＮ：Two Dimensional Nucleation）成長が主体的となり、キャリア密度均一性も向上する。一方、相対的にＣ／Ｓｉ比が低い場合には、成長モードは、ステップフロー成長が主体的となり、キャリア密度均一性も悪化傾向となる。
三角欠陥密度の約８０％以上が、低オフ角ＳｉＣ基板（２）／ＳｉＣエピタキシャル成長層（３）界面近傍で発生している。
三角欠陥の低減対策としては、ステップフロー阻害要因を除去する必要がある。ステップフロー阻害要因となる異物対策としては、ウェハ洗浄を徹底する。また、転位対策としては、ＳｉＣエピタキシャル成長前の水素エッチング条件の最適化およびウェハ研磨条件の最適化を図る。
さらに、低オフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成する初期段階において、Ｃ／Ｓｉ比を低く設定し、欠陥密度を低減化したバッファ層３Ｂを形成し、その後、バッファ層３Ｂ上に、相対的に高いＣ／Ｓｉ比の成長条件にてドリフト層３Ｄを形成することによって、良好なキャリア密度均一性を有するＳｉＣエピタキシャルウェハ１を提供可能である。
実施の形態に係る２度オフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成した結果であって、三角欠陥の発生確率（％）とエピタキシャル成長層３の厚さとの関係は、図２４に示すように表される。ここで、調査した三角欠陥の数Ｎ＝６１である。
三角欠陥の発生確率（％）は、図２４に示すように、８０％以上が、ＳｉＣ基板／ＳｉＣエピタキシャル成長層界面近傍で発生している。すなわち、ＳｉＣエピタキシャル成長層の厚さが約０．２５μｍに到達するまでに８０％以上の三角欠陥が発生している。３インチφのウェハを３枚計測した結果である。
以上の結果に基づき、三角欠陥の発生を抑制するために、２度オフ角ＳｉＣ基板２上に、図１７に示すように、相対的に低いＣ／Ｓｉ比の成長条件にてバッファ層３Ｂを形成し、その後、バッファ層３Ｂ上に、相対的に高いＣ／Ｓｉ比の成長条件にてドリフト層３Ｄを形成することによって、良好なキャリア密度均一性を有するＳｉＣエピタキシャルウェハ１を提供可能である。すなわち、ステップバンチングや三角欠陥密度の発生を低減し、かつ欠陥密度の低減とトレードオフ関係にある膜厚均一性およびキャリア密度均一性に優れ、２度オフ角ＳｉＣ基板２によるコスト低減可能なＳｉＣエピタキシャルウェハ１を提供可能である。
実施の形態に係る２度オフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成した結果であって、６インチφウェハポケット内に並べて配置した３インチφウェハ（内側）上の欠陥密度マップは、図２５（ａ）に示すように表され、６インチφウェハポケット内に並べて配置した３インチφウェハ（外側）上の欠陥密度マップは、図２５（ｂ）に示すように表される。図２５（ａ）および図２５（ｂ）に示される結果は、図２６に示すように、バッファ層を適用しない構造に対応している。ここで、ＳｉＣエピタキシャル成長におけるＣ／Ｓｉ比は、０．９である。ＳｉＣエピタキシャル成長層３の厚さは、いずれも約１０μｍである。図２５（ａ）および図２５（ｂ）における●（黒丸）点は、検出された欠陥（三角欠陥、キャロット欠陥、およびダウンフォール）の位置を示している。
一方、実施の形態に係る２度オフ角ＳｉＣ基板２上にバッファ層３Ｂを介してドリフト層３Ｄを形成した結果であって、６インチφウェハポケット内に並べて配置した３インチφウェハ（内側）上の欠陥密度マップは、図２５（ｃ）に示すように表され、６インチφウェハポケット内に並べて配置した３インチφウェハ（外側）上の欠陥密度マップは、図２５（ｄ）に示すように表される。図２５（ａ）および図２５（ｂ）に示される結果は、図２８（ａ）に示すように、バッファ層３Ｂを適用した構造に対応している。ここで、バッファ層３ＢのＳｉＣエピタキシャル成長におけるＣ／Ｓｉ比は、０．７５であり、ドリフト層３ＤのＳｉＣエピタキシャル成長におけるＣ／Ｓｉ比は、０．９である。バッファ層３Ｂ＋ドリフト層３ＤのＳｉＣエピタキシャル成長層３の厚さは、いずれも約１０μｍである。図２５（ｃ）および図２５（ｄ）における●（黒丸）点は、検出された欠陥（三角欠陥、キャロット欠陥、およびダウンフォール）の位置を示している。
以上の結果から、バッファ層３Ｂを適用しない構造では、欠陥密度は、約０．６０個／ｃｍ2であるが、バッファ層３Ｂを適用した構造では、欠陥密度は、約０．２１個／ｃｍ2である。２度オフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成時に、初期段階で低Ｃ／Ｓｉ比のバッファ層３Ｂを形成することによって、欠陥の発生を抑制可能である。
さらに、バッファ層を適用した構造では、２度オフＳｉＣ基板上のＳｉＣエピタキシャル成長において、約１０μｍ／ｈの成長レートで、膜厚均一性は、１．２％、キャリア密度均一性は、σ／mean＝７％が得られている。
また、ＳｉＣエピタキシャル成長層３の欠陥フリーのチップ歩留りは、欠陥低減対策前（図２５（ａ）および図２５（ｂ））では、５ｍｍ角で約８６％、１０ｍｍ角で約５５％であるのに対して、欠陥低減対策後（図２５（ｃ）および図２５（ｄ））では、５ｍｍ角で約９５％、１０ｍｍ角で約８１％に向上している。
実施の形態に係る２度オフＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成したバッファ層３Ｂを備えない場合の模式的構造例は、図２６に示すように表される。ここで、ＳｉＣ基板２は４Ｈ−ＳｉＣであり、（０００１）面上にエピタキシャル成長を実施している。また、成長温度Ｔg＝１６７０℃、Ｃ／Ｓｉ比＝０．９、成長圧力Ｐ＝６．３（ｋＰａ、ＳｉＣエピタキシャル成長層の厚さ＝５μｍである。
尚、ＳｉＣエピタキシャル成長開始前の水蒸気雰囲気中（１０．６ｋＰａ、１６５５℃）で保持時間を変化させている。ＳｉＣ基板２を水素を含む減圧雰囲気中で保持すると、ＳｉＣ基板２がエッチングされる。この工程は、ウェハ表面の付着パーティクル除去や、ウェハ表面研磨後の残留加工変質層（高密度転位ループ）をエッチングにより除去するために行っている。
実施の形態に係る２度オフＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成した結果であって、欠陥密度（ｃｍ-2）および反射ロス（a. u.）のエッチング深さ依存性は、図２７に示すように表される。欠陥密度（ｃｍ-2）としては、三角欠陥密度、シャローピット密度、バンプ密度を測定している。また、白丸○プロットは、反射ロス（Reflection loss）を示す。
エッチング深さが増加すると反射ロス（Reflection loss）が増加する理由は、以下の通りである。
水素雰囲気中でのＳｉＣのエッチングは、ＳｉＣエピタキシャル成長時のステップフロー成長とは逆に、ウェハ表面のステップが後退する形で進行する。
その際、ウェハ表面のパーティクルやウェハの転位（加工ダメージ由来のものも含む）により均一なエッチングが阻害されると、その周辺で短いステップバンチングが発生する。
エッチング時に生じたステップバンチングは、その後のエピタキシャル成長において消失せず、むしろダウンステップの垂直方向に伸びて行く。
こうしたステップバンチングが高密度に発生すると、ステップバンチングがオーバーラップするようになり、「表面荒れ」として観測される。
エッチング深さが増加すると、エッチング不均一により発生する短いステップバンチングの長さが長くなる。この点は、三角欠陥の発生深さとエピタキシャル成長層の厚さ・オフ角の関係と同様に説明される。
また、同じエッチング深さでも、基板オフ角が小さい方がステップバンチングの長さは長くなる。
SICAでの反射ロスは、共焦点微分干渉顕微鏡観察時のウェハ表面からの反射光が、表面荒れ等によりどの程度散乱・減少しているかを示す指標である。SICAでは、ステップバンチング由来の表面荒れの度合いを検出可能であり、その指標となる。
SICAで得られる表面荒れ指標ＨＡＺＥとは、検査装置SICAでの反射ロスの呼称である。
（バッファ層の必要性）
バッファ層３Ｂは必須の構成要件ではなく、ＳｉＣエピタキシャルウェハ１に要求されるモフォロジー限界、キャリア密度均一性およびエピ欠陥密度の値により決まる。
欠陥密度を下げるには、低い原料ガスＣ／Ｓｉ比（または低い成長圧力Ｐ、高いキャリアガス流量、即ち、ウェハ表面での実行的Ｃ／Ｓｉ比が減少する条件）が適しているが、その成長条件を用いるとトレードオフとして、キャリア密度の面内均一性が低下する。
２度オフエピタキシャル成長の場合、キャリア密度面内均一性σ／mean＜１０％を条件とした場合、欠陥密度の許容値が１個／ｃｍ2未満の場合は、低Ｃ／Ｓｉ比のバッファ層３Ｂは不要である。一方、欠陥密度の許容値が０．５個／ｃｍ2未満の場合は、低Ｃ／Ｓｉ比のバッファ層３Ｂは必要である。
―バッファ層の条件―
基本要件：膜厚０．５μｍ以上、かつドリフト層３Ｄ（バッファ層３Ｂよりも上のＳｉＣエピタキシャル成長層）よりも実行Ｃ／Ｓｉ比が低くなる成長条件で成長する。同様の結果を得るためには、原料ガスＣ／Ｓｉ比を低減し、また成長圧力Ｐを低減し、またキャリアガス流量を増加しても良い。
―その他の要件―
ドリフト層成長時のＣ／Ｓｉ比＝０．９のときは、バッファ層３Ｂの形成時の原料ガスＣ／Ｓｉ比は、０．６以上０．９未満の範囲であることが望ましい。より望ましくは、バッファ層３Ｂの形成時の原料ガスＣ／Ｓｉ比は、約０．７５であることが望ましい。原料ガスＣ／Ｓｉ比が０．６以下では、ＣＶＤ装置の炉壁への付着膜のＳｉ組成が高くなることで、膜応力が大きくなり、炉材が割れやすくなるためである。
―バッファ層の膜厚―
バッファ層３Ｂの膜厚は、厚い方が欠陥密度低減効果は確実に得られる。一方、ドリフト層３Ｄの厚さは、要求されるデバイス耐圧で決められるため、エピタキシャル成長層３の総膜厚は、バッファ層３Ｂの厚さ分だけ厚くなる。
エピタキシャル成長プロセス時間・デバイス作製時のチャネル抵抗増加分との兼ね合い、および欠陥低減効果の再現性の観点から、バッファ層３Ｂの膜厚は、約０．５μｍが下限である。
―バッファ層へのドーピング―
バッファ層３Ｂへの窒素（Ｎ）ドーピング密度は、ドリフト層３Ｄへの窒素（Ｎ）ドーピング密度よりも高く設定して、チャネル抵抗増加を抑制する。但し、バッファ層３Ｂへの窒素（Ｎ）ドーピング密度＜４×１０19ｃｍ-3とする。バッファ層３Ｂへの窒素（Ｎ）ドーピング密度が高いと積層欠陥が発生し易くなるためである。
（低Ｃ／Ｓｉ比バッファ層の厚さと欠陥密度の関係）
実施の形態に係る２度オフ角ＳｉＣ基板２上にバッファ層３Ｂを介してドリフト層３Ｄを形成した結果であって、模式的構造例は、図２８（ａ）に示すように表される。ここで、成長温度Ｔg＝１６８０℃、成長圧力Ｐ＝１０．３（ｋＰａ）、バッファ層３ＢのＣ／Ｓｉ比＝０．７５、バッファ層３Ｂの厚さ＝Ｘμｍ、ドリフト層３ＤのＣ／Ｓｉ比＝０．９、ドリフト層３Ｄの厚さ＝１０μｍである。
また、実施の形態に係る２度オフ角ＳｉＣ基板２上にバッファ層３Ｂを介してドリフト層３Ｄを形成した結果であって、欠陥密度（ｃｍ-2）とバッファ層３Ｂの厚さＸ（μｍ）依存性（バッファ層のＣ／Ｓｉ比＝０．７５）は、図２８（ｂ）に示すように表される。
各バッファ層３Ｂの膜厚水準について、３インチφウェハを６枚（バッファ層３Ｂの厚さ１．５μｍの場合のみ４枚)についての測定結果のバラツキ範囲が示されている。各々のドリフト層３Ｄの表面欠陥としては、キャロット欠陥密度と三角欠陥密度を合計して測定している。ダウンフォール密度は装置コンディションに依存するため除外している。
２度オフ角ＳｉＣ基板２上にバッファ層３Ｂを介して形成したドリフト層３Ｄの共焦点微分干渉顕微鏡像（視野：７５０×７５０μｍ2）の典型例は、図２９に示すように表される。ここで、成長温度Ｔg＝１６８０℃、バッファ層３ＢのＣ／Ｓｉ比＝０．７５、バッファ層３Ｂの厚さＸ＝０．５μｍ、ドリフト層３ＤのＣ／Ｓｉ比＝０．９、ドリフト層３Ｄの厚さ＝１０μｍである。
２度オフ角ＳｉＣ基板２上にバッファ層３Ｂを介して形成したドリフト層３Ｄの欠陥密度（キャロット欠陥密度＋三角欠陥密度）は、バッファ層３Ｂの厚さＸの増加と共に減少し、例えば、Ｘ＝０．５μｍ以上では、約０．２個／ｃｍ2まで低減されている。
例えば、図７に示す欠陥密度（個／ｃｍ2）をパラメータとする歩留りＹ（％）とデバイス辺長（ｍｍ）との関係から明らかなように、欠陥密度が０．２個／ｃｍ2の場合、デバイス辺長１０ｍｍのＳｉＣデバイスを想定すると、８０％以上の歩留りを期待することができ、デバイス辺長５ｍｍのＳｉＣデバイスを想定すると、９５％以上の歩留りを期待することができる。
（第１のＣＶＤ装置）
実施の形態に係るＳｉＣエピタキシャルウェハの製造装置であって、ＳｉＣエピタキシャル成長に適用可能な第１のＣＶＤ装置の模式的構成例は、図３０に示すように、ガス注入口１４０と、ガス排気口１６０と、加熱部１００と、縦型反応炉１２０とを備える。
加熱部１００の加熱方式としては、抵抗加熱、コイルを用いた誘導加熱、ランプ加熱などを採用することができる。誘導加熱方式の場合、図に示していないが、カーボン製の部材がウェハ付近に配置され、カーボン製部材が発熱し、それに接触しているウェハまたは、発熱したカーボン製部材からの輻射でウェハが加熱される。
縦型反応炉１２０内には、複数枚のＳｉＣエピタキシャルウェハ１がフェースアップまたはフェースダウンに配置可能である。
縦型反応炉１２０の下部のガス注入口１４０から原料ガスが供給され、縦型反応炉１２０の上部のガス排気口１６０から排気される間に、複数枚のＳｉＣエピタキシャルウェハ１表面を流れた原料が反応し、ＳｉＣエピタキシャル成長層を形成する。
ここで、４度未満のオフ角基板上にＳｉＣエピタキシャル成長層を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層は、基板上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ドーパントの原料としては、窒素またはＴＭＡを適用可能である。
（第２のＣＶＤ装置）
実施の形態に係るＳｉＣエピタキシャルウェハの製造装置であって、ＳｉＣエピタキシャル成長に適用可能な第２のＣＶＤ装置の模式的構成例は、図３１に示すように、
ガス注入口１４０と、ガス排気口１６０と、加熱部１００と、縦型反応炉１２０とを備える。
加熱部１００の加熱方式としては、抵抗加熱、コイルを用いた誘導加熱、ランプ加熱などを採用することができる。誘導加熱方式の場合、図に示していないが、カーボン製の部材がウェハ付近に配置され、カーボン製部材が発熱し、それに接触しているウェハまたは、発熱したカーボン製部材からの輻射でウェハが加熱される。
縦型反応炉１２０内には、複数枚のＳｉＣエピタキシャルウェハ１がガスの流れに対して平行になるように配置される。
縦型反応炉１２０の下部のガス注入口１４０から原料ガスが供給され、縦型反応炉１２０の上部のガス排気口１６０から排気される間に、複数枚のＳｉＣエピタキシャルウェハ１表面を流れた原料が反応し、ＳｉＣエピタキシャル成長層を形成する。
ここで、４度未満のオフ角基板上にＳｉＣエピタキシャル成長層を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層は、基板上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ドーパントの原料としては、窒素またはＴＭＡを適用可能である。
（第３のＣＶＤ装置）
実施の形態に係るＳｉＣエピタキシャルウェハの製造装置２００であって、ＳｉＣエピタキシャル成長に適用可能な第３のＣＶＤ装置の模式的構成例は、図３２に示すように、ガス注入口１４０と、ガス排気口１６０と、加熱部１００と、横型反応炉１３０とを備える。
加熱部１００の加熱方式としては、抵抗加熱、コイルを用いた誘導加熱、ランプ加熱などを採用することができる。誘導加熱方式の場合、図に示していないが、カーボン製の部材がウェハ付近に配置され、カーボン製部材が発熱し、それに接触しているウェハまたは、発熱したカーボン製部材からの輻射でウェハが加熱される。
横型反応炉１３０内には、複数枚のＳｉＣエピタキシャルウェハ１がガスの流れに対して対向するように立てて配置可能である。
横型反応炉１３０のガス注入口１４０から原料ガスが供給され、複数枚のＳｉＣエピタキシャルウェハ１を通り過ぎて、ガス排気口１６０から排気される間に、複数枚のＳｉＣエピタキシャルウェハ１表面を流れた原料が反応し、ＳｉＣエピタキシャル成長層を形成する。
ここで、４度未満のオフ角基板上にＳｉＣエピタキシャル成長層を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層は、基板上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ドーパントの原料としては、窒素またはＴＭＡを適用可能である。
（第４のＣＶＤ装置）
実施の形態に係るＳｉＣエピタキシャルウェハの製造装置２００であって、ＳｉＣエピタキシャル成長に適用可能な第４のＣＶＤ装置の模式的構成例は、図３３に示すように、ガス注入口１４０と、ガス排気口１６０と、加熱部１００と、横型反応炉１３０とを備える。
加熱部１００の加熱方式としては、抵抗加熱、コイルを用いた誘導加熱、ランプ加熱などを採用することができる。誘導加熱方式の場合、図に示していないが、カーボン製の部材がウェハ付近に配置され、カーボン製部材が発熱し、それに接触しているウェハまたは、発熱したカーボン製部材からの輻射でウェハが加熱される。
横型反応炉１３０内には、複数枚のＳｉＣエピタキシャルウェハ１がフェースアップまたはフェースダウンに配置可能である。
横型反応炉１３０のガス注入口１４０から原料ガスが供給され、複数枚のＳｉＣエピタキシャルウェハ１を通り過ぎて、ガス排気口１６０から排気される間に、複数枚のＳｉＣエピタキシャルウェハ１表面を流れた原料が反応し、ＳｉＣエピタキシャル成長層を形成する。
ここで、４度未満のオフ角基板上にＳｉＣエピタキシャル成長層を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層は、基板上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ドーパントの原料としては、窒素またはＴＭＡを適用可能である。
以上の実施の形態に係るＳｉＣエピタキシャルウェハ１は、例えば、各種ＳｉＣ半導体素子の製造に利用することができる。以下では、それらの一例として、ＳｉＣショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）、ＳｉＣトレンチゲート（Ｔ：Trench）型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ:Metal Oxide Semiconductor Field Effect Transistor）、およびＳｉＣプレーナゲート型ＭＯＳＦＥＴの例を示す。
（ＳｉＣ−ＳＢＤ）
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したＳｉＣ−ＳＢＤ２１の模式的断面構造は、図３４に示すように表される。
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したＳｉＣ−ＳＢＤ２１は、図３４に示すように、ｎ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）の４度未満のオフ角ＳｉＣ基板２と、ｎ-型（不純物密度が、例えば、約５×１０14ｃｍ-3〜約５×１０16ｃｍ-3）のＳｉＣエピタキシャル成長層３とからなるＳｉＣエピタキシャルウェハ１を備える。
ここで、４度未満のオフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層３は、４度未満のオフ角ＳｉＣ基板２上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層３の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ｎ型ドーピング不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などを適用可能である。
ｐ型ドーピング不純物としては、たとえば、ＴＭＡなどを適用可能である。
ＳｉＣ基板２の裏面（（０００−１）Ｃ面）は、その全域を覆うようにカソード電極２２を備え、カソード電極２２はカソード端子Ｋに接続される。
また、ＳｉＣエピタキシャル成長層３の表面１０（（０００１）Ｓｉ面）は、ＳｉＣエピタキシャル成長層３の一部を活性領域２３として露出させるコンタクトホール２４を備え、活性領域２３を取り囲むフィールド領域２５には、フィールド絶縁膜２６が形成されている。
フィールド絶縁膜２６は、ＳｉＯ2（酸化シリコン）からなるが、窒化シリコン（ＳｉＮ）など、他の絶縁物からなっていてもよい。このフィールド絶縁膜２６上には、アノード電極２７が形成され、アノード電極２７はアノード端子Ａに接続される。
ＳｉＣエピタキシャル成長層３の表面１０近傍（表層部）には、アノード電極２７に接するようにｐ型のＪＴＥ（Junction Termination Extension）構造２８が形成されている。ＪＴＥ構造２８は、フィールド絶縁膜２６のコンタクトホール２４の内外に跨るように、コンタクトホール２４の輪郭に沿って形成されている。
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したＳｉＣ−ＳＢＤ２１によれば、リーク電流を低減可能である。
（ＳｉＣ−ＴＭＯＳＦＥＴ）
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したＳｉＣ−ＴＭＯＳＦＥＴ３１の模式的断面構造は、図３５に示すように表される。
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したＳｉＣ−ＴＭＯＳＦＥＴ３１は、図３５に示すように、ｎ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）の４度未満のオフ角ＳｉＣ基板２と、ｎ-型（不純物密度が、例えば、約５×１０14ｃｍ-3〜約５×１０16ｃｍ-3）のＳｉＣエピタキシャル成長層３とからなるＳｉＣエピタキシャルウェハ１を備える。
ここで、４度未満のオフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層３は、４度未満のオフ角ＳｉＣ基板２上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層３の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ｎ型ドーピング不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などを適用可能である。
ｐ型ドーピング不純物としては、たとえば、ＴＭＡなどを適用可能である。
ＳｉＣ基板２の裏面（（０００−１）Ｃ面）は、その全域を覆うようにドレイン電極３２を備え、ドレイン電極３２はドレイン端子Ｄに接続される。
ＳｉＣエピタキシャル成長層３の表面１０（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０16ｃｍ-3〜約１×１０19ｃｍ-3）のボディ領域３３が形成されている。ＳｉＣエピタキシャル成長層３において、ボディ領域３３に対してＳｉＣ基板２側の部分は、エピタキシャル成長後のままの状態が維持された、ｎ-型のドレイン領域３４である。
ＳｉＣエピタキシャル成長層３には、ゲートトレンチ３５が形成されている。ゲートトレンチ３５は、ＳｉＣエピタキシャル成長層３の表面１０からボディ領域３３を貫通し、その最深部がドレイン領域３４に達している。
ゲートトレンチ３５の内面およびＳｉＣエピタキシャル成長層３の表面１０には、ゲートトレンチ３５の内面全域を覆うようにゲート絶縁膜３６が形成されている。そして、ゲート絶縁膜３６の内側を、たとえばポリシリコンで充填することによって、ゲートトレンチ３５内にゲート電極３７が埋設されている。ゲート電極３７には、ゲート端子Ｇが接続されている。
ボディ領域３３の表層部には、ゲートトレンチ３５の側面の一部を形成するｎ+型のソース領域３８が形成されている。
また、ＳｉＣエピタキシャル成長層３には、その表面１０からソース領域３８を貫通し、ボディ領域３３に接続されるｐ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）のボディコンタクト領域３９が形成されている。
ＳｉＣエピタキシャル成長層３上には、ＳｉＯ2からなる層間絶縁膜４０が形成されている。層間絶縁膜４０に形成されたコンタクトホール４１を介して、ソース電極４２がソース領域３８およびボディコンタクト領域３９に接続されている。ソース電極４２には、ソース端子Ｓが接続されている。
ソース電極４２とドレイン電極３２との間（ソース−ドレイン間）に所定の電位差を発生させた状態で、ゲート電極３７に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極３７からの電界によりボディ領域３３におけるゲート絶縁膜３６との界面近傍にチャネルを形成することができる。これにより、ソース電極４２とドレイン電極３２との間に電流を流すことができ、ＳｉＣ−ＴＭＯＳＦＥＴ３１をオン状態にさせることができる。
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したＳｉＣ−ＴＭＯＳＦＥＴ３１は、キャリア移動度を向上させ高速化することができる。
（ＳｉＣプレーナゲート型ＭＯＳＦＥＴ）
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したプレーナゲート型のＳｉＣ−ＭＯＳＦＥＴの模式的断面構造は、図３６に示すように表される。
実施の形態に係るＳｉＣエピタキシャルウェハを用いて作製したプレーナゲート型のＳｉＣ−ＭＯＳＦＥＴ５１は、図３６に示すように、ｎ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）の４度未満のオフ角ＳｉＣ基板２と、ｎ-型（不純物密度が、例えば、約５×１０14ｃｍ-3〜約５×１０16ｃｍ-3）のＳｉＣエピタキシャル成長層３とからなるＳｉＣエピタキシャルウェハ１を備える。
ここで、４度未満のオフ角ＳｉＣ基板２上にＳｉＣエピタキシャル成長層３を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、Ｓｉ化合物とＣ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有する。
また、ＳｉＣエピタキシャル成長層３は、４度未満のオフ角ＳｉＣ基板２上に配置されたバッファ層と、バッファ層上に配置されたドリフト層とを備えていても良い。ここで、キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、バッファ層のＣ／Ｓｉ比をドリフト層のＣ／Ｓｉ比よりも低く制御すると良い。
オフ角は、２度であっても良い。
また、ＳｉＣエピタキシャル成長層３の成長温度は、１６３０℃以上１６９０℃以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有していても良い。
また、ＳｉＣエピタキシャル成長層３形成時のキャリアガス流量は、１００ｓｌｍ以上１５０ｓｌｍ以下の範囲を有していても良い。
Ｓｉ化合物としては、例えば、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料で構成されていても良い。他には、Ｓｉ化合物としては、塩素(Ｃｌ)を含む化合物を用いても良い。
また、Ｃ化合物としては、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料で構成されていても良い。他には、Ｃ化合物には、塩素(Ｃｌ)を含む化合物を用いても良い。
また、ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
４度未満のオフ角基板２の直径は、例えば１００ｍｍ以上であっても良い。
４度未満のオフ角基板２は、４Ｈ−ＳｉＣ、若しくは６Ｈ−ＳｉＣを備えていても良い。また、ＳｉＣの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
実施の形態に係るＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル成長において、キャリアガスとしては、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能である。
ｎ型ドーピング不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などを適用可能である。
ｐ型ドーピング不純物としては、たとえば、ＴＭＡなどを適用可能である。
ＳｉＣ基板２の裏面（（０００−１）Ｃ面）には、全域を覆うようにドレイン電極５２が形成され、ドレイン電極５２には、ドレイン端子Ｄが接続されている。
ＳｉＣエピタキシャル成長層３の表面１０（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０16ｃｍ-3〜約１×１０19ｃｍ-3）のボディ領域５３がウェル状に形成されている。ＳｉＣエピタキシャル成長層３において、ボディ領域５３に対してＳｉＣ基板２側の部分は、エピタキシャル成長後のままの状態が維持された、ｎ-型のドレイン領域５４である。
ボディ領域５３の表層部には、ｎ+型のソース領域５５がボディ領域５３の周縁と間隔を空けて形成されている。
ソース領域５５の内側には、ｐ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）のボディコンタクト領域５６が形成されている。ボディコンタクト領域５６は、ソース領域５５を深さ方向に貫通し、ボディ領域５３に接続されている。
ＳｉＣエピタキシャル成長層３の表面１０には、ゲート絶縁膜５７が形成されている。ゲート絶縁膜５７は、ボディ領域５３におけるソース領域５５を取り囲む部分（ボディ領域５３の周縁部）およびソース領域５５の外周縁を覆っている。
ゲート絶縁膜５７上には、たとえばポリシリコンからなるゲート電極５８が形成されている。ゲート電極５８は、ゲート絶縁膜５７を挟んでボディ領域５３の周縁部に対向している。ゲート電極５８には、ゲート端子Ｇが接続される。
ＳｉＣエピタキシャル成長層３上には、ＳｉＯ2からなる層間絶縁膜５９が形成されている。層間絶縁膜５９に形成されたコンタクトホール６０を介して、ソース電極６１がソース領域５５およびボディコンタクト領域５６に接続されている。ソース電極６１には、ソース端子Ｓが接続されている。
ソース電極６１とドレイン電極５２との間（ソース−ドレイン間）に所定の電位差を発生させた状態で、ゲート電極５８に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極５８からの電界によりボディ領域５３におけるゲート絶縁膜５７との界面近傍にチャネルを形成することができる。これにより、ソース電極６１とドレイン電極５２との間に電流を流すことができ、プレーナゲート型ＭＯＳＦＥＴ５１をオン状態にさせることができる。
このプレーナゲート型ＭＯＳＦＥＴ５１においても、図３５のＳｉＣ−ＴＭＯＳＦＥＴ３１と同様に、キャリア移動度を向上させ高速化することができる。
以上、本実施形態を説明したが、他の形態で実施することもできる。
例えば、ＳｉＣ基板２の主面４（基板表面）は、（０００１）面に対して［−１１００］軸のオフ方向に４度未満のオフ角θで傾斜していてもよい。また、図示は省略するが、実施形態に係るＳｉＣエピタキシャルウェハ１を用いてＭＯＳキャパシタを製造することもできる。ＭＯＳキャパシタでは、歩留まりおよび信頼性を向上させることができる。また、信頼性については初期不良を減少させることができる。
また、図示は省略するが、実施形態に係るＳｉＣエピタキシャルウェハを用いてバイポーラトランジスタを製造することもできる。その他、実施形態に係るＳｉＣエピタキシャルウェハは、ＳｉＣ−ｐｎダイオード、ＳｉＣ絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＳｉＣ相補型ＭＯＳＦＥＴなどの製造に用いることもできる。
実施の形態に係るＳｉＣエピタキシャルウェハによれば、ＳｉＣエピタキシャル成長層の表面または界面の欠陥領域を減らすことができるため、リーク電流・酸化膜厚の不均一性・界面準位・表面再結合などが低減し、電界効果移動度が向上する。このため、高品質かつ高信頼性のＳｉＣ半導体装置を提供することができる。
以上説明したように、本実施の形態によれば、低オフ角ＳｉＣ基板上ＳｉＣエピタキシャル成長において、膜厚均一性およびキャリア密度均一性に優れ、かつ表面欠陥の少ない高品質で、コスト低減可能なＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置を提供する。
[その他の実施の形態]
上記のように、実施の形態に係るＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置について記載したが、この開示の一部をなす論述および図面は例示的なものであり、この実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、ここでは記載していない様々な実施の形態などを含む。
本実施形態のＳｉＣエピタキシャルウェハを適用した半導体装置は、電気自動車（ハイブリッド車を含む）・電車・産業用ロボットなどの動力源として利用される電動モータを駆動するインバータ回路用パワーモジュール、また、太陽電池・風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力に変換するインバータ回路用パワーモジュールなど幅広い応用分野に適用可能である。
１…ＳｉＣエピタキシャルウェハ
２…基板
３…ＳｉＣエピタキシャル成長層
３Ｂ…バッファ層
３Ｄ…ドリフト層
４…主面
６Ｐ…ウェハポケット
１０…ＳｉＣエピタキシャル成長層の表面
１３…六方晶ＳｉＣインゴット
１４…ＳｉＣベアウェハ
１５…切り出し面
１６…酸化膜
２１…ＳｉＣ−ＳＢＤ
２２…カソード電極
２３…活性領域
２４…コンタクトホール
２５…フィールド領域
２６…フィールド絶縁膜
２７…アノード電極
２８…ＪＴＥ構造
３１…ＳｉＣ−ＴＭＯＳＦＥＴ
３２、５２…ドレイン電極
３３、５３…ボディ領域
３４…ドレイン領域
３５…ゲートトレンチ
３６、５７…ゲート絶縁膜
３７、５８…ゲート電極
３８、５５…ソース領域
３９、５６…ボディコンタクト領域
４０、５９…層間絶縁膜
４１、６０…コンタクトホール
４２、６１…ソース電極
５１…ＳｉＣ−ＭＯＳＦＥＴ
１００…加熱部
１１２…断熱材
１１４…固定サセプタ
１１６…回転サセプタ
１１８…ホルダプレート
１２０…縦型反応炉
１２５…回転サセプタ支持台
１３０…横型反応炉
１４０…ガス注入口
１６０…ガス排気口
２００…ＳｉＣエピタキシャルウェハの製造装置
ｔ１…ＳｉＣ基板の厚さ
ｔ２…ＳｉＣエピタキシャル成長層３の厚さ
θ…オフ角
Ｓ…ソース端子
Ｄ…ドレイン端子
Ｇ…ゲート端子
Ａ…アノード端子
Ｋ…カソード端子

Claims (28)

  1. ４度未満の低オフ角基板と、
    前記基板上に配置されたＳｉＣエピタキシャル成長層と
    を備え、前記ＳｉＣエピタキシャル成長層は、Ｓｉ化合物をＳｉの供給源とし、Ｃ化合物をＣの供給源とし、
    キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ2未満であり、前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有することを特徴とするＳｉＣエピタキシャルウェハ。
  2. 前記ＳｉＣエピタキシャル成長層は、
    前記基板上に配置されたバッファ層と、
    前記バッファ層上に配置されたドリフト層と
    を備え、
    キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ2未満であり、前記バッファ層の前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比を前記ドリフト層の前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比よりも低く制御したことを特徴とする請求項１に記載のＳｉＣエピタキシャルウェハ。
  3. 前記オフ角は、２度を有することを特徴とする請求項１または２に記載のＳｉＣエピタキシャルウェハ。
  4. 前記Ｓｉ化合物は、ＳｉＨ 4 、ＳｉＨ 3 Ｆ、ＳｉＨ 2 Ｆ 2 、ＳｉＨＦ 3 若しくはＳｉＦ 4 のいずれかの材料を備えることを特徴とする請求項１〜３のいずれか１項に記載のＳｉＣエピタキシャルウェハ。
  5. 前記Ｃ化合物は、Ｃ 3 Ｈ 8 、Ｃ 2 Ｈ 4 、Ｃ 2 Ｈ 2 、ＣＦ 4 、Ｃ 2 Ｆ 6 、Ｃ 3 Ｆ 8 、Ｃ 4 Ｆ 6 、Ｃ 4 Ｆ 8 、Ｃ 5 Ｆ 8 、ＣＨＦ 3 、ＣＨ 2 Ｆ 2 、ＣＨ 3 Ｆ、若しくはＣ 2 ＨＦ 5 のいずれかの材料を備えることを特徴とする請求項１〜４のいずれか１項に記載のＳｉＣエピタキシャルウェハ。
  6. 前記ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかを備えることを特徴とする請求項１〜５のいずれか１項に記載のＳｉＣエピタキシャルウェハ。
  7. 前記基板は、直径１００ｍｍ以上であることを特徴とする請求項１〜６のいずれか１項に記載のＳｉＣエピタキシャルウェハ。
  8. 前記基板は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、ＢＮ、ＡｌＮ、Ａｌ 2 Ｏ 3 、Ｇａ 2 Ｏ 3 、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えることを特徴とする請求項１〜７のいずれか１項に記載のＳｉＣエピタキシャルウェハ。
  9. ＳｉＣインゴットを準備し、４度未満のオフ角を付けて切り出し、研磨してＳｉＣベアウェハを形成する工程と、
    前記ＳｉＣベアウェハの切り出し面を除去し、４度未満のオフ角ＳｉＣ基板を形成する工程と、
    前記ＳｉＣ基板上に、ＳｉＣエピタキシャル成長層を結晶成長させる工程と
    を有し、供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、
    キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ 2 未満であり、前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有することを特徴とするＳｉＣエピタキシャルウェハの製造方法。
  10. 前記ＳｉＣ基板の主面上に酸化膜を形成する工程と、
    前記酸化膜を除去する工程と
    を有することを特徴とする請求項９に記載のＳｉＣエピタキシャルウェハの製造方法。
  11. 前記ＳｉＣエピタキシャル成長層を結晶成長させる工程は、
    前記ＳｉＣ基板上にバッファ層を結晶成長させる工程と、
    前記バッファ層上にドリフト層を結晶成長させる工程と
    を備え、
    キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ 2 未満であり、前記バッファ層の前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比を前記ドリフト層の前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比よりも低く制御したことを特徴とする請求項９または１０に記載のＳｉＣエピタキシャルウェハの製造方法。
  12. 前記オフ角は、２度であることを特徴とする請求項９〜１１のいずれか1項に記載のＳｉＣエピタキシャルウェハの製造方法。
  13. 前記ＳｉＣエピタキシャル成長層の成長温度は、１６３０℃以上１６９０℃以下の範囲を有することを特徴とする請求項９〜１２のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造方法。
  14. 前記ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下であることを特徴とする請求項９〜１３のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造方法。
  15. 前記ＳｉＣエピタキシャル成長層は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかを備えることを特徴とする請求項９〜１４のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造方法。
  16. 前記ＳｉＣ基板は、直径１００ｍｍ以上であることを特徴とする請求項９〜１５のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造方法。
  17. ガス注入口と、
    ガス排気口と、
    加熱部と、
    反応炉と
    を備え、４度未満のオフ角基板上にＳｉＣエピタキシャル成長層を形成する際に供給される原料ガスは、Ｓｉの供給源となるＳｉ化合物およびＣの供給源となるＣ化合物を備え、
    キャリア密度均一性を１０％未満、かつ欠陥密度が１個／ｃｍ 2 未満であり、前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比は、０．７以上０．９５以下の範囲を有することを特徴とするＳｉＣエピタキシャルウェハの製造装置。
  18. 前記ＳｉＣエピタキシャル成長層は、前記基板上に配置されたバッファ層と、前記バッファ層上に配置されたドリフト層とを備え、
    キャリア密度均一性を１０％未満、かつ欠陥密度が０．５個／ｃｍ 2 未満であり、前記バッファ層の前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比を前記ドリフト層の前記Ｓｉ化合物と前記Ｃ化合物のＣ／Ｓｉ比よりも低く制御したことを特徴とする請求項１７に記載のＳｉＣエピタキシャルウェハの製造装置。
  19. 前記オフ角は、２度であることを特徴とする請求項１７または１８に記載のＳｉＣエピタキシャルウェハの製造装置。
  20. 前記ＳｉＣエピタキシャル成長層の成長温度は、１６３０℃以上１６９０℃以下の範囲を有することを特徴とする請求項１７〜１９のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  21. 前記ＳｉＣエピタキシャル成長層の成長圧力は、３ｋＰａ以上１１ｋＰａ以下の範囲を有することを特徴とする請求項１７〜２０のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  22. 前記Ｓｉ化合物は、ＳｉＨ4、ＳｉＨ3Ｆ、ＳｉＨ2Ｆ2、ＳｉＨＦ3若しくはＳｉＦ4のいずれかの材料を備え、
    前記Ｃ化合物は、Ｃ3Ｈ8、Ｃ2Ｈ4、Ｃ2Ｈ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、若しくはＣ2ＨＦ5のいずれかの材料を備えることを特徴とする請求項１７〜２１のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  23. 前記反応炉は、縦型反応炉を備え、前記縦型反応炉内には、複数枚のＳｉＣエピタキシャルウェハがガスの流れに対して平行になるように配置可能であることを特徴とする請求項１７〜２２のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  24. 前記反応炉は、横型反応炉を備え、前記横型反応炉内には、複数枚のＳｉＣエピタキシャルウェハが横型反応炉内には、複数枚のＳｉＣエピタキシャルウェハがガスの流れに対して対向するように立てて配置可能であることを特徴とする請求項１７〜２２のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  25. キャリアガスは、Ｈ2、Ａｒ、ＨＣｌ、Ｆ2のいずれか１つ以上を適用可能であることを特徴とする請求項１７〜２４のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  26. ドーパントの原料は、窒素またはトリメチルアルミニウムを備えることを特徴とする請求項１７〜２５のいずれか１項に記載のＳｉＣエピタキシャルウェハの製造装置。
  27. 請求項１〜８のいずれか１項に記載のＳｉＣエピタキシャルウェハを備えることを特徴とする半導体装置。
  28. 前記半導体装置は、ＳｉＣショットキーバリアダイオード、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ、若しくはＳｉＣ絶縁ゲートバイポーラトランジスタのいずれかを備えることを特徴とする請求項２７に記載の半導体装置。
JP2015182974A 2015-09-16 2015-09-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置 Active JP6584253B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015182974A JP6584253B2 (ja) 2015-09-16 2015-09-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
EP16846221.6A EP3352200B1 (en) 2015-09-16 2016-08-25 Method of fabricating a sic epitaxial wafer
PCT/JP2016/074794 WO2017047350A1 (ja) 2015-09-16 2016-08-25 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN201680054015.3A CN108028186B (zh) 2015-09-16 2016-08-25 SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置
US15/918,434 US10323335B2 (en) 2015-09-16 2018-03-12 SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US16/397,662 US10570529B2 (en) 2015-09-16 2019-04-29 SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US16/740,025 US10876220B2 (en) 2015-09-16 2020-01-10 SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015182974A JP6584253B2 (ja) 2015-09-16 2015-09-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019160200A Division JP6850845B2 (ja) 2019-09-03 2019-09-03 ＳｉＣエピタキシャルウェハおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2017059670A JP2017059670A (ja) 2017-03-23
JP6584253B2 true JP6584253B2 (ja) 2019-10-02

Family

ID=58289070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015182974A Active JP6584253B2 (ja) 2015-09-16 2015-09-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Country Status (5)

Country Link
US (3) US10323335B2 (ja)
EP (1) EP3352200B1 (ja)
JP (1) JP6584253B2 (ja)
CN (1) CN108028186B (ja)
WO (1) WO2017047350A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
CN107636808B (zh) * 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6748572B2 (ja) 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN110494600B (zh) * 2017-04-06 2022-04-15 三菱电机株式会社 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置
CN110663099B (zh) * 2017-05-17 2023-06-02 三菱电机株式会社 SiC外延晶片及其制造方法
WO2019044029A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN108878257B (zh) * 2018-05-04 2020-09-22 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
JP7131146B2 (ja) * 2018-07-10 2022-09-06 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
DE112019004385T5 (de) * 2018-08-10 2021-05-20 Rohm Co., Ltd. SiC-HALBLEITERVORRICHTUNG
JP6664445B2 (ja) * 2018-08-10 2020-03-13 ローム株式会社 ＳｉＣ半導体装置
JP6647352B1 (ja) * 2018-08-10 2020-02-14 ローム株式会社 ＳｉＣ半導体装置
CN109680260A (zh) * 2018-08-20 2019-04-26 孙月静 一种基于CVD法制备sic的工艺
JP6952670B2 (ja) * 2018-10-22 2021-10-20 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法
TW202037773A (zh) * 2018-11-05 2020-10-16 學校法人關西學院 碳化矽半導體基板、碳化矽半導體基板的製造方法、碳化矽半導體基板的製造裝置以及降低碳化矽半導體基板之底面差排的方法
KR20200056022A (ko) * 2018-11-14 2020-05-22 엘지이노텍 주식회사 탄화규소 에피 웨이퍼
JP7153268B2 (ja) * 2018-11-16 2022-10-14 昭和電工株式会社 欠陥識別方法、ＳｉＣエピタキシャルウェハの評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP7245417B2 (ja) * 2019-06-25 2023-03-24 住友金属鉱山株式会社 成膜装置および成膜方法
JP7393900B2 (ja) * 2019-09-24 2023-12-07 一般財団法人電力中央研究所 炭化珪素単結晶ウェハ及び炭化珪素単結晶インゴットの製造方法
JP7319502B2 (ja) 2020-01-09 2023-08-02 株式会社東芝 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
JP7129436B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
JP7129437B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
CN116034485A (zh) * 2020-08-28 2023-04-28 华为技术有限公司 一种衬底及功率放大器件
KR102236398B1 (ko) * 2020-09-22 2021-04-02 에스케이씨 주식회사 웨이퍼의 세정방법 및 불순물이 저감된 웨이퍼
TR202019031A2 (tr) * 2020-11-25 2021-02-22 Univ Yildiz Teknik Yüksek kalitede hetero epitaksiyel monoklinik galyum oksit kristali büyütme metodu
JPWO2022153918A1 (ja) * 2021-01-15 2022-07-21
JPWO2022163052A1 (ja) * 2021-02-01 2022-08-04
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
JPWO2022249915A1 (ja) * 2021-05-25 2022-12-01
JPWO2022249914A1 (ja) * 2021-05-25 2022-12-01
JPWO2023282001A1 (ja) * 2021-07-08 2023-01-12

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US8221546B2 (en) * 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US20110042686A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd. Substrates and methods of fabricating doped epitaxial silicon carbide structures with sequential emphasis
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
EP2549522A4 (en) 2010-03-15 2013-07-31 Sumitomo Electric Industries PRODUCTION METHOD FOR SEMICONDUCTOR THIN LAYERS, DEVICE FOR PRODUCING SEMICONDUCTOR THIN LAYERS, SUSCEPTOR AND SUSCEPTOR TOOL
JP4880052B2 (ja) 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2697293B1 (en) * 2011-04-14 2016-08-17 Universiteit van Amsterdam Composite material comprising bio-filler and specific polymer
KR101494122B1 (ko) * 2011-04-21 2015-02-16 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
WO2013036376A2 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP5664534B2 (ja) * 2011-12-12 2015-02-04 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法
JP5865777B2 (ja) 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP2014192163A (ja) 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
JP6122704B2 (ja) 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6386706B2 (ja) * 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP6168945B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Also Published As

Publication number Publication date
CN108028186B (zh) 2022-11-22
US10876220B2 (en) 2020-12-29
US10570529B2 (en) 2020-02-25
EP3352200A4 (en) 2018-11-21
US20200149188A1 (en) 2020-05-14
EP3352200A1 (en) 2018-07-25
CN108028186A (zh) 2018-05-11
WO2017047350A1 (ja) 2017-03-23
US20190257001A1 (en) 2019-08-22
EP3352200B1 (en) 2022-12-21
US20180202070A1 (en) 2018-07-19
US10323335B2 (en) 2019-06-18
JP2017059670A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6584253B2 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
TWI716354B (zh) 用於與功率元件製造技術整合之大直徑半導體晶圓
US8324631B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP6479347B2 (ja) ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
US9903048B2 (en) Single-crystal 4H-SiC substrate
JP6850845B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
Zhao Surface defects in 4H-SiC homoepitaxial layers
WO2006115148A1 (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP5999687B2 (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2013049609A (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP4539140B2 (ja) 炭化珪素基板およびその製造方法
JP6112712B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
CN111180319A (zh) SiC外延晶片的制造方法
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190903

R150 Certificate of patent or registration of utility model

Ref document number: 6584253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250