JP7319502B2 - 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 - Google Patents

炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 Download PDF

Info

Publication number
JP7319502B2
JP7319502B2 JP2020002078A JP2020002078A JP7319502B2 JP 7319502 B2 JP7319502 B2 JP 7319502B2 JP 2020002078 A JP2020002078 A JP 2020002078A JP 2020002078 A JP2020002078 A JP 2020002078A JP 7319502 B2 JP7319502 B2 JP 7319502B2
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon carbide
manufacturing
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002078A
Other languages
English (en)
Other versions
JP2021109800A (ja
JP2021109800A5 (ja
Inventor
譲司 西尾
千春 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020002078A priority Critical patent/JP7319502B2/ja
Priority to US17/004,264 priority patent/US11443946B2/en
Priority to CN202010905516.6A priority patent/CN113113293B/zh
Publication of JP2021109800A publication Critical patent/JP2021109800A/ja
Publication of JP2021109800A5 publication Critical patent/JP2021109800A5/ja
Application granted granted Critical
Publication of JP7319502B2 publication Critical patent/JP7319502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置に関する。
例えば、炭化珪素基体を用いた半導体装置がある。高品位の炭化珪素基体が望まれる。
特開２０１３－０６３８９１号公報
本発明の実施形態は、高品位の炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置を提供する。
本発明の実施形態によれば、炭化珪素基体の製造方法においては、第１基体を準備することを含む。前記第１基体は、第１基体面を含み炭化珪素を含む。前記第１基体面は、前記第１基体の（０００１）面に対して傾斜する。前記第１基体の前記（０００１）面と、前記第１基体面と、が交差する第１線分は、前記第１基体の［１１－２０］方向に沿う。前記製造方法は、前記第１基体面に炭化珪素を含む第１層を形成することを含む。前記製造方法は、前記第１層の一部を除去することを含む。前記一部の前記除去で露出した前記第１層の第１層面は、前記第１層の（０００１）面に対して傾斜する。前記第１層の前記（０００１）面と、前記第１層面と、が交差する第２線分は、［－１１００］方向に沿う。
図１は、第１実施形態に係る炭化珪素基体の製造方法を例示するフローチャート図である。 図２（ａ）～図２（ｄ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図３（ａ）～図３（ｃ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図４（ａ）～図４（ｄ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図５（ａ）～図５（ｃ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図６（ａ）及び図６（ｂ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図７（ａ）及び図７（ｂ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図８（ａ）及び図８（ｂ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式的断面図である。 図９は、第１実施形態に係る炭化珪素基体の特性を例示するグラフ図である。 図１０は、第４実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第４実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る炭化珪素基体の製造方法を例示するフローチャート図である。
図２（ａ）～図２（ｄ）、図３（ａ）～図３（ｃ）、図４（ａ）～図４（ｄ）、及び、図５（ａ）～図５（ｃ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。
図２（ａ）、図３（ａ）、図４（ａ）及び図５（ａ）は、模式的平面図である。図２（ｂ）、図３（ｂ）、図４（ｂ）及び図５（ｂ）は、図２（ａ）、図３（ａ）、図４（ａ）及び図５（ａ）のそれぞれにおけるＢ１－Ｂ２線断面図に対応する。図２（ｃ）、図３（ｃ）、図４（ｃ）及び図５（ｃ）は、図２（ａ）、図３（ａ）、図４（ａ）及び図５（ａ）のそれぞれにおけるＡ１－Ａ２線断面図に対応する。図２（ｄ）及び図４（ｄ）は、平面図である。
図１に示すように、実施形態に係る炭化珪素基体の製造方法は、第１基体を準備し（ステップＳ１１０）、第１層を形成し（ステップＳ１３０）、第１層の一部を除去する（ステップＳ１４０）ことを含む。この例では、ステップＳ１１０とステップＳ１３０との間に、熱処理（ステップＳ１２０）が行われる。図１に示すように、ステップＳ１４０の後に、第２層の形成（ステップＳ１５０）が行われても良い。
図２（ａ）～図２（ｃ）に示すように、第１基体７１は、第１基体面７１ａを含む。第１基体７１は、第１基体反対面７１ｂを含む。第１基体反対面７１ｂは、第１基体面７１ａの反対側の面である。第１基体７１は、炭化珪素を含む。第１基体７１は、例えば、炭化珪素ウェーハである。第１基体７１は、例えば、炭化珪素結晶である。
図２（ｃ）に示すように、第１基体面７１ａは、第１基体７１の（０００１）面７１ｃに対して傾斜する。（０００１）面７１ｃは、例えば、第１基体７１のｃ面である。第１基体面７１ａは、オフカット面である。
第１基体７１の（０００１）面７１ｃと、第１基体面７１ａと、の間の第１角度θ１（図２（ｃ）参照）は、例えば、２度以上８度以下である。１つの例において、第１角度θ１は、約４度である。例えば、第１基体面７１ａは、第１基体７１の（０００１）面７１ｃに対して、＜－１１００＞方向に実質的に沿って傾斜する。実施形態において、傾斜方向は、＜－１１００＞方向から僅かにずれても良い。
例えば、図２（ｄ）に示すように、第１基体７１の（０００１）面７１ｃと、第１基体面７１ａと、は、第１線分Ｌｎ１において交差する。第１基体７１の（０００１）面７１ｃと、第１基体面７１ａと、が交差する第１線分Ｌｎ１は、第１基体７１の［１１－２０］方向に沿う。
「＜－１１００＞」の表記において、「－」は、「－」の後の数字に「バー」が付されることを示す。例えば、「［１１－２０］」の表記において、「－」は、「－」の後の数字に「バー」が付されることを示す。
実施形態において、第１線分Ｌｎ１は、第１基体７１の［１１－２０］方向に対して厳密に平行でなくても良い。第１線分Ｌｎ１と、第１基体７１の［１１－２０］方向と、の間の角度（第３角度θ３）は、例えば、±５度以下である。
図２（ａ）～図２（ｄ）に示すように、（０００１）面７１ｃに対して垂直な方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。例えば、［１１－２０］方向は、Ｙ軸方向に沿う。［－１１００］方向は、Ｘ軸方向に沿う。
このように、オフカットされた第１基体７１が準備される。実施形態に係る炭化珪素基体の製造方法は、第１基体７１の形成を含んでも良い。例えば、第１基体７１となる炭化珪素結晶を準備し、オフカットすることで、第１基体７１が形成できる。
第１基体７１の第１基体反対面７１ｂも、（０００１）面７１ｃに対して傾斜しても良い。第１基体反対面７１ｂは、第１基体面７１ａと実質的に平行で良い。例えば、研磨などにより結晶軸から傾斜した第１基体面７１ａを得る場合に、第１基体反対面７１ｂが第１基体面７１ａと実質的に平行であると、安定した傾斜角度が得易い。
図２（ａ）～図２（ｃ）に示すように、第１基体７１には、基底面転位７１Ｂ（ＢＰＤ：basal plane dislocation）が存在する。図２（ａ）に示すように、第１基体７１において、基底面転位７１Ｂは、種々の方向を向いている。
既に説明したように、１つの例において、第１層の形成（ステップＳ１３０）の前に、第１基体７１を熱処理する（ステップＳ１２０）。熱処理の温度は、例えば、１１００℃以上１６００℃以下ある。熱処理の時間は、例えば、１０分以上である。熱処理の雰囲気は、例えば、アルゴン、ヘリウム、ネオン及び窒素よりなる群から選択された少なくとも１つを含む。
実施形態において、このような熱処理が行われた第１基体７１が準備されても良い。熱処理の後に、第１層が形成される（ステップＳ１３０）。
図３（ａ）～図３（ｃ）に示すように、第１基体面７１ａに、炭化珪素を含む第１層１０を形成する。例えば、第１層１０の形成は、昇華法及び化学気相成長法の少なくともいずれかで第１層１０を形成することを含む。例えば、第１層１０の形成は、第１層１０の少なくとも一部をステップフロー成長により形成することを含む。
図３（ｃ）に示すように、第１層１０は、上面１０ｕ及び第１層反対面１０ｂを含む。第１基体７１と上面１０ｕとの間に第１層反対面１０ｂがある。第１層反対面１０ｂは、第１基体７１の第１基体面７１ａに対向する。例えば、第１層反対面１０ｂは、第１基体面７１ａと接する。第１層反対面１０ｂは、例えば、第１層１０の下面である。
図３（ｃ）に示す状態において、上面１０ｕは、第１基体面７１ａに対して実質的に平行である。
図３（ａ）に示すように、例えば、上面１０ｕにステップ面１０ｓが形成される。ステップ面１０ｓは、傾斜した第１基体面７１ａに基づいて、［１１－２０］方向に沿っている。
図３（ａ）に示すように、第１層１０は、基底面転位１０Ｂ（ＢＰＤ）を含む。基底面転位１０Ｂは、ステップ面１０ｓに対して実質的に垂直である。
例えば、第１層１０における基底面転位１０Ｂは、例えば、［－１１００］方向に概ね沿っている。第１層１０における基底面転位１０Ｂの［１１－２０］方向の成分は、小さい。第１層１０における基底面転位１０Ｂの［１１－２０］方向の成分は、第１基体７１における基底面転位７１Ｂ（図２（ａ）参照）の［１１－２０］方向の成分よりも小さい。
このような基底面転位１０Ｂは、例えば、［－１１００］方向に傾斜した第１基体面７１ａの上で第１層１０が成長する際に、ステップに垂直に伝播しようとする力が基底面転位１０Ｂに作用することで得られると考えられる。基底面転位１０Ｂの例については、後述する。
このような第１層１０の一部を除去する（ステップＳ１４０）。第１層１０の一部の除去は、例えば、研削などにより行われる。除去は、研磨を含んでも良い。以下に説明するように、第１層１０の除去は、オフカットの実施に対応する。
図４（ａ）～図４（ｄ）は、第１層１０の一部の除去の後の状態を例示している。第１層１０の一部の除去で、第１層１０の第１層面１０ａが露出する。
図４（ｂ）に示すように、露出した第１層面１０ａは、第１層１０の（０００１）面１０ｃに対して傾斜している。第１層１０の（０００１）面１０ｃは、第１基体７１の（０００１）面７１ｃ（図２（ｃ）参照）に対して、実質的に平行である。
第１層１０の（０００１）面１０ｃと、第１層面１０ａと、の間の第２角度θ２（図４（ｂ）参照）は、例えば、２度以上８度以下である。１つの例において、第２角度θ２は、約４度である。例えば、第１層面１０ａは、第１層１０の（０００１）面１０ｃに対して、＜１１－２０＞方向に実質的に沿って傾斜する。実施形態において、傾斜方向は、＜１１－２０＞方向から僅かにずれても良い。
例えば、図４（ｄ）に示すように、第１層１０の（０００１）面１０ｃと、第１層面１０ａと、は、第２線分Ｌｎ２において交差する。第１層１０の（０００１）面１０ｃと、第１層面１０ａと、が交差する第２線分Ｌｎ２は、［－１１００］方向に沿う。
実施形態において、第２線分Ｌｎ２は、第１基体７１の［－１１００］方向に対して厳密に平行でなくても良い。第２線分Ｌｎ２と、第１層１０の［－１１００］方向と、の間の第４角度θ４は、±５度以下である。
第１層１０の［－１１００］方向は、第１基体７１の［－１１００］方向に沿う。第１層１０の［１１－２０］方向は、第１基体７１の［１１－２０］方向に沿う。
図４（ａ）～図４（ｄ）に例示する炭化珪素基体２１０が得られる。図４（ａ）に示すように、第１層面１０ａが（０００１）面から傾斜することで、第１層面１０ａにステップ面１０ｔが形成される。ステップ面１０ｔは、［－１１００］方向に沿っている。
このようなステップ面１０ｔにおいて、炭化珪素が成長すると、基底面転位１０Ｂは、貫通刃状転位１０Ｔ（threading edge dislocation）に変化する。貫通刃状転位１０Ｔは、第１層１０から、第２層２０の第２層面２０ａに延びる。基底面転位１０Ｂが貫通刃状転位１０Ｔに変化することにより、基底面転位１０Ｂが減る。実施形態によれば、基底面転位１０Ｂの密度を低減できる。
例えば、サージ電流などの大電流密度が生じると、注入されるホールにより、基底面転位を基点とする積層欠陥が拡張する。これにより、順方向電圧がシフトする。
実施形態によれば、基底面転位を減らすことができる。これにより、積層欠陥の拡張が抑制でき、順方向特性劣化を抑制できる。高品位の炭化珪素基体が得られる。
図５（ａ）～図５（ｃ）に示すように、実施形態に係る炭化珪素基体の製造方法は、第２層２０の形成を含んでも良い。第２層２０は、炭化珪素を含む。第２層２０は、第１層面１０ａに形成される。図５（ａ）～図５（ｃ）に示すように、上記のような第１層１０の上に形成される第２層２０においては、基底面転位が実質的に存在しない。第１層１０における［－１１００］方向に沿う基底面転位１０Ｂが、貫通刃状転位１０Ｔに変化する。貫通刃状転位１０Ｔは、Ｚ軸方向に概ね沿っている。基底面転位１０Ｂが、貫通刃状転位１０Ｔに変化することで、基底面転位１０Ｂの密度が効果的に減少する。このように、第２層２０は、第１層１０に含まれる基底面転位１０Ｂと繋がる貫通刃状転位１０Ｔを含む。
このようにして、実施形態に係る半導体装置３１０が得られる。半導体装置３１０は、炭化珪素基体２１０（図４（ａ）～図４（ｄ）参照）と、第２層２０と、を含む。
実施形態によれば、積層欠陥の拡張が抑制でき、安定した特性が得られる。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。
これらの図は、第１基体７１の熱処理（ステップＳ１２０）における基底面転位７１Ｂを例示している。図６（ａ）は、平面図である。図６（ｂ）は、断面図である。
図６（ａ）及び図６（ｂ）に示すように、第１基体７１の第１基体面７１ａにステップ面７１ｓが形成される。ステップ面７１ｓは、傾斜した第１基体面７１ａに基づいて、［１１－２０］方向に沿っている。ステップ面７１ｓは、第１基体７１のｍ面に沿っている。
このようなステップ面７１ｓを有する第１基体７１を熱処理すると、［１１－２０］方向の成分を有する基底面転位７１Ｂに大きな鏡像力が作用する。その結果、基底面転位７１Ｂは、第１基体７１のｍ面に対して垂直になりやすくなる。これにより、基底面転位７１Ｂの［１１－２０］方向の成分が小さくなり、基底面転位７１Ｂは，［－１１００］方向に沿うようになる。
例えば、第１基体面７１ａにおいて、［１１－２０］方向に沿う基底面転位７１Ｂの密度を実質的に零にできる。
このような第１基体面７１ａの上に、上記の第１層１０を形成すると、第１層１０において、［１１－２０］方向の基底面転位が実質的に形成されない。第１層１０においては、［－１１００］方向に沿う基底面転位１０Ｂ（図３（ａ）参照）が形成される。［－１１００］方向に沿う基底面転位１０Ｂは、貫通刃状転位１０Ｔに容易に変化できる。
図７（ａ）及び図７（ｂ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式図である。
これらの図は、第１層１０を例示している。図７（ａ）は、平面図である。図７（ｂ）は、断面図である。
図７（ａ）及び図７（ｂ）に示すように、第１層１０の第１層面１０ａにステップ面１０ｔが形成される。ステップ面１０ｔは、傾斜した第１層面１０ａに基づいて、［１１－２０］方向に沿っている。ステップ面１０ｔは、第１層１０のａ面に沿っている。基底面転位１０Ｂ、ステップ面１０ｔに対して実質的に垂直である。
例えば、このようなステップ面１０ｔの上に第２層２０を形成する際の昇温により、基底面転位１０Ｂは、貫通刃状転位１０Ｔに容易に変化できる。これにより、基底面転位１０Ｂの密度を低減できる。
実施形態においては、例えば、表面を（０００１）面から［－１１００］方向にオフカットした第１基体７１が準備される。第１基体７１は、例えば、バルク結晶である。このような第１基体７１に、所定の温度と時間で熱処理が施される。この第１基体７１を種結晶として用いて、昇華法または高温ＣＶＤ法により、第１層１０をステップフローにより形成する。この第１層１０を［１１－２０］方向にオフカットする。
［－１１００］方向のオフカットによって、ｍ面のステップが形成される。［１１－２０］方向に沿う基底面転位に最大の鏡像力を働かせる。この状態で熱処理が行われる。これにより、基底面転位を深い位置で貫通刃状転位に変化させる。
これにより、第１基体７１の表面において、［１１－２０］方向の基底面転位の密度が実質的に零にできる。そのような第１基体７１の上において、ステップフロー成長により第１層１０を形成する。第１層１０は、高濃度ドープ層で良い。第１層１０を［１１－２０］方向にオフカットする。第１層１０の表面に、ａ面のステップが形成される。第１層１０における基底面転位は、［－１１００］方向に沿う。その後、第２層２０などの成長の際の昇温において、［－１１００］方向の基底面転位は、深い位置で貫通刃状転位に変化する。
例えば、バルク基板（ウェーハ）の基底面上にランダムな方向を向く基底面転位は、（０００１）面に概ね沿って切断されたウェーハの表面に平行に存在し易い。この状態で、バルク基板の上に炭化珪素層をエピタキシャル成長させると、基底面転位の多くはバルク基板と炭化珪素層との界面近傍で貫通刃状転位にに変換する。このとき、オフカット方向を［１１－２０］方向としておく場合、この［１１－２０］方向に沿う基底面転位においては、貫通刃状転位への変換率が低い。このため、基底面転位が、エピタキシャル成長層に引き継がれやすい。この現象は、転位がステップに垂直に伝播しようとする力、及び、鏡像力に基づくと考えられる。
実施形態においては、第１基体７１と第１層１０との傾斜方向を異ならせる。これにより、ランダムな方向を向く基底面転位を［－１１００］方向に向かわせ、［－１１００］方向に向かう基底面転位を高い効率で貫通刃状転位に変化させる。基底面転位の密度を効率的に低減できる。
実施形態においては、第１層１０の一部を除去する。一部が除去された後も、第１層１０は、第１基体７１の第１基体面７１ａを覆う。形成される第１層１０の厚さｔ１（図３（ｂ）参照）は、第１層１０の一部が除去された後も第１層１０が第１基体面７１ａを覆うように設定される。
図３（ｂ）に示すように、第１基体７１の［１１－２０］方向に沿う、第１基体７１の長さを長さＬ１とする。第１層１０の一部の除去の前における、第１基体７１の（０００１）面７１ｃに対して垂直な方向（Ｘ－Ｙ平面）に沿う第１層１０の厚さを厚さｔ１とする。第１層１０の厚さｔ１は、（ｔａｎθ２）×Ｌ１よりも大きい。第２角度θ２は、既に説明したように、第１層１０の（０００１）面１０ｃと、第１層面１０ａと、の間の角度である。
図８（ａ）及び図８（ｂ）は、第１実施形態に係る炭化珪素基体の製造方法を例示する模式的断面図である。
図８（ａ）に示すように、基底面転位１０Ｂが、貫通刃状転位１０Ｔに変化する。貫通刃状転位１０Ｔの深さを深さｄ１とする。図８（ｂ）に示すように、基底面転位１０Ｂの長さＬ１は、ｄ１／（ｓｉｎθ２）で表される。
［１１－２０］方向の基底面転位に働く鏡像力の大きさは、Ｌ１／ｄ１に比例する。従って、ｍ面のステップを形成すると、［１１－２０］方向の基底面転位１０Ｂが、効率的に貫通刃状転位１０Ｔに変化し易い。
図９は、第１実施形態に係る炭化珪素基体の特性を例示するグラフ図である。
図９は、第１実施形態に関する作用の例を説明するためのグラフ図である。図９の横軸は、第４角度θ４（図４（ｄ）参照）である。第４角度θ４は、［－１１００］方向から［１１－２０］方向への時計回りの回転角の大きさに対応する。図９の縦軸は、［１１－２０］方向の基底面転位７１Ｂに働く鏡像力の強さＲＩＦ（相対値）である。
図９に示すように、第４角度θ４が小さいと、鏡像力の強さＲＩＦが大きい。実施形態において、第４角度θ４の絶対値は、５度以下であることが好ましい。これにより、大きな鏡像力が得られる。これにより、基底面転位１０Ｂが貫通刃状転位１０Ｔに変化し易い。
第３角度θ３の絶対値は、５度以下であることが好ましい。これにより、第１基体７１において、種々の方向に向く基底面転位７１Ｂが、［－１１００］方向に沿い易くなる。
図５（ｂ）及び図５（ｃ）に示すように、炭化珪素基体２１０または半導体装置３１０は、第１基体７１、第１層１０及び第２層２０に加えて、第２基体７２を含んでも良い。第２基体７２は、例えば、グラファイトなどを含む。
第２基体７２と第１層１０との間に第１基体７１がある。図５（ｃ）に示すように、第２基体７２は、第２基体面７２ａ及び第２基体反対面７２ｂを含む。第２基体反対面７２ｂと第１基体７１との間に第２基体面７２ａがある。第２基体面７２ａは、第１基体７１に対向する。
第２基体反対面７２ｂは、例えば、Ｘ－Ｙ平面に沿っている。第２基体反対面７２ｂは、例えば、第１基体７１の（０００１）面７１ｃ（図２（ｃ）参照）に沿っている。
例えば、第２基体反対面７２ｂと第１基体７１の（０００１）面７１ｃ（Ｘ－Ｙ平面）との間の角度は、実質的に零である。この角度は、例えば、第１基体面７１ａと第１基体７１の（０００１）面７１ｃとの間の角度（第１角度θ１）よりも小さく、第１層面１０ａと第１基体７１の（０００１）面７１ｃ（Ｘ－Ｙ平面）との間の角度（第２角度θ２）よりも小さい。
このような第２基体７２を設けることで、第１層１０の傾斜が、高い精度で安定して得易くなる。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。実施形態は、半導体装置の製造方法は、上記の、ステップＳ１１０、ステップＳ１３０、ステップＳ１４０及びステップＳ１５０を含む（図１参照）。半導体装置の製造方法は、ステップＳ１２０を含んでも良い。または、ステップＳ１１０において、ステップＳ１２０が実施された後の第１基体７１が準備されても良い。実施形態においては、第２層２０は、第１層１０に含まれる基底面転位１０Ｂと繋がる貫通刃状転位１０Ｔを含む。基底面転位１０Ｂが貫通刃状転位１０Ｔに変化することで、基底面転位１０Ｂの密度を低減できる。
半導体装置の製造方法によれば、基底面転位１０Ｂの密度を低減できる。実施形態によれば、高品位の半導体装置の製造方法が提供できる。
（第３実施形態）
第３実施形態は、炭化珪素基体２１０（図４（ａ）～図４（ｄ）参照）に係る。
図４（ａ）～図４（ｃ）に示すように、炭化珪素基体２１０は、第１基体７１及び第１層１０を含む。
第１基体７１は、第１基体面７１ａを含み炭化珪素を含む。図２（ｃ）に示すように、第１基体面７１ａは、第１基体７１の（０００１）面７１ｃに対して傾斜する。図２（ｄ）に示すように、第１基体７１の（０００１）面７１ｃと、第１基体面７１ａと、が交差する第１線分Ｌｎ１は、第１基体７１の［１１－２０］方向に沿う。
図４（ｂ）に示すように、第１層１０は、第１基体面７１ａに設けられ炭化珪素を含む。第１層１０は、第１層面１０ａ及び第１層反対面１０ｂを含む。第１層反対面１０ｂは、第１基体面７１ａと第１層面１０ａとの間にある。第１層反対面１０ｂは、第１基体面７１ａに対向する。第１層面１０ａは、第１層１０の（０００１）面１０ｃに対して傾斜する。図４（ｄ）に示すように、第１層１０の（０００１）面１０ｃと、第１層面１０ａと、が交差する第２線分Ｌｎ２は、［－１１００］方向に沿う。
実施形態に係る炭化珪素基体２１０によれば、炭化珪素基体２１０に形成される炭化珪素層（例えば、第２層２０）において、基底面転位の密度を低減できる。高品位の炭化珪素結晶を成長できる炭化珪素基体が得られる。
（第４実施形態）
第４実施形態は、半導体装置（例えば、半導体装置３１０）に係る。図５（ａ）～図５（ｃ）に示すように、半導体装置３１０は、第１基体７１、第１層１０及び第２層２０を含む。半導体装置３１０においては、基底面転位の密度を低減できる。高品位の半導体装置が得られる。
図１０は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、半導体装置１２０は、第１基体７１、第１層１０及び第２層２０を含む。この例では、半導体装置１２０は、第３層３０、第４層４０、第２基体７２、第１電極５１、第２電極５２、第３電極５３及び絶縁部６１を含む。
第３層３０及び第４層４０は、炭化珪素を含む。第１層１０は、例えば、ｎ形である。第２層２０は、ｎ形である。第３層３０は、ｐ形である。第４層４０は、ｎ形である。第２層２０は、第１層１０と第３層３０との間にある。
第１電極５１は、第１層１０と電気的に接続される。第２電極５２は、第３層３０と電気的に接続される。
第２層２０は、例えば、ドリフト層である。第２層２０は、第１部分領域２１及び第２部分領域２２を含む。第２部分領域２２から第１部分領域２１への方向は、Ｚ軸方向と交差する。
Ｚ軸方向において、第１部分領域２１と第４層４０との間に第３層３０の一部がある。第３層３０は、第３部分領域３０ｃ、第４部分領域３０ｄ及び第５部分領域３０ｅを含む。Ｚ軸方向において、第４層４０と第１部分領域２１との間に、第３部分領域３０ｃがある。Ｚ軸方向と交差する方向において、第２部分領域２２と第５部分領域３０ｅとの間に第４層４０がある。Ｚ軸方向と交差する方向（例えばＸ軸方向）において、第２部分領域２２と第４層４０との間に第４部分領域３０ｄがある。
第２部分領域２２から第３電極５３への方向は、Ｚ軸方向に沿う。絶縁部６１の少なくとも一部は、第２部分領域２２と第３電極５３との間にある。
第１電極５１は、例えば、ドレイン電極である。第２電極５２は、例えば、ソース電極である。第３電極５３は、例えばゲート電極である。絶縁部６１は、例えば、ゲート絶縁膜である。第１層１０が、ｎ形である場合、半導体装置１２０は、ＭＯＳＦＥＴである。第１層１０がｐ形である場合、半導体装置１２０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
図１１は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、実施形態に係る半導体装置１３１は、第１基体７１、第１層１０、第２層２０、第３層３０、第１電極５１及び第２電極５２を含む。半導体装置１３１は、ｐｎ接合ダイオードである。
この例では、第２電極５２の１つの端部と第２層２０との間に、接合終端領域２０Ａが設けられている。第２電極５２の別の端部と第２層２０との間に、接合終端領域２０Ｂが設けられている。第１電極５１は、例えば、カソード電極である。第２電極５２は、例えば、アノード電極である。
実施形態に係る半導体装置（例えば、半導体装置１２０及び１３１など）においては、積層欠陥の拡張が抑制される。例えば、安定した順電圧Ｖｆが得られる。実施形態によれば、高品位の半導体装置が提供できる。
実施形態において、第１電極５１及び第２電極５２の少なくともいずれかは、例えば、Ａｌ、Ｃｕ及びＡｕよりなる群から選択された少なくとも１つを含む。例えば、第３電極５３（例えばゲート電極）は、ＴｉＮ、Ａｌ、Ｒｕ、Ｗ、及びＴａＳｉＮよりなる群から選択された少なくとも１つを含む。絶縁部６１は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも１つを含む。
実施形態において、結晶方位に関する情報は、例えば、Ｘ線回折分析などにより得られる。基底面転位及び貫通刃状転位に関する情報は、例えば、Ｘ線トポグラフィ、及び、フォトルミネッセンス・イメージングの少なくともいずれかにより得られる。
実施形態によれば、高品位の炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、炭化珪素基体または半導体装置に含まれる、第１基体、第２基体、第１層、第２層、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１層、 １０Ｂ…基底面転位、 １０Ｔ…貫通刃状転位、 １０ａ…第１層面、 １０ｂ…第１層反対面、 １０ｃ…（０００１）面、 １０ｓ…ステップ面、 １０ｔ…ステップ面、 １０ｕ…上面、 ２０…第２層、 ２０ａ…第２層面、 ２０Ａ、２０Ｂ…接合終端領域、 ２１、２２…第１、第２部分領域、 ３０…第３層、 ３０ｃ～３０ｅ…第３～第５部分領域、 ４０…第４層、 ５１～５３…第１～第３電極、 ６１…絶縁部、 ７１…第１基体、 ７１Ｂ…基底面転位、 ７１ａ…第１基体面、 ７１ｂ…第１基体反対面、 ７１ｃ…（０００１）面、 ７１ｓ…ステップ面、 ７２…第２基体、 ７２ａ…第２基体面、 ７２ｂ…第２基体反対面、 θ１～θ４…第１～第４角度、 １２０、１３１…半導体装置、 ２１０…炭化珪素基体、 ３１０…半導体装置、 Ｌ１…長さ、 Ｌｎ１、Ｌｎ２…第１、第２線分、 ＲＩＦ…強さ、 ｄ１…深さ、 ｔ１…厚さ

Claims (12)

  1. 第１基体面を含み炭化珪素を含む第１基体であって、前記第１基体面は、前記第１基体の（０００１）面に対して傾斜し、前記第１基体の前記（０００１）面と、前記第１基体面と、が交差する第１線分は、前記第１基体の［１１－２０］方向に沿う、前記第１基体を準備し、
    前記第１基体面に炭化珪素を含む第１層を形成し、
    前記第１層の一部を除去し、
    前記一部の前記除去で露出した前記第１層の第１層面は、前記第１層の（０００１）面に対して傾斜し、前記第１層の前記（０００１）面と、前記第１層面と、が交差する第２線分は、［－１１００］方向に沿い、
    前記第１層の前記形成の前に、前記第１基体を熱処理する、炭化珪素基体の製造方法。
  2. 前記熱処理の温度は、１１００℃以上１６００℃以下あり、
    前記熱処理の時間は、１０分以上である、請求項１記載の炭化珪素基体の製造方法。
  3. 前記熱処理の雰囲気は、アルゴン、ヘリウム、ネオン及び窒素よりなる群から選択された少なくとも１つを含む、請求項１または２に記載の炭化珪素基体の製造方法。
  4. 前記第１基体面は、前記第１基体の前記（０００１）面に対して、＜－１１００＞方向に傾斜する、請求項１～３のいずれか１つに記載の炭化珪素基体の製造方法。
  5. 前記第１線分と、前記第１基体の前記［１１－２０］方向と、の間の第３角度は、±５度以下である、請求項１～３のいずれか１つに記載の炭化珪素基体の製造方法。
  6. 前記第１基体の前記（０００１）面と、前記第１基体面と、の間の第１角度は、２度以上８度以下である、請求項１～５のいずれか１つに記載の炭化珪素基体の製造方法。
  7. 前記第１層面は、前記第１基体の前記（０００１）面に対して、＜１１－２０＞方向に傾斜する、請求項１～６のいずれか１つに記載の炭化珪素基体の製造方法。
  8. 前記第２線分と、前記第１層の前記［－１１００］方向と、の間の第４角度は、±５度以下である、請求項１～６のいずれか１つに記載の炭化珪素基体の製造方法。
  9. 前記第１層の前記（０００１）面と、前記第１層面と、の間の第２角度θ２は、２度以上８度以下である、請求項１～８のいずれか１つに記載の炭化珪素基体の製造方法。
  10. 前記第１層の前記一部の除去の前における、前記第１基体の前記（０００１）面に対して垂直な方向に沿う、前記第１層の厚さは、（ｔａｎθ２）×Ｌ１よりも大きく、
    前記Ｌ１は、前記第１基体の前記［１１－２０］方向に沿う、前記第１基体の長さである、請求項９記載の炭化珪素基体の製造方法。
  11. 前記第１層の形成は、昇華法及び化学気相成長法の少なくともいずれかで前記第１層を形成することを含む、請求項１～１０のいずれか１つに記載の炭化珪素基体の製造方法。
  12. 前記第１層の形成は、前記第１層の少なくとも一部をステップフロー成長により形成することを含む、請求項１～１１のいずれか１つに記載の炭化珪素基体の製造方法。
JP2020002078A 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 Active JP7319502B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020002078A JP7319502B2 (ja) 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
US17/004,264 US11443946B2 (en) 2020-01-09 2020-08-27 Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
CN202010905516.6A CN113113293B (zh) 2020-01-09 2020-09-01 碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020002078A JP7319502B2 (ja) 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置

Publications (3)

Publication Number Publication Date
JP2021109800A JP2021109800A (ja) 2021-08-02
JP2021109800A5 JP2021109800A5 (ja) 2022-04-15
JP7319502B2 true JP7319502B2 (ja) 2023-08-02

Family

ID=76708960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020002078A Active JP7319502B2 (ja) 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置

Country Status (3)

Country Link
US (1) US11443946B2 (ja)
JP (1) JP7319502B2 (ja)
CN (1) CN113113293B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975097B (zh) * 2022-04-11 2024-02-23 江苏超芯星半导体有限公司 一种碳化硅晶体及其制备方法与应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102187A (ja) 2007-10-22 2009-05-14 Nippon Steel Corp 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法、並びに炭化珪素単結晶インゴット
JP2014166937A (ja) 2013-01-31 2014-09-11 Central Research Institute Of Electric Power Industry 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585648A (en) * 1995-02-03 1996-12-17 Tischler; Michael A. High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same
DE102005046707B3 (de) 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP5070691B2 (ja) * 2005-10-03 2012-11-14 住友電気工業株式会社 炭化珪素基板および縦型半導体装置
JP4857697B2 (ja) 2005-10-05 2012-01-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP5022136B2 (ja) * 2007-08-06 2012-09-12 三洋電機株式会社 半導体素子の製造方法および半導体素子
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP5958949B2 (ja) * 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
JP5999687B2 (ja) 2011-08-31 2016-09-28 ローム株式会社 ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2014108916A (ja) * 2012-12-04 2014-06-12 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP2014146748A (ja) 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP6183010B2 (ja) * 2013-07-03 2017-08-23 住友電気工業株式会社 炭化珪素単結晶基板およびその製造方法
JP6244826B2 (ja) 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
KR102106722B1 (ko) * 2015-07-29 2020-05-04 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP6481582B2 (ja) * 2015-10-13 2019-03-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6559745B2 (ja) 2017-08-23 2019-08-14 株式会社東芝 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法
JP6833742B2 (ja) 2018-02-07 2021-02-24 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102187A (ja) 2007-10-22 2009-05-14 Nippon Steel Corp 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法、並びに炭化珪素単結晶インゴット
JP2014166937A (ja) 2013-01-31 2014-09-11 Central Research Institute Of Electric Power Industry 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子

Also Published As

Publication number Publication date
US11443946B2 (en) 2022-09-13
JP2021109800A (ja) 2021-08-02
CN113113293B (zh) 2024-06-25
US20210217619A1 (en) 2021-07-15
CN113113293A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US9570540B2 (en) Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
JP6706767B2 (ja) 半導体装置
US20090302328A1 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US20090243026A1 (en) Schottky Barrier Diode and Method for Using the Same
JP5910802B1 (ja) 炭化珪素半導体装置およびその製造方法
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5649152B1 (ja) 半導体装置及びその製造方法
EP2346068A1 (en) Iii nitride semiconductor electronic device, method for manufacturing iii nitride semiconductor electronic device, and iii nitride semiconductor epitaxial wafer
JP6833742B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP7023882B2 (ja) 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
CN104518062A (zh) 制造半导体发光器件的方法
JP2017059598A (ja) ウェーハ及び半導体装置
JP7319502B2 (ja) 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
US20150021623A1 (en) Enhanced gate dielectric for a field effect device with a trenched gate
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2013128050A (ja) 半導体装置
JP2009182240A (ja) 半導体装置の製造方法および半導体装置
JP6782263B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
WO2019216024A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6972275B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6939959B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R151 Written notification of patent or utility model registration

Ref document number: 7319502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151