JP7319502B2 - 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 - Google Patents

炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 Download PDF

Info

Publication number
JP7319502B2
JP7319502B2 JP2020002078A JP2020002078A JP7319502B2 JP 7319502 B2 JP7319502 B2 JP 7319502B2 JP 2020002078 A JP2020002078 A JP 2020002078A JP 2020002078 A JP2020002078 A JP 2020002078A JP 7319502 B2 JP7319502 B2 JP 7319502B2
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon carbide
manufacturing
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002078A
Other languages
English (en)
Other versions
JP2021109800A5 (ja
JP2021109800A (ja
Inventor
譲司 西尾
千春 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020002078A priority Critical patent/JP7319502B2/ja
Priority to US17/004,264 priority patent/US11443946B2/en
Priority to CN202010905516.6A priority patent/CN113113293B/zh
Publication of JP2021109800A publication Critical patent/JP2021109800A/ja
Publication of JP2021109800A5 publication Critical patent/JP2021109800A5/ja
Application granted granted Critical
Publication of JP7319502B2 publication Critical patent/JP7319502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02694Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635Carbides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5873Removal of material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/025Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7398Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置に関する。
例えば、炭化珪素基体を用いた半導体装置がある。高品位の炭化珪素基体が望まれる。
特開2013-063891号公報
本発明の実施形態は、高品位の炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置を提供する。
本発明の実施形態によれば、炭化珪素基体の製造方法においては、第1基体を準備することを含む。前記第1基体は、第1基体面を含み炭化珪素を含む。前記第1基体面は、前記第1基体の(0001)面に対して傾斜する。前記第1基体の前記(0001)面と、前記第1基体面と、が交差する第1線分は、前記第1基体の[11-20]方向に沿う。前記製造方法は、前記第1基体面に炭化珪素を含む第1層を形成することを含む。前記製造方法は、前記第1層の一部を除去することを含む。前記一部の前記除去で露出した前記第1層の第1層面は、前記第1層の(0001)面に対して傾斜する。前記第1層の前記(0001)面と、前記第1層面と、が交差する第2線分は、[-1100]方向に沿う。
図1は、第1実施形態に係る炭化珪素基体の製造方法を例示するフローチャート図である。 図2(a)~図2(d)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図3(a)~図3(c)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図4(a)~図4(d)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図5(a)~図5(c)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図6(a)及び図6(b)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図7(a)及び図7(b)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。 図8(a)及び図8(b)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式的断面図である。 図9は、第1実施形態に係る炭化珪素基体の特性を例示するグラフ図である。 図10は、第4実施形態に係る半導体装置を例示する模式的断面図である。 図11は、第4実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係る炭化珪素基体の製造方法を例示するフローチャート図である。
図2(a)~図2(d)、図3(a)~図3(c)、図4(a)~図4(d)、及び、図5(a)~図5(c)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。
図2(a)、図3(a)、図4(a)及び図5(a)は、模式的平面図である。図2(b)、図3(b)、図4(b)及び図5(b)は、図2(a)、図3(a)、図4(a)及び図5(a)のそれぞれにおけるB1-B2線断面図に対応する。図2(c)、図3(c)、図4(c)及び図5(c)は、図2(a)、図3(a)、図4(a)及び図5(a)のそれぞれにおけるA1-A2線断面図に対応する。図2(d)及び図4(d)は、平面図である。
図1に示すように、実施形態に係る炭化珪素基体の製造方法は、第1基体を準備し(ステップS110)、第1層を形成し(ステップS130)、第1層の一部を除去する(ステップS140)ことを含む。この例では、ステップS110とステップS130との間に、熱処理(ステップS120)が行われる。図1に示すように、ステップS140の後に、第2層の形成(ステップS150)が行われても良い。
図2(a)~図2(c)に示すように、第1基体71は、第1基体面71aを含む。第1基体71は、第1基体反対面71bを含む。第1基体反対面71bは、第1基体面71aの反対側の面である。第1基体71は、炭化珪素を含む。第1基体71は、例えば、炭化珪素ウェーハである。第1基体71は、例えば、炭化珪素結晶である。
図2(c)に示すように、第1基体面71aは、第1基体71の(0001)面71cに対して傾斜する。(0001)面71cは、例えば、第1基体71のc面である。第1基体面71aは、オフカット面である。
第1基体71の(0001)面71cと、第1基体面71aと、の間の第1角度θ1(図2(c)参照)は、例えば、2度以上8度以下である。1つの例において、第1角度θ1は、約4度である。例えば、第1基体面71aは、第1基体71の(0001)面71cに対して、<-1100>方向に実質的に沿って傾斜する。実施形態において、傾斜方向は、<-1100>方向から僅かにずれても良い。
例えば、図2(d)に示すように、第1基体71の(0001)面71cと、第1基体面71aと、は、第1線分Ln1において交差する。第1基体71の(0001)面71cと、第1基体面71aと、が交差する第1線分Ln1は、第1基体71の[11-20]方向に沿う。
「<-1100>」の表記において、「-」は、「-」の後の数字に「バー」が付されることを示す。例えば、「[11-20]」の表記において、「-」は、「-」の後の数字に「バー」が付されることを示す。
実施形態において、第1線分Ln1は、第1基体71の[11-20]方向に対して厳密に平行でなくても良い。第1線分Ln1と、第1基体71の[11-20]方向と、の間の角度(第3角度θ3)は、例えば、±5度以下である。
図2(a)~図2(d)に示すように、(0001)面71cに対して垂直な方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。例えば、[11-20]方向は、Y軸方向に沿う。[-1100]方向は、X軸方向に沿う。
このように、オフカットされた第1基体71が準備される。実施形態に係る炭化珪素基体の製造方法は、第1基体71の形成を含んでも良い。例えば、第1基体71となる炭化珪素結晶を準備し、オフカットすることで、第1基体71が形成できる。
第1基体71の第1基体反対面71bも、(0001)面71cに対して傾斜しても良い。第1基体反対面71bは、第1基体面71aと実質的に平行で良い。例えば、研磨などにより結晶軸から傾斜した第1基体面71aを得る場合に、第1基体反対面71bが第1基体面71aと実質的に平行であると、安定した傾斜角度が得易い。
図2(a)~図2(c)に示すように、第1基体71には、基底面転位71B(BPD:basal plane dislocation)が存在する。図2(a)に示すように、第1基体71において、基底面転位71Bは、種々の方向を向いている。
既に説明したように、1つの例において、第1層の形成(ステップS130)の前に、第1基体71を熱処理する(ステップS120)。熱処理の温度は、例えば、1100℃以上1600℃以下ある。熱処理の時間は、例えば、10分以上である。熱処理の雰囲気は、例えば、アルゴン、ヘリウム、ネオン及び窒素よりなる群から選択された少なくとも1つを含む。
実施形態において、このような熱処理が行われた第1基体71が準備されても良い。熱処理の後に、第1層が形成される(ステップS130)。
図3(a)~図3(c)に示すように、第1基体面71aに、炭化珪素を含む第1層10を形成する。例えば、第1層10の形成は、昇華法及び化学気相成長法の少なくともいずれかで第1層10を形成することを含む。例えば、第1層10の形成は、第1層10の少なくとも一部をステップフロー成長により形成することを含む。
図3(c)に示すように、第1層10は、上面10u及び第1層反対面10bを含む。第1基体71と上面10uとの間に第1層反対面10bがある。第1層反対面10bは、第1基体71の第1基体面71aに対向する。例えば、第1層反対面10bは、第1基体面71aと接する。第1層反対面10bは、例えば、第1層10の下面である。
図3(c)に示す状態において、上面10uは、第1基体面71aに対して実質的に平行である。
図3(a)に示すように、例えば、上面10uにステップ面10sが形成される。ステップ面10sは、傾斜した第1基体面71aに基づいて、[11-20]方向に沿っている。
図3(a)に示すように、第1層10は、基底面転位10B(BPD)を含む。基底面転位10Bは、ステップ面10sに対して実質的に垂直である。
例えば、第1層10における基底面転位10Bは、例えば、[-1100]方向に概ね沿っている。第1層10における基底面転位10Bの[11-20]方向の成分は、小さい。第1層10における基底面転位10Bの[11-20]方向の成分は、第1基体71における基底面転位71B(図2(a)参照)の[11-20]方向の成分よりも小さい。
このような基底面転位10Bは、例えば、[-1100]方向に傾斜した第1基体面71aの上で第1層10が成長する際に、ステップに垂直に伝播しようとする力が基底面転位10Bに作用することで得られると考えられる。基底面転位10Bの例については、後述する。
このような第1層10の一部を除去する(ステップS140)。第1層10の一部の除去は、例えば、研削などにより行われる。除去は、研磨を含んでも良い。以下に説明するように、第1層10の除去は、オフカットの実施に対応する。
図4(a)~図4(d)は、第1層10の一部の除去の後の状態を例示している。第1層10の一部の除去で、第1層10の第1層面10aが露出する。
図4(b)に示すように、露出した第1層面10aは、第1層10の(0001)面10cに対して傾斜している。第1層10の(0001)面10cは、第1基体71の(0001)面71c(図2(c)参照)に対して、実質的に平行である。
第1層10の(0001)面10cと、第1層面10aと、の間の第2角度θ2(図4(b)参照)は、例えば、2度以上8度以下である。1つの例において、第2角度θ2は、約4度である。例えば、第1層面10aは、第1層10の(0001)面10cに対して、<11-20>方向に実質的に沿って傾斜する。実施形態において、傾斜方向は、<11-20>方向から僅かにずれても良い。
例えば、図4(d)に示すように、第1層10の(0001)面10cと、第1層面10aと、は、第2線分Ln2において交差する。第1層10の(0001)面10cと、第1層面10aと、が交差する第2線分Ln2は、[-1100]方向に沿う。
実施形態において、第2線分Ln2は、第1基体71の[-1100]方向に対して厳密に平行でなくても良い。第2線分Ln2と、第1層10の[-1100]方向と、の間の第4角度θ4は、±5度以下である。
第1層10の[-1100]方向は、第1基体71の[-1100]方向に沿う。第1層10の[11-20]方向は、第1基体71の[11-20]方向に沿う。
図4(a)~図4(d)に例示する炭化珪素基体210が得られる。図4(a)に示すように、第1層面10aが(0001)面から傾斜することで、第1層面10aにステップ面10tが形成される。ステップ面10tは、[-1100]方向に沿っている。
このようなステップ面10tにおいて、炭化珪素が成長すると、基底面転位10Bは、貫通刃状転位10T(threading edge dislocation)に変化する。貫通刃状転位10Tは、第1層10から、第2層20の第2層面20aに延びる。基底面転位10Bが貫通刃状転位10Tに変化することにより、基底面転位10Bが減る。実施形態によれば、基底面転位10Bの密度を低減できる。
例えば、サージ電流などの大電流密度が生じると、注入されるホールにより、基底面転位を基点とする積層欠陥が拡張する。これにより、順方向電圧がシフトする。
実施形態によれば、基底面転位を減らすことができる。これにより、積層欠陥の拡張が抑制でき、順方向特性劣化を抑制できる。高品位の炭化珪素基体が得られる。
図5(a)~図5(c)に示すように、実施形態に係る炭化珪素基体の製造方法は、第2層20の形成を含んでも良い。第2層20は、炭化珪素を含む。第2層20は、第1層面10aに形成される。図5(a)~図5(c)に示すように、上記のような第1層10の上に形成される第2層20においては、基底面転位が実質的に存在しない。第1層10における[-1100]方向に沿う基底面転位10Bが、貫通刃状転位10Tに変化する。貫通刃状転位10Tは、Z軸方向に概ね沿っている。基底面転位10Bが、貫通刃状転位10Tに変化することで、基底面転位10Bの密度が効果的に減少する。このように、第2層20は、第1層10に含まれる基底面転位10Bと繋がる貫通刃状転位10Tを含む。
このようにして、実施形態に係る半導体装置310が得られる。半導体装置310は、炭化珪素基体210(図4(a)~図4(d)参照)と、第2層20と、を含む。
実施形態によれば、積層欠陥の拡張が抑制でき、安定した特性が得られる。
図6(a)及び図6(b)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。
これらの図は、第1基体71の熱処理(ステップS120)における基底面転位71Bを例示している。図6(a)は、平面図である。図6(b)は、断面図である。
図6(a)及び図6(b)に示すように、第1基体71の第1基体面71aにステップ面71sが形成される。ステップ面71sは、傾斜した第1基体面71aに基づいて、[11-20]方向に沿っている。ステップ面71sは、第1基体71のm面に沿っている。
このようなステップ面71sを有する第1基体71を熱処理すると、[11-20]方向の成分を有する基底面転位71Bに大きな鏡像力が作用する。その結果、基底面転位71Bは、第1基体71のm面に対して垂直になりやすくなる。これにより、基底面転位71Bの[11-20]方向の成分が小さくなり、基底面転位71Bは,[-1100]方向に沿うようになる。
例えば、第1基体面71aにおいて、[11-20]方向に沿う基底面転位71Bの密度を実質的に零にできる。
このような第1基体面71aの上に、上記の第1層10を形成すると、第1層10において、[11-20]方向の基底面転位が実質的に形成されない。第1層10においては、[-1100]方向に沿う基底面転位10B(図3(a)参照)が形成される。[-1100]方向に沿う基底面転位10Bは、貫通刃状転位10Tに容易に変化できる。
図7(a)及び図7(b)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式図である。
これらの図は、第1層10を例示している。図7(a)は、平面図である。図7(b)は、断面図である。
図7(a)及び図7(b)に示すように、第1層10の第1層面10aにステップ面10tが形成される。ステップ面10tは、傾斜した第1層面10aに基づいて、[11-20]方向に沿っている。ステップ面10tは、第1層10のa面に沿っている。基底面転位10B、ステップ面10tに対して実質的に垂直である。
例えば、このようなステップ面10tの上に第2層20を形成する際の昇温により、基底面転位10Bは、貫通刃状転位10Tに容易に変化できる。これにより、基底面転位10Bの密度を低減できる。
実施形態においては、例えば、表面を(0001)面から[-1100]方向にオフカットした第1基体71が準備される。第1基体71は、例えば、バルク結晶である。このような第1基体71に、所定の温度と時間で熱処理が施される。この第1基体71を種結晶として用いて、昇華法または高温CVD法により、第1層10をステップフローにより形成する。この第1層10を[11-20]方向にオフカットする。
[-1100]方向のオフカットによって、m面のステップが形成される。[11-20]方向に沿う基底面転位に最大の鏡像力を働かせる。この状態で熱処理が行われる。これにより、基底面転位を深い位置で貫通刃状転位に変化させる。
これにより、第1基体71の表面において、[11-20]方向の基底面転位の密度が実質的に零にできる。そのような第1基体71の上において、ステップフロー成長により第1層10を形成する。第1層10は、高濃度ドープ層で良い。第1層10を[11-20]方向にオフカットする。第1層10の表面に、a面のステップが形成される。第1層10における基底面転位は、[-1100]方向に沿う。その後、第2層20などの成長の際の昇温において、[-1100]方向の基底面転位は、深い位置で貫通刃状転位に変化する。
例えば、バルク基板(ウェーハ)の基底面上にランダムな方向を向く基底面転位は、(0001)面に概ね沿って切断されたウェーハの表面に平行に存在し易い。この状態で、バルク基板の上に炭化珪素層をエピタキシャル成長させると、基底面転位の多くはバルク基板と炭化珪素層との界面近傍で貫通刃状転位にに変換する。このとき、オフカット方向を[11-20]方向としておく場合、この[11-20]方向に沿う基底面転位においては、貫通刃状転位への変換率が低い。このため、基底面転位が、エピタキシャル成長層に引き継がれやすい。この現象は、転位がステップに垂直に伝播しようとする力、及び、鏡像力に基づくと考えられる。
実施形態においては、第1基体71と第1層10との傾斜方向を異ならせる。これにより、ランダムな方向を向く基底面転位を[-1100]方向に向かわせ、-1100]方向に向かう基底面転位を高い効率で貫通刃状転位に変化させる。基底面転位の密度を効率的に低減できる。
実施形態においては、第1層10の一部を除去する。一部が除去された後も、第1層10は、第1基体71の第1基体面71aを覆う。形成される第1層10の厚さt1(図3(b)参照)は、第1層10の一部が除去された後も第1層10が第1基体面71aを覆うように設定される。
図3(b)に示すように、第1基体71の[11-20]方向に沿う、第1基体71の長さを長さL1とする。第1層10の一部の除去の前における、第1基体71の(0001)面71cに対して垂直な方向(X-Y平面)に沿う第1層10の厚さを厚さt1とする。第1層10の厚さt1は、(tanθ2)×L1よりも大きい。第2角度θ2は、既に説明したように、第1層10の(0001)面10cと、第1層面10aと、の間の角度である。
図8(a)及び図8(b)は、第1実施形態に係る炭化珪素基体の製造方法を例示する模式的断面図である。
図8(a)に示すように、基底面転位10Bが、貫通刃状転位10Tに変化する。貫通刃状転位10Tの深さを深さd1とする。図8(b)に示すように、基底面転位10Bの長さL1は、d1/(sinθ2)で表される。
[11-20]方向の基底面転位に働く鏡像力の大きさは、L1/d1に比例する。従って、m面のステップを形成すると、[11-20]方向の基底面転位10Bが、効率的に貫通刃状転位10Tに変化し易い。
図9は、第1実施形態に係る炭化珪素基体の特性を例示するグラフ図である。
図9は、第1実施形態に関する作用の例を説明するためのグラフ図である。図9の横軸は、第4角度θ4(図4(d)参照)である。第4角度θ4は、[-1100]方向から[11-20]方向への時計回りの回転角の大きさに対応する。図9の縦軸は、[11-20]方向の基底面転位71Bに働く鏡像力の強さRIF(相対値)である。
図9に示すように、第4角度θ4が小さいと、鏡像力の強さRIFが大きい。実施形態において、第4角度θ4の絶対値は、5度以下であることが好ましい。これにより、大きな鏡像力が得られる。これにより、基底面転位10Bが貫通刃状転位10Tに変化し易い。
第3角度θ3の絶対値は、5度以下であることが好ましい。これにより、第1基体71において、種々の方向に向く基底面転位71Bが、[-1100]方向に沿い易くなる。
図5(b)及び図5(c)に示すように、炭化珪素基体210または半導体装置310は、第1基体71、第1層10及び第2層20に加えて、第2基体72を含んでも良い。第2基体72は、例えば、グラファイトなどを含む。
第2基体72と第1層10との間に第1基体71がある。図5(c)に示すように、第2基体72は、第2基体面72a及び第2基体反対面72bを含む。第2基体反対面72bと第1基体71との間に第2基体面72aがある。第2基体面72aは、第1基体71に対向する。
第2基体反対面72bは、例えば、X-Y平面に沿っている。第2基体反対面72bは、例えば、第1基体71の(0001)面71c(図2(c)参照)に沿っている。
例えば、第2基体反対面72bと第1基体71の(0001)面71c(X-Y平面)との間の角度は、実質的に零である。この角度は、例えば、第1基体面71aと第1基体71の(0001)面71cとの間の角度(第1角度θ1)よりも小さく、第1層面10aと第1基体71の(0001)面71c(X-Y平面)との間の角度(第2角度θ2)よりも小さい。
このような第2基体72を設けることで、第1層10の傾斜が、高い精度で安定して得易くなる。
(第2実施形態)
第2実施形態は、半導体装置の製造方法に係る。実施形態は、半導体装置の製造方法は、上記の、ステップS110、ステップS130、ステップS140及びステップS150を含む(図1参照)。半導体装置の製造方法は、ステップS120を含んでも良い。または、ステップS110において、ステップS120が実施された後の第1基体71が準備されても良い。実施形態においては、第2層20は、第1層10に含まれる基底面転位10Bと繋がる貫通刃状転位10Tを含む。基底面転位10Bが貫通刃状転位10Tに変化することで、基底面転位10Bの密度を低減できる。
半導体装置の製造方法によれば、基底面転位10Bの密度を低減できる。実施形態によれば、高品位の半導体装置の製造方法が提供できる。
(第3実施形態)
第3実施形態は、炭化珪素基体210(図4(a)~図4(d)参照)に係る。
図4(a)~図4(c)に示すように、炭化珪素基体210は、第1基体71及び第1層10を含む。
第1基体71は、第1基体面71aを含み炭化珪素を含む。図2(c)に示すように、第1基体面71aは、第1基体71の(0001)面71cに対して傾斜する。図2(d)に示すように、第1基体71の(0001)面71cと、第1基体面71aと、が交差する第1線分Ln1は、第1基体71の[11-20]方向に沿う。
図4(b)に示すように、第1層10は、第1基体面71aに設けられ炭化珪素を含む。第1層10は、第1層面10a及び第1層反対面10bを含む。第1層反対面10bは、第1基体面71aと第1層面10aとの間にある。第1層反対面10bは、第1基体面71aに対向する。第1層面10aは、第1層10の(0001)面10cに対して傾斜する。図4(d)に示すように、第1層10の(0001)面10cと、第1層面10aと、が交差する第2線分Ln2は、[-1100]方向に沿う。
実施形態に係る炭化珪素基体210によれば、炭化珪素基体210に形成される炭化珪素層(例えば、第2層20)において、基底面転位の密度を低減できる。高品位の炭化珪素結晶を成長できる炭化珪素基体が得られる。
(第4実施形態)
第4実施形態は、半導体装置(例えば、半導体装置310)に係る。図5(a)~図5(c)に示すように、半導体装置310は、第1基体71、第1層10及び第2層20を含む。半導体装置310においては、基底面転位の密度を低減できる。高品位の半導体装置が得られる。
図10は、第4実施形態に係る半導体装置を例示する模式的断面図である。
図10に示すように、半導体装置120は、第1基体71、第1層10及び第2層20を含む。この例では、半導体装置120は、第3層30、第4層40、第2基体72、第1電極51、第2電極52、第3電極53及び絶縁部61を含む。
第3層30及び第4層40は、炭化珪素を含む。第1層10は、例えば、n形である。第2層20は、n形である。第3層30は、p形である。第4層40は、n形である。第2層20は、第1層10と第3層30との間にある。
第1電極51は、第1層10と電気的に接続される。第2電極52は、第3層30と電気的に接続される。
第2層20は、例えば、ドリフト層である。第2層20は、第1部分領域21及び第2部分領域22を含む。第2部分領域22から第1部分領域21への方向は、Z軸方向と交差する。
Z軸方向において、第1部分領域21と第4層40との間に第3層30の一部がある。第3層30は、第3部分領域30c、第4部分領域30d及び第5部分領域30eを含む。Z軸方向において、第4層40と第1部分領域21との間に、第3部分領域30cがある。Z軸方向と交差する方向において、第2部分領域22と第5部分領域30eとの間に第4層40がある。Z軸方向と交差する方向(例えばX軸方向)において、第2部分領域22と第4層40との間に第4部分領域30dがある。
第2部分領域22から第3電極53への方向は、Z軸方向に沿う。絶縁部61の少なくとも一部は、第2部分領域22と第3電極53との間にある。
第1電極51は、例えば、ドレイン電極である。第2電極52は、例えば、ソース電極である。第3電極53は、例えばゲート電極である。絶縁部61は、例えば、ゲート絶縁膜である。第1層10が、n形である場合、半導体装置120は、MOSFETである。第1層10がp形である場合、半導体装置120は、例えば、IGBT(Insulated Gate Bipolar Transistor)である。
図11は、第4実施形態に係る半導体装置を例示する模式的断面図である。
図11に示すように、実施形態に係る半導体装置131は、第1基体71、第1層10、第2層20、第3層30、第1電極51及び第2電極52を含む。半導体装置131は、pn接合ダイオードである。
この例では、第2電極52の1つの端部と第2層20との間に、接合終端領域20Aが設けられている。第2電極52の別の端部と第2層20との間に、接合終端領域20Bが設けられている。第1電極51は、例えば、カソード電極である。第2電極52は、例えば、アノード電極である。
実施形態に係る半導体装置(例えば、半導体装置120及び131など)においては、積層欠陥の拡張が抑制される。例えば、安定した順電圧Vfが得られる。実施形態によれば、高品位の半導体装置が提供できる。
実施形態において、第1電極51及び第2電極52の少なくともいずれかは、例えば、Al、Cu及びAuよりなる群から選択された少なくとも1つを含む。例えば、第3電極53(例えばゲート電極)は、TiN、Al、Ru、W、及びTaSiNよりなる群から選択された少なくとも1つを含む。絶縁部61は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも1つを含む。
実施形態において、結晶方位に関する情報は、例えば、X線回折分析などにより得られる。基底面転位及び貫通刃状転位に関する情報は、例えば、X線トポグラフィ、及び、フォトルミネッセンス・イメージングの少なくともいずれかにより得られる。
実施形態によれば、高品位の炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、炭化珪素基体または半導体装置に含まれる、第1基体、第2基体、第1層、第2層、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1層、 10B…基底面転位、 10T…貫通刃状転位、 10a…第1層面、 10b…第1層反対面、 10c…(0001)面、 10s…ステップ面、 10t…ステップ面、 10u…上面、 20…第2層、 20a…第2層面、 20A、20B…接合終端領域、 21、22…第1、第2部分領域、 30…第3層、 30c~30e…第3~第5部分領域、 40…第4層、 51~53…第1~第3電極、 61…絶縁部、 71…第1基体、 71B…基底面転位、 71a…第1基体面、 71b…第1基体反対面、 71c…(0001)面、 71s…ステップ面、 72…第2基体、 72a…第2基体面、 72b…第2基体反対面、 θ1~θ4…第1~第4角度、 120、131…半導体装置、 210…炭化珪素基体、 310…半導体装置、 L1…長さ、 Ln1、Ln2…第1、第2線分、 RIF…強さ、 d1…深さ、 t1…厚さ

Claims (12)

  1. 第1基体面を含み炭化珪素を含む第1基体であって、前記第1基体面は、前記第1基体の(0001)面に対して傾斜し、前記第1基体の前記(0001)面と、前記第1基体面と、が交差する第1線分は、前記第1基体の[11-20]方向に沿う、前記第1基体を準備し、
    前記第1基体面に炭化珪素を含む第1層を形成し、
    前記第1層の一部を除去し、
    前記一部の前記除去で露出した前記第1層の第1層面は、前記第1層の(0001)面に対して傾斜し、前記第1層の前記(0001)面と、前記第1層面と、が交差する第2線分は、[-1100]方向に沿
    前記第1層の前記形成の前に、前記第1基体を熱処理する、炭化珪素基体の製造方法。
  2. 前記熱処理の温度は、1100℃以上1600℃以下あり、
    前記熱処理の時間は、10分以上である、請求項記載の炭化珪素基体の製造方法。
  3. 前記熱処理の雰囲気は、アルゴン、ヘリウム、ネオン及び窒素よりなる群から選択された少なくとも1つを含む、請求項またはに記載の炭化珪素基体の製造方法。
  4. 前記第1基体面は、前記第1基体の前記(0001)面に対して、<-1100>方向に傾斜する、請求項1~3のいずれか1つに記載の炭化珪素基体の製造方法。
  5. 前記第1線分と、前記第1基体の前記[11-20]方向と、の間の第3角度は、±5度以下である、請求項1~3のいずれか1つに記載の炭化珪素基体の製造方法。
  6. 前記第1基体の前記(0001)面と、前記第1基体面と、の間の第1角度は、2度以上8度以下である、請求項1~のいずれか1つに記載の炭化珪素基体の製造方法。
  7. 前記第1層面は、前記第1基体の前記(0001)面に対して、<11-20>方向に傾斜する、請求項1~のいずれか1つに記載の炭化珪素基体の製造方法。
  8. 前記第2線分と、前記第1層の前記[-1100]方向と、の間の第4角度は、±5度以下である、請求項1~のいずれか1つに記載の炭化珪素基体の製造方法。
  9. 前記第1層の前記(0001)面と、前記第1層面と、の間の第2角度θ2は、2度以上8度以下である、請求項1~のいずれか1つに記載の炭化珪素基体の製造方法。
  10. 前記第1層の前記一部の除去の前における、前記第1基体の前記(0001)面に対して垂直な方向に沿う、前記第1層の厚さは、(tanθ2)×L1よりも大きく、
    前記L1は、前記第1基体の前記[11-20]方向に沿う、前記第1基体の長さである、請求項記載の炭化珪素基体の製造方法。
  11. 前記第1層の形成は、昇華法及び化学気相成長法の少なくともいずれかで前記第1層を形成することを含む、請求項1~1のいずれか1つに記載の炭化珪素基体の製造方法。
  12. 前記第1層の形成は、前記第1層の少なくとも一部をステップフロー成長により形成することを含む、請求項1~11のいずれか1つに記載の炭化珪素基体の製造方法。
JP2020002078A 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 Active JP7319502B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020002078A JP7319502B2 (ja) 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
US17/004,264 US11443946B2 (en) 2020-01-09 2020-08-27 Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
CN202010905516.6A CN113113293B (zh) 2020-01-09 2020-09-01 碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020002078A JP7319502B2 (ja) 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置

Publications (3)

Publication Number Publication Date
JP2021109800A JP2021109800A (ja) 2021-08-02
JP2021109800A5 JP2021109800A5 (ja) 2022-04-15
JP7319502B2 true JP7319502B2 (ja) 2023-08-02

Family

ID=76708960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020002078A Active JP7319502B2 (ja) 2020-01-09 2020-01-09 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置

Country Status (2)

Country Link
US (1) US11443946B2 (ja)
JP (1) JP7319502B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975097B (zh) * 2022-04-11 2024-02-23 江苏超芯星半导体有限公司 一种碳化硅晶体及其制备方法与应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102187A (ja) 2007-10-22 2009-05-14 Nippon Steel Corp 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法、並びに炭化珪素単結晶インゴット
JP2014166937A (ja) 2013-01-31 2014-09-11 Central Research Institute Of Electric Power Industry 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585648A (en) * 1995-02-03 1996-12-17 Tischler; Michael A. High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same
DE102005046707B3 (de) 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP4857697B2 (ja) 2005-10-05 2012-01-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5999687B2 (ja) 2011-08-31 2016-09-28 ローム株式会社 SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子
JP2014146748A (ja) 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP6244826B2 (ja) 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置
JP6559745B2 (ja) 2017-08-23 2019-08-14 株式会社東芝 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法
JP6833742B2 (ja) 2018-02-07 2021-02-24 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102187A (ja) 2007-10-22 2009-05-14 Nippon Steel Corp 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法、並びに炭化珪素単結晶インゴット
JP2014166937A (ja) 2013-01-31 2014-09-11 Central Research Institute Of Electric Power Industry 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子

Also Published As

Publication number Publication date
US20210217619A1 (en) 2021-07-15
US11443946B2 (en) 2022-09-13
CN113113293A (zh) 2021-07-13
JP2021109800A (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
US9570540B2 (en) Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
JP6543814B2 (ja) 半導体装置及びその製造方法
US20090243026A1 (en) Schottky Barrier Diode and Method for Using the Same
JP2000319099A (ja) SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
JP5910802B1 (ja) 炭化珪素半導体装置およびその製造方法
JP2007131504A (ja) SiCエピタキシャルウエーハおよびそれを用いた半導体デバイス
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5649152B1 (ja) 半導体装置及びその製造方法
EP2346068A1 (en) Iii nitride semiconductor electronic device, method for manufacturing iii nitride semiconductor electronic device, and iii nitride semiconductor epitaxial wafer
US20200006066A1 (en) Silicon carbide stacked substrate and manufacturing method thereof
CN104518062A (zh) 制造半导体发光器件的方法
JP6833742B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP7023882B2 (ja) 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP2017059598A (ja) ウェーハ及び半導体装置
JP7319502B2 (ja) 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
US9570570B2 (en) Enhanced gate dielectric for a field effect device with a trenched gate
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2013128050A (ja) 半導体装置
JP2009182240A (ja) 半導体装置の製造方法および半導体装置
CN113113293B (zh) 碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置
JP6782263B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
JP6972275B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R151 Written notification of patent or utility model registration

Ref document number: 7319502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151