JP2017050446A - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2017050446A
JP2017050446A JP2015173688A JP2015173688A JP2017050446A JP 2017050446 A JP2017050446 A JP 2017050446A JP 2015173688 A JP2015173688 A JP 2015173688A JP 2015173688 A JP2015173688 A JP 2015173688A JP 2017050446 A JP2017050446 A JP 2017050446A
Authority
JP
Japan
Prior art keywords
silicon carbide
main surface
epitaxial substrate
pattern
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015173688A
Other languages
English (en)
Inventor
和田 圭司
Keiji Wada
圭司 和田
勉 堀
Tsutomu Hori
勉 堀
翼 本家
Tsubasa Honke
翼 本家
原田 真
Makoto Harada
真 原田
拓 堀井
Taku Horii
拓 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015173688A priority Critical patent/JP2017050446A/ja
Publication of JP2017050446A publication Critical patent/JP2017050446A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】炭化珪素層の割れ、または炭化珪素半導体装置の製造工程で炭化珪素層上に設けられる膜の割れを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板10と、炭化珪素層20とを含む。炭化珪素単結晶基板10は、第1主面11を有する。炭化珪素層20は、第1主面上にある。炭化珪素層20は、第1主面11と接する面22と反対側の第2主面21とを含む。第1主面11の最大径3は、100mm以上である。第1主面11は、{0001}面が<11−20>方向に0.5°以上5°以下オフした面である。第2主面21には、第1主面11の端部13上の位置から<11−20>方向に延在し、かつ積層欠陥2を含む拡張欠陥1が存在する。<1−100>方向における拡張欠陥1の線密度は、1本/10μm以下である。【選択図】図1

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。
特開2013−34007号公報(特許文献1)には、ウエハ全面にステップバンチングがない炭化珪素エピタキシャルウェハが開示されている。
特開2013−34007号公報
本開示の目的は、炭化珪素層の割れ、または炭化珪素半導体装置の製造工程で炭化珪素層上に設けられる膜の割れを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することである。
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、炭化珪素層とを含む。炭化珪素単結晶基板は、第1主面を有する。炭化珪素層は、第1主面上にある。炭化珪素層は、第1主面と接する面と反対側の第2主面とを含む。第1主面の最大径は、100mm以上である。第1主面は、{0001}面が<11−20>方向に0.5°以上5°以下オフした面である。第2主面には、第1主面の端部上の位置から<11−20>方向に延在し、かつ積層欠陥を含む拡張欠陥が存在する。<1−100>方向における拡張欠陥の線密度は、1本/10μm以下である。
本開示によれば、炭化珪素層の割れ、または炭化珪素半導体装置の製造工程で炭化珪素層上に設けられる膜の割れを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することができる。
本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図1のII−II線に沿った端面模式図である。 図1のIII領域の拡大図である。 図3のIV−IV線に沿った端面模式図である。 図3のV−V線に沿った端面模式図である。 本実施形態に係る炭化珪素単結晶基板の第1例の構成を示す平面模式図である。 本実施形態に係る炭化珪素単結晶基板の第2例の構成を示す平面模式図である。 図7のVIII−VIII線に沿った端面模式図である。 図7のIX−IX線に沿った端面模式図である。 本実施形態に係る炭化珪素単結晶基板の第3例の構成を示す平面模式図である。 本実施形態の第1変形例に係る炭化珪素エピタキシャル基板の構成を示す端面模式図である。 本実施形態の第2変形例に係る炭化珪素エピタキシャル基板の構成を示す端面模式図である。 本実施形態に係る炭化珪素エピタキシャル基板の他の例の構成を示す平面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第1工程を示す端面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第2工程を示す端面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第3工程を示す端面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第3工程の第1変形例を示す端面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第3工程の第2変形例を示す端面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第4工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第5工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第6工程を示す断面模式図である。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”(バー)を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
(1)本開示に係る炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板10と、炭化珪素層20とを備える。炭化珪素単結晶基板10は、第1主面11を有する。炭化珪素層20は、第1主面上にある。炭化珪素層20は、第1主面11と接する面22と反対側の第2主面21とを含む。第1主面11の最大径3は、100mm以上である。第1主面11は、{0001}面が<11−20>方向に0.5°以上5°以下オフした面である。第2主面21には、第1主面11の端部13上の位置から<11−20>方向に延在し、かつ積層欠陥2を含む拡張欠陥1が存在する。<1−100>方向における拡張欠陥1の線密度は、1本/10μm以下である。
たとえば酸化膜を炭化珪素エピタキシャル基板上に形成する際に、基板の表面において炭化珪素層(エピタキシャル膜)の割れ、または炭化珪素半導体装置の製造工程で炭化珪素層上に設けられる酸化膜などの膜の割れが発生する場合がある。炭化珪素層の割れが基板の端部から中心付近にまで延在する場合には、基板の大部分が不良となるため歩留まりが大幅に低下する。
発明者らは、炭化珪素層の割れの発生原因について検討を行った。基板の端部には、三角欠陥およびキャロットに代表される拡張欠陥が存在している場合がある。拡張欠陥は、炭化珪素層の表面に対して垂直な方向から見て、2次元的な広がりを有する欠陥である。拡張欠陥は、たとえば完全転位から分かれた2つの部分転位と、当該2つの部分転位の間を結ぶ帯状の積層欠陥とから構成される拡張転位であってもよい。なお、拡張欠陥は点欠陥とは異なる。炭化珪素層の割れが発生している基板を詳細に分析した結果、炭化珪素層の割れは、当該拡張欠陥を起点として延在していることが判明した。特に、基板の端部に拡張欠陥が高密度に存在している場合には、炭化珪素層の割れが発生しやすくなる傾向があることも判明した。通常、基板の端部は面取りされているため、端部には様々な面方位を有する面が露出している。そのため、端部を起点として拡張欠陥が発生しやすいと考えられる。
発明者らは、基板の端部付近に拡張欠陥の発生を促す起点を意図的に形成し、所望の位置に拡張欠陥を発生させることを着想した。基板の端部付近に起点を所定の間隔で形成することで、拡張欠陥を起点付近に積極的に発生させる。これにより、起点と起点との間の領域においては拡張欠陥の発生を抑制することができると考えられる。つまり、起点の線密度を制御することにより、拡張欠陥の線密度を制御することができる。これにより、高密度に拡張欠陥が発生することを抑制することができる。結果として、炭化珪素層の割れが発生することを抑制することができる。
(2)上記(1)に係る炭化珪素エピタキシャル基板100の第1主面11において拡張欠陥1に対向する位置には、第1パターン31が設けられていてもよい。第1パターン31は、複数の第1パターン部30により構成されていてもよい。複数の第1パターン部30の各々は、<1−100>方向に平行な直線上に位置していてもよい。複数の第1パターン部30のうち隣り合う2つの第1パターン部30の間隔は、20μm以上500μm以下であってもよい。
(3)上記(2)に係る炭化珪素エピタキシャル基板100において、複数の第1パターン部30の各々は、凸形状であってもよい。
(4)上記(2)に係る炭化珪素エピタキシャル基板100において、複数の第1パターン部30の各々は、凹形状であってもよい。
(5)上記(2)に係る炭化珪素エピタキシャル基板100において、複数の第1パターン部30の各々は、不純物領域であってもよい。
(6)上記(2)〜(5)のいずれかに係る炭化珪素エピタキシャル基板100において、第1パターン部30の数は、3以上であってもよい。隣り合う2つの第1パターン部30の間隔は等しくてもよい。
(7)上記(2)〜(6)のいずれかに係る炭化珪素エピタキシャル基板100において、端部13と第1パターン31との間には、凸形状の第2パターン40が設けられていてもよい。第2パターン40により、拡張欠陥1の<11−20>方向への成長をブロックすることで、拡張欠陥1が拡大することを抑制することができる。
(8)本開示に係る炭化珪素半導体装置200の製造方法は以下の工程を備えている。上記(1)〜(7)のいずれかに記載の炭化珪素エピタキシャル基板100が準備される。炭化珪素エピタキシャル基板100が加工される。
[本開示の実施形態の詳細]
(炭化珪素エピタキシャル基板)
以下、本開示の一実施形態(以下「本実施形態」とも記す)に係る炭化珪素エピタキシャル基板100の構成について説明する。
図1に示されるように、炭化珪素エピタキシャル基板100は、たとえば第1フラット101と、第2フラット102とを有している。第1フラット101は、<11−20>方向に延在する。第2フラット102は、<1−100>方向に延在する。
図2に示されるように、炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板10と、炭化珪素層20とを主に含む。炭化珪素単結晶基板10は、第1主面11と、第1主面11と反対側の第3主面12とを含む。炭化珪素層20は、第1主面11上にある。炭化珪素層20は、第1主面11と接する第4主面22と、第4主面22と反対側の第2主面21とを含む。
図1に示されるように、炭化珪素エピタキシャル基板100は、外縁15を有する。第2主面21に対して垂直な方向から見て、外縁15は、直線状の第1フラット101と、直線状の第2フラット102と、曲線状の円弧部103とを含む。
炭化珪素単結晶基板10は、炭化珪素単結晶から構成される。炭化珪素単結晶のポリタイプは、たとえば4Hである。炭化珪素単結晶基板10は、たとえば窒素などのn型不純物を含み、n型の導電型を有する。第1主面11の最大径3は、100mm以上である。第1主面11は、150mm以上でもよいし、200mm以上でもよいし、250mm以上でもよい。第1主面11の最大径の上限は特に限定されない。第1主面11の最大径の上限は、たとえば300mmであってもよい。炭化珪素単結晶基板10の厚さは、たとえば10μm以上1mm以下であってもよい。炭化珪素単結晶基板10の厚さは、好ましくは250μm以上650μm以下である。
第1主面11は、{0001}面がオフ方向に傾斜した面である。具体的には、第1主面11は、{0001}面が<11−20>方向に0.5°以上5°以下オフした面である。言い換えれば、第1主面11のオフ方向は<11−20>方向であり、第1主面11のオフ角θは0.5°以上5°以下である。オフ角θは、1°以上4°以下であってもよい。
炭化珪素層20は、炭化珪素単結晶基板10上にエピタキシャル成長により形成されたエピタキシャル膜である。炭化珪素層20は、ステップフロー成長により形成される。炭化珪素層20は、たとえば窒素などのn型不純物を含み、n型の導電型を有する。炭化珪素層20が含むn型不純物の濃度は、炭化珪素単結晶基板10が含むn型不純物の濃度よりも低くてもよい。炭化珪素層20が含むn型不純物の濃度は、たとえば1×1015cm-3以上2×1016cm-3以下である。
炭化珪素層20の厚み25は、5μm以上であってもよいし、10μm以上であってもよいし、30μm以上であってもよいし、50μm以上であってもよい。炭化珪素層20の厚み25の上限は、特に限定されない。炭化珪素層20の厚みの上限は、たとえば300μmであってもよい。炭化珪素層20の厚みが大きくなるほど、ファセット23(図4参照)の幅も大きくなる。結果として、後述する拡張欠陥1の幅も大きくなる。そのため、炭化珪素層20の厚みが大きい程、炭化珪素層20の割れを抑制する効果も顕著になる。
(拡張欠陥)
図3に示されるように、第2フラット102に近い第2主面21の端部領域には、拡張欠陥1が存在している。拡張欠陥1は、たとえば三角欠陥またはキャロットに代表される欠陥である。拡張欠陥1は内部に積層欠陥2を含む。拡張欠陥1は、第2主面21に露出している。拡張欠陥1は、第2主面21に開口部を有していてもよい。
図3および図5に示されるように、拡張欠陥1は、第1主面11の端部13上の位置から<11−20>方向に延在する。<1−100>方向における拡張欠陥1の線密度は、1本/10μm以下である(図3参照)。拡張欠陥1の線密度は、0.5本/10μm以下であってもよし、0.2本/10μm以下であってもよい。拡張欠陥1は、たとえばノマルスキータイプの光学顕微鏡(たとえば製品名「MX−51」、オリンパス社製)を用いて観測することができる。観察視野は、たとえば100μm×100μmとすることができる。観察位置は、第2フラット102近傍の第2主面21の領域の任意の10カ所とすることができる。好ましくは、全ての観察位置において、<1−100>方向における任意の2つの拡張欠陥1の間の距離は、20μm以上である。なお、上記拡張欠陥1は、第1主面11の端部13上の位置から<11−20>方向に延在する欠陥であり、端部13上の位置以外の位置(たとえば第1主面11の中心部)から延在する欠陥は含まない。
図3に示されるように、<1−100>方向に沿って、複数の拡張欠陥1の各々が並んでいる。複数の拡張欠陥1のうち隣り合う2つの拡張欠陥1の間隔52は、たとえば20μm以上500μm以下である。間隔52は、<1−100>方向における拡張欠陥1の幅よりも大きくてもよい。間隔52は、30μm以上であってもよいし、50μm以上であってもよいし、100μm以上であってもよい。
図3に示されるように、第1主面11において拡張欠陥1に対向する位置には、第1パターン31が設けられていてもよい。第1パターン31は、複数の第1パターン部30により構成されている。複数の第1パターン部30の各々は、<1−100>方向に平行な直線上に位置している。
図4に示されるように、第1主面11は、端部13と平坦部14とを含む。端部13は、たとえば面取りされた湾曲部分である。端部13は、外縁15と平坦部14とを繋ぐ部分である。言い換えれば、端部13は、外縁15と平坦部14との間に位置する。第2主面21は、ファセット23と平坦部24とを含む。ファセット23は、外縁15と平坦部24との間に位置していてもよい。ファセット23は(0001)面であってもよいし、(000−1)面であってもよい。ファセット23は、端部13上に位置していてもよい。
図5に示されるように、複数の第1パターン部30の各々は、凸形状であってもよい。凸形状の第1パターン部30の上面は、拡張欠陥1に対向していてもよい。第1パターン部30は、拡張欠陥1と接していてもよい。第1パターン部30の高さ32は、たとえば0.1μmであり、好ましくは0.1μm以下である。高さ32の上限は、たとえば1μmである。第1パターン部30の幅33は、たとえば0.2μm以上0.3μm以下である。第1パターン部30の幅33は、第1パターン部30の高さ32よりも大きくてもよい。
図6に示されるように、複数の第1パターン部30のうち隣り合う2つの第1パターン部30の間隔51は、たとえば20μm以上500μm以下である。間隔51は、30μm以上であってもよいし、50μm以上であってもよいし、100μm以上であってもよい。第1パターン部30の数は、2以上であってもよいし、3以上であってもよいし、4以上であってもよい。好ましくは、隣り合う2つの第1パターン部30の間隔51は等しい。第1パターン部30は、第1主面11の平坦部14に設けられていてもよい。平面視において、第1パターン部30の形状は、四角形でもよいし、円形でもよいし、多角形でもよい。第1パターン部30は、第2フラット102から第1主面11の中心に向かって1mm以内の領域に形成されてもよい。言い換えれば、<11−20>方向において、外縁15(第2フラット102)から第1パターン部30までの距離53は、1mm以下であってもよい。
図7に示されるように、端部13と第1パターン31との間には、凸形状の第2パターン40が設けられていてもよい。第2パターン40は、第1パターン31と接していてもよい。第2パターン40は、複数の第1パターン部30の各々と接していてもよい。第2パターン40は、たとえば複数の第1パターン部30の各々を繋ぐように、<1−100>方向に延在している。第2パターン40は、たとえば平坦部14上に位置している。<1−100>方向において、第2パターン40の幅44は、第1パターン部30の幅34よりも大きい。
図8および図9に示されるように、第2パターン40は、たとえば平坦部14から突出していてもよい。第2パターン40の高さ42(図9参照)は、第1パターン部30の高さ32(図8参照)と同じであってもよいし、大きくてもよいし、小さくてもよい。<11−20>方向を第1主面11に投影した方向において、第2パターン40の幅43は、第1パターン部30の幅33と同じであってもよいし、大きくてもよいし、小さくてもよい。
図10に示されるように、第2パターン40は、複数の第1パターン部30の各々から離間してもよい。第2パターン40は、平坦部14上に位置していてもよいし、端部13上に位置していてもよいし、平坦部14および端部13の双方上に位置していてもよい。
(第1変形例に係る炭化珪素エピタキシャル基板)
次に、本実施形態の第1変形例に係る炭化珪素エピタキシャル基板100の構成について説明する。
図11に示されるように、複数の第1パターン部30の各々は、凹形状であってもよい。凹形状の第1パターン部30の底面が拡張欠陥1に対向していてもよい。第1パターン部30の側面の高さは、たとえば0.1μmであり、好ましくは0.1μm以下である。側面の高さの上限は、たとえば1μmである。<11−20>方向を平坦部14に投影した方向における第1パターン部30の底面の幅は、たとえば0.2μm以上0.3μm以下である。底面の幅は、側面の高さよりも大きくてもよい。
(第2変形例に係る炭化珪素エピタキシャル基板)
次に、本実施形態の第2変形例に係る炭化珪素エピタキシャル基板100の構成について説明する。
図12に示されるように、複数の第1パターン部30の各々は、不純物領域であってもよい。不純物領域30は、たとえばアルミニウムなどのp型不純物または窒素、リンなどのn型不純物がイオン注入された領域である。不純物領域30は、たとえばアルゴン、ヘリウムなどのように炭化珪素に対してドーパントとならない不純物が導入された領域であってもよい。不純物領域30は、たとえばイオン注入などにより炭化珪素単結晶基板10にダメージが加えられて転位が発生した領域であってもよい。ダメージが加えられた領域は、たとえば格子欠陥または格子歪みを有していてもよい。炭化珪素の炭化珪素単結晶基板10は、不純物領域30と、不純物領域30を取り囲むベース領域16とを有している。ベース領域16は、たとえば窒素などのn型不純物を含んでいる。不純物領域30が含む導電型不純物の濃度は、ベース領域16が含む導電型不純物の濃度よりも高くてもよい。
図13に示されるように、炭化珪素エピタキシャル基板100は、第1フラット101を有するが、第2フラット102を有していなくてもよい。Si面側から第2主面21を見た場合、拡張欠陥1は、[11−20]方向側と反対側の[−1−120]方向側に存在する。言い換えれば、拡張欠陥1は、[−1−120]方向側の第2主面21に存在する。拡張欠陥1は、円弧部103から<11−20>方向に延在していてもよい。炭化珪素エピタキシャル基板100は、第1フラット101および第2フラット102の双方を有していなくてもよい。
(炭化珪素エピタキシャル基板の製造方法)
次に、本実施形態に係る炭化珪素エピタキシャル基板100の製造方法について説明する。
たとえば昇華法により製造された炭化珪素単結晶をスライスすることにより炭化珪素単結晶基板10が準備される。炭化珪素単結晶をスライスする際には、たとえばワイヤーソーが使用される。炭化珪素単結晶基板10の一方の主面に{0001}面から0.5°以上5°以下傾斜した面が表出するように炭化珪素単結晶がスライスされる。炭化珪素単結晶基板10は、たとえば窒素などのn型不純物を含んでいる。次に、炭化珪素単結晶基板10の双方の主面に対して、化学機械研磨が行われてもよい。
次に、チャンファー加工が実施される。たとえば炭化珪素単結晶基板10の周端部が研磨されることにより、端部が面取りされる。これにより、曲率を有する端部13が形成される。炭化珪素単結晶基板10の第1主面11は、端部13と平坦部14とを含む(図15参照)。
次に、第1パターン形成工程が実施される。たとえば第1主面11の平坦部14上にマスク5が形成される(図16参照)。第1主面11上にマスク5が形成された状態で、第1主面11に対してたとえばドライエッチングが行われる。これにより、第1主面11に凸形状の第1パターン部30が形成される(図17参照)。次に、マスク5が除去される。第1パターン部30と同時に、第2パターン40が形成されてもよい。
次に、エピタキシャル成長工程が実施される。たとえばCVD(Chemical Vapor Deposition)装置(図示せず)内に炭化珪素単結晶基板10が配置される。たとえば水素(H2)を含むキャリアガスと、シラン(SiH4)およびプロパン(C38)を含む原料ガスと、窒素(N2)などのドーパントガスとが炭化珪素単結晶基板10上に供給される。キャリアガス、原料ガス、ドーパントガスおよび炭化珪素単結晶基板10は、たとえば1500℃以上1700℃以下の温度に加熱される。これにより、炭化珪素単結晶基板10の第1主面11上に炭化珪素層20がエピタキシャル成長により形成される。以上より、本実施形態に係る炭化珪素エピタキシャル基板100が準備される(図1参照)。
(第1変形例に係る炭化珪素エピタキシャル基板の製造方法)
次に、本実施形態の第1変形例に係る炭化珪素エピタキシャル基板100の製造方法について説明する。
図18に示されるように、第1パターン形成工程において、第1主面11に凹形状の第1パターン部30が形成されてもよい。第1パターン部30は、たとえば第1主面11の平坦部14に形成される。たとえば、第1パターン部30が形成される予定の領域に開口を有するエッチングマスク(図示せず)が第1主面11上に形成される。次に、当該マスクを用いて炭化珪素単結晶基板10がドライエッチングされる。これにより、第1主面11に凹形状の第1パターン部30が形成されてもよい。次に、エピタキシャル成長工程が実施されることにより、第1主面11上に炭化珪素層20が形成される。これにより、第1変形例に係る炭化珪素エピタキシャル基板100が製造される(図11参照)。
(第2変形例に係る炭化珪素エピタキシャル基板の製造方法)
次に、本実施形態の第1変形例に係る炭化珪素エピタキシャル基板100の製造方法について説明する。
図19に示されるように、第1パターン形成工程において、炭化珪素単結晶基板10に不純物領域が形成されてもよい。たとえば、不純物領域30が形成される予定の領域に開口を有するイオン注入マスク(図示せず)が第1主面11上に形成される。次に当該マスクを用いて炭化珪素単結晶基板10の第1主面11に対して、たとえばアルミニウムなどのp型不純物がイオン注入される。これにより、不純物領域30が形成されてもよい。次に、エピタキシャル成長工程が実施されることにより、第1主面11上に炭化珪素層20が形成される。これにより、第1変形例に係る炭化珪素エピタキシャル基板100が製造される(図12参照)。
(炭化珪素半導体装置の製造方法)
次に、本実施形態に係る炭化珪素半導体装置200の製造方法について説明する。
図14に示されるように、本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程(S10:図14)と、基板加工工程(S20:図14)とを主に有する。
まず、炭化珪素エピタキシャル基板準備工程(S10:図14)が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板100が準備される(図1参照)。
次に、炭化珪素エピタキシャル基板準備工程(S20:図14)が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の製造方法を説明する。図14に示されるように、基板加工工程(S20:図14)は、イオン注入工程(S21:図14)、酸化膜形成工程(S22:図14)、電極形成工程(S23:図14)およびダイシング工程(S24:図14)を含む。
まず、イオン注入工程(S21:図14)が実施される。開口部を有するマスク(図示せず)が形成された第2主面21に対して、たとえばアルミニウム(Al)等のp型不純物が注入される。これにより、p型の導電型を有するボディ領域132が形成される。次に、ボディ領域132内の所定位置に、たとえばリン(P)等のn型不純物が注入される。これにより、n型の導電型を有するソース領域133が形成される。次に、アルミニウム等のp型不純物がソース領域133内の所定位置に注入される。これにより、p型の導電型を有するコンタクト領域134が形成される(図20参照)。
炭化珪素層20において、ボディ領域132、ソース領域133およびコンタクト領域134以外の部分は、ドリフト領域131となる。ソース領域133は、ボディ領域132によってドリフト領域131から隔てられている。イオン注入は、炭化珪素エピタキシャル基板100を300℃以上600℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板100に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層20に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン(Ar)雰囲気でもよい。活性化アニールの温度は、たとえば1800℃程度でもよい。活性化アニールの時間は、たとえば30分程度でもよい。
次に、酸化膜形成工程(S22:図14)が実施される。たとえば炭化珪素エピタキシャル基板100が酸素を含む雰囲気中において加熱されることにより、第2主面21上に酸化膜136が形成される(図21参照)。酸化膜136は、たとえば二酸化珪素(SiO2)等から構成される。酸化膜136は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば1300℃程度でもよい。熱酸化処理の時間は、たとえば30分程度でもよい。
酸化膜136が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素(NO)、亜酸化窒素(N2O)等の雰囲気中、1100℃程度で1時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、1100〜1500℃程度で、1時間程度、熱処理が行われてもよい。
次に、電極形成工程(S23:図14)が実施される。第1電極141は、酸化膜136上に形成される。第1電極141は、ゲート電極として機能する。第1電極141は、たとえばCVD法により形成される。第1電極141は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第1電極141は、ソース領域133およびボディ領域132に対面する位置に形成される。
次に、第1電極141を覆う層間絶縁膜137が形成される。層間絶縁膜137は、たとえばCVD法により形成される。層間絶縁膜137は、たとえば二酸化珪素等から構成される。層間絶縁膜137は、第1電極141と酸化膜136とに接するように形成される。次に、所定位置の酸化膜136および層間絶縁膜137がエッチングによって除去される。これにより、ソース領域133およびコンタクト領域134が、酸化膜136から露出する。
たとえばスパッタリング法により当該露出部に第2電極142が形成される。第2電極142はソース電極として機能する。第2電極142は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第2電極142が形成された後、第2電極142と炭化珪素エピタキシャル基板100が、たとえば900〜1100℃程度の温度で加熱される。これにより、第2電極142と炭化珪素エピタキシャル基板100とがオーミック接触するようになる。次に、第2電極142に接するように、配線層138が形成される。配線層138は、たとえばアルミニウムを含む材料から構成される。
次に、第3主面12に第3電極143が形成される。第3電極143は、ドレイン電極として機能する。第3電極143は、たとえばニッケルおよびシリコンを含む合金(たとえばNiSi等)から構成される。
次に、ダイシング工程(S24:図14)が実施される。たとえば炭化珪素エピタキシャル基板100がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板100が複数の半導体チップに分割される。以上より、炭化珪素半導体装置200が製造される(図22参照)。
上記において、MOSFETを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばIGBT(Insulated Gate Bipolar Transistor)、SBD(Schottky Barrier Diode)、サイリスタ、GTO(Gate Turn Off thyristor)、PiNダイオード等の各種炭化珪素半導体装置に適用可能である。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 拡張欠陥
2 積層欠陥
3 最大径
5 マスク
10 炭化珪素単結晶基板
11 第1主面
12 第3主面
13 端部
14,24 平坦部
15 外縁
16 ベース領域
20 炭化珪素層
21 第2主面
22 第4主面(面)
23 ファセット
30 第1パターン部(不純物領域)
31 第1パターン
40 第2パターン
100 炭化珪素エピタキシャル基板
101 第1フラット
102 第2フラット
103 円弧部
131 ドリフト領域
132 ボディ領域
133 ソース領域
134 コンタクト領域
136 酸化膜
137 層間絶縁膜
138 配線層
141 第1電極
142 第2電極
143 第3電極
200 炭化珪素半導体装置

Claims (8)

  1. 第1主面を有する炭化珪素単結晶基板と、
    前記第1主面上の炭化珪素層とを備え、
    前記炭化珪素層は、前記第1主面と接する面と反対側の第2主面とを含み、
    前記第1主面の最大径は、100mm以上であり、
    前記第1主面は、{0001}面が<11−20>方向に0.5°以上5°以下オフした面であり、
    前記第2主面には、前記第1主面の端部上の位置から<11−20>方向に延在し、かつ積層欠陥を含む拡張欠陥が存在し、
    <1−100>方向における前記拡張欠陥の線密度は、1本/10μm以下である、炭化珪素エピタキシャル基板。
  2. 前記第1主面において前記拡張欠陥に対向する位置には、第1パターンが設けられており、
    前記第1パターンは、複数の第1パターン部により構成されており、
    複数の前記第1パターン部の各々は、<1−100>方向に平行な直線上に位置しており、
    複数の前記第1パターン部のうち隣り合う2つの前記第1パターン部の間隔は、20μm以上500μm以下である、請求項1に記載の炭化珪素エピタキシャル基板。
  3. 複数の前記第1パターン部の各々は、凸形状である、請求項2に記載の炭化珪素エピタキシャル基板。
  4. 複数の前記第1パターン部の各々は、凹形状である、請求項2に記載の炭化珪素エピタキシャル基板。
  5. 複数の前記第1パターン部の各々は、不純物領域である、請求項2に記載の炭化珪素エピタキシャル基板。
  6. 前記第1パターン部の数は、3以上であり、
    隣り合う2つの前記第1パターン部の間隔は等しい、請求項2〜請求項5のいずれか1項に記載の炭化珪素エピタキシャル基板。
  7. 前記端部と前記第1パターンとの間には、凸形状の第2パターンが設けられている、請求項2〜請求項6のいずれか1項に記載の炭化珪素エピタキシャル基板。
  8. 請求項1〜請求項7のいずれか1項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
JP2015173688A 2015-09-03 2015-09-03 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Pending JP2017050446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015173688A JP2017050446A (ja) 2015-09-03 2015-09-03 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173688A JP2017050446A (ja) 2015-09-03 2015-09-03 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017050446A true JP2017050446A (ja) 2017-03-09

Family

ID=58280983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173688A Pending JP2017050446A (ja) 2015-09-03 2015-09-03 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2017050446A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020003669A1 (ja) * 2018-06-27 2020-01-02 株式会社アドマップ SiCコート
CN112018166A (zh) * 2018-10-15 2020-12-01 昭和电工株式会社 SiC外延晶片
JP2022137146A (ja) * 2017-06-28 2022-09-21 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
US11705329B2 (en) 2017-06-28 2023-07-18 Showa Denko K.K. SiC epitaxial wafer and method for manufacturing same
CN112018166B (zh) * 2018-10-15 2024-05-31 株式会社力森诺科 SiC外延晶片

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022137146A (ja) * 2017-06-28 2022-09-21 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
JP7302716B2 (ja) 2017-06-28 2023-07-04 株式会社レゾナック SiCエピタキシャルウェハ及びその製造方法
US11705329B2 (en) 2017-06-28 2023-07-18 Showa Denko K.K. SiC epitaxial wafer and method for manufacturing same
WO2020003669A1 (ja) * 2018-06-27 2020-01-02 株式会社アドマップ SiCコート
JP2020002415A (ja) * 2018-06-27 2020-01-09 株式会社アドマップ SiCコート
TWI690615B (zh) * 2018-06-27 2020-04-11 日商亞都麻布股份有限公司 SiC塗覆物
US11453620B2 (en) 2018-06-27 2022-09-27 Admap Inc. SiC coat
CN112018166A (zh) * 2018-10-15 2020-12-01 昭和电工株式会社 SiC外延晶片
CN112018166B (zh) * 2018-10-15 2024-05-31 株式会社力森诺科 SiC外延晶片

Similar Documents

Publication Publication Date Title
JP6566812B2 (ja) 炭化珪素半導体装置及びその製造方法
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
JP6136731B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US20160189955A1 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
JP6791274B2 (ja) 炭化ケイ素積層基板およびその製造方法
JP2021035905A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6136732B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6708974B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6610653B2 (ja) 炭化珪素半導体装置
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017090279A1 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN112074928B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN113113293A (zh) 碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置
JP6658257B2 (ja) 炭化珪素半導体装置
US9966437B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2008235767A (ja) 半導体素子及びその製造方法
JP6590116B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2021153351A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20230369411A1 (en) Method of manufacturing silicon carbide substrate, silicon carbide single-crystal substrate and silicon carbide semiconductor device
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6340642B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US20160211332A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP5692279B2 (ja) 半導体デバイスおよびその製造方法
JP2019106555A (ja) 半導体装置