JP2011023502A - 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 - Google Patents
炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP2011023502A JP2011023502A JP2009166534A JP2009166534A JP2011023502A JP 2011023502 A JP2011023502 A JP 2011023502A JP 2009166534 A JP2009166534 A JP 2009166534A JP 2009166534 A JP2009166534 A JP 2009166534A JP 2011023502 A JP2011023502 A JP 2011023502A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- carbide substrate
- gas containing
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
【課題】半導体素子において、エピタキシャル成長中に発生する積層欠陥を抑制し、積層欠陥に起因するオン抵抗の増加を抑制する。
【解決手段】(A)炭化珪素基板を加熱することにより炭化珪素基板を昇温する工程と、
(B)昇温された炭化珪素基板の表面に炭素を含むガスを供給する工程と、
(C)工程Bの後に、昇温された炭化珪素基板の表面に珪素を含むガス及び炭素を含むガスを供給することにより、炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程とを含む製造方法により、半導体素子を作製する。
【選択図】図1
【解決手段】(A)炭化珪素基板を加熱することにより炭化珪素基板を昇温する工程と、
(B)昇温された炭化珪素基板の表面に炭素を含むガスを供給する工程と、
(C)工程Bの後に、昇温された炭化珪素基板の表面に珪素を含むガス及び炭素を含むガスを供給することにより、炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程とを含む製造方法により、半導体素子を作製する。
【選択図】図1
Description
本発明は、炭化珪素を用いた半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法に関する。
炭化珪素(シリコンカーバイド:SiC)は、珪素(Si)に比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の3C−SiCや六方晶系の6H−SiC、4H−SiC等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは4H−SiCである。
MOSFETなどの炭化珪素半導体素子を作製する際には、通常、c軸の結晶軸に対し垂直な(0001)Si面にほぼ一致する面を主面とする4H−SiC基板が用いられる。4H−SiC基板(以下、単に「炭化珪素基板」という)上には、炭化珪素半導体素子の活性領域となるエピタキシャル層が形成される。エピタキシャル層のうち選択された領域には、作製しようとする半導体素子の種類に応じて、導電型やキャリア濃度が制御された不純物ドープ層が形成される。不純物ドープ層は、例えばMOSFETではp型ウェル領域やn+ソース領域として機能する。
炭化珪素基板上にエピタキシャル層を成長させる従来の方法について、図7を用いて説明する。図7は、n型若しくはp型にドーピングされたエピタキシャル層を炭化珪素基板上に成長させる従来の方法において、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を示す図である。
まず、化学的気相成長装置に希釈ガス(例えば水素ガス)を導入して、炉内の圧力を大気圧または大気圧以下に調整する。この状態で、炉内に置かれた炭化珪素基板を基板加熱装置により加熱し、基板温度を1500℃以上とする。次に、炉内に、炭素を含むガス(例えばプロパン)、珪素を含むガス(例えばシラン)及び不純物ドーパントガスをガス供給系から同時に供給することにより、炭化珪素基板の上にn型若しくはp型にドーピングされたエピタキシャル層が形成される。n型ドーピングの場合には例えば窒素、p型ドーピングの場合には例えばトリメチルアルミニウム(TMA)ガスがドーパントガスとして用いられる。エピタキシャル成長終了時には、炭素を含むガス、珪素を含むガス及び不純物ドーパントガスの供給を止めるとともに、基板加熱装置による加熱を終了し、エピタキシャル層が成長された炭化珪素基板を冷却する。この方法により、炭化珪素基板上にエピタキシャル層を形成することができる。なお、このエピタキシャル層の厚みやキャリア密度は、炭化珪素半導体素子の規格値によって決定される。
炭化珪素基板には、その結晶成長機構などに起因して結晶欠陥が存在することが知られている。SiCパワーデバイス特性に大きな影響を与える代表的な結晶欠陥として基板を貫通する欠陥であるマイクロパイプがあるが、近年炭化珪素基板作製技術の向上とともにその密度は大幅に減少している。一方、炭化珪素基板の(0001)面に存在する積層欠陥も電気特性を劣化させる面欠陥であることが知られている。積層欠陥には、あらかじめ炭化珪素基板に存在する欠陥に加えて、上記MOSFETの作製プロセスにおけるエピタキシャル成長工程で新たに発生する欠陥が存在する。炭化珪素基板に存在する積層欠陥はエピタキシャル層に伝播する。以下、MOSFETのドリフト層となるエピタキシャル層に存在する積層欠陥の課題について説明する。
図8は、従来の方法によって成長したSiCエピタキシャル層を、表面からフォトルミネッセンス(PL)解析により観察した結果を示すマッピング図である。この図は、バンド端発光波長に相当する約380nmに検出波長を設定した場合のフォトルミネッセンスマッピングである。図8において、色が濃く示された四角形状と三角形状の領域は、積層欠陥が存在する領域を示している。この形状の異なる積層欠陥について、本発明者らが検討した。その結果、四角形状の領域は炭化珪素基板にあらかじめ存在した積層欠陥がエピタキシャル層に伝播した積層欠陥(伝播積層欠陥60)であり、三角形状の領域はエピタキシャル成長の工程で新たに発生した積層欠陥(発生積層欠陥62)であることが明らかとなった。このように、エピタキシャル層のフォトルミネッセンス解析による積層欠陥の形状から、炭化珪素基板から伝播した積層欠陥か、エピタキシャル成長において発生した積層欠陥かを区別することが可能である。
図8に示すように、従来の方法によって成長したエピタキシャル層には、炭化珪素基板にあらかじめ存在する積層欠陥から伝播した積層欠陥に加えて、エピタキシャル成長中に新たに発生した積層欠陥が存在することがわかる。このような積層欠陥の領域は、SiC結晶に異なるポリタイプが挿入されていたり、余分な層が追加されていたり、逆にあるべき層が欠如しているなどにより、4H−SiCの周期構造が乱れた構造となっている。
従来の方法によりドリフト層をエピタキシャル成長させることにより形成した、従来のMOSFETについて図面を参照しながら説明する。図9に従来のMOSFETの断面模式図を示す。MOSFET300は、炭化珪素基板301上に、n型の伝導性を示すドーパントを供給しながらエピタキシャル成長によって形成したn型ドリフト層302を有する。上記のように、n型ドリフト層302は、炭化珪素基板301に存在する積層欠陥が伝播した欠陥(伝播積層欠陥)315に加えて、エピタキシャル成長中新たに発生した積層欠陥(発生積層欠陥)316を含んでいる。ドリフト層の一部分には、p型ドーパントとなる不純物(例えばAl)をイオン注入することによりp型のウェル領域305が形成されている。さらに、ウェル領域の一部分には、n型ドーパントとなる不純物(例えば窒素)及びp型不純物をイオン注入することによりそれぞれ、ソース領域308及びコンタクト領域309が形成されている。さらに、ウェル領域305上には、イオン注入またはエピタキシャル成長によりn型チャネル層307が形成されている。チャネル層307上には、例えば熱酸化によりゲート絶縁膜311が形成され、ゲート絶縁膜311上にはゲート電極313が形成されている。さらに、ソース領域308及びコンタクト領域309と接するようにソース電極312が形成され、炭化珪素基板301の裏面にはドレイン電極314が形成されている。
本発明者らが検討したところ、上記のようなドリフト層に存在する積層欠陥は、MOSFETの電気特性に与える影響が大きいことがわかった。特に、一般的な縦型構造のMOSFETでは、電流がMOSFETの上下を貫いて流れるために、ドリフト層の積層欠陥が、その領域を電流が横切る際の抵抗成分として働くために、オン抵抗が増加することがわかった。このため、このような積層欠陥が多数存在するドリフト層を用いてMOSFETを形成すると、SiCの優れた物性値から期待されるような電気特性の素子が得られないという問題がある。
そこで、エピタキシャル成長工程において新たな積層欠陥を発生させないために、エピタキシャル成長の条件を調整することが提案されている(例えば、特許文献1及び2参照)。特許文献1には、エピタキシャル層のキャリア濃度を1×1013cm−3以下に設定することを開示している。さらに、特許文献2には、一般的に使用されている(0001)Si面と対向する面である(000−1)C面の炭化珪素基板上に、10μm/hr以上の成長速度でエピタキシャル成長することを開示している。
しかし、特許文献1の方法では、キャリア濃度が1×1013cm−3以下のエピタキシャル層を成長することは、原料ガス及び成長装置に存在する残留窒素がドーパントとして作用してしまうために非常に困難である。さらに、形成されたエピタキシャル層のキャリア濃度が低いために、エピタキシャル層の抵抗成分が高くなる。そのため、このエピタキシャル層を用いて作製されたデバイスのオン抵抗が非常に高くなってしまう。また、特許文献2の方法では、(000−1)C面の炭化珪素基板表面を平坦に研磨加工することは非常に難しいため、この面の上に成長したエピタキシャル層は荒れた表面となる。そのため、エピタキシャル層の表面荒れに起因する耐圧劣化、信頼性劣化等の問題が新たに発生する。
そこで本発明は、前記従来の問題点に鑑み、エピタキシャル層の抵抗を増加させたり、エピタキシャル層の平坦性を悪化させたりすることなく、エピタキシャル層の積層欠陥に起因する素子特性の低下を抑制することができる炭化珪素半導体素子及びその製造方法、並びに炭化珪素エピタキシャル基板の製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明に係る炭化珪素エピタキシャル基板の製造方法は、
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の表面に、珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程とを含む。
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の表面に、珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程とを含む。
また、本発明に係る炭化珪素半導体素子の製造方法は、
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第1導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第1導電型のドリフト層を形成する工程と、
(D)前記ドリフト層内に第2導電型のウェル領域を形成する工程と、
(E)前記ウェル領域内に第1導電型のソース領域を形成する工程と、
(F)前記ウェル領域内に第2導電型のコンタクト領域を形成する工程と、
(G)前記ウェル領域と接する位置にチャネル層を形成する工程と、
(H)前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
(I)前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
(J)前記ソース領域と接する位置にソース電極を形成する工程と、
(K)前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む。
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第1導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第1導電型のドリフト層を形成する工程と、
(D)前記ドリフト層内に第2導電型のウェル領域を形成する工程と、
(E)前記ウェル領域内に第1導電型のソース領域を形成する工程と、
(F)前記ウェル領域内に第2導電型のコンタクト領域を形成する工程と、
(G)前記ウェル領域と接する位置にチャネル層を形成する工程と、
(H)前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
(I)前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
(J)前記ソース領域と接する位置にソース電極を形成する工程と、
(K)前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む。
また、本発明に係る炭化珪素半導体素子は、炭化珪素基板の主面上に設けられた第1導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記炭化珪素基板内に存在する基底面転位から変換された貫通型転位を有する。
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記炭化珪素基板内に存在する基底面転位から変換された貫通型転位を有する。
本発明によると、形成されるエピタキシャル層のキャリア濃度を所定の濃度以下に規制したり、用いる基板を(000−1)C面の炭化珪素基板に限定したりすることなく、炭化珪素基板上に炭化珪素のエピタキシャル層が形成される際に積層欠陥が発生するのを抑制することができる。そのため、エピタキシャル層の抵抗を増加させたり、エピタキシャル層の平坦性を悪化させたりすることなく、エピタキシャル層の積層欠陥に起因する素子特性の低下を抑制することができる。
本願の発明者は、炭化珪素基板上にエピタキシャル層を成長させる工程において、炭化珪素基板の温度を昇温した後、珪素源よりも先に炭素源を炭化珪素基板上に供給することにより、エピタキシャル成長中において積層欠陥の発生が抑制されることを見出した。本発明は、その知見に基づいてなされたものであり、本発明の炭化珪素エピタキシャル基板の製造方法は、炭化珪素基板の温度を昇温した後、珪素源よりも先に炭素源を炭化珪素基板上に供給する工程を含む。
本発明に係る炭化珪素エピタキシャル基板の製造方法は、
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の表面に珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に、炭化珪素のエピタキシャル層を形成する工程とを含む。
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の表面に珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に、炭化珪素のエピタキシャル層を形成する工程とを含む。
このようにすると、加熱された基板に対して、珪素を含むガスよりも先に炭素を含むガスが供給されるので、基板上にエピタキシャル層を形成する工程において、エピタキシャル層中に積層欠陥が発生するのを抑制することができる。本発明に係る炭化珪素エピタキシャル基板の製造方法においては、従来の方法のように、形成されるエピタキシャル層のキャリア濃度を所定の濃度以下に規制したり、用いる基板を(000−1)C面の炭化珪素基板に限定したりする必要がない。そのため、エピタキシャル層の抵抗を増加させたり、エピタキシャル層の平坦性を悪化させたりすることなく、エピタキシャル層中に積層欠陥が発生するのを抑制することができる。
炭化珪素基板としては、例えば、4H−SiC基板、6H−SiC基板等を用いることができる。この中で、炭化珪素基板として、主面が、(0001)Si面から<11−20>(112バー0)方向に約4度のオフ角度がついた4H−SiC基板を用いることが好ましい。この基板を用いることにより、6H−SiC基板等に比べてキャリアの移動度が高い半導体素子を作製することができる。
希釈ガスとしては、例えば、水素、アルゴン、ヘリウム等を用いることができる。この中で、希釈ガスとして水素を用いることが好ましい。
本発明に係る炭化珪素エピタキシャル基板の製造方法において、炭素を含むガスとしては、プロパン、プロピレン、アセチレン等を用いることができる。この中で、炭素を含むガスとしてプロパンを用いることが好ましい。このようにすると、比較的安全に、最適な温度で炭化珪素をエピタキシャル成長することができる。
また、珪素を含むガスとしては、シラン、ジシラン等を用いることができる。この中で、珪素を含むガスとしてシランを用いることが好ましい。このようにすると、比較的最適な温度で炭化珪素をエピタキシャル成長することができる。
前記工程Cにおいて、エピタキシャル層中にn型またはp型の不純物をドーピングするために、ドーパントを含むガスを半導体基板の表面にさらに供給してもよい。n型の不純物をドーピングするためのドーパントガスとしては、例えば、窒素、ホスフィン等を用いることができる。この中で、n型用のドーパントガスとして、窒素を用いることが好ましい。また、p型の不純物をドーピングするためのドーパントガスとしては、例えば、トリクロロアルミニウムガス、ジボラン等を用いることができる。この中で、p型用のドーパントガスとして、トリクロロアルミニウムガスを用いることが好ましい。
本発明に係る炭化珪素エピタキシャル基板の製造方法によると、半導体基板上に成長するエピタキシャル層中のキャリア濃度を規制しなくても、エピタキシャル層中に積層欠陥が発生することを抑制することができる。そのため、n型またはp型の不純物をドーピングすることにより、エピタキシャル層の抵抗を低減することができる。
前記工程Aにおいて、前記炭化珪素基板の表面に、水素を含むガスを供給することが好ましい。このようにすると、炭化珪素基板を加熱する工程において、基板表面にステップバンチングが発生するのを抑制することができるため、形成されたエピタキシャル層表面の平坦性をさらに向上させることができる。
前記工程Aにおいて、前記炭化珪素基板を基板温度が1500℃以上になるまで加熱し、前記工程Bにおいて、前記炭化珪素基板の基板温度が1500℃以上の状態で、前記炭素を含むガスを前記炭化珪素表面へ供給開始することが好ましい。炭化珪素基板の基板温度が1500℃以上になると、炭化珪素基板表面に到達した炭素が表面拡散をするようになるため、基板表面にステップバンチングが発生することが抑制され、形成されたエピタキシャル層表面の平坦性をさらに向上させることができる。
工程Bにおいて、炭化珪素基板のステップ表面に存在するすべてのSi未結合手に相当する量の炭素が炭化珪素基板表面に供給されるように、炭素を含むガスが炭化珪素基板表面に供給されることが好ましい。このようにすると、工程Cにおいて珪素を含むガスの供給が開始されることにより、エピタキシャル層の成長が開始する前に、工程Bにおいて、炭化珪素基板のステップ表面に出現している基底面転位のすべり面に存在するすべてのSi未結合手と炭素とを結合させることができる。その結果、炭化珪素基板の基底面転位がエピタキシャル成長中に貫通型刃状転位に変換されることにより、エピタキシャル層中に積層欠陥が発生することを抑制することができる。
ここで、炭化珪素基板として、4度のオフ角を有する基板を用いる場合には、工程Bにおいて供給されるプロパンの量が、0.1cc以上10cc以下の範囲であることが好ましい。
本発明に係る炭化珪素エピタキシャル基板の製造方法は、例えば、金属酸化物半導体電界効果トランジスタ(以下、MOSFETと略称する)、ダイオード、絶縁ゲート型バイポーラトランジスタ(以下、IGBTと略称する)、接合型電界効果トランジスタ(以下、JFETと略称する)等の炭化珪素半導体素子を製造する際に用いることができる。
本発明に係る炭化珪素半導体素子の製造方法は、
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第1導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第1導電型のドリフト層を形成する工程と、
(D)前記ドリフト層内に第2導電型のウェル領域を形成する工程と、
(E)前記ウェル領域内に第1導電型のソース領域を形成する工程と、
(F)前記ウェル領域内に第2導電型のコンタクト領域を形成する工程と、
(G)前記ウェル領域と接する位置にチャネル層を形成する工程と、
(H)前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
(I)前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
(J)前記ソース領域と接する位置にソース電極を形成する工程と、
(K)前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む。この方法によると、加熱された基板に対して、珪素を含むガスよりも先に炭素を含むガスが供給されるので、基板上にドリフト層を形成する工程において、ドリフト層中に積層欠陥が発生するのを抑制することができる。これにより、ドリフト層中の積層欠陥に起因する素子特性の低下が抑制された縦型MOSFETを作製することができる。
(A)炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記昇温された炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第1導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第1導電型のドリフト層を形成する工程と、
(D)前記ドリフト層内に第2導電型のウェル領域を形成する工程と、
(E)前記ウェル領域内に第1導電型のソース領域を形成する工程と、
(F)前記ウェル領域内に第2導電型のコンタクト領域を形成する工程と、
(G)前記ウェル領域と接する位置にチャネル層を形成する工程と、
(H)前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
(I)前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
(J)前記ソース領域と接する位置にソース電極を形成する工程と、
(K)前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む。この方法によると、加熱された基板に対して、珪素を含むガスよりも先に炭素を含むガスが供給されるので、基板上にドリフト層を形成する工程において、ドリフト層中に積層欠陥が発生するのを抑制することができる。これにより、ドリフト層中の積層欠陥に起因する素子特性の低下が抑制された縦型MOSFETを作製することができる。
本発明に係る炭化珪素半導体素子は、炭化珪素基板の主面上に設けられた第1導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記半導体基板内に存在する基底面転位から変換された貫通型転位を有する。このようにすると、ドリフト層中の積層欠陥の数が低減されるので、ドリフト層中の積層欠陥に起因する素子特性の低下を抑制することができる。
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記半導体基板内に存在する基底面転位から変換された貫通型転位を有する。このようにすると、ドリフト層中の積層欠陥の数が低減されるので、ドリフト層中の積層欠陥に起因する素子特性の低下を抑制することができる。
炭化珪素基板としては、例えば、4H−SiC基板、6H−SiC基板(他にあれば列記して下さい)等を用いることができる。この中で、炭化珪素基板として、主面が、(0001)Si面から<11−20>(112バー0)方向に約4度のオフ角度がついた4H−SiC基板を用いることが好ましい。この基板を用いることにより、6H−SiC基板等に比べてキャリアの移動度が高い半導体素子を作製することができる。
また、本発明に係る炭化珪素半導体素子は、炭化珪素基板の主面上に設けられた第1導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層内に存在する積層欠陥の密度が、前記炭化珪素基板内に存在する積層欠陥の密度と等しい。
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層内に存在する積層欠陥の密度が、前記炭化珪素基板内に存在する積層欠陥の密度と等しい。
本発明に係る炭化珪素半導体素子において、前記ドリフト層内を起点として発生した積層欠陥が、前記ドリフト層内に存在しないことが好ましい。
本発明に係る炭化珪素半導体素子において、前記ドリフト層内に、前記炭化珪素基板内に存在する積層欠陥が伝播した積層欠陥のみを含むことが好ましい。
本発明に係る炭化珪素半導体素子において、前記炭化珪素半導体素子内に存在する積層欠陥の総面積が、前記炭化珪素半導体素子の面積の半分以下であることが好ましい。
本発明に係る炭化珪素半導体素子において、前記ドリフト層のキャリア濃度が1×1015cm−3以上であることが好ましい。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
(実施の形態1)
本発明に係る炭化珪素エピタキシャル基板の製造方法の一実施形態について、図面を参照しながら説明する。図1は、本発明の炭化珪素エピタキシャル基板の製造方法における、n型またはp型にドーピングされたエピタキシャル層を炭化珪素基板上に成長させる工程において、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を示す図である。
本発明に係る炭化珪素エピタキシャル基板の製造方法の一実施形態について、図面を参照しながら説明する。図1は、本発明の炭化珪素エピタキシャル基板の製造方法における、n型またはp型にドーピングされたエピタキシャル層を炭化珪素基板上に成長させる工程において、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を示す図である。
まず、結晶成長装置の成長室内に、炭化珪素基板を設置する。次に、成長室内に希釈ガスを供給して、成長室内の圧力を調整する。圧力調整後、基板加熱手段により、炭化珪素基板の温度が、炭化珪素エピタキシャル層の成長が生じる温度(成長温度)になるまで炭化珪素基板を加熱する。基板温度が成長温度に到達した時点で、成長室内に、珪素源よりも先に炭素源の供給を開始する。所定量の炭素源を供給後に、珪素源及びドーパントガスの供給を開始する。これにより、成長室内に設置した炭化珪素基板上に、炭化珪素のエピタキシャル層を成長させることができる。
所定時間が経過することにより、所望の膜厚のエピタキシャル層が炭化珪素基板上に形成された後、炭素源、珪素源及びドーパントガスの供給を停止する。また、基板加熱手段による基板の加熱を停止し、炭化珪素基板を冷却する。
本発明の炭化珪素エピタキシャル基板の製造方法において、結晶成長装置としては、例えば、化学的気相成長装置、有機金属化学的気相成長装置等を用いることができる。この中で、結晶成長装置として化学的気相成長装置を用いることが好ましい。
炭化珪素基板としては、例えば、主面が、(0001)Si面から<11−20>(112バー0)方向に約4度のオフ角度がついた4H−SiC基板を用いることができる。他に、6H−SiC基板を用いてもよい。この中で、炭化珪素基板として、4H−SiC基板を用いることが好ましい。
希釈ガスとしては、例えば、水素、アルゴン、ヘリウム等を用いることができる。この中で、希釈ガスとして水素を用いることが好ましい。
炭素源としては、例えば、プロパン、プロピレン、アセチレン等を用いることができる。この中で、炭素源としてプロパンを用いることが好ましい。
珪素源としては、例えば、シラン、ジシラン等を用いることができる。この中で、珪素源としてシランを用いることが好ましい。
次に、本発明に係る炭化珪素エピタキシャル基板の製造方法の実施例について説明する。
本実施例に用いた炭化珪素基板は、主面が、(0001)Si面から<11−20>(112バー0)方向に約4度のオフ角度がついた、直径50mmのn型4H−SiC基板(キャリア濃度は8×1018cm−3)である。
まず、化学的気相成長装置の成長室内に、4H−SiC基板を設置した。次に、成長室内に希釈ガスとして水素を供給して、成長室内の圧力を20kPa程度に調整した。圧力調整後、加熱装置により、4H−SiC基板の温度が炭化珪素エピタキシャル層の成長が生じる温度(成長温度)以上になるまで炭化珪素基板を加熱した。基板温度が1600℃に到達した時点で、基板温度が一定に維持されるように加熱装置を調整するとともに、成長室内に、まず炭素源であるプロパンの供給を開始した。プロパンを約1cc供給した後に、シラン及びドーパントガスである窒素の供給を開始した。これにより、4H−SiC基板上に、n型キャリア濃度約5×1016cm−3、膜厚10μmのドリフト層を形成した。このようにして、炭化珪素基板と、炭化珪素基板の上に形成されたエピタキシャル層とを備えたエピタキシャル基板が得られた。
比較例として、上記実施例と同じn型4H−SiC基板を用い、基板温度が成長温度である1600℃に到達した時点で、プロパン、シラン及び窒素の供給を同時に開始した点以外は上記実施例と同じ方法により、炭化珪素基板上にエピタキシャル層を形成した。
ここで、実施例及び比較例のエピタキシャル基板のエピタキシャル層における積層欠陥を、エピタキシャル層表面のフォトルミネッセンス(PL)解析により評価した。評価結果について図を用いて説明する。図2は、実施例のエピタキシャル層について得られたフォトルミネッセンスマッピングを示す図であり、図8は、比較例のエピタキシャル層について得られたフォトルミネッセンスマッピングを示す図である。
測定は、炭化珪素のバンド端発光波長に相当する約380nmに検出波長を設定して行なった。実施例のエピタキシャル層基板では、エピタキシャル層中には三角形状の積層欠陥は観察されず、エピタキシャル層の成長過程では新たな積層欠陥が発生していないことがわかった。このように、本発明の方法によれば、ドリフト層の構造を特殊な構造にすることなく、積層欠陥を抑制したドリフト層をエピタキシャル成長により形成可能であることが明らかとなった。
一方、比較例のエピタキシャル基板の場合は、図8に示すように、四角形状の積層欠陥に加えて、三角形状の積層欠陥が観察されて、エピタキシャル成長中に発生した積層欠陥が存在することが示された。
次に、本発明のエピタキシャル基板の製造方法により、エピタキシャル層において積層欠陥の発生が抑制される原理について考察した結果を説明する。
比較例のエピタキシャル基板について断面TEM観察を行なった。エピタキシャル層で発生した、三角形状の積層欠陥の頂点付近について、結晶構造を断面TEMで観察した。その結果、積層欠陥の頂点には炭化珪素基板より伝播した基底面転位が存在することがわかった。より詳細に基底面転位の構造を高分解能TEMで観察すると、基底面転位が2つの部分転位に分解し、それらの部分転位線の間に積層欠陥が形成されていることがわかった。
次に、実施例のエピタキシャル基板におけるエピタキシャル層について、溶融水酸化カリウム(KOH)エッチング法を用いて評価した。まず、エピタキシャル層を溶融KOHエッチングすることにより発生するエッチピットから貫通型刃状転位の同定を行なった。エピタキシャル層基板を500℃に加熱して溶融させたKOHの中に5分間浸すことにより、エピタキシャル層表面をエッチング処理した。次いで、エッチングされた表面を顕微鏡で観察し、エッチピットの形状が六角形状である貫通型刃状転位を確認した。観察された刃状転位によるエッチピットの位置を基板裏面に目印をつけて、エピタキシャル膜表面をその膜厚である10μm分を研磨により除去し、炭化珪素基板を露出させた。そして、エピタキシャル層を除去した基板をさらに溶融KOHエッチングすることにより、形成されたエッチピットを顕微鏡で観察した。あらかじめ目印をつけた位置のエッチピット形状を観察すると、基底面転位に特徴的な貝殻状であることを確認した。この結果より、本発明の方法により成長したエピタキシャル層では、炭化珪素基板に存在する基底面転位がエピタキシャル層の界面で貫通型刃状転位に変化していることが示された。すなわち、炭化珪素基板内においては、転位線が基底面((0001)面)に存在する基底面転位が、エピタキシャル層領域においては、転位線の方向が基板の結晶軸と平行の<0001>方向の貫通型刃状転位に変換されていた。
以上の評価結果から、本発明の方法で成長したエピタキシャル層において積層欠陥の発生が抑制されているのは、以下の機構によって、炭化珪素基板に存在する積層欠陥が貫通型刃状転位に変換されるためと考えられる。
図3は、本実施形態における炭化珪素のエピタキシャル成長機構を示す模式図である。図3に示すように、オフ角を有する炭化珪素基板50におけるステップのキンクに、原料である炭素源と珪素源が吸着し取り込まれることによってエピタキシャル成長が進行する。すなわち、エピタキシャル層は基板50の各ステップから横方向に成長することになる。図3(b)に示すように、SiC(0001)Si面のエピタキシャル成長開始時には、炭素源を珪素源よりも先に基板表面に供給する。これにより、ステップの表面に出現している基底面転位のすべり面に存在するSi未結合手42に炭素原子40が結合し、続いて他の炭素原子40が優先的にすべり面上部のステップ端のSi未結合手44と結合する。このように、転位のすべり面をテンプレートにしてステップ端のキンクで埋まった欠陥上にエピタキシャル層が形成されると、図3(a)に示すように、基底面転位の転位線52の方向が90度変換され、結晶軸方位のc軸に平行な方向となる。これにより、炭化珪素基板50に存在する基底面転位が、エピタキシャル層において、結晶軸方位のc軸に平行な転位線54を有する貫通型刃状転位に変換される。
一方、炭化珪素基板に存在する基底面転位が、エピタキシャル層において貫通型刃状転位に変換されない場合は、基板の基底面転位がエピタキシャル成長によって2つの部分転位に分解する場合がある。エピタキシャル層内で分解した2つの部分転位の間には面欠陥が発生する。この面欠陥がエピタキシャル成長層内で発生した積層欠陥である。
次に、炭化珪素基板を昇温する工程における好ましい雰囲気を調べるため、以下の実験を行なった。炭化珪素基板を化学的気相成長装置の成長室内に設置し、成長室内にガスを供給して圧力を20kPa程度に調整した。圧力調整後、炭化珪素基板の温度が1600℃に到達するまで昇温した。炭化珪素基板を冷却後、炭化珪素基板の表面粗さを原子間力顕微鏡(AFM)により測定した。炭化珪素基板を昇温するときの雰囲気が、水素の場合、水素とプロパンの混合ガスの場合、水素とシランの混合ガスの場合について実験を行なった。なお、上記の実施例と同様に、炭化珪素基板としては<11−20>方向に4度のオフ角度を有する4H−SiC基板を用いた。基板表面粗さの昇温雰囲気依存性を評価した結果を図4に示す。
図4からわかるように、水素とプロパンの混合ガス雰囲気中で昇温した場合、表面粗さが約6.5nmとなり、基板表面にステップバンチングが発生し、表面が荒れることが確認された。また、シランを含んだ水素雰囲気中で昇温した場合も同様に基板表面にステップバンチングが発生することが確認された。一方、プロパンもシランも含まない水素のみの雰囲気で昇温した場合には、処理前の基板表面よりも平坦度が良好な表面が得られることがわかった。これらの結果から、4H−SiC基板上にエピタキシャル成長する場合には、プロパン及びシランを含まない水素雰囲気で昇温することが好ましい。
基板温度が1500℃より低い場合には、炭化珪素基板表面に到達した炭素が表面拡散するには不十分なエネルギーであるため、ステップに到達する前にテラス上のSi未結合手と炭素が結合してカーボンクラスターの核となる可能性が高くなる。この結果、二次元核成長を起点として、エピタキシャル層表面にステップバンチングが発生する。特に、炭化珪素基板のオフ角が小さくなると、テラスの幅が大きくなり、ステップバンチングが発生しやすくなる。したがって、炭素源であるガスは、炭化珪素基板の温度が少なくとも1500℃以上に到達した後に供給を開始することが好ましい。
図3で示したように、炭化珪素基板の基底面転位をエピタキシャル成長で貫通型刃状転位に変換するためには、エピタキシャル成長開始時に、炭素が、炭化珪素基板のステップ表面に出現している基底面転位のすべり面に存在するすべてのSi未結合手と結合していることが好ましい。したがって、炭化珪素基板の温度が成長温度に到達した後、珪素源の供給が開始されるまでの間に、炭化珪素基板のステップ表面に存在するSi未結合手の数に相当する量の炭素が、炭化珪素基板に供給されることが好ましい。
4度のオフ角を有する炭化珪素基板の場合には、テラスの幅は約3.6nmであり、ステップのSi未結合手の密度は約1×1014cm−2である。成長温度を1500℃以上として、炭素が表面拡散によりステップに吸着する条件下では、プロパンの量は0.1cc以上10cc以下の範囲であれば、ステップのすべてのSi未結合手に結合する炭素の量として十分である。このプロパンの量の範囲は、プロパン中の炭素がステップのSi未結合手と結合する表面反応が十分に進行する温度下で、実用的な成長圧力の範囲から算出された。このプロパンの量は、成長温度や成長圧力に応じて適宜選択することができる。例えば、成長圧力を低下させる場合はプロパンの量を増やし、成長温度を増加させる場合はプロパンの量を減らすようにする。但し、0.1ccより小さいプロパン供給量ではステップのSi未結合手に結合する量としては不十分であり、10ccより大きいプロパン供給量では、過剰な炭素がステップのテラス上のSi未結合手と結合してカーボンクラスターの核となる可能性が高くなる。
(実施の形態2)
次に、本発明に係る炭化珪素半導体素子の一実施形態について、図面を参照しながら説明する。図5は、本実施の形態に係る炭化珪素半導体素子の構造を示す断面図である。
次に、本発明に係る炭化珪素半導体素子の一実施形態について、図面を参照しながら説明する。図5は、本実施の形態に係る炭化珪素半導体素子の構造を示す断面図である。
図5に示す炭化珪素半導体素子100は、低抵抗のn型炭化珪素基板101と、炭化珪素基板101の主面上に形成された、炭化珪素の層であるエピタキシャル層102とを有している。
炭化珪素基板101は、(0001)Si面を主面とする炭化珪素基板であり、例えば、4H−SiCからなり、(0001)Si面より<11−20>方向に約4度のオフ角で傾けてステップ密度を増大させた表面を有するオフカット基板である。
エピタキシャル層102は、n型のドリフト層107と複数のp型ウェル領域105とを有している。ドリフト層107は、炭化珪素基板101の主面上に設けられており、炭化珪素基板101よりも低濃度のn型不純物を含む。ウェル領域105の内部には、炭化珪素基板101よりも高濃度のn型不純物を含むn型ソース領域108と、ウェル領域105よりも高濃度のp型不純物を含むコンタクト領域109とが設けられている。エピタキシャル層102の表面部分であって、2つのソース領域108の間には、n型不純物を含むチャネル層115が設けられている。チャネル層115と接する位置にはゲート絶縁膜111が設けられ、ゲート絶縁膜111と接するようにゲート電極113が配置されている。一方、ソース領域108及びコンタクト領域109と接するようにソース電極112が配置されており、ソース電極112はソース領域108の一部とオーミック接触を形成している。また、炭化珪素基板101の裏面上にはドレイン電極114が設けられている。
炭化珪素基板101の主面上に成長されたエピタキシャル層102には、炭化珪素基板101から伝播した積層欠陥(伝播積層欠陥)116が存在するが、エピタキシャル成長中に発生する積層欠陥は存在していない。したがって、エピタキシャル層102内に存在する積層欠陥の密度は、炭化珪素基板101内に存在する積層欠陥の密度と等しい。エピタキシャル層102内には、炭化珪素基板101内に存在する基底面転位から変換された貫通型転位を有する。
エピタキシャル層102内には、エピタキシャル成長中に発生する積層欠陥が存在しないことから、従来よりもドリフト層107の結晶性の乱れが減少するので、結晶の乱れによる電子の散乱が抑制される。そのため、炭化珪素半導体素子100のオン動作時に流れるドレイン電流密度が高くなり、炭化珪素半導体素子100のオン抵抗が大幅に低減される。
以下、図6を参照しながら、本実施の形態発明の炭化珪素半導体素子100を製造する方法の一例を説明する。
まず、図6(a)に示すように、炭化珪素基板101の主面上にn型のエピタキシャル層102を成長させる。炭化珪素基板101として、例えば、主面が、(0001)Si面から<11−20>(112バー0)方向に約4度のオフ角度がついた直径50mmの4H−SiC基板を用いる。炭化珪素基板101はn型であり、炭化珪素基板101におけるキャリア濃度は、例えば、8×1018cm−3程度である。エピタキシャル層102のエピタキシャル成長前の昇温過程では、原料ガスは供給せずに少なくとも水素を含んだ雰囲気で炭化珪素基板101を加熱し、基板温度が成長温度である1600℃に到達した時点で、珪素源であるシランよりも先に炭素源であるプロパンの供給を開始する。プロパンを、例えば、約1cc供給した後、シラン及びドーパントガスである窒素の供給を開始する。このようにして、炭化珪素基板101の主面上に、例えば、n型キャリア濃度が約5×1016cm−3であり、膜厚が10μm程度のエピタキシャル層102を形成する。エピタキシャル層102内には、炭化珪素基板101から伝播した積層欠陥(伝播積層欠陥)116が存在するが、エピタキシャル成長中に発生する積層欠陥は存在していない。
続いて、図6(b)に示すように、エピタキシャル層102のうち選択された領域に不純物イオンを注入することにより、p型のウェル領域105を形成する。具体的には、エピタキシャル層102上にマスク106を形成し、マスク106の形成されていない領域にp型不純物(例えばAl)イオンを注入する。
さらに、図6(c)に示すように、マスク106を除去した後、エピタキシャル層102の表面にn型のチャネル層115を形成する。チャネル層115の形成時にはドーパントガスとして窒素を供給することにより、例えば、n型濃度を約1×1017cm−3とし、膜厚を100nm程度とする。
この後、図6(d)に示すように、ウェル領域105の一部にn型不純物(例えば窒素)イオンを注入し、ウェル領域105の他の一部にp型不純物(例えばアルミニウム)イオンを注入する。続いて、エピタキシャル層102の表面にカーボンキャップ層を形成して活性化アニールすることにより、ウェル領域105内にソース領域108及びコンタクト領域109を形成する。
さらに、図6(e)に示すように、ゲート絶縁膜111を形成する。ゲート絶縁膜111は、例えば、約1100℃の温度下でエピタキシャル層102の表面を熱酸化することによって形成することができる。ゲート絶縁膜111の膜厚は、例えば、50nm程度である。
最後に、図6(f)に示すように、ゲート電極113、ソース電極112及びドレイン電極114を形成する。ソース電極112及びドレイン電極114は、それぞれ、電子ビーム(EB)蒸着装置を用いてソース領域108及び炭化珪素基板101の裏面にNiを蒸着し、続いて加熱炉を用いて、例えば、1000℃程度で加熱することによって形成される。ソース電極112はソース領域108とオーミック接合を形成しており、また、ドレイン電極114は炭化珪素基板101とオーミック接合を形成している。ゲート電極113は、例えば、LPCVD装置を用いて、ゲート絶縁膜111上にリンドープpoly−Si膜を堆積することによって形成することができる。以上の工程により、炭化珪素半導体素子100が得られる。
なお、上記実施の形態において、ゲート絶縁膜111として、エピタキシャル層102を熱酸化することによって形成された熱酸化(SiO2)膜を用いたが、これに限定されず、例えば、エピタキシャル層102の上にCVD法で堆積されたSiO2膜を用いてもよい。
次に、本実施形態における半導体素子の特性を調べたのでその結果を説明する。
まず、図6を参照しながら説明した方法と同様の方法で、実施例のMOSFETを作製した。また、比較例として、図7で示した従来方法によりエピタキシャル成長したドリフト層構造のMOSFET300(比較例のMOSFET)を作製した。実施例及び比較例ともに、MOSFETは、ユニットセルのサイズを約10μm□、チップサイズを約1mm□で同一構造とした。
次いで、本発明の方法及び従来技術の方法で作製したMOSFETにおける電流−電圧特性をそれぞれ測定し、測定結果を比較した。オン抵抗はゲート電圧を20Vとし、ドレイン電圧を1Vとした場合のドレイン電流の値を測定することより導出した。その結果、本発明のMOSFETではオン抵抗は約0.3Ωであり、従来条件のMOSFETのオン抵抗約0.4Ωに比べて、オン抵抗が約30%低減することがわかった。
この理由は次のように考えられる。従来技術のMOSFETでは、ドリフト層に炭化珪素基板から伝播した積層欠陥に加えて、エピタキシャル成長中に発生した積層欠陥を含んでいるために積層欠陥密度が高い。これにより、ドリフト層の抵抗成分が増加する。これに対し、本発明のMOSFETでは、エピタキシャル成長における積層欠陥の発生が抑制されているので、ドリフト層の抵抗成分を増大させる積層欠陥が低減している。そのため、従来技術のMOSFETに比べて、その分の抵抗成分を低減することができる。
なお、上記の実施の形態においては、炭化珪素半導体素子が縦型MOSFETである場合について示したがこれに限定されない。本発明の炭化珪素半導体素子は、ソース電極及びドレイン電極が同一主面上に配置された横型MOSFET、ダイオード、IGBT、JFET等であってもよい。
本発明によると、炭化珪素をエピタキシャル成長させる際に積層欠陥が発生するのを抑制することができるので、積層欠陥の少ないエピタキシャル層を有する炭化珪素半導体素子を提供することができる。これにより、炭化珪素半導体素子のオン抵抗を低減することができるので、本発明は、低損失が要求されるパワー素子の分野において特に有利である。
40 炭素原子
42 すべり面に存在するSi未結合手
44 ステップ端のSi未結合手
50,101,301 炭化珪素基板
52 基底面転位の転位線
54 貫通型刃状転位の転位線
60,116,315 伝播積層欠陥
62,316 発生積層欠陥
100 炭化珪素半導体素子
102 エピタキシャル層
105,305 ウェル領域
106 マスク
107,302 ドリフト層
108,308 ソース領域
109,309 コンタクト領域
111,311 ゲート絶縁膜
112,312 ソース電極
113,313 ゲート電極
114,314 ドレイン電極
115,307 チャネル層
300 MOSFET
42 すべり面に存在するSi未結合手
44 ステップ端のSi未結合手
50,101,301 炭化珪素基板
52 基底面転位の転位線
54 貫通型刃状転位の転位線
60,116,315 伝播積層欠陥
62,316 発生積層欠陥
100 炭化珪素半導体素子
102 エピタキシャル層
105,305 ウェル領域
106 マスク
107,302 ドリフト層
108,308 ソース領域
109,309 コンタクト領域
111,311 ゲート絶縁膜
112,312 ソース電極
113,313 ゲート電極
114,314 ドレイン電極
115,307 チャネル層
300 MOSFET
Claims (14)
- 炭化珪素基板の主面上に設けられた第1導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第2導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第1導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第2導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記炭化珪素基板内に存在する基底面転位から変換された貫通型転位を有する、炭化珪素半導体素子。 - 前記ドリフト層内に存在する積層欠陥の密度が、前記炭化珪素基板内に存在する積層欠陥の密度と等しい、請求項1に記載の炭化珪素半導体素子。
- 前記ドリフト層内に、前記炭化珪素基板内に存在する積層欠陥が伝播した積層欠陥のみを含む、請求項1または2に記載の炭化珪素半導体素子。
- 前記炭化珪素半導体素子内に存在する積層欠陥の
総面積が、前記炭化珪素半導体素子の面積の半分以下である、請求項1から3のいずれかに記載の炭化珪素半導体素子。 - 前記ドリフト層のキャリア濃度が1×1015cm−3以上である、請求項1から4のいずれかに記載の炭化珪素半導体素子。
- 前記炭化珪素基板は、2度から6度のオフ角度を有する(0001)Si面を主面とする4H−SiC基板である、請求項1から5のいずれかに記載の炭化珪素半導体素子。
- 炭化珪素基板上に炭化珪素のエピタキシャル層を有する炭化珪素エピタキシャル基板の製造方法であって、
(A)前記炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
(B)前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記炭化珪素基板の表面に、珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程と
を含む、炭化珪素エピタキシャル基板の製造方法。 - 前記炭素を含むガスがプロパンであり、前記珪素を含むガスがシランである、請求項7に記載の炭化珪素エピタキシャル基板の製造方法。
- 前記工程Cにおいて、前記炭化珪素基板の表面に、窒素を含むガスをさらに供給する、請求項7または8に記載の炭化珪素エピタキシャル基板の製造方法。
- 前記工程Aにおいて、前記炭化珪素基板の表面に、水素を含むガスを供給する、請求項7から9のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
- 前記工程Aにおいて、前記炭化珪素基板を基板温度1500℃以上になるまで加熱し、
前記工程Bにおいて、前記炭化珪素基板の基板温度が1500℃以上の状態で、前記炭化珪素表面へ、前記炭素を含むガスの供給を開始する、請求項7から10のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。 - 前記工程Bにおいて供給される前記炭素を含むガスの量が0.1cc以上10cc以下の範囲である、請求項7から11のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
- 前記炭化珪素基板は、2度から6度のオフ角度を有する(0001)Si面を主面とする4H−SiC基板である、請求項7から12のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
- (A)炭化珪素基板を加熱する工程と、
(B)前記炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
(C)前記工程Bの後に、前記炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第1導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第1導電型のドリフト層を形成する工程と、
(D)前記ドリフト層内に第2導電型のウェル領域を形成する工程と、
(E)前記ウェル領域内に第1導電型のソース領域を形成する工程と、
(F)前記ウェル領域内に第2導電型のコンタクト領域を形成する工程と、
(G)前記ウェル領域と接する位置にチャネル層を形成する工程と、
(H)前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
(I)前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
(J)前記ソース領域と接する位置にソース電極を形成する工程と、
(K)前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む、炭化珪素半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166534A JP2011023502A (ja) | 2009-07-15 | 2009-07-15 | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166534A JP2011023502A (ja) | 2009-07-15 | 2009-07-15 | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011023502A true JP2011023502A (ja) | 2011-02-03 |
Family
ID=43633322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166534A Pending JP2011023502A (ja) | 2009-07-15 | 2009-07-15 | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011023502A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014021365A1 (ja) * | 2012-07-31 | 2014-02-06 | 独立行政法人産業技術総合研究所 | 半導体構造物、半導体装置及び該半導体構造物の製造方法 |
CN105869996A (zh) * | 2016-04-25 | 2016-08-17 | 全球能源互联网研究院 | 一种碳化硅外延生长系统及其生长方法 |
JP2018082053A (ja) * | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
-
2009
- 2009-07-15 JP JP2009166534A patent/JP2011023502A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014021365A1 (ja) * | 2012-07-31 | 2014-02-06 | 独立行政法人産業技術総合研究所 | 半導体構造物、半導体装置及び該半導体構造物の製造方法 |
US9496345B2 (en) | 2012-07-31 | 2016-11-15 | National Institute Of Advanced Industrial Science And Technology | Semiconductor structure, semiconductor device, and method for producing semiconductor structure |
CN105869996A (zh) * | 2016-04-25 | 2016-08-17 | 全球能源互联网研究院 | 一种碳化硅外延生长系统及其生长方法 |
JP2018082053A (ja) * | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5458509B2 (ja) | 炭化珪素半導体基板 | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP3854508B2 (ja) | SiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法 | |
JP5504597B2 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
JP6835192B2 (ja) | 炭化珪素半導体装置 | |
JP2013014469A (ja) | SiCエピタキシャル基板およびその製造方法 | |
JP5637086B2 (ja) | エピタキシャルウエハ及び半導体素子 | |
KR20120023710A (ko) | 반도체 장치 | |
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
WO2010029776A1 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
JP2016063190A (ja) | 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
JP2008205296A (ja) | 炭化珪素半導体素子及びその製造方法 | |
JP6239097B2 (ja) | SiCエピタキシャルウエハ | |
WO2016092887A1 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
JP2011003825A (ja) | 炭化珪素半導体素子及びその製造方法 | |
US8728877B2 (en) | Method for manufacturing silicon carbide semiconductor device with a single crystal substrate | |
JP6468112B2 (ja) | 炭化珪素半導体装置 | |
TW201237960A (en) | Production method for semiconductor device | |
JP6035763B2 (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
WO2014002589A1 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP2009182240A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006120897A (ja) | 炭化珪素素子及びその製造方法 | |
JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
JP2008288482A (ja) | 炭化珪素半導体素子及びその製造方法 |