JP2011023502A - 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 - Google Patents

Abstract

【課題】半導体素子において、エピタキシャル成長中に発生する積層欠陥を抑制し、積層欠陥に起因するオン抵抗の増加を抑制する。
【解決手段】（Ａ）炭化珪素基板を加熱することにより炭化珪素基板を昇温する工程と、
（Ｂ）昇温された炭化珪素基板の表面に炭素を含むガスを供給する工程と、
（Ｃ）工程Ｂの後に、昇温された炭化珪素基板の表面に珪素を含むガス及び炭素を含むガスを供給することにより、炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程とを含む製造方法により、半導体素子を作製する。
【選択図】図１

Description

本発明は、炭化珪素を用いた半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法に関する。

炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは４Ｈ−ＳｉＣである。

ＭＯＳＦＥＴなどの炭化珪素半導体素子を作製する際には、通常、ｃ軸の結晶軸に対し垂直な（０００１）Ｓｉ面にほぼ一致する面を主面とする４Ｈ−ＳｉＣ基板が用いられる。４Ｈ−ＳｉＣ基板（以下、単に「炭化珪素基板」という）上には、炭化珪素半導体素子の活性領域となるエピタキシャル層が形成される。エピタキシャル層のうち選択された領域には、作製しようとする半導体素子の種類に応じて、導電型やキャリア濃度が制御された不純物ドープ層が形成される。不純物ドープ層は、例えばＭＯＳＦＥＴではｐ型ウェル領域やｎ^＋ソース領域として機能する。

炭化珪素基板上にエピタキシャル層を成長させる従来の方法について、図７を用いて説明する。図７は、ｎ型若しくはｐ型にドーピングされたエピタキシャル層を炭化珪素基板上に成長させる従来の方法において、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を示す図である。

まず、化学的気相成長装置に希釈ガス（例えば水素ガス）を導入して、炉内の圧力を大気圧または大気圧以下に調整する。この状態で、炉内に置かれた炭化珪素基板を基板加熱装置により加熱し、基板温度を１５００℃以上とする。次に、炉内に、炭素を含むガス（例えばプロパン）、珪素を含むガス（例えばシラン）及び不純物ドーパントガスをガス供給系から同時に供給することにより、炭化珪素基板の上にｎ型若しくはｐ型にドーピングされたエピタキシャル層が形成される。ｎ型ドーピングの場合には例えば窒素、ｐ型ドーピングの場合には例えばトリメチルアルミニウム（ＴＭＡ）ガスがドーパントガスとして用いられる。エピタキシャル成長終了時には、炭素を含むガス、珪素を含むガス及び不純物ドーパントガスの供給を止めるとともに、基板加熱装置による加熱を終了し、エピタキシャル層が成長された炭化珪素基板を冷却する。この方法により、炭化珪素基板上にエピタキシャル層を形成することができる。なお、このエピタキシャル層の厚みやキャリア密度は、炭化珪素半導体素子の規格値によって決定される。

炭化珪素基板には、その結晶成長機構などに起因して結晶欠陥が存在することが知られている。ＳｉＣパワーデバイス特性に大きな影響を与える代表的な結晶欠陥として基板を貫通する欠陥であるマイクロパイプがあるが、近年炭化珪素基板作製技術の向上とともにその密度は大幅に減少している。一方、炭化珪素基板の（０００１）面に存在する積層欠陥も電気特性を劣化させる面欠陥であることが知られている。積層欠陥には、あらかじめ炭化珪素基板に存在する欠陥に加えて、上記ＭＯＳＦＥＴの作製プロセスにおけるエピタキシャル成長工程で新たに発生する欠陥が存在する。炭化珪素基板に存在する積層欠陥はエピタキシャル層に伝播する。以下、ＭＯＳＦＥＴのドリフト層となるエピタキシャル層に存在する積層欠陥の課題について説明する。

図８は、従来の方法によって成長したＳｉＣエピタキシャル層を、表面からフォトルミネッセンス（ＰＬ）解析により観察した結果を示すマッピング図である。この図は、バンド端発光波長に相当する約３８０ｎｍに検出波長を設定した場合のフォトルミネッセンスマッピングである。図８において、色が濃く示された四角形状と三角形状の領域は、積層欠陥が存在する領域を示している。この形状の異なる積層欠陥について、本発明者らが検討した。その結果、四角形状の領域は炭化珪素基板にあらかじめ存在した積層欠陥がエピタキシャル層に伝播した積層欠陥（伝播積層欠陥６０）であり、三角形状の領域はエピタキシャル成長の工程で新たに発生した積層欠陥（発生積層欠陥６２）であることが明らかとなった。このように、エピタキシャル層のフォトルミネッセンス解析による積層欠陥の形状から、炭化珪素基板から伝播した積層欠陥か、エピタキシャル成長において発生した積層欠陥かを区別することが可能である。

図８に示すように、従来の方法によって成長したエピタキシャル層には、炭化珪素基板にあらかじめ存在する積層欠陥から伝播した積層欠陥に加えて、エピタキシャル成長中に新たに発生した積層欠陥が存在することがわかる。このような積層欠陥の領域は、ＳｉＣ結晶に異なるポリタイプが挿入されていたり、余分な層が追加されていたり、逆にあるべき層が欠如しているなどにより、４Ｈ−ＳｉＣの周期構造が乱れた構造となっている。

従来の方法によりドリフト層をエピタキシャル成長させることにより形成した、従来のＭＯＳＦＥＴについて図面を参照しながら説明する。図９に従来のＭＯＳＦＥＴの断面模式図を示す。ＭＯＳＦＥＴ３００は、炭化珪素基板３０１上に、ｎ型の伝導性を示すドーパントを供給しながらエピタキシャル成長によって形成したｎ型ドリフト層３０２を有する。上記のように、ｎ型ドリフト層３０２は、炭化珪素基板３０１に存在する積層欠陥が伝播した欠陥（伝播積層欠陥）３１５に加えて、エピタキシャル成長中新たに発生した積層欠陥（発生積層欠陥）３１６を含んでいる。ドリフト層の一部分には、ｐ型ドーパントとなる不純物（例えばＡｌ）をイオン注入することによりｐ型のウェル領域３０５が形成されている。さらに、ウェル領域の一部分には、ｎ型ドーパントとなる不純物（例えば窒素）及びｐ型不純物をイオン注入することによりそれぞれ、ソース領域３０８及びコンタクト領域３０９が形成されている。さらに、ウェル領域３０５上には、イオン注入またはエピタキシャル成長によりｎ型チャネル層３０７が形成されている。チャネル層３０７上には、例えば熱酸化によりゲート絶縁膜３１１が形成され、ゲート絶縁膜３１１上にはゲート電極３１３が形成されている。さらに、ソース領域３０８及びコンタクト領域３０９と接するようにソース電極３１２が形成され、炭化珪素基板３０１の裏面にはドレイン電極３１４が形成されている。

本発明者らが検討したところ、上記のようなドリフト層に存在する積層欠陥は、ＭＯＳＦＥＴの電気特性に与える影響が大きいことがわかった。特に、一般的な縦型構造のＭＯＳＦＥＴでは、電流がＭＯＳＦＥＴの上下を貫いて流れるために、ドリフト層の積層欠陥が、その領域を電流が横切る際の抵抗成分として働くために、オン抵抗が増加することがわかった。このため、このような積層欠陥が多数存在するドリフト層を用いてＭＯＳＦＥＴを形成すると、ＳｉＣの優れた物性値から期待されるような電気特性の素子が得られないという問題がある。

そこで、エピタキシャル成長工程において新たな積層欠陥を発生させないために、エピタキシャル成長の条件を調整することが提案されている（例えば、特許文献１及び２参照）。特許文献１には、エピタキシャル層のキャリア濃度を１×１０^１３ｃｍ^−３以下に設定することを開示している。さらに、特許文献２には、一般的に使用されている（０００１）Ｓｉ面と対向する面である（０００−１）Ｃ面の炭化珪素基板上に、１０μｍ／ｈｒ以上の成長速度でエピタキシャル成長することを開示している。

特開２００８−１７７２７４号公報 特開２００５−１６７０３５号公報

しかし、特許文献１の方法では、キャリア濃度が１×１０^１３ｃｍ^−３以下のエピタキシャル層を成長することは、原料ガス及び成長装置に存在する残留窒素がドーパントとして作用してしまうために非常に困難である。さらに、形成されたエピタキシャル層のキャリア濃度が低いために、エピタキシャル層の抵抗成分が高くなる。そのため、このエピタキシャル層を用いて作製されたデバイスのオン抵抗が非常に高くなってしまう。また、特許文献２の方法では、（０００−１）Ｃ面の炭化珪素基板表面を平坦に研磨加工することは非常に難しいため、この面の上に成長したエピタキシャル層は荒れた表面となる。そのため、エピタキシャル層の表面荒れに起因する耐圧劣化、信頼性劣化等の問題が新たに発生する。

そこで本発明は、前記従来の問題点に鑑み、エピタキシャル層の抵抗を増加させたり、エピタキシャル層の平坦性を悪化させたりすることなく、エピタキシャル層の積層欠陥に起因する素子特性の低下を抑制することができる炭化珪素半導体素子及びその製造方法、並びに炭化珪素エピタキシャル基板の製造方法を提供することを目的とする。

前記従来の課題を解決するために、本発明に係る炭化珪素エピタキシャル基板の製造方法は、
（Ａ）炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
（Ｂ）前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
（Ｃ）前記工程Ｂの後に、前記昇温された炭化珪素基板の表面に、珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程とを含む。

また、本発明に係る炭化珪素半導体素子の製造方法は、
（Ａ）炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
（Ｂ）前記昇温された炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
（Ｃ）前記工程Ｂの後に、前記昇温された炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第１導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第１導電型のドリフト層を形成する工程と、
（Ｄ）前記ドリフト層内に第２導電型のウェル領域を形成する工程と、
（Ｅ）前記ウェル領域内に第１導電型のソース領域を形成する工程と、
（Ｆ）前記ウェル領域内に第２導電型のコンタクト領域を形成する工程と、
（Ｇ）前記ウェル領域と接する位置にチャネル層を形成する工程と、
（Ｈ）前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
（Ｉ）前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
（Ｊ）前記ソース領域と接する位置にソース電極を形成する工程と、
（Ｋ）前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む。

また、本発明に係る炭化珪素半導体素子は、炭化珪素基板の主面上に設けられた第１導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第２導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第１導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第２導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記炭化珪素基板内に存在する基底面転位から変換された貫通型転位を有する。

本発明によると、形成されるエピタキシャル層のキャリア濃度を所定の濃度以下に規制したり、用いる基板を（０００−１）Ｃ面の炭化珪素基板に限定したりすることなく、炭化珪素基板上に炭化珪素のエピタキシャル層が形成される際に積層欠陥が発生するのを抑制することができる。そのため、エピタキシャル層の抵抗を増加させたり、エピタキシャル層の平坦性を悪化させたりすることなく、エピタキシャル層の積層欠陥に起因する素子特性の低下を抑制することができる。

本発明によるエピタキシャル層を形成する工程における、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を説明するための図 本発明の一実施の形態において成長したＳｉＣエピタキシャル層を、表面からフォトルミネッセンス（ＰＬ）解析により観察した図 本実施形態における炭化珪素のエピタキシャル成長機構を示す模式図 本発明の一実施の形態において、基板表面粗さの昇温雰囲気依存性を評価した結果を示す図 本発明の他の実施の形態に係る炭化珪素半導体素子の断面模式図 同炭化珪素半導体素子の製造方法を示す工程断面図 従来方法によるエピタキシャル層を形成する工程における、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を説明するための図 従来方法によって成長したＳｉＣエピタキシャル層を表面からフォトルミネッセンス（ＰＬ）解析により観察した図 従来のＭＯＳＦＥＴの断面模式図

本願の発明者は、炭化珪素基板上にエピタキシャル層を成長させる工程において、炭化珪素基板の温度を昇温した後、珪素源よりも先に炭素源を炭化珪素基板上に供給することにより、エピタキシャル成長中において積層欠陥の発生が抑制されることを見出した。本発明は、その知見に基づいてなされたものであり、本発明の炭化珪素エピタキシャル基板の製造方法は、炭化珪素基板の温度を昇温した後、珪素源よりも先に炭素源を炭化珪素基板上に供給する工程を含む。

本発明に係る炭化珪素エピタキシャル基板の製造方法は、
（Ａ）炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
（Ｂ）前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
（Ｃ）前記工程Ｂの後に、前記昇温された炭化珪素基板の表面に珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に、炭化珪素のエピタキシャル層を形成する工程とを含む。

このようにすると、加熱された基板に対して、珪素を含むガスよりも先に炭素を含むガスが供給されるので、基板上にエピタキシャル層を形成する工程において、エピタキシャル層中に積層欠陥が発生するのを抑制することができる。本発明に係る炭化珪素エピタキシャル基板の製造方法においては、従来の方法のように、形成されるエピタキシャル層のキャリア濃度を所定の濃度以下に規制したり、用いる基板を（０００−１）Ｃ面の炭化珪素基板に限定したりする必要がない。そのため、エピタキシャル層の抵抗を増加させたり、エピタキシャル層の平坦性を悪化させたりすることなく、エピタキシャル層中に積層欠陥が発生するのを抑制することができる。

炭化珪素基板としては、例えば、４Ｈ−ＳｉＣ基板、６Ｈ−ＳｉＣ基板等を用いることができる。この中で、炭化珪素基板として、主面が、（０００１）Ｓｉ面から＜１１−２０＞（１１２バー０）方向に約４度のオフ角度がついた４Ｈ−ＳｉＣ基板を用いることが好ましい。この基板を用いることにより、６Ｈ−ＳｉＣ基板等に比べてキャリアの移動度が高い半導体素子を作製することができる。

希釈ガスとしては、例えば、水素、アルゴン、ヘリウム等を用いることができる。この中で、希釈ガスとして水素を用いることが好ましい。

本発明に係る炭化珪素エピタキシャル基板の製造方法において、炭素を含むガスとしては、プロパン、プロピレン、アセチレン等を用いることができる。この中で、炭素を含むガスとしてプロパンを用いることが好ましい。このようにすると、比較的安全に、最適な温度で炭化珪素をエピタキシャル成長することができる。

また、珪素を含むガスとしては、シラン、ジシラン等を用いることができる。この中で、珪素を含むガスとしてシランを用いることが好ましい。このようにすると、比較的最適な温度で炭化珪素をエピタキシャル成長することができる。

前記工程Ｃにおいて、エピタキシャル層中にｎ型またはｐ型の不純物をドーピングするために、ドーパントを含むガスを半導体基板の表面にさらに供給してもよい。ｎ型の不純物をドーピングするためのドーパントガスとしては、例えば、窒素、ホスフィン等を用いることができる。この中で、ｎ型用のドーパントガスとして、窒素を用いることが好ましい。また、ｐ型の不純物をドーピングするためのドーパントガスとしては、例えば、トリクロロアルミニウムガス、ジボラン等を用いることができる。この中で、ｐ型用のドーパントガスとして、トリクロロアルミニウムガスを用いることが好ましい。

本発明に係る炭化珪素エピタキシャル基板の製造方法によると、半導体基板上に成長するエピタキシャル層中のキャリア濃度を規制しなくても、エピタキシャル層中に積層欠陥が発生することを抑制することができる。そのため、ｎ型またはｐ型の不純物をドーピングすることにより、エピタキシャル層の抵抗を低減することができる。

前記工程Ａにおいて、前記炭化珪素基板の表面に、水素を含むガスを供給することが好ましい。このようにすると、炭化珪素基板を加熱する工程において、基板表面にステップバンチングが発生するのを抑制することができるため、形成されたエピタキシャル層表面の平坦性をさらに向上させることができる。

前記工程Ａにおいて、前記炭化珪素基板を基板温度が１５００℃以上になるまで加熱し、前記工程Ｂにおいて、前記炭化珪素基板の基板温度が１５００℃以上の状態で、前記炭素を含むガスを前記炭化珪素表面へ供給開始することが好ましい。炭化珪素基板の基板温度が１５００℃以上になると、炭化珪素基板表面に到達した炭素が表面拡散をするようになるため、基板表面にステップバンチングが発生することが抑制され、形成されたエピタキシャル層表面の平坦性をさらに向上させることができる。

工程Ｂにおいて、炭化珪素基板のステップ表面に存在するすべてのＳｉ未結合手に相当する量の炭素が炭化珪素基板表面に供給されるように、炭素を含むガスが炭化珪素基板表面に供給されることが好ましい。このようにすると、工程Ｃにおいて珪素を含むガスの供給が開始されることにより、エピタキシャル層の成長が開始する前に、工程Ｂにおいて、炭化珪素基板のステップ表面に出現している基底面転位のすべり面に存在するすべてのＳｉ未結合手と炭素とを結合させることができる。その結果、炭化珪素基板の基底面転位がエピタキシャル成長中に貫通型刃状転位に変換されることにより、エピタキシャル層中に積層欠陥が発生することを抑制することができる。

ここで、炭化珪素基板として、４度のオフ角を有する基板を用いる場合には、工程Ｂにおいて供給されるプロパンの量が、０．１ｃｃ以上１０ｃｃ以下の範囲であることが好ましい。

本発明に係る炭化珪素エピタキシャル基板の製造方法は、例えば、金属酸化物半導体電界効果トランジスタ（以下、ＭＯＳＦＥＴと略称する）、ダイオード、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと略称する）、接合型電界効果トランジスタ（以下、ＪＦＥＴと略称する）等の炭化珪素半導体素子を製造する際に用いることができる。

本発明に係る炭化珪素半導体素子の製造方法は、
（Ａ）炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
（Ｂ）前記昇温された炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
（Ｃ）前記工程Ｂの後に、前記昇温された炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第１導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第１導電型のドリフト層を形成する工程と、
（Ｄ）前記ドリフト層内に第２導電型のウェル領域を形成する工程と、
（Ｅ）前記ウェル領域内に第１導電型のソース領域を形成する工程と、
（Ｆ）前記ウェル領域内に第２導電型のコンタクト領域を形成する工程と、
（Ｇ）前記ウェル領域と接する位置にチャネル層を形成する工程と、
（Ｈ）前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
（Ｉ）前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
（Ｊ）前記ソース領域と接する位置にソース電極を形成する工程と、
（Ｋ）前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
を含む。この方法によると、加熱された基板に対して、珪素を含むガスよりも先に炭素を含むガスが供給されるので、基板上にドリフト層を形成する工程において、ドリフト層中に積層欠陥が発生するのを抑制することができる。これにより、ドリフト層中の積層欠陥に起因する素子特性の低下が抑制された縦型ＭＯＳＦＥＴを作製することができる。

本発明に係る炭化珪素半導体素子は、炭化珪素基板の主面上に設けられた第１導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第２導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第１導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第２導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層において、前記半導体基板内に存在する基底面転位から変換された貫通型転位を有する。このようにすると、ドリフト層中の積層欠陥の数が低減されるので、ドリフト層中の積層欠陥に起因する素子特性の低下を抑制することができる。

炭化珪素基板としては、例えば、４Ｈ−ＳｉＣ基板、６Ｈ−ＳｉＣ基板（他にあれば列記して下さい）等を用いることができる。この中で、炭化珪素基板として、主面が、（０００１）Ｓｉ面から＜１１−２０＞（１１２バー０）方向に約４度のオフ角度がついた４Ｈ−ＳｉＣ基板を用いることが好ましい。この基板を用いることにより、６Ｈ−ＳｉＣ基板等に比べてキャリアの移動度が高い半導体素子を作製することができる。

また、本発明に係る炭化珪素半導体素子は、炭化珪素基板の主面上に設けられた第１導電型の不純物を含むドリフト層と、
前記ドリフト層内に設けられた第２導電型の不純物を含むウェル領域と、
前記ウェル領域内に設けられた第１導電型の不純物を含むソース領域と、
前記ウェル領域内に設けられた第２導電型の不純物を含むコンタクト領域と、
前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
前記ソース領域と接する位置に設けられたソース電極と、
前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
を備え、
前記ドリフト層内に存在する積層欠陥の密度が、前記炭化珪素基板内に存在する積層欠陥の密度と等しい。

本発明に係る炭化珪素半導体素子において、前記ドリフト層内を起点として発生した積層欠陥が、前記ドリフト層内に存在しないことが好ましい。

本発明に係る炭化珪素半導体素子において、前記ドリフト層内に、前記炭化珪素基板内に存在する積層欠陥が伝播した積層欠陥のみを含むことが好ましい。

本発明に係る炭化珪素半導体素子において、前記炭化珪素半導体素子内に存在する積層欠陥の総面積が、前記炭化珪素半導体素子の面積の半分以下であることが好ましい。

本発明に係る炭化珪素半導体素子において、前記ドリフト層のキャリア濃度が１×１０^１５ｃｍ^−３以上であることが好ましい。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。

（実施の形態１）
本発明に係る炭化珪素エピタキシャル基板の製造方法の一実施形態について、図面を参照しながら説明する。図１は、本発明の炭化珪素エピタキシャル基板の製造方法における、ｎ型またはｐ型にドーピングされたエピタキシャル層を炭化珪素基板上に成長させる工程において、原料ガス、希釈ガス及び不純物ドーパントガスの供給量及び基板温度の時間変化を示す図である。

まず、結晶成長装置の成長室内に、炭化珪素基板を設置する。次に、成長室内に希釈ガスを供給して、成長室内の圧力を調整する。圧力調整後、基板加熱手段により、炭化珪素基板の温度が、炭化珪素エピタキシャル層の成長が生じる温度（成長温度）になるまで炭化珪素基板を加熱する。基板温度が成長温度に到達した時点で、成長室内に、珪素源よりも先に炭素源の供給を開始する。所定量の炭素源を供給後に、珪素源及びドーパントガスの供給を開始する。これにより、成長室内に設置した炭化珪素基板上に、炭化珪素のエピタキシャル層を成長させることができる。

所定時間が経過することにより、所望の膜厚のエピタキシャル層が炭化珪素基板上に形成された後、炭素源、珪素源及びドーパントガスの供給を停止する。また、基板加熱手段による基板の加熱を停止し、炭化珪素基板を冷却する。

本発明の炭化珪素エピタキシャル基板の製造方法において、結晶成長装置としては、例えば、化学的気相成長装置、有機金属化学的気相成長装置等を用いることができる。この中で、結晶成長装置として化学的気相成長装置を用いることが好ましい。

炭化珪素基板としては、例えば、主面が、（０００１）Ｓｉ面から＜１１−２０＞（１１２バー０）方向に約４度のオフ角度がついた４Ｈ−ＳｉＣ基板を用いることができる。他に、６Ｈ−ＳｉＣ基板を用いてもよい。この中で、炭化珪素基板として、４Ｈ−ＳｉＣ基板を用いることが好ましい。

希釈ガスとしては、例えば、水素、アルゴン、ヘリウム等を用いることができる。この中で、希釈ガスとして水素を用いることが好ましい。

炭素源としては、例えば、プロパン、プロピレン、アセチレン等を用いることができる。この中で、炭素源としてプロパンを用いることが好ましい。

珪素源としては、例えば、シラン、ジシラン等を用いることができる。この中で、珪素源としてシランを用いることが好ましい。

次に、本発明に係る炭化珪素エピタキシャル基板の製造方法の実施例について説明する。

本実施例に用いた炭化珪素基板は、主面が、（０００１）Ｓｉ面から＜１１−２０＞（１１２バー０）方向に約４度のオフ角度がついた、直径５０ｍｍのｎ型４Ｈ−ＳｉＣ基板（キャリア濃度は８×１０^１８ｃｍ^−３）である。

まず、化学的気相成長装置の成長室内に、４Ｈ−ＳｉＣ基板を設置した。次に、成長室内に希釈ガスとして水素を供給して、成長室内の圧力を２０ｋＰａ程度に調整した。圧力調整後、加熱装置により、４Ｈ−ＳｉＣ基板の温度が炭化珪素エピタキシャル層の成長が生じる温度（成長温度）以上になるまで炭化珪素基板を加熱した。基板温度が１６００℃に到達した時点で、基板温度が一定に維持されるように加熱装置を調整するとともに、成長室内に、まず炭素源であるプロパンの供給を開始した。プロパンを約１ｃｃ供給した後に、シラン及びドーパントガスである窒素の供給を開始した。これにより、４Ｈ−ＳｉＣ基板上に、ｎ型キャリア濃度約５×１０^１６ｃｍ^−３、膜厚１０μｍのドリフト層を形成した。このようにして、炭化珪素基板と、炭化珪素基板の上に形成されたエピタキシャル層とを備えたエピタキシャル基板が得られた。

比較例として、上記実施例と同じｎ型４Ｈ−ＳｉＣ基板を用い、基板温度が成長温度である１６００℃に到達した時点で、プロパン、シラン及び窒素の供給を同時に開始した点以外は上記実施例と同じ方法により、炭化珪素基板上にエピタキシャル層を形成した。

ここで、実施例及び比較例のエピタキシャル基板のエピタキシャル層における積層欠陥を、エピタキシャル層表面のフォトルミネッセンス（ＰＬ）解析により評価した。評価結果について図を用いて説明する。図２は、実施例のエピタキシャル層について得られたフォトルミネッセンスマッピングを示す図であり、図８は、比較例のエピタキシャル層について得られたフォトルミネッセンスマッピングを示す図である。

測定は、炭化珪素のバンド端発光波長に相当する約３８０ｎｍに検出波長を設定して行なった。実施例のエピタキシャル層基板では、エピタキシャル層中には三角形状の積層欠陥は観察されず、エピタキシャル層の成長過程では新たな積層欠陥が発生していないことがわかった。このように、本発明の方法によれば、ドリフト層の構造を特殊な構造にすることなく、積層欠陥を抑制したドリフト層をエピタキシャル成長により形成可能であることが明らかとなった。

一方、比較例のエピタキシャル基板の場合は、図８に示すように、四角形状の積層欠陥に加えて、三角形状の積層欠陥が観察されて、エピタキシャル成長中に発生した積層欠陥が存在することが示された。

次に、本発明のエピタキシャル基板の製造方法により、エピタキシャル層において積層欠陥の発生が抑制される原理について考察した結果を説明する。

比較例のエピタキシャル基板について断面ＴＥＭ観察を行なった。エピタキシャル層で発生した、三角形状の積層欠陥の頂点付近について、結晶構造を断面ＴＥＭで観察した。その結果、積層欠陥の頂点には炭化珪素基板より伝播した基底面転位が存在することがわかった。より詳細に基底面転位の構造を高分解能ＴＥＭで観察すると、基底面転位が２つの部分転位に分解し、それらの部分転位線の間に積層欠陥が形成されていることがわかった。

次に、実施例のエピタキシャル基板におけるエピタキシャル層について、溶融水酸化カリウム（ＫＯＨ）エッチング法を用いて評価した。まず、エピタキシャル層を溶融ＫＯＨエッチングすることにより発生するエッチピットから貫通型刃状転位の同定を行なった。エピタキシャル層基板を５００℃に加熱して溶融させたＫＯＨの中に５分間浸すことにより、エピタキシャル層表面をエッチング処理した。次いで、エッチングされた表面を顕微鏡で観察し、エッチピットの形状が六角形状である貫通型刃状転位を確認した。観察された刃状転位によるエッチピットの位置を基板裏面に目印をつけて、エピタキシャル膜表面をその膜厚である１０μｍ分を研磨により除去し、炭化珪素基板を露出させた。そして、エピタキシャル層を除去した基板をさらに溶融ＫＯＨエッチングすることにより、形成されたエッチピットを顕微鏡で観察した。あらかじめ目印をつけた位置のエッチピット形状を観察すると、基底面転位に特徴的な貝殻状であることを確認した。この結果より、本発明の方法により成長したエピタキシャル層では、炭化珪素基板に存在する基底面転位がエピタキシャル層の界面で貫通型刃状転位に変化していることが示された。すなわち、炭化珪素基板内においては、転位線が基底面（（０００１）面）に存在する基底面転位が、エピタキシャル層領域においては、転位線の方向が基板の結晶軸と平行の＜０００１＞方向の貫通型刃状転位に変換されていた。

以上の評価結果から、本発明の方法で成長したエピタキシャル層において積層欠陥の発生が抑制されているのは、以下の機構によって、炭化珪素基板に存在する積層欠陥が貫通型刃状転位に変換されるためと考えられる。

図３は、本実施形態における炭化珪素のエピタキシャル成長機構を示す模式図である。図３に示すように、オフ角を有する炭化珪素基板５０におけるステップのキンクに、原料である炭素源と珪素源が吸着し取り込まれることによってエピタキシャル成長が進行する。すなわち、エピタキシャル層は基板５０の各ステップから横方向に成長することになる。図３（ｂ）に示すように、ＳｉＣ（０００１）Ｓｉ面のエピタキシャル成長開始時には、炭素源を珪素源よりも先に基板表面に供給する。これにより、ステップの表面に出現している基底面転位のすべり面に存在するＳｉ未結合手４２に炭素原子４０が結合し、続いて他の炭素原子４０が優先的にすべり面上部のステップ端のＳｉ未結合手４４と結合する。このように、転位のすべり面をテンプレートにしてステップ端のキンクで埋まった欠陥上にエピタキシャル層が形成されると、図３（ａ）に示すように、基底面転位の転位線５２の方向が９０度変換され、結晶軸方位のｃ軸に平行な方向となる。これにより、炭化珪素基板５０に存在する基底面転位が、エピタキシャル層において、結晶軸方位のｃ軸に平行な転位線５４を有する貫通型刃状転位に変換される。

一方、炭化珪素基板に存在する基底面転位が、エピタキシャル層において貫通型刃状転位に変換されない場合は、基板の基底面転位がエピタキシャル成長によって２つの部分転位に分解する場合がある。エピタキシャル層内で分解した２つの部分転位の間には面欠陥が発生する。この面欠陥がエピタキシャル成長層内で発生した積層欠陥である。

次に、炭化珪素基板を昇温する工程における好ましい雰囲気を調べるため、以下の実験を行なった。炭化珪素基板を化学的気相成長装置の成長室内に設置し、成長室内にガスを供給して圧力を２０ｋＰａ程度に調整した。圧力調整後、炭化珪素基板の温度が１６００℃に到達するまで昇温した。炭化珪素基板を冷却後、炭化珪素基板の表面粗さを原子間力顕微鏡（ＡＦＭ）により測定した。炭化珪素基板を昇温するときの雰囲気が、水素の場合、水素とプロパンの混合ガスの場合、水素とシランの混合ガスの場合について実験を行なった。なお、上記の実施例と同様に、炭化珪素基板としては＜１１−２０＞方向に４度のオフ角度を有する４Ｈ−ＳｉＣ基板を用いた。基板表面粗さの昇温雰囲気依存性を評価した結果を図４に示す。

図４からわかるように、水素とプロパンの混合ガス雰囲気中で昇温した場合、表面粗さが約６．５ｎｍとなり、基板表面にステップバンチングが発生し、表面が荒れることが確認された。また、シランを含んだ水素雰囲気中で昇温した場合も同様に基板表面にステップバンチングが発生することが確認された。一方、プロパンもシランも含まない水素のみの雰囲気で昇温した場合には、処理前の基板表面よりも平坦度が良好な表面が得られることがわかった。これらの結果から、４Ｈ−ＳｉＣ基板上にエピタキシャル成長する場合には、プロパン及びシランを含まない水素雰囲気で昇温することが好ましい。

基板温度が１５００℃より低い場合には、炭化珪素基板表面に到達した炭素が表面拡散するには不十分なエネルギーであるため、ステップに到達する前にテラス上のＳｉ未結合手と炭素が結合してカーボンクラスターの核となる可能性が高くなる。この結果、二次元核成長を起点として、エピタキシャル層表面にステップバンチングが発生する。特に、炭化珪素基板のオフ角が小さくなると、テラスの幅が大きくなり、ステップバンチングが発生しやすくなる。したがって、炭素源であるガスは、炭化珪素基板の温度が少なくとも１５００℃以上に到達した後に供給を開始することが好ましい。

図３で示したように、炭化珪素基板の基底面転位をエピタキシャル成長で貫通型刃状転位に変換するためには、エピタキシャル成長開始時に、炭素が、炭化珪素基板のステップ表面に出現している基底面転位のすべり面に存在するすべてのＳｉ未結合手と結合していることが好ましい。したがって、炭化珪素基板の温度が成長温度に到達した後、珪素源の供給が開始されるまでの間に、炭化珪素基板のステップ表面に存在するＳｉ未結合手の数に相当する量の炭素が、炭化珪素基板に供給されることが好ましい。

４度のオフ角を有する炭化珪素基板の場合には、テラスの幅は約３．６ｎｍであり、ステップのＳｉ未結合手の密度は約１×１０^１４ｃｍ^−２である。成長温度を１５００℃以上として、炭素が表面拡散によりステップに吸着する条件下では、プロパンの量は０．１ｃｃ以上１０ｃｃ以下の範囲であれば、ステップのすべてのＳｉ未結合手に結合する炭素の量として十分である。このプロパンの量の範囲は、プロパン中の炭素がステップのＳｉ未結合手と結合する表面反応が十分に進行する温度下で、実用的な成長圧力の範囲から算出された。このプロパンの量は、成長温度や成長圧力に応じて適宜選択することができる。例えば、成長圧力を低下させる場合はプロパンの量を増やし、成長温度を増加させる場合はプロパンの量を減らすようにする。但し、０．１ｃｃより小さいプロパン供給量ではステップのＳｉ未結合手に結合する量としては不十分であり、１０ｃｃより大きいプロパン供給量では、過剰な炭素がステップのテラス上のＳｉ未結合手と結合してカーボンクラスターの核となる可能性が高くなる。

（実施の形態２）
次に、本発明に係る炭化珪素半導体素子の一実施形態について、図面を参照しながら説明する。図５は、本実施の形態に係る炭化珪素半導体素子の構造を示す断面図である。

図５に示す炭化珪素半導体素子１００は、低抵抗のｎ型炭化珪素基板１０１と、炭化珪素基板１０１の主面上に形成された、炭化珪素の層であるエピタキシャル層１０２とを有している。

炭化珪素基板１０１は、（０００１）Ｓｉ面を主面とする炭化珪素基板であり、例えば、４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より＜１１−２０＞方向に約４度のオフ角で傾けてステップ密度を増大させた表面を有するオフカット基板である。

エピタキシャル層１０２は、ｎ型のドリフト層１０７と複数のｐ型ウェル領域１０５とを有している。ドリフト層１０７は、炭化珪素基板１０１の主面上に設けられており、炭化珪素基板１０１よりも低濃度のｎ型不純物を含む。ウェル領域１０５の内部には、炭化珪素基板１０１よりも高濃度のｎ型不純物を含むｎ型ソース領域１０８と、ウェル領域１０５よりも高濃度のｐ型不純物を含むコンタクト領域１０９とが設けられている。エピタキシャル層１０２の表面部分であって、２つのソース領域１０８の間には、ｎ型不純物を含むチャネル層１１５が設けられている。チャネル層１１５と接する位置にはゲート絶縁膜１１１が設けられ、ゲート絶縁膜１１１と接するようにゲート電極１１３が配置されている。一方、ソース領域１０８及びコンタクト領域１０９と接するようにソース電極１１２が配置されており、ソース電極１１２はソース領域１０８の一部とオーミック接触を形成している。また、炭化珪素基板１０１の裏面上にはドレイン電極１１４が設けられている。

炭化珪素基板１０１の主面上に成長されたエピタキシャル層１０２には、炭化珪素基板１０１から伝播した積層欠陥（伝播積層欠陥）１１６が存在するが、エピタキシャル成長中に発生する積層欠陥は存在していない。したがって、エピタキシャル層１０２内に存在する積層欠陥の密度は、炭化珪素基板１０１内に存在する積層欠陥の密度と等しい。エピタキシャル層１０２内には、炭化珪素基板１０１内に存在する基底面転位から変換された貫通型転位を有する。

エピタキシャル層１０２内には、エピタキシャル成長中に発生する積層欠陥が存在しないことから、従来よりもドリフト層１０７の結晶性の乱れが減少するので、結晶の乱れによる電子の散乱が抑制される。そのため、炭化珪素半導体素子１００のオン動作時に流れるドレイン電流密度が高くなり、炭化珪素半導体素子１００のオン抵抗が大幅に低減される。

以下、図６を参照しながら、本実施の形態発明の炭化珪素半導体素子１００を製造する方法の一例を説明する。

まず、図６（ａ）に示すように、炭化珪素基板１０１の主面上にｎ型のエピタキシャル層１０２を成長させる。炭化珪素基板１０１として、例えば、主面が、（０００１）Ｓｉ面から＜１１−２０＞（１１２バー０）方向に約４度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。炭化珪素基板１０１はｎ型であり、炭化珪素基板１０１におけるキャリア濃度は、例えば、８×１０^１８ｃｍ^−３程度である。エピタキシャル層１０２のエピタキシャル成長前の昇温過程では、原料ガスは供給せずに少なくとも水素を含んだ雰囲気で炭化珪素基板１０１を加熱し、基板温度が成長温度である１６００℃に到達した時点で、珪素源であるシランよりも先に炭素源であるプロパンの供給を開始する。プロパンを、例えば、約１ｃｃ供給した後、シラン及びドーパントガスである窒素の供給を開始する。このようにして、炭化珪素基板１０１の主面上に、例えば、ｎ型キャリア濃度が約５×１０^１６ｃｍ^−３であり、膜厚が１０μｍ程度のエピタキシャル層１０２を形成する。エピタキシャル層１０２内には、炭化珪素基板１０１から伝播した積層欠陥（伝播積層欠陥）１１６が存在するが、エピタキシャル成長中に発生する積層欠陥は存在していない。

続いて、図６（ｂ）に示すように、エピタキシャル層１０２のうち選択された領域に不純物イオンを注入することにより、ｐ型のウェル領域１０５を形成する。具体的には、エピタキシャル層１０２上にマスク１０６を形成し、マスク１０６の形成されていない領域にｐ型不純物（例えばＡｌ）イオンを注入する。

さらに、図６（ｃ）に示すように、マスク１０６を除去した後、エピタキシャル層１０２の表面にｎ型のチャネル層１１５を形成する。チャネル層１１５の形成時にはドーパントガスとして窒素を供給することにより、例えば、ｎ型濃度を約１×１０^１７ｃｍ^−３とし、膜厚を１００ｎｍ程度とする。

この後、図６（ｄ）に示すように、ウェル領域１０５の一部にｎ型不純物（例えば窒素）イオンを注入し、ウェル領域１０５の他の一部にｐ型不純物（例えばアルミニウム）イオンを注入する。続いて、エピタキシャル層１０２の表面にカーボンキャップ層を形成して活性化アニールすることにより、ウェル領域１０５内にソース領域１０８及びコンタクト領域１０９を形成する。

さらに、図６（ｅ）に示すように、ゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、例えば、約１１００℃の温度下でエピタキシャル層１０２の表面を熱酸化することによって形成することができる。ゲート絶縁膜１１１の膜厚は、例えば、５０ｎｍ程度である。

最後に、図６（ｆ）に示すように、ゲート電極１１３、ソース電極１１２及びドレイン電極１１４を形成する。ソース電極１１２及びドレイン電極１１４は、それぞれ、電子ビーム（ＥＢ）蒸着装置を用いてソース領域１０８及び炭化珪素基板１０１の裏面にＮｉを蒸着し、続いて加熱炉を用いて、例えば、１０００℃程度で加熱することによって形成される。ソース電極１１２はソース領域１０８とオーミック接合を形成しており、また、ドレイン電極１１４は炭化珪素基板１０１とオーミック接合を形成している。ゲート電極１１３は、例えば、ＬＰＣＶＤ装置を用いて、ゲート絶縁膜１１１上にリンドープｐｏｌｙ−Ｓｉ膜を堆積することによって形成することができる。以上の工程により、炭化珪素半導体素子１００が得られる。

なお、上記実施の形態において、ゲート絶縁膜１１１として、エピタキシャル層１０２を熱酸化することによって形成された熱酸化（ＳｉＯ_２）膜を用いたが、これに限定されず、例えば、エピタキシャル層１０２の上にＣＶＤ法で堆積されたＳｉＯ_２膜を用いてもよい。

次に、本実施形態における半導体素子の特性を調べたのでその結果を説明する。

まず、図６を参照しながら説明した方法と同様の方法で、実施例のＭＯＳＦＥＴを作製した。また、比較例として、図７で示した従来方法によりエピタキシャル成長したドリフト層構造のＭＯＳＦＥＴ３００（比較例のＭＯＳＦＥＴ）を作製した。実施例及び比較例ともに、ＭＯＳＦＥＴは、ユニットセルのサイズを約１０μｍ□、チップサイズを約１ｍｍ□で同一構造とした。

次いで、本発明の方法及び従来技術の方法で作製したＭＯＳＦＥＴにおける電流−電圧特性をそれぞれ測定し、測定結果を比較した。オン抵抗はゲート電圧を２０Ｖとし、ドレイン電圧を１Ｖとした場合のドレイン電流の値を測定することより導出した。その結果、本発明のＭＯＳＦＥＴではオン抵抗は約０．３Ωであり、従来条件のＭＯＳＦＥＴのオン抵抗約０．４Ωに比べて、オン抵抗が約３０％低減することがわかった。

この理由は次のように考えられる。従来技術のＭＯＳＦＥＴでは、ドリフト層に炭化珪素基板から伝播した積層欠陥に加えて、エピタキシャル成長中に発生した積層欠陥を含んでいるために積層欠陥密度が高い。これにより、ドリフト層の抵抗成分が増加する。これに対し、本発明のＭＯＳＦＥＴでは、エピタキシャル成長における積層欠陥の発生が抑制されているので、ドリフト層の抵抗成分を増大させる積層欠陥が低減している。そのため、従来技術のＭＯＳＦＥＴに比べて、その分の抵抗成分を低減することができる。

なお、上記の実施の形態においては、炭化珪素半導体素子が縦型ＭＯＳＦＥＴである場合について示したがこれに限定されない。本発明の炭化珪素半導体素子は、ソース電極及びドレイン電極が同一主面上に配置された横型ＭＯＳＦＥＴ、ダイオード、ＩＧＢＴ、ＪＦＥＴ等であってもよい。

本発明によると、炭化珪素をエピタキシャル成長させる際に積層欠陥が発生するのを抑制することができるので、積層欠陥の少ないエピタキシャル層を有する炭化珪素半導体素子を提供することができる。これにより、炭化珪素半導体素子のオン抵抗を低減することができるので、本発明は、低損失が要求されるパワー素子の分野において特に有利である。

４０ 炭素原子
４２ すべり面に存在するＳｉ未結合手
４４ ステップ端のＳｉ未結合手
５０，１０１，３０１ 炭化珪素基板
５２ 基底面転位の転位線
５４ 貫通型刃状転位の転位線
６０，１１６，３１５ 伝播積層欠陥
６２，３１６ 発生積層欠陥
１００ 炭化珪素半導体素子
１０２ エピタキシャル層
１０５，３０５ ウェル領域
１０６ マスク
１０７，３０２ ドリフト層
１０８，３０８ ソース領域
１０９，３０９ コンタクト領域
１１１，３１１ ゲート絶縁膜
１１２，３１２ ソース電極
１１３，３１３ ゲート電極
１１４，３１４ ドレイン電極
１１５，３０７ チャネル層
３００ ＭＯＳＦＥＴ

Claims (14)

1. 炭化珪素基板の主面上に設けられた第１導電型の不純物を含むドリフト層と、
   前記ドリフト層内に設けられた第２導電型の不純物を含むウェル領域と、
   前記ウェル領域内に設けられた第１導電型の不純物を含むソース領域と、
   前記ウェル領域内に設けられた第２導電型の不純物を含むコンタクト領域と、
   前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
   前記ウェル領域とゲート絶縁膜との間に設けられたチャネル層と、
   前記ゲート絶縁膜と接する位置に設けられたゲート電極と、
   前記ソース領域と接する位置に設けられたソース電極と、
   前記炭化珪素基板の主面と対向する面の上に設けられたドレイン電極と
   を備え、
   前記ドリフト層において、前記炭化珪素基板内に存在する基底面転位から変換された貫通型転位を有する、炭化珪素半導体素子。
2. 前記ドリフト層内に存在する積層欠陥の密度が、前記炭化珪素基板内に存在する積層欠陥の密度と等しい、請求項１に記載の炭化珪素半導体素子。
3. 前記ドリフト層内に、前記炭化珪素基板内に存在する積層欠陥が伝播した積層欠陥のみを含む、請求項１または２に記載の炭化珪素半導体素子。
4. 前記炭化珪素半導体素子内に存在する積層欠陥の
   総面積が、前記炭化珪素半導体素子の面積の半分以下である、請求項１から３のいずれかに記載の炭化珪素半導体素子。
5. 前記ドリフト層のキャリア濃度が１×１０^１５ｃｍ^−３以上である、請求項１から４のいずれかに記載の炭化珪素半導体素子。
6. 前記炭化珪素基板は、２度から６度のオフ角度を有する（０００１）Ｓｉ面を主面とする４Ｈ−ＳｉＣ基板である、請求項１から５のいずれかに記載の炭化珪素半導体素子。
7. 炭化珪素基板上に炭化珪素のエピタキシャル層を有する炭化珪素エピタキシャル基板の製造方法であって、
   （Ａ）前記炭化珪素基板を加熱することにより前記炭化珪素基板を昇温する工程と、
   （Ｂ）前記昇温された炭化珪素基板の表面に、炭素を含むガスを供給する工程と、
   （Ｃ）前記工程Ｂの後に、前記炭化珪素基板の表面に、珪素を含むガス及び前記炭素を含むガスを供給することにより、前記炭化珪素基板の表面に炭化珪素のエピタキシャル層を形成する工程と
   を含む、炭化珪素エピタキシャル基板の製造方法。
8. 前記炭素を含むガスがプロパンであり、前記珪素を含むガスがシランである、請求項７に記載の炭化珪素エピタキシャル基板の製造方法。
9. 前記工程Ｃにおいて、前記炭化珪素基板の表面に、窒素を含むガスをさらに供給する、請求項７または８に記載の炭化珪素エピタキシャル基板の製造方法。
10. 前記工程Ａにおいて、前記炭化珪素基板の表面に、水素を含むガスを供給する、請求項７から９のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
11. 前記工程Ａにおいて、前記炭化珪素基板を基板温度１５００℃以上になるまで加熱し、
    前記工程Ｂにおいて、前記炭化珪素基板の基板温度が１５００℃以上の状態で、前記炭化珪素表面へ、前記炭素を含むガスの供給を開始する、請求項７から１０のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
12. 前記工程Ｂにおいて供給される前記炭素を含むガスの量が０．１ｃｃ以上１０ｃｃ以下の範囲である、請求項７から１１のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
13. 前記炭化珪素基板は、２度から６度のオフ角度を有する（０００１）Ｓｉ面を主面とする４Ｈ−ＳｉＣ基板である、請求項７から１２のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
14. （Ａ）炭化珪素基板を加熱する工程と、
    （Ｂ）前記炭化珪素基板の主面に、炭素を含むガスを供給する工程と、
    （Ｃ）前記工程Ｂの後に、前記炭化珪素基板の主面に、珪素を含むガス、前記炭素を含むガス及び第１導電型の不純物を含むガスを供給することにより、前記炭化珪素基板の主面上に、第１導電型のドリフト層を形成する工程と、
    （Ｄ）前記ドリフト層内に第２導電型のウェル領域を形成する工程と、
    （Ｅ）前記ウェル領域内に第１導電型のソース領域を形成する工程と、
    （Ｆ）前記ウェル領域内に第２導電型のコンタクト領域を形成する工程と、
    （Ｇ）前記ウェル領域と接する位置にチャネル層を形成する工程と、
    （Ｈ）前記チャネル層と接する位置にゲート絶縁膜を形成する工程と、
    （Ｉ）前記ゲート絶縁膜と接する位置にゲート電極を形成する工程と、
    （Ｊ）前記ソース領域と接する位置にソース電極を形成する工程と、
    （Ｋ）前記炭化珪素基板の主面と対向する面上にドレイン電極を形成する工程と
    を含む、炭化珪素半導体素子の製造方法。