JP2006120897A - 炭化珪素素子及びその製造方法 - Google Patents

Abstract

【課題】半導体素子において、半導体基板に存在するＢａｓａｌＰｌａｎｅ転位に起因する素子特性の低下を抑制する。
【解決手段】半導体基板１１と、半導体基板１１の表面に形成された半導体層２０と、半導体層２０の上に形成されたゲート絶縁膜１６と、ゲート絶縁膜１６によって半導体層２０から絶縁されたゲート電極１９とを備え、半導体基板１１におけるＢａｓａｌＰｌａｎｅ転位の密度は１０⁴ｃｍ^-2以上であり、半導体層２０の表面のうちゲート電極１９に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である。
【選択図】図１

Description

本発明は、炭化珪素を用いた半導体素子及びその製造方法に関する。

炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いこと、また高硬度かつ薬品にも犯されにくいことなどから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣである。

ＭＯＳＦＥＴなどの炭化珪素半導体素子を作製する際には、通常、ｃ軸の結晶軸に対し垂直な（０００１）面にほぼ一致する面を主面とする６Ｈ−ＳｉＣ基板や４Ｈ−ＳｉＣ基板が用いられる。６Ｈ−ＳｉＣまたは４Ｈ−ＳｉＣ基板（ＳｉＣ基板）上には、炭化珪素半導体素子の活性領域となるエピタキシャル成長層が形成される。エピタキシャル成長層のうち選択された領域には、作製しようとする半導体素子の種類に応じて、導電型やキャリア濃度が制御された不純物ドープ層が形成される。不純物ドープ層は、例えばＭＯＳＦＥＴではｐ型ウェル領域やｎ⁺ソース領域として機能する。

ＳｉＣ基板には、その結晶成長機構などに起因して結晶欠陥が生じることが知られている。結晶欠陥の１つは、マイクロパイプと呼ばれる基板を貫通する欠陥である。この欠陥が基板からエピタキシャル成長層に引き継がれると、良好な結晶性を有するエピタキシャル成長層が得られず、素子特性を低下させるという問題があった。これに対し、基板に生じるマイクロパイプの密度を低減させる技術や、基板に存在するマイクロパイプがエピタキシャル成長層に引き継がれることを抑制する技術（例えば特許文献１）などが種々提案されており、マイクロパイプに起因する問題は解決されつつある。

一方、ＳｉＣ基板には、マイクロパイプの他にも、ＢａｓａｌＰｌａｎｅ転位と呼ばれる結晶欠陥が存在する。以下、ＢａｓａｌＰｌａｎｅ転位による問題点を説明する。

図６はＢａｓａｌＰｌａｎｅ転位を説明するための図である。図６に示すＳｉＣ基板５１は、（０００１）面より数度（オフ角）傾けてステップ密度を増大させた表面（ステップ構造表面）を有するオフアングル基板である。ＳｉＣ基板５１の上にはエピタキシャル成長層５２が形成されている。ＢａｓａｌＰｌａｎｅ転位５３は、図６に示すように、ＳｉＣ基板中では（０００１）面内に生じる方向性のない転位５３ａであり、通常、ＳｉＣ基板５１に１０⁴ｃｍ^-2以上の密度で存在する。この転位５３ａは、エピタキシャル成長層５２に引き継がれる。エピタキシャル成長層５２におけるＢａｓａｌＰｌａｎｅ転位５３ｂは、図示するように、所定の方向（オフ方向）に直線状に延びる転位５３ｂとなる。なお、基板中のＢａｓａｌＰｌａｎｅ転位５３ａの一部は、エピタキシャル成長層５２に伝播することにより、ｃ軸方向に延びる刃状（ｔｈｒｅａｄｉｎｇ ｅｄｇｅ）転位５４となる。

本発明者らが検討したところ、ＢａｓａｌＰｌａｎｅ転位５３ｂは、他の転位（刃状転位５４など）と比べて、半導体素子の特性に与える影響が大きいことがわかった。特に、エピタキシャル成長層５２の表面に形成されるゲート絶縁膜の信頼性を低下させる一因となるため、ＢａｓａｌＰｌａｎｅ転位５３ｂを有するエピタキシャル層５２を用いて半導体素子を形成すると、ＳｉＣの優れた物性値から期待されるような高耐圧の半導体素子が得られないという問題がある。

しかしながら、現時点では、ＳｉＣ基板５１やエピタキシャル成長層５２におけるＢａｓａｌＰｌａｎｅ転位を低減する技術は提案されていない。
特開２００２−３２９６７０号公報

上述のように、従来のＳｉＣ半導体素子では、ＳｉＣ基板から半導体層（ＳｉＣエピタキシャル層）に引き継がれたＢａｓａｌＰｌａｎｅ転位によって、ゲート絶縁膜の信頼性が低下するという問題があった。

本発明は、上記事情に鑑みてなされたものであり、その目的は、半導体素子において、ＢａｓａｌＰｌａｎｅ転位に起因する素子特性の低下を抑制することにある。

本発明の半導体素子は、半導体基板と、前記半導体基板の表面に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜によって前記半導体層から絶縁されたゲート電極とを備え、前記半導体基板におけるＢａｓａｌＰｌａｎｅ転位の密度は１０⁴ｃｍ^-2以上であり、前記半導体層の表面のうち前記ゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である。

好ましくは、前記半導体層の表面のうち前記ゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０²ｃｍ^-2以上である。

ある好ましい実施形態において、前記半導体層は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させるための転位変化領域を含んでおり、前記転位変化領域の上面におけるＢａｓａｌＰｌａｎｅ転位の密度は、前記半導体層のうち前記転位変化領域の下面におけるＢａｓａｌＰｌａｎｅ転位の密度よりも小さい。

前記半導体層はドリフト領域を含み、前記転位変化領域は前記ドリフト領域の少なくとも一部に形成されていてもよい。

ある好ましい実施形態において、前記半導体基板は、（０００１）面を主面とする炭化珪素基板である。

前記半導体層の一部に電気的に接続されたソース電極と、前記半導体基板の裏面に電気的に接続されたドレイン電極とをさらに備えていてもよい。

本発明の他の半導体素子は、半導体基板と、前記半導体基板の表面に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜によって前記半導体層から絶縁されたゲート電極とを備え、前記半導体層の表面のうち前記ゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である。

本発明のエピ基板は、半導体基板と、前記半導体基板の表面にエピタキシャル成長によって形成された半導体層とを備えたエピ基板であって、前記半導体基板におけるＢａｓａｌＰｌａｎｅ転位の密度は１０⁴ｃｍ^-2以上であり、前記半導体層の表面におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である。

本発明の半導体素子の製造方法は、（Ａ）半導体基板上に半導体層を形成する工程と、（Ｂ）前記半導体層の少なくとも一部を覆うゲート絶縁膜を形成する工程と、（Ｃ）前記ゲート絶縁膜の上にゲート電極を形成する工程とを包含し、前記工程（Ａ）は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させる転位変化領域を形成する工程（Ａ１）を含む。

ある好ましい実施形態において、前記工程（Ａ）は、前記半導体層における前記転位変化領域以外の領域を形成する工程（Ａ２）を含む。

ある好ましい実施形態において、前記工程（Ａ）は、炭素を含むガスおよび珪素を含むガスを原料ガスとして用い、炭化珪素をエピタキシャル成長させる工程であり、前記工程（Ａ１）は、前記原料ガスにおける珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉを、前記工程（Ａ２）における珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉよりも増加させる工程を含む。

前記工程（Ａ１）における前記原料ガスの珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉは１よりも大きいことが好ましい。

前記工程（Ａ１）における前記原料ガスの珪素の含有量に対する炭素の含有量の比Ｃ／ Ｓｉは１以上３以下であってもよい。

前記工程（Ａ１）および前記工程（Ａ２）は同一の炉内で連続して実行されてもよい。

前記工程（Ａ２）は前記工程（Ａ１）の後に行われてもよい。

ある好ましい実施形態において、前記工程（Ａ１）における炭化珪素の成長温度は、前記工程（Ａ２）における炭化珪素の成長温度よりも低い。

前記工程（Ａ１）における炭化珪素の成長温度は１３００℃以上１５００℃以下であってもよい。

前記工程（Ａ）の前に、前記半導体基板の表面を水素雰囲気で加熱する工程を含んでもよい。

本発明のエピ基板の製造方法は、炭化珪素基板を用意する工程と、前記炭化珪素基板の表面に炭化珪素層を形成する工程とを包含し、前記炭化珪素層を形成する工程は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させる転位変化領域を形成する工程を含む。

本発明の半導体素子によると、半導体層のうち所望の領域におけるＢａｓａｌＰｌａｎｅ転位の密度が低減されているので、ＢａｓａｌＰｌａｎｅ転位に起因するゲート絶縁膜の信頼性の低下を抑制できる。また、本発明の製造方法によると、プロセスを複雑にすることなく、上記半導体素子を製造できる。

本発明の半導体素子は、半導体基板の表面に形成された半導体層表面のうちゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度が、半導体基板におけるＢａｓａｌＰｌａｎｅ転位の密度よりも低いことを特徴としている。

以下、図面を参照しながら、本発明の好ましい実施形態の半導体素子を、縦型の炭化珪素ＭＯＳＦＥＴを例に説明する。

図１に示す半導体素子１００は、低抵抗のｎ型炭化珪素基板１１と、炭化珪素基板１１の主面上に形成された炭化珪素エピタキシャル層２０と、炭化珪素エピタキシャル層２０の上に形成されたソース電極１７およびゲート電極１９と、ゲート電極１９および炭化珪素エピタキシャル層２０の間に設けられたゲート絶縁膜１６と、炭化珪素基板１１の裏面に形成されたドレイン電極１８とを有している。

炭化珪素基板１１は、（０００１）面を主面とする炭化珪素基板であり、例えば、４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より数度（オフ角）傾けてステップ密度を増大させた表面を有するオフカット基板である。炭化珪素基板１１におけるＢａｓａｌＰｌａｎｅ転位は、例えば１０⁴ｃｍ^-2以上（本実施形態では３×１０⁴ｃｍ^-2）である。

炭化珪素エピタキシャル層２０は、複数のｐ型ウェル領域１４とドリフト領域１３とを有している。ドリフト領域１３は、炭化珪素エピタキシャル層２０のうちウェル領域１４が形成されていない部分から構成され、炭化珪素基板１１よりも低濃度でｎ型不純物を含む炭化珪素層である。ウェル領域１４の内部には、高濃度でｎ型不純物を含むｎ型ソース領域１５が形成されている。ソース領域１５の一部は、ソース電極１７とオーミック接触を形成している。

また、炭化珪素エピタキシャル層２０は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させるための転位変化領域１２を有しており、転位変化領域１２の上面におけるＢａｓａｌＰｌａｎｅ転位の密度は、転位変化領域１２の下面におけるＢａｓａｌＰｌａｎｅ転位の密度よりも小さくなっている。半導体素子１００では、転位変化領域１２の下面、すなわち炭化珪素基板１１と炭化珪素エピタキシャル層２０との境界面におけるＢａｓａｌＰｌａｎｅ転位の密度は３×１０⁴ｃｍ^-2であるが、転位変化領域１２の上面におけるＢａｓａｌＰｌａｎｅ転位の密度は例えば３×１０²ｃｍ^-2となる。

炭化珪素エピタキシャル層２０のうち転位変化領域１２の上に位置する領域（「ＢａｓａｌＰｌａｎｅ転位低減領域」）２１では、転位変化領域１２の上面におけるＢａｓａｌＰｌａｎｅ転位の密度が保持される。あるいは、成長条件によっては、転位変化領域１２の上面におけるＢａｓａｌＰｌａｎｅ転位の密度よりも小さくなる。ＢａｓａｌＰｌａｎｅ転位低減領域２１におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である。

前述のように、炭化珪素エピタキシャル層２０の上にはゲート絶縁膜１６を介してゲート電極１９が設けられている。ゲート電極１９は、炭化珪素エピタキシャル層２０のうち少なくともチャネル領域が形成される部分を覆っている。ゲート絶縁膜１６は、例えば炭化珪素エピタキシャル層２０の表面を熱酸化することによって形成される。ここで、ゲート絶縁膜１６は、炭化珪素エピタキシャル層２０のうちＢａｓａｌＰｌａｎｅ転位低減領域２１の上に形成されるので、従来よりも高い信頼性を確保できる。

半導体素子１００では、ゲート電極１９に電圧を印加すると、ソース領域１５とドリフト領域１３との間に位置するウェル領域１４の表面にチャネルが形成され、ドレイン電極１８からドリフト領域１３、チャネル領域およびソース領域１５を介してソース電極１７へ電流が流れる（オン状態）。

本実施形態では、炭化珪素エピタキシャル層２０の最下部に転位変化領域１２が形成されているが、転位変化領域１２は、炭化珪素エピタキシャル層２０の少なくとも一部に形成されればよく、その位置は特に限定されない。ただし、炭化珪素エピタキシャル層２０の表面のうちゲート電極１９に対向する部分が、上記ＢａｓａｌＰｌａｎｅ転位低減領域２１に位置するように、転位変化領域１２の形成位置を選択する必要がある。典型的には、転位変化領域１２はドリフト領域１３の少なくとも一部に形成される。なお、炭化珪素エピタキシャル層２０は、複数の転位変化領域１２を有していてもよく、例えば転位変化領域１２および転位変化領域以外の領域の層状構造を有していてもよい。さらに、炭化珪素エピタキシャル層全体が転位変化領域１２であってもよい。

本実施形態では、炭化珪素エピタキシャル層２０の表面のうちゲート電極１９に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度が１０³ｃｍ^-2以下、好ましくは３×１０²ｃｍ^-2以下まで低減されているので、上記部分上に形成されるゲート絶縁膜１６の信頼性を確保できる。一方、ＢａｓａｌＰｌａｎｅ転位の密度が１０⁴ｃｍ^-2程度の炭化珪素基板１１を用いる場合、上記部分におけるＢａｓａｌＰｌａｎｅ転位の密度は、転位変化領域１２の厚さなどによって異なるが、例えば１０²ｃｍ^-2以上となる。

上述した半導体素子１００は反転型のＭＯＳＦＥＴであるが、蓄積型のＭＯＳＦＥＴであってもよい。例えば、炭化珪素エピタキシャル層２０は蓄積チャネル層をさらに備えており、蓄積チャネル層上にゲート絶縁膜１６が形成されていてもよい。

以下、図面を参照しながら、半導体素子１００を製造する方法の一例を説明する。

まず、図２（ａ）に示すように、炭化珪素基板１１の主面上に炭化珪素からなる転位変化領域１２を形成する。炭化珪素基板１１として、例えば、主面が（０００１）面から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。基板１１はｎ型であり、基板１１におけるキャリア濃度は１×１０¹⁸ｃｍ^-3である。転位変化領域１２は、ＣＶＤ法を用いて、基板１１の表面に炭化珪素をエピタキシャル成長させることによって形成できる。

ここで、転位変化領域１２の具体的な形成方法を説明する。

転位変化領域１２は、例えば図３に示すような縦型薄膜成長装置２００を用いて形成できる。まず、縦型薄膜成長装置２００の構成を説明する。

縦型薄膜成長装置２００は、反応炉２１３と、反応炉２１３を加熱するためのコイル２０４とを備えている。コイル２０４は、反応炉２１３の周りに設けられており、高周波誘導加熱により反応炉２１３を加熱する。反応炉２１３は周囲を断熱材２１２で覆われている。反応炉２１３の内部には、支持軸２０３によって支持されたカーボン製のサセプタ２０２が配置されており、炭化珪素基板などの試料２０１は、サセプタ２０２によって反応炉２１３の内部に固定される。反応炉２１３は、ガス排気系２０９およびガス供給系２０８にそれぞれ接続されている。ガス排気系２０９は、排気用配管２１０と圧力調整バルブ２１１とを備え、必要に応じて反応炉２１３のガスを排気する。ガス供給系２０８は、炭化珪素のエピタキシャル成長に用いる原料ガス２０５、希釈ガス２０６、ドーパントガス２０７などを必要に応じて反応炉２１３に供給する。

本実施形態では、試料２０１として炭化珪素基板１１をサセプタ２０２で反応炉２１３に固定する。次いで、ガス排気系２０９により、反応炉２１３の内部を１０^-6〜１０^-5Ｐａ程度の真空度にまで真空排気する。続いて、希釈ガス２０６として水素ガス（流量：２Ｌ／ｍｉｎ）をガス供給系２０８から反応炉２１３に供給し、圧力調整バルブ２１１を用いて反応炉２１３の圧力を１０ｋＰａに制御する。

この後、水素ガスの流量を維持しながら、反応炉２１３の周囲に設けられたコイル２０４に、誘導加熱装置を用いて２０．０ｋＨｚ、２０ｋＷの高周波電力を印加し、サセプタ２０２を加熱する。炭化珪素基板１１の温度は１４００℃で一定となるように制御される。次いで、原料ガス２０５として、プロパンガス（流量：３ｍＬ／ｍｉｎ）およびシランガス（流量：２ｍＬ／ｍｉｎ）を反応炉２１３に供給する。プロパンガスおよびシランガスは、それぞれ５０ｍＬ／ｍｉｎの水素ガスで希釈して供給する。さらに、原料ガス２０５と同時に、ドーパントガス２０７として窒素（流量：０．１ｍＬ／ｍｉｎ）を供給する。このようにして、炭化珪素基板１１の上に転位変化領域１２が形成される。形成された転位変化領域１２の厚さは３００ｎｍ以上８００ｎｍ以下、例えば５００ｎｍである。

続いて、図２（ｂ）に示すように、転位変化領域１２の上に、さらに炭化珪素をエピタキシャル成長させてＢａｓａｌＰｌａｎｅ転位低減領域２１を形成する。これにより、炭化珪素基板１１の表面に形成され、転位変化領域１２を含む炭化珪素エピタキシャル層２０が得られる。具体的には、炭化珪素基板１１を反応炉２１３に設置したまま、炭化珪素基板１１を加熱し、炭化珪素基板１１の温度が１６００℃で一定となるように制御する。また、原料ガス２０５のうち、プロパンガスの含有量を１ｍＬ／ｍｉｎまで減少させるとともに、シランガスを３ｍＬ／ｍｉｎまで増加させる。これにより、転位変化領域１２の上に、厚さが例えば１０μｍの炭化珪素を成長させることができる。

このようにして、炭化珪素基板１１と、炭化珪素基板１１の上に形成された炭化珪素エピタキシャル層２０とを備えたエピ基板３００が得られる。本実施形態におけるエピ基板３００では、炭化珪素エピタキシャル層２０は転位変化領域１２を有しているので、炭化珪素エピタキシャル層２０の表面におけるＢａｓａｌＰｌａｎｅ転位の密度は、炭化珪素基板１１におけるＢａｓａｌＰｌａｎｅ転位の密度よりも低い。

なお、本明細書において、半導体基板と、半導体基板上にエピタキシャル成長により形成された半導体層とを備えた基板を「エピ基板」という。従って、「エピ基板」は、図２（ｂ）に示す基板３００のみでなく、図２（ａ）に示すように、炭化珪素基板１１と、転位変化領域１２からなる半導体層とを有する基板も含む。

次に、図２（ｃ）に示すように、エピ基板３００の炭化珪素エピタキシャル成長層２０のうち選択された領域に不純物イオンを注入する。具体的には、炭化珪素エピタキシャル層２０の一部にｐ型不純物（例えばＡｌ）イオンを注入した後、活性化アニールを行うことによって、ウェル領域１４を形成する。さらに、ウェル領域１４の一部にｎ型不純物（例えばＮ）イオンを注入し、活性化アニールすることにより、ソース領域１５を形成する。

この後、図２（ｄ）に示すように、ゲート絶縁膜１６、ゲート電極１９、ソース電極１７およびドレイン電極１８を形成する。ゲート絶縁膜１６は、厚さが４０ｎｍであるＳｉＯ₂膜であり、約１１００℃の温度下で炭化珪素エピタキシャル層２０の表面を熱酸化することによって形成できる。ソース電極１７およびドレイン電極１８は、それぞれ、電子ビーム（ＥＢ）蒸着装置を用いてソース領域１５および炭化珪素基板１１の裏面にＮｉを蒸着し、続いて加熱炉を用いて１０００℃で加熱することによって形成される。ソース電極１７はソース領域１５とオーミック接合を形成しており、また、ドレイン電極１８は炭化珪素基板１１とオーミック接合を形成している。ゲート電極１９は、ゲート絶縁膜１６上にＡｌを蒸着することによって形成できる。これにより、半導体素子１００が得られる。

なお、本実施形態の半導体素子の製造方法は、上記方法に限定されない。例えば、炭化珪素基板１１として４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。また、上記方法では、ゲート絶縁膜１６は、炭化珪素エピタキシャル層２０を熱酸化することによって形成された熱酸化（ＳｉＯ₂）膜であるが、炭化珪素エピタキシャル層２０の上にＣＶＤ法で堆積された堆積（ＳｉＯ₂）膜であってもよい。

ここで、エピ基板３００の炭化珪素エピタキシャル層２０の表面におけるＢａｓａｌＰｌａｎｅ転位の密度を測定したので、その方法および結果を説明する。

上述した方法と同様の方法で、エピ基板３００のサンプル（サンプル基板）を作製した。次いで、５００℃に加熱して溶融させた水酸化カリウム（ＫＯＨ）の中に、サンプル基板を５分間浸すことにより、炭化珪素エピタキシャル層表面に対してＫＯＨエッチングを行った。次いで、エッチングされた表面を顕微鏡で観察し、ＢａｓａｌＰｌａｎｅ転位の密度を調べた。

観察の結果を図４（ａ）に示す。貝殻状のピットがＢａｓａｌＰｌａｎｅ転位であり、単位面積当たりのピット数を調べることによって転位密度を測定できる。この結果、サンプル基板の炭化珪素エピタキシャル層表面におけるＢａｓａｌＰｌａｎｅ転位の密度は約１０²ｃｍ^-2であった。

上記結果と比較するために、比較サンプル基板として、転位変化領域１２を含まないエピ基板を作製し、上記と同様の転位密度の測定を行った。比較サンプル基板の作製は、炭化珪素基板１１の表面に、図２（ｂ）を参照しながら説明した方法および成長条件と同様の方法および成長条件で炭化珪素エピタキシャル層（厚さ：１０μｍ）を形成することによって行った。得られた比較サンプル基板の表面に対してＫＯＨエッチングを行った後、表面を観察すると、図４（ｂ）に示すように、サンプル基板よりも高い密度でＢａｓａｌＰｌａｎｅ転位が観察された。ＢａｓａｌＰｌａｎｅ転位の密度は約１０⁴ｃｍ^-2であり、炭化珪素基板１１における密度とほぼ等しかった。

なお、観察されるピットのサイズは、ＫＯＨエッチングの時間や進行具合に依存して変わるので、ＢａｓａｌＰｌａｎｅ転位の密度には無関係である。

本実施形態では、転位変化領域１２を形成する際に、反応炉２１３に供給する原料ガス中の珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉを、炭化珪素エピタキシャル層２０における他の領域を形成する際の原料ガス中における比Ｃ／Ｓｉよりも大きくなるように設定する。転位変化領域１２を形成する際における、反応炉２１３に供給する原料ガス中の珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉは１よりも大きいことが好ましく、例えば１以上３以下である。

次に、図面を参照しながら、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変換させる原理を説明する。

図５（ａ）は、本実施形態におけるエピタキシャル成長機構の模式図である。図５（ａ）に示すように、炭化珪素基板１１のステップ構造表面に炭化珪素をエピタキシャル成長させるので、炭化珪素は各ステップ６１から横方向に成長する。転位変化領域１２を形成するためのエピタキシャル成長工程において、原料ガスに含まれる炭素量を増やすと、Ｃ空孔が低減されて、主にＣサイトにＳｉが入ってしまう（アンチサイト）ことによるＢａｓａｌＰｌａｎｅ転位の横方向への伝播を防止しやすくなる。ＢａｓａｌＰｌａｎｅ転位の横方向への伝播が止まると、アンチサイトは上方に伝播される。このようにして、ＢａｓａｌＰｌａｎｅ転位は上方（ｃ軸方向）に延びる刃状転位に変化する。

転位変化領域１２における転位変化の様子を説明するために、図５（ｂ）に本実施形態におけるエピ基板の断面図を示す。図５（ｂ）からわかるように、基板１１におけるＢａｓａｌＰｌａｎｅ転位３０は、転位変化領域１２で刃状転位３１に変化する。一旦刃状転位３１に変化すると刃状転位３１のまま伝播され、炭化珪素エピタキシャル層２０の表面に達する。

一方、従来のエピ基板では、転位変化領域１２が形成されていないので、図５（ｃ）に示すように、基板１１におけるＢａｓａｌＰｌａｎｅ転位３０は、そのまま炭化珪素エピタキシャル層２０に引き継がれて炭化珪素エピタキシャル層２０の表面に達する。なお、転位変化領域１２を有していない場合でも、ＢａｓａｌＰｌａｎｅ転位３０の一部は、エピタキシャル成長工程中に刃状転位３１に変化するが、その割合は、転位変化領域１２を有する場合における変化の割合よりも極めて小さい。

転位変化領域１２における転位変化効果を高めるために、ステップフローの速度を小さくすることが好ましい。例えば、転位変化領域１１を形成する際の炭化珪素の成長温度を、転位変化領域以外の領域を形成する際の炭化珪素の成長温度よりも低く設定することにより、転位変化領域１２を成長させる速度を抑制して、横方向（すなわち（０００１）面内方向）に引き継がれてきた転位がさらに横方向に延びることを効果的に防止できる。転位変化領域１１を形成する際の炭化珪素の成長温度は、好ましくは１３００℃以上１５００℃以下である。

転位変化領域１２の厚さは特に限定されないが、例えば１００ｎｍよりも大きいと、ＢａｓａｌＰｌａｎｅ転位の密度をより確実に低減できる。一方、上述したように転位変化領域１２の成長速度を抑制する場合、転位変化領域１２の厚さが大きすぎると、エピタキシャル成長に要する時間が長くなってしまう。そのため、転位変化領域１２の厚さは例えば１０００ｎｍ以下に抑えることが好ましい。

炭化珪素エピタキシャル層２０を形成する工程において、転位変化領域１２とその他の領域とは、同一の炉内で連続して形成されることが好ましい。これらの領域は、原料ガスにおける比率や成長温度などの成長条件を切り換えることにより、容易に連続して形成できる。なお、転位変化領域１２の成長温度を他の領域における成長温度よりも低く設定する場合には、はじめに転位変化領域１２を形成し、基板温度を所定温度まで上昇させた後にその他の領域を形成すると、製造プロセスを短縮できるので有利である。

次に、本実施形態における半導体素子の特性を調べたのでその結果を説明する。

まず、図２を参照しながら説明した方法と同様の方法で、実施例の縦型パワーＭＯＳＦＥＴを作製した。また、比較例として、従来の縦型パワーＭＯＳＦＥＴと同様の構成を有するＭＯＳＦＥＴ（比較例の縦型パワーＭＯＳＦＥＴ）を、転位変化領域を形成しない点以外は実施例と同様の方法で作製した。

次いで、実施例および比較例の縦型パワーＭＯＳＦＥＴにおける電流−電圧特性をそれぞれ測定し、測定結果を比較したところ、実施例の縦型パワーＭＯＳＦＥＴでは、比較例の縦型パワーＭＯＳＦＥＴに比べて、ゲート絶縁膜の耐圧が約２倍以上高いことがわかった。

この理由は次のように考えられる。比較例の縦型パワーＭＯＳＦＥＴでは、炭化珪素エピタキシャル層表面におけるＢａｓａｌＰｌａｎｅ転位密度が炭化珪素基板における密度と同程度（約１０⁴ｃｍ^-2）と高いため、炭化珪素エピタキシャル層上に形成されたゲート絶縁膜の耐圧を大幅に低下させる。これに対し、実施例の縦型パワーＭＯＳＦＥＴでは、転位変化領域によって、ゲート絶縁膜の耐圧を低下させるＢａｓａｌＰｌａｎｅ転位が、ゲート絶縁膜の信頼性に影響を与えにくい刃状転位に変化しており、炭化珪素エピタキシャル層表面におけるＢａｓａｌＰｌａｎｅ転位密度は約１０²ｃｍ^-2まで約２桁も低減されている。そのため、比較例の縦型パワーＭＯＳＦＥＴよりもゲート絶縁膜の耐圧を向上できる。

なお、上記実施例では、炭化珪素エピタキシャル層表面に亘ってＢａｓａｌＰｌａｎｅ転位密度が低減されているが、炭化珪素エピタキシャル層表面のうち少なくともゲート電極に対応する部分のＢａｓａｌＰｌａｎｅ転位密度が低減されていればよい。

本実施形態では反転型のＭＯＳＦＥＴについて説明したが、本発明の半導体素子は、蓄積チャネル構造を有するＭＯＳＦＥＴであってもよいし、横型ＭＯＳＦＥＴであってもよい。

本発明によると、半導体層のうち所望の領域におけるＢａｓａｌＰｌａｎｅ転位密度を低減することにより、高耐圧で信頼性の高い半導体素子を提供できる。

本発明を炭化珪素パワー素子に適用すると、炭化珪素の優れた物性値から期待されるような高い耐圧を実現できるので、特に有利である。

本発明による実施形態の半導体素子の断面模式図である。 （ａ）〜（ｄ）は、本発明による実施形態の半導体素子の製造方法を説明するための工程断面図である。 本発明による実施形態で使用する縦型薄膜成長装置の構造を示す概略図である。 （ａ）および（ｂ）は、それぞれ、ＫＯＨエッチングを行った後のサンプル基板表面および比較サンプル基板表面の顕微鏡写真である。 （ａ）はエピタキシャル成長機構を説明する模式図であり、（ｂ）および（ｃ）は、それぞれ、本発明のエピ基板および従来のエピ基板における、基板転位のエピタキシャル層への伝播の様子を説明するための断面図である。 ＢａｓａｌＰｌａｎｅ転位を説明するための斜視図である。

符号の説明

１１ 半導体基板（炭化珪素基板）
１２ 転位変化領域
１３ ドリフト領域
１４ ウェル領域
１５ ソース領域
１６ ゲート絶縁膜
１７ ソース電極
１８ ドレイン電極
１９ ゲート電極
２０ 半導体層（炭化珪素エピタキシャル層）
２１ ＢａｓａｌＰｌａｎｅ転位低減領域
３０ ＢａｓａｌＰｌａｎｅ転位
３１ 刃状転位
１００ 半導体素子
２００ 縦型薄膜成長装置
３００ エピ基板

Claims (19)

1. 半導体基板と、
   前記半導体基板の表面に形成された半導体層と、
   前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜によって前記半導体層から絶縁されたゲート電極と
   を備え、
   前記半導体基板におけるＢａｓａｌＰｌａｎｅ転位の密度は１０⁴ｃｍ^-2以上であり、
   前記半導体層の表面のうち前記ゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である半導体素子。
2. 前記半導体層の表面のうち前記ゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０²ｃｍ^-2以上である請求項１に記載の半導体素子。
3. 前記半導体層は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させるための転位変化領域を含んでおり、前記転位変化領域の上面におけるＢａｓａｌＰｌａｎｅ転位の密度は、前記半導体層のうち前記転位変化領域の下面におけるＢａｓａｌＰｌａｎｅ転位の密度よりも小さい請求項１または２に記載の半導体素子。
4. 前記半導体層はドリフト領域を含み、前記転位変化領域は前記ドリフト領域の少なくとも一部に形成されている請求項１から３のいずれかに記載の半導体素子。
5. 前記半導体基板は、（０００１）面を主面とする炭化珪素基板である請求項１から４のいずれかに記載の半導体素子。
6. 前記半導体層の一部に電気的に接続されたソース電極と、前記半導体基板の裏面に電気的に接続されたドレイン電極とをさらに備えた請求項１から５のいずれかに記載の半導体素子。
7. 半導体基板と、
   前記半導体基板の表面に形成された半導体層と、
   前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜によって前記半導体層から絶縁されたゲート電極と
   を備え、
   前記半導体層の表面のうち前記ゲート電極に対向する部分におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下である半導体素子。
8. 半導体基板と、
   前記半導体基板の表面にエピタキシャル成長によって形成された半導体層と
   を備えたエピ基板であって、
   前記半導体基板におけるＢａｓａｌＰｌａｎｅ転位の密度は１０⁴ｃｍ^-2以上であり、前記半導体層の表面におけるＢａｓａｌＰｌａｎｅ転位の密度は１０³ｃｍ^-2以下であるエピ基板。
9. （Ａ）半導体基板上に半導体層を形成する工程と、
   （Ｂ）前記半導体層の少なくとも一部を覆うゲート絶縁膜を形成する工程と、
   （Ｃ）前記ゲート絶縁膜の上にゲート電極を形成する工程と
   を包含し、
   前記工程（Ａ）は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させる転位変化領域を形成する工程（Ａ１）を含む半導体素子の製造方法。
10. 前記工程（Ａ）は、前記半導体層における前記転位変化領域以外の領域を形成する工程（Ａ２）を含む請求項９に記載の半導体素子の製造方法。
11. 前記工程（Ａ）は、炭素を含むガスおよび珪素を含むガスを原料ガスとして用い、炭化珪素をエピタキシャル成長させる工程であり、
    前記工程（Ａ１）は、前記原料ガスにおける珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉを、前記工程（Ａ２）における珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉよりも増加させる工程を含む請求項１０に記載の半導体素子の製造方法。
12. 前記工程（Ａ１）における前記原料ガスの珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉは１よりも大きい請求項１１に記載の半導体素子の製造方法。
13. 前記工程（Ａ１）における前記原料ガスの珪素の含有量に対する炭素の含有量の比Ｃ／ Ｓｉは１以上３以下である請求項１２に記載の半導体素子の製造方法。
14. 前記工程（Ａ１）および前記工程（Ａ２）は同一の炉内で連続して実行される請求項１０から１３のいずれかに記載の半導体素子の製造方法。
15. 前記工程（Ａ２）は前記工程（Ａ１）の後に行われる請求項１０から１４のいずれかに記載の半導体素子の製造方法。
16. 前記工程（Ａ１）における炭化珪素の成長温度は、前記工程（Ａ２）における炭化珪素の成長温度よりも低い請求項１１から１５のいずれかに記載の半導体素子の製造方法。
17. 前記工程（Ａ１）における炭化珪素の成長温度は１３００℃以上１５００℃以下である請求項１１から１６のいずれかに記載の半導体素子の製造方法。
18. 前記工程（Ａ）の前に、前記半導体基板の表面を水素雰囲気で加熱する工程を含む請求項９から１７のいずれかに記載の半導体素子の製造方法。
19. 炭化珪素基板を用意する工程と、
    前記炭化珪素基板の表面に炭化珪素層を形成する工程と
    を包含し、
    前記炭化珪素層を形成する工程は、ＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させる転位変化領域を形成する工程を含むエピ基板の製造方法。