DE112010000953B4 - Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112010000953B4
DE112010000953B4 DE112010000953.8T DE112010000953T DE112010000953B4 DE 112010000953 B4 DE112010000953 B4 DE 112010000953B4 DE 112010000953 T DE112010000953 T DE 112010000953T DE 112010000953 B4 DE112010000953 B4 DE 112010000953B4
Authority
DE
Germany
Prior art keywords
epitaxial layer
layer
growth
epitaxial
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010000953.8T
Other languages
English (en)
Other versions
DE112010000953T5 (de
Inventor
Kenichi Hamano
Kenichi Ohtsuka
Nobuyuki Tomita
Masayoshi Tarutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112010000953T5 publication Critical patent/DE112010000953T5/de
Application granted granted Critical
Publication of DE112010000953B4 publication Critical patent/DE112010000953B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist: – einen ersten Wachstumsschritt, in dem man eine erste Epitaxieschicht (2, 10, 12) auf einer Hauptfläche eines Siliziumkarbid-Halbleitersubstrats (1) aufwachsen lässt, welches einen Abweichungswinkel aufweist; und – einen zweiten Wachstumsschritt, in dem man eine zweite Epitaxieschicht (3, 11, 13) auf und in Kontakt mit einer oberen Oberfläche der ersten Epitaxieschicht (2, 10, 12) bei einer niedrigeren Wachstumstemperatur als einer Wachstumstemperatur für die erste Epitaxieschicht (2, 10, 12) aufwachsen lässt, wobei beide Wachstumsschritte mit einer Dampfphasenepitaxie-Methode durchgeführt werden, und wobei eine Differenz zwischen der Wachstumstemperatur für die erste Epitaxieschicht (2, 10, 12) und der Wachstumstemperatur für die zweite Epitaxieschicht (3, 11, 13) mindestens 50 K und höchstens 150 K beträgt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Siliziumkarbid-(wobei dies im Folgenden als ”SiC” bezeichnet wird)Halbleitervorrichtung.
  • EINSCHLÄGIGER STAND DER TECHNIK
  • Die Druckschrift WO 2009/013914 A1 betrifft ein Verfahren zum Herstellen eines monokristallinen SiC-Epitaxialsubstrats, wobei das monokristalline SiC-Epitaxialsubstrat ein monokristallines SiC-Substrat und eine SiC-Epitaxialschicht aufweist, die auf dem monokristallinen SiC-Substrat ausgebildet ist. Das herkömmliche Verfahren weist folgende Schritte auf: einen Schritt zum Bilden einer Schicht, um die erste SiC-Epitaxialschicht durch Wärmebehandlung einer Gruppe aus (i) dem monokristallinen SiC-Substrat, (ii) einer Kohlenstoffquellenplatte und (iii) einer Metall-Si-Schmelzlage, die eine vorgegebene Dicke aufweist und zwischen das monokristalline SiC-Substrat und die Kohlenstoffquellenplatte eingefügt ist, für ein epitaxiales Wachstum von monokristallinen SiC zu bilden, wobei: der Schichtbildungsschritt enthält: einen Temperaturerhöhungsschritt zum Erhöhen einer Temperatur der Metall-Si-Schmelzlage auf eine vorgegebene Temperatur, die auf eine Temperatur eingestellt ist, die nicht niedriger als ein Schmelzpunkt von Si ist; und einen Temperaturverminderungsschritt zum Vermindern der Temperatur der Metall-Si-Schmelzlage von der vorgegebenen Temperatur auf eine Temperatur, die nicht höher als 500°C ist, wobei die Temperatur der Metall-Si-Schmelzlage während des Temperaturerhöhungsschritts von dem Schmelzpunkt von Si auf die Wachstumstemperatur mit einer Rate von 20°C pro Minute geändert wird; und die Temperatur der Metall-SiC-Schmelzlage während des Temperaturverminderungsschritts mit der Rate von 20°C pro Minute geändert wird.
  • Die Druckschrift US 5 248 385 A betrifft ein Verfahren zum Herstellen einer SiC-Halbleitervorrichtung, wobei in einem ersten Wachstumsschritt eine erste Epitaxieschicht auf einer Hauptfläche eines SiC-Halbleitersubstrats mit einem Abweichungswinkel aufwächst.
  • Die Druckschrift EP 1 739 727 A2 betrifft ein Verfahren zur Herstellung einer Komposit-Struktur, wobei eine epitaktische SiC-Schicht auf einem SiC-Substrat aufgewachsen wird, wobei eine erste Mehrzahl von Bereichen und eine zweite Mehrzahl von Bereichen abwechselnd vertikal übereinander angeordnet werden. Dabei erfolgt das Aufwachsen der ersten Bereiche unter einem ersten Set von Bedingungen und das Aufwachsen der zweiten Bereiche unter einem zweiten Set von Bedingungen, die von dem Set erster vorgegebener Bedingungen unterschiedlich sind.
  • Zum Bilden einer SiC-Halbleitervorrichtung ist es notwendig, daß man eine Epitaxieschicht, die als aktiver Bereich eines Halbleiterelements dient, auf einem SiC-Substrat aufwachsen läßt. Die Epitaxieschicht wird durch ein Step-Flow-Wachstum bzw. Wachstum in Stufen gebildet. Eine Kristalloberfläche des SiC-Substrats weist eine feine Unebenheit auf, und ein unebener Bereich wird als ”Stufe” bezeichnet, während eine Oberfläche ohne unebenen Bereich als ”Terrasse” bezeichnet wird.
  • Beim Step-Flow-Wachstum wird ein Wafer bzw. eine Scheibe geneigt, so daß eine an der Kristalloberfläche anhaftende reaktive Spezies über die Terrasse diffundieren und die reaktiven Spezies ausgehend von der einen, die die Stufe erreicht hat, nacheinander integriert werden.
  • Auf diese Weise wird eine flache Oberflächenmorphologie erzielt. Im allgemeinen wird die Neigung des Wafers in der [11–20]-Richtung von einer (0001)-Ebene gebildet. Ein Neigungswinkel wird als ”Off-Winkel” bzw. Abweichungswinkel bezeichnet. Derzeit beträgt der allgemeine Abweichungswinkel im Fall eines 4H-SiC-Substrats 8° und im Fall eines 6H-SiC-Substrats 3,5°.
  • Das Patentdokument 1 schlägt vor, ein epitaktisches Wachstum auf einem 4H-SiC-Substrat mit einem Abweichungswinkel von 8° von einer (0001)-Ebene des Substrats in der [11–20]-Richtung zu veranlassen, um dadurch eine Epitaxieschicht zu bilden, auf der ein weiteres epitaktisches Wachstum bei einer höheren Wachstumstemperatur veranlaßt wird, um dadurch die Basalebenen-Versetzungsdichte zu vermindern, die von dem SiC-Substrat übernommen wird.
  • DOKUMENTE DES STANDES DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2006-120 897 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • MIT DER ERFINDUNG ZU LÖSENDE PROBLEME
  • Hierbei besteht in den letzten Jahren im Hinblick auf die Herstellungskosten eines SiC-Substrats die Bestrebung, einen geringeren Abweichungswinkel zu erzielen, wobei es wünschenswert ist, ein SiC-Substrat mit einem Abweichungswinkel von 4° oder weniger zu verwenden. Unter Berücksichtigung eines Prozeßspielraums des SiC-Substrats und einer Verteilung des Abweichungswinkels in einer Ebene des Substrats ist es ferner notwendig, von einem SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger auszugehen. Ferner weist bei kommerziell erhältlichen SiC-Substraten selbst ein wirklich ebenes Substrat mit einem Abweichungswinkel von 0° keine vollständige (0001)-Ebene auf und besitzt einen geringen Abweichungswinkel aufgrund der schwierigen Bearbeitbarkeit.
  • In Anbetracht des vorstehend beschriebenen Aspekts entsteht die Notwendigkeit zum Durchführen eines epitaktischen Wachstums auf einem Wafer aus einem SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger relativ zu dem genau ebenen Substrat.
  • Mit geringer werdendem Abweichungswinkel des Substrats nimmt die Terrassenbreite zu, so daß die Möglichkeit des Auftretens einer zweidimensionalen Keimbildung aufgrund eines Keims zunimmt, der durch eine reaktive Spezies gebildet wird, die keine Stufe erreicht, sondern auf einer Terrasse bleibt. Insbesondere wenn die Wachstumstemperatur für eine Epitaxieschicht niedrig ist, wird eine Länge einer Migration der reaktiven Spezies auf der Terrasse verkürzt, so daß es einfach wird, daß Kristallfehler aufgrund eines Fehlers bei der Migration der reaktiven Spezies auf einer Terrassenoberfläche verursacht werden.
  • Darüber hinaus kommt es aufgrund einer Oberflächenenergie bei geringer werdendem Abweichungswinkel des Substrats leichter zum Entstehen einer Oberflächenrauhigkeit, die als ”Stufen-Bunching” bzw. Stufenhäufung bezeichnet wird. Insbesondere bei einer hohen Wachstumstemperatur für die Epitaxieschicht wird das Auftreten einer solchen Stufenhäufung in signifikanter Weise festgestellt.
  • In einem Fall, in dem man eine SiC-Epitaxieschicht auf einem SiC-Substrat mit einem geringen Abweichungswinkel von 5° oder weniger aufwachsen läßt, führt eine Verminderung des Abweichungswinkels zu einem beträchtlichen Anstieg in der Terrassenbreite relativ zu der Länge der Migration der reaktiven Spezies. Daher besteht bei den reaktiven Spezies die Wahrscheinlichkeit, daß diese auf der Terrasse bleiben und einen Kern bilden, so daß die Möglichkeit des Auftretens von Kristalldefekten aufgrund des Keims ansteigt. Insbesondere ist das Auftreten dieser Kristalldefekte in einem Anfangsstadium des Wachstums in einem Bereich in der Nähe einer Grenzfläche zwischen einem Substrat und einer darauf gebildeten Epitaxieschicht wahrscheinlicher als während des Wachstums.
  • Es wird ins Auge gefaßt, daß ein effektives Verfahren zum Reduzieren der vorstehend beschriebenen Kristalldefekte in einem Erhöhen der Wachstumstemperatur besteht, um dadurch die Länge der Migration der reaktiven Spezies zu erhöhen.
  • Es besteht jedoch ein Problem darin, daß dann, wenn man eine Epitaxieschicht mit einer Dicke von mehreren um oder mehr unter den Bedingungen einer relativ hohen Wachstumstemperatur aufwachsen läßt, eine große Stufenhäufung und damit eine rauhe Ausbildung einer Oberfläche auftritt.
  • Die vorliegende Erfindung ist zum Lösen der vorstehend beschriebenen und bei einem SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger neu erkannten Probleme erfolgt, und ein Hauptziel der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung, die eine Epitaxieschicht aufweist, bei dem sowohl Stufenhäufungen als auch Kristalldefekte aufgrund eines Migrationsfehlers vermindert werden oder bei dem eine Expansion eines Prozeßspielraums (der auch als Prozeßfenster bezeichnet wird) der Epitaxieschicht möglich ist.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Die der vorliegenden Erfindung zugrundeliegende Problemstellung wird erfindungsgemäß durch ein Verfahren gemäß dem unabhängigen Patentanspruch 1 gelöst, wobei vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens in den abhängigen Patentansprüchen angegeben sind.
  • WIRKUNGEN DER ERFINDUNG
  • Bei dem Gegenstand der vorliegenden Erfindung kann eine Epitaxieschicht, bei der Kristalldefekte aufgrund eines Fehlers bei einer Migration von reaktiven Spezies vermindert sind, während das Auftreten einer Stufenhäufung unterdrückt ist, auf einem SiC-Substrat mit einem Abweichungswinkel gebildet werden. Das heißt, zuerst läßt man die erste Epitaxieschicht mit einer hohen Temperatur epitaktisch aufwachsen, um dadurch die Kristalldefekte zu unterdrücken, und anschließend läßt man die zweite Epitaxieschicht bei einer Temperatur aufwachsen, die niedriger ist als die Wachstumstemperatur für die erste Epitaxieschicht, um dadurch das Ausmaß der Stufenhäufung zu reduzieren. Dies ermöglicht sowohl eine Reduzierung des Ausmaßes der Stufenhäufung als auch der Dichte von Kristalldefekten, die auf Migrationsfehler zurückzuführen sind.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden ausführlichen Beschreibung in Verbindung mit den Begleitzeichnungen noch deutlicher.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • 1 eine vertikale Schnittdarstellung zur Erläuterung einer Struktur eines vertikalen n-Kanal-SiC-MOSFET als ein Beispiel einer Halbleiterelementstruktur einer SiC-Halbleitervorrichtung, die mit einem Verfahren zum Herstellen einer SiC-Halbleitervorrichtung gemäß Ausführungsbeispiel 1 hergestellt ist;
  • 2 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen eines vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 3 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 4 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 5 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 6 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 7 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 8 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 9 eine vertikale Schnittdarstellung zur Erläuterung des Verfahrens zum Herstellen des vertikalen n-Kanal-SiC-MOSFET gemäß diesem Ausführungsbeispiel;
  • 10 ein Diagramm zur Erläuterung eines Temperaturprofils in einem Reaktor bis zum Herstellen einer in 1 gezeigten ersten Driftschicht und zweiten Driftschicht;
  • 11 ein Diagramm zur Erläuterung eines beobachteten Kristalldefekts, der aus einem Migrationsfehler resultiert;
  • 12 ein Diagramm zur Erläuterung eines beobachteten Kristalldefekts, der aus einem Migrationsfehler resultiert;
  • 13 ein Diagramm zur Erläuterung eines beobachteten Kristalldefekts, der aus einem Migrationsfehler resultiert;
  • 14 ein Diagramm zur Erläuterung eines Temperaturprofils in dem Reaktor, bis die in 1 gezeigte erste Driftschicht und zweite Driftschicht gebildet werden;
  • 15 eine vertikale Schnittdarstellung zur Erläuterung einer Struktur einer SiC-Schottky-Diode, die ein SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger aufweist, wobei die SiC-Schottky-Diode mit einem Herstellungsverfahren gemäß Ausführungsbeispiel 2 gebildet wird;
  • 16 eine vertikale Schnittdarstellung zur Erläuterung einer Struktur eines SiC-MOSFET, der ein SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger aufweist, wobei der SiC-MOSFET mit einem Herstellungsverfahren gemäß Ausführungsbeispiel 3 gebildet wird;
  • 17 ein vertikale Schnittdarstellung zur Erläuterung einer Struktur eines SiC-MOSFET, der ein SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger aufweist, wobei der SiC-MOSFET mit einem Herstellungsverfahren gemäß Ausführungsbeispiel 4 gebildet wird;
  • 18 ein Diagramm zur Erläuterung einer Beziehung zwischen einer Wachstumstemperatur für eine Epitaxieschicht und der Höhe einer Stufenhäufung; und
  • 19 ein Diagramm zur Erläuterung einer Beziehung zwischen der Wachstumstemperatur für die Epitaxieschicht und der Dichte von Kristalldefekten, die durch einen Migrationsfehler verursacht sind.
  • AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsbeispiel 1
  • Ein Verfahren zum Herstellen einer SiC-Halbleitervorrichtung gemäß diesem Ausführungsbeispiel ist dadurch gekennzeichnet, daß man zum Herstellen einer Driftschicht eines SiC-Halbleiterelements (wie zum Beispiel eines vertikalen MOSFET oder IGBT) eine eine erste Lage bildende Epitaxieschicht (erste Driftschicht) aufwachsen läßt, um eine erste Driftschicht zu bilden, auf der man dann eine eine zweite Lage bildende Epitaxieschicht (zweite Driftschicht) bei einer Temperatur aufwachsen läßt, die niedriger ist als eine Wachstumstemperatur für die die erste Lage bildende Epitaxieschicht, um dadurch die Driftschicht zu bilden.
  • Die vertikale Schnittdarstellung der 1 zeigt einen vertikalen n-Kanal-SiC-MOSFET als ein Beispiel einer Halbleiterelementstruktur einer SiC-Halbleitervorrichtung, die mit dem Verfahren zum Herstellen der SiC-Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel hergestellt wird.
  • In 1 bezeichnen die Bezugszeichen die nachfolgend genannten Elemente. Das Bezugszeichen 1 bezeichnet ein n-leitendes (wobei dies einem ersten Leitfähigkeitstyp entspricht) SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger (zum Beispiel einem Abweichungswinkel von 4°); das Bezugszeichen 2 bezeichnet eine erste Driftschicht (erste Epitaxieschicht) aus n-leitendem SiC, bei der es sich um eine epitaktische Wachstumsschicht handelt; das Bezugszeichen 3 bezeichnet eine zweite Driftschicht (zweite Epitaxieschicht) aus n-leitendem SiC, die als Resultat eines epitaktischen Wachstums bei einer Wachstumstemperatur gebildet wird, die niedriger ist als eine Wachstumstemperatur für das Wachstum der ersten Driftschicht 2.
  • Das Bezugszeichen 4 bezeichnet einen p-leitenden (wobei dies einem zweiten Leitfähigkeitstyp entspricht) Basisbereich (Wannenbereich); das Bezugszeichen 5 bezeichnet einen n-leitenden Sourcebereich; das Bezugszeichen 6 bezeichnet eine Gateisolierschicht; das Bezugszeichen 7 bezeichnet eine Gateelektrode; das Bezugszeichen 8 bezeichnet eine Sourceelektrode; und das Bezugszeichen 9 bezeichnet eine Drainelektrode. Somit beinhaltet bei dem in 1 gezeigten vertikalen n-Kanal-SiC-MOSFET eine Driftschicht zwei Lagen auf der ersten und der zweiten Driftschicht 2 und 3.
  • Die 2 bis 9 zeigen vertikale Schnittdarstellungen zur Erläuterung des Verfahrens zum Herstellen der SiC-Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel, wobei sie insbesondere ein Verfahren zum Herstellen des vertikalen n-Kanal-SiC-MOSFET zeigen. Im Folgenden wird das Verfahren zum Herstellen der SiC-Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel unter Bezugnahme auf die 2 bis 9 beschrieben.
  • Wie in 2 gezeigt ist, wird als erstes (1) durch einen epitaktischen Kristallwachstumsvorgang die erste Driftschicht 2 aus n-leitendem SiC als eine eine erste Schicht bildende Epitaxieschicht auf einer Hauptfläche oder einer oberen Oberfläche des n-leitenden SiC-Substrats 1 mit einem Off-Winkel bzw. Abweichungswinkel von 5° oder weniger (zum Beispiel ist der Abweichungswinkel mit 4° vorgegeben) gebildet.
  • Außerdem wird (2) durch einen epitaktischen Kristallwachstumsvorgang, der bei einer niedrigeren Wachstumstemperatur als der Wachstumstemperatur für das Wachstum der ersten Driftschicht 2 ausgeführt wird, die zweite Driftschicht 3 als eine eine zweite Schicht bildende Epitaxieschicht auf einer oberen Oberfläche der ersten Driftschicht 2 sowie in Kontakt mit der oberen Oberfläche der ersten Driftschicht 2 gebildet (2).
  • Da die Abfolge der epitaktischen Kristallwachstumsvorgänge die Essenz des vorliegenden Ausführungsbeispiels darstellt, erfolgt später noch eine ausführliche Beschreibung derselben.
  • Nach dem epitaktischen Kristallwachstum wird eine aus einem Resist oder dergleichen gebildete Maske (nicht gezeigt) auf voneinander in vorbestimmten Intervallen beabstandeten Bereichen der zweiten Driftschicht 3 vorgesehen, und anschließend wird ein Dotierstoff durch Ionenimplantation eingebracht, um ein Paar p-leitende Basisbereiche 4 zu bilden. 3 zeigt eine vertikale Schnittdarstellung einer Struktur eines Elements nach dem Entfernen der Maske. Beispiele für den Dotierstoff, die in der zweiten Driftschicht 3 p-Leitfähigkeit hervorrufen, beinhalten Bor (B) und Aluminium (Al).
  • Ferner wird eine aus einem Resist oder dergleichen gebildete Maske (nicht gezeigt) in jedem der p-leitenden Basisbereiche 4 vorgesehen, und anschließend wird ein Dotierstoff durch Ionenimplantation eingebracht, um einen n-leitenden Sourceereich 5 zu bilden. 4 zeigt eine vertikale Schnittdarstellung der Struktur des Elements nach dem Entfernen der Maske. Beispiele für den n-leitenden Dotierstoff beinhalten Phosphor (P) und Stickstoff (N).
  • Anschließend an die Ionenimplantation wird ein Wafer einer Wärmebehandlung bei einer hohen Temperatur unter Verwendung einer Wärmebehandlungsvorrichtung (nicht gezeigt) unterzogen, und dadurch werden die n-leitenden und p-leitenden implantierten Ionen elektrisch aktiviert. 5 zeigt eine vertikale Schnittdarstellung der Struktur des Elements, wie diese nach der Wärmebehandlung vorliegt.
  • Wie in 6 gezeigt ist, wird anschließend die Gateisolierschicht 6 durch thermische Oxidation oder Abscheidung gebildet. Eine Schicht der Gateelektrode 7 wird auf der Gateisolierschicht 6 gebildet, und wie in 7 gezeigt ist, wird die Gateelektrode 7 dann strukturiert. Die Gateelektrode 7 wird in eine derartige Formgebung strukturiert, daß das Paar der Basisbereiche 4 und das Paar der Sourcebereiche 5 unter den beiden Endbereichen der Elektrode 7 positioniert werden kann und ein zwischen dem Paar der Basisbereiche 4 positionierter Teil der zweiten Driftschicht 3 unmittelbar unter dem Zentrum der Elektrode 7 positioniert werden kann.
  • Ferner wird ein auf jedem Sourcebereich 5 verbliebener Bereich der Gateisolierschicht 6 durch eine photolithographische Technik und eine Ätztechnik entfernt (8). Nach dem Entfernen wird eine Schicht der Sourceelektrode 8 auf einem freiliegenden Bereich des Sourcebereichs 5 gebildet und strukturiert (9). Im Anschluß daran wird die Drainelektrode 9 auf der Seite der rückwärtigen Oberfläche des SiC-Substrats 1 gebildet. Damit ist die Bildung des Hauptbereichs der Elementstruktur, wie sie in 1 gezeigt ist, abgeschlossen.
  • Im Folgenden werden die Schritte zum Bilden der ersten und der zweiten Driftschicht 2 und 3 ausführlich beschrieben, bei denen es sich um das charakteristische Merkmal des Verfahrens zum Herstellen der SiC-Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel handelt.
  • 10 zeigt ein Diagramm zur Erläuterung eines Temperaturprofils in einem Reaktor, bis die in 1 gezeigte erste Driftschicht 2 und zweite Driftschicht 3 gebildet sind. In 10 ist entlang der horizontalen Achse die verstrichene Zeit aufgetragen, und entlang der vertikalen Achse ist die Temperatur in dem Reaktor aufgetragen. Im Folgenden wird die Abfolge der Schichtbildungsschritte unter Bezugnahme auf 10 sowie unter Verwendung der in 1 gezeigten Bezugszeichen beschrieben.
  • Als erstes läßt man zu einem Zeitpunkt t0 ein Trägergas (H2) in den Reaktor einströmen, und es wird ein Temperaturanstieg gestartet. Von einem Zeitpunkt t1, zu dem die Temperatur in dem Reaktor eine erste Wachstumstemperatur T1 erreicht, werden dann ein Silangas (SiH4), ein Propangas (C3H8) und ein Stickstoffgas (N2) in den Reaktor eingebracht, um ein epitaktisches Wachstum zu starten.
  • Das Wachstum der ersten Epitaxieschicht 2 wird bis zu einem Zeitpunkt t2 veranlaßt, der nach dem Verstreichen einer vorbestimmten Zeitdauer ab dem Zeitpunkt t1 erreicht wird. Anschließend wird die Temperatur in dem Reaktor auf eine Wachstumstemperatur T2 (< T1) für das Wachstum der zweiten Epitaxieschicht 3 vermindert.
  • Dann erfolgt ein epitaktisches Wachstum der zweiten Epitaxieschicht 3 in einer vorbestimmten Zeitdauer ab dem Zeitpunkt t3, zu dem die Temperatur in dem Reaktor auf die Wachstumstemperatur T2 abgesenkt wird, bis zu einem Zeitpunkt T4. Zu dem Zeitpunkt T4, der nach dem Verstreichen der vorbestimmten Zeitdauer erreicht wird, wird die Temperatur in dem Reaktor abgesenkt.
  • Vor dem Start des Wachstums von jeder der ersten Driftschicht 2 und der zweiten Driftschicht 3 kann ein Gasätzvorgang ausgeführt werden, beispielsweise unter Verwendung eines H2-Gases, eines HCl-Gases oder eines Mischgases aus diesen, und zwar zum Zweck des Entfernens einer beschädigten Schicht des SiC-Substrats 1.
  • Die 11 bis 13 veranschaulichen typische (beobachtete Resultate) Kristalldefekte, die aus einem Migrationsfehler resultieren. Jeder der in den 11 bis 13 dargestellten Kristalldefekte hat eine in der Draufsicht dreieckige Form. Der in 11 dargestellte Kristalldefekt weist eine Vertiefung mit einer Tiefe von mehreren 10 nm bis mehreren 100 nm auf. Ein Teil des in 12 gezeigten Kristalldefekts weist eine Vertiefung in der Tiefenrichtung auf. Bei dem in 13 gezeigten Kristalldefekt besitzt die gesamte dreieckige Form von diesem eine Vertiefung mit einer Tiefe von mehreren 10 nm.
  • Die aus einem Migrationsfehler resultierenden Kristalldefekte, wie sie in den 11 bis 13 veranschaulicht sind, sind an einer Grenzfläche zwischen einer oberen Oberfläche (Hauptfläche) eines SiC-Substrats mit einem Abweichungswinkel von 5° oder weniger und einer darauf durch epitaktisches Wachstum gebildeten Epitaxieschicht häufig zu beobachten.
  • Daher ist die Dichte der Kristalldefekte stark von den Schichtbildungsbedingungen abhängig, unter denen die die erste Schicht bildende Epitaxieschicht gebildet wird. Beispielsweise beträgt die Kristalldefekt-Dichte, die bei einem Wachstum der die erste Schicht bildenden Epitaxieschicht bei einer Wachstumstemperatur von 1600°C und einem anschließenden Wachstum einer eine zweite Schicht bildenden Epitaxieschicht bei einer Wachstumstemperatur von 1550°C erzielt wird, in etwa 1/10 der Kristalldefekt-Dichte, die bei Aufwachsen der Epitaxieschichten in konsistenter Weise bei einer Wachstumstemperatur von 1550°C erzielt wird.
  • Hinsichtlich der Höhe einer Stufenhäufung wird dann, wenn das Wachstum der in zwei Schichten vorliegenden Epitaxieschichten unter den vorstehend genannten Wachstumstemperaturbedingungen erfolgt, die Höhe der Stufenhäufung auf etwa 1/2 der Höhe herabgedrückt, die bei einem Wachstum der Epitaxieschichten in konsistenter Weise bei einer Wachstumstemperatur von 1600°C erzielt wird. Das vorstehend genannte Beispiel gilt jedoch für einen Fall, wenn die die erste Schicht bildende Epitaxieschicht mit einer Dicke von ca. 0,5 μm auf die Hauptfläche des SiC-Substrats mit einem Abweichungswinkel von 5° oder weniger laminiert wird.
  • Wenn dagegen die die erste Schicht bildende Epitaxieschicht eine Dicke von 0,2 μm aufweist, ist die Höhe der Stufenhäufung nahezu gleich der Höhe, die erzielt wird, wenn die die erste Schicht bildende Epitaxieschicht mit einer Dicke von ca. 0,5 μm auf die Hauptfläche des SiC-Substrats laminiert wird, jedoch beträgt die Kristalldefekt-Dichte lediglich 1/3 der Kristalldefekt-Dichte, die bei Ausführung des epitaktischen Wachstums in konsistenter Weise bei einer Wachstumstemperatur von 1550°C erzielt wird. Dennoch wird selbst in einem Fall, in dem die Schichtdicke der die erste Schicht bildenden Epitaxieschicht geringer ist als ca. 0,5 μm, der Effekt einer Reduzierung der Kristalldefekt-Dichte erzielt.
  • In einem Fall, in dem die die erste Schicht bildende Epitaxieschicht eine große Schichtdicke aufweist, wird die Kristalldefekt-Dichte ausreichend reduziert, jedoch ist zu berücksichtigen, daß insbesondere dann, wenn die Schichtdicke der die erste Schicht bildenden Epitaxieschicht 1,0 μm überschreitet, eine Oberflächenrauhigkeit ein signifikantes Niveau erreicht, bevor das Wachstum der die zweite Schicht bildenden Epitaxieschicht erfolgt, so daß die Höhe der Stufenhäufung zunimmt. In Anbetracht der vorstehend geschilderten Faktoren ist es wünschenswert, daß die Dicke der die erste Schicht bildenden Epitaxieschicht mindestens 0,3 μm und höchstens 0,8 μm beträgt.
  • Bei dem vorstehend angegebenen Resultat handelt es sich um ein Ergebnis, das erzielt wird, wenn die Rate des Temperaturabfalls in der Zeitdauer ab dem Abschluß der Bildung der die erste Schicht bildende Epitaxieschicht (dem Zeitpunkt t2 in 10) bis zum Start der Bildung der die zweite Schicht bildenden Epitaxieschicht (dem Zeitpunkt t3 in 10) auf 20°C/min vorgegeben wird. Im Fall des Stoppens eines Wachstumsgases und einem Absinken der Temperatur in dem Reaktor unter den Bedingungen, daß die Wachstumstemperatur für die die erste Schicht bildende Epitaxieschicht höher ist als die Wachstumstemperatur für die die zweite Schicht bildenden Epitaxieschicht kann dann, wenn die Rate des Temperaturabfalls niedrig ist, eine Oberflächenrauhigkeit aufgrund von Wasserstoff-Ätzen hervorgerufen werden.
  • Ist die Rate des Temperaturabfalls hoch, kann die Temperatur nicht ausreichend gesteuert werden, so daß es zu einem Unterschreiten kommt, das die Wachstumstemperatur vorübergehend niedriger macht als erforderlich, wobei als Ergebnis hiervon die Kristalldefekte zunehmen. Aus diesen Grund ist es wünschenswert, die Rate des Temperaturabfalls mit mindestens 5°C/min und höchstens 30°C/min vorzugeben.
  • Bei dem vorliegend dargestellten Resultat handelt es sich um ein Ergebnis, das erzielt wird, wenn man die die erste Schicht und die zweite Schicht bildenden Epitaxieschichten mit einem C/Si-Verhältnis aufwachsen läßt, das für die die erste Schicht bildende Epitaxieschicht und die die zweite Schicht bildende Epitaxieschicht festgelegt ist.
  • Die gleichen Effekte wie die vorstehend beschriebenen können jedoch auch dann erzielt werden, wenn das epitaktische Wachstum in einer Weise ausgeführt wird, bei der das C/Si-Verhältnis zum Bilden der die erste Schicht bildenden Epitaxieschicht von dem C/Si-Verhältnis zum Bilden der die zweite Schicht bildenden Epitaxieschicht verschieden ist, beispielsweise wenn das C/Si-Verhältnis zum Bilden der die zweite Schicht bildenden Epitaxieschicht höher ist als das C/Si-Verhältnis zum Bilden der die erste Schicht bildenden Epitaxieschicht.
  • Weiterhin kann die Strömungsrate oder das Strömungsratenverhältnis des Silangases (SiH4), des Propangases (C3H8) und des Stickstoffgases (N2) während des Wachstums verändert werden. Bei einem Beispiel kann die Wachstumsrate der die zweite Schicht bildenden Epitaxieschicht im Vergleich zu der Wachstumsrate der die erste Schicht bildenden Epitaxieschicht erhöht werden.
  • Eine hohe Wachstumstemperatur steigert die Effizienz beim Integrieren von Stickstoff, bei dem es sich um einen üblichen n-leitenden Dotierstoff für Siliziumkarbid handelt. Während die Dotierstoffkonzentration eines SiC-Substrats 5 × 1018 cm–3 bis 1 × 1019 cm–3 beträgt, beträgt die Dotierstoffkonzentration einer als Driftschicht dienenden Epitaxieschicht üblicherweise 5 × 1015 cm–3 bis 5 × 1016 cm–3, wobei dies von der beabsichtigten Verwendung abhängig ist. Somit tritt eine Differenz in der Dotierstoffkonzentration von 1 × 102 cm–3 an der Grenzfläche zwischen der Hauptfläche des SiC-Substrats und der darauf gebildeten Epitaxieschicht auf.
  • Bei dem Herstellungsverfahren, bei dem die erste Schicht bildende Epitaxieschicht auf der Hauptfläche des SiC-Substrats bei der Wachstumstemperatur T1 gebildet wird und anschließend die die zweite Schicht bildende Epitaxieschicht in kontinuierlicher Weise bei der Wachstumstemperatur T2 (< T1) gebildet wird, um dadurch die n-leitende Driftschicht (2 + 3) zu bilden, kann somit der Effekt erwartet werden, daß die die erste Schicht bildende Epitaxieschicht als Pufferschicht zum Puffern der Dotierstoffkonzentrationsdifferenz von 1 × 102 cm–3 wirkt.
  • Obwohl in 10 die Temperatur in dem Reaktor vermindert wird (T1 → T2), während das Einströmen des Wachstumsgases fortgesetzt wird, kann die Strömungsrate des Wachstumsgases in dieser Zeitdauer des Temperaturabfalls vermindert werden.
  • Ferner kann nach Abschluß des Wachstums der ersten Driftschicht 2, gemäß der Darstellung in einem Temperaturprofil in dem Reaktor in 14, die Temperatur in dem Reaktor bei gestopptem Einströmen des Wachstumsgases in der Zeitdauer des Temperaturabfalls zwischen dem Zeitpunkt t2 und dem Zeitpunkt t3 vermindert werden. Ferner kann zum Zweck der Reduzierung der Desorption von C auf der Hauptfläche oder einer anderen Oberfläche des SiC-Substrats das Einströmen von Propangas in den Reaktor vor dem Start des epitaktischen Wachstums der ersten Driftschicht 2 (dem Zeitpunkt t01 in 14) erfolgen.
  • Aus dem gleichen Grund, wie er vorstehend beschrieben wurde, kann in einer Zeitdauer zwischen dem Zeitpunkt t2, zu dem das Wachstum der ersten Driftschicht 2 abgeschlossen ist, und dem Zeitpunkt t3, zu dem das Wachstum der zweiten Driftschicht 3 gestartet wird, das Einströmen von Silangas und Stickstoffgas gestoppt werden, während nur das Einströmen von Propangas in den Reaktor fortgesetzt wird.
  • Hierbei ist darauf hinzuweisen, daß die Oberflächenrauhigkeit der die erste Schicht bildenden Epitaxieschicht von der darauf gebildeten und die zweite Schicht bildenden Epitaxieschicht übernommen wird. Daher handelt es sich bei der Wachstumstemperatur für die die erste Schicht bildende Epitaxieschicht wünschenswerterweise um eine derartige Temperatur, daß das Ausmaß von Kristalldefekten aufgrund eines Fehlers bei der Migration von reaktiven Spezies niedrig sein kann und ferner die Höhe einer Stufenhäufung relativ gering sein kann. Weiterhin handelt es sich bei der Wachstumstemperatur für die die zweite Schicht bildende Epitaxieschicht wünschenswerterweise um eine solche Temperatur, daß die Höhe der Stufenhäufung gering gehalten werden kann.
  • 18 zeigt ein Diagramm zur Erläuterung einer Beziehung zwischen der Wachstumstemperatur für die Epitaxieschicht und der Höhe der Stufenhäufung. 19 zeigt ein Diagramm zur Erläuterung einer Beziehung zwischen der Wachstumstemperatur für die Epitaxieschicht und der Dichte von Kristalldefekten aufgrund eines Migrationsfehlers. Die Resultate werden bei einem Beispiel erzielt, bei dem die Wachstumsschichtdicke der Epitaxieschicht ca. 2 μm beträgt.
  • Aus den 18 und 19 ist ersichtlich, daß sowohl die Dichte der Kristalldefekte aufgrund eines Migrationsfehlers als auch die Höhe der Stufenhäufung vermindert werden, wenn die Wachstumstemperatur für die Epitaxieschicht mindestens 1550°C und höchstens 1650°C beträgt. Außerdem ist zu erkennen, daß die Höhe der Stufenhäufung reduziert wird, wenn die Wachstumstemperatur für die Epitaxieschicht mindestens 1450°C und höchstens 1550°C beträgt.
  • Daher beträgt die Wachstumstemperatur für die die erste Schicht bildende Epitaxieschicht wünschenswerterweise nicht weniger als 1550°C und nicht mehr als 1650°C, wobei diese in noch weiter bevorzugter Weise nicht weniger als 1570°C und nicht mehr als 1620°C beträgt. Die Wachstumstemperatur für die die zweite Schicht bildende Epitaxieschicht beträgt wünschenswerterweise nicht weniger als 1450°C und nicht mehr als 1550°C, wobei sie in noch weiter bevorzugter Weise nicht weniger als 1470°C und nicht mehr als 1520°C beträgt.
  • Bei dem vorstehend beschriebenen Beispiel handelt es sich bei der Richtung des Abweichungswinkels des SiC-Substrats um eine <11–29>-Richtung. Die vorstehend beschriebenen Effekte lassen sich jedoch in ähnlicher Weise erzielen, solange eine Stufe und eine Terrasse vorhanden sind. Somit können ähnliche Effekte auch in einem Fall erzielt werden, bei dem es sich bei der Richtung des Abweichungswinkels des SiC-Substrats zum Beispiel um eine <1–100>-Richtung handelt, oder in einem Fall, in dem der Abweichungswinkel in einer anderen Ebene des SiC-Substrats gebildet ist.
  • Bei dem vorstehenden Beispiel wird davon ausgegangen, daß die n-leitende Epitaxieschicht auf dem n-leitenden SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger gebildet wird. Dabei können in jedem der Fälle, in dem (1) eine p-leitende Epitaxieschicht auf einem n-leitenden SiC-Substrat gebildet wird, (2) eine p-leitende Epitaxieschicht auf einem p-leitenden SiC-Substrat gebildet wird und (3) eine n-leitende Epitaxieschicht auf einem p-leitenden SiC-Substrat gebildet wird, die gleichen Effekte wie vorstehend beschrieben erzielt werden, indem das Herstellungsverfahren in ähnlicher Weise angewendet wird, wobei eine zwei Epitaxieschichten beinhaltende Driftschicht unter den vorstehend beschriebenen Wachstumstemperaturbedingungen von T1 > T2 gebildet wird, solange es sich bei dem SiC-Substrat um ein SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger handelt.
  • Obwohl vorliegend als Wachstumsgas ein Silangas und ein Propangas verwendet werden, kann auch die Verwendung eines anderen Wachstumsgases, wie zum Beispiel eines Disilangases (Si2H6), eines Dichlorsilangases (SiH2Cl2) oder eines Trichlorsilangases (SiHCl3) oder die Verwendung eines weiteren Kohlenwasserstoffgases zur Erzielung der gleichen Wirkungen, wie vorstehend beschrieben, führen.
  • Wie vorstehend beschrieben worden ist, kann bei dem vorliegenden Ausführungsbeispiel beim Herstellen einer Driftschicht einer Halbleitervorrichtung durch Ausbilden einer Epitaxieschicht auf einer Hauptfläche eines SiC-Substrats mit einem Abweichungswinkel von 5° die Dichte von Kristalldefekten aufgrund eines Fehlers bei der Migration von reaktiven Spezies reduziert werden, und zusätzlich dazu kann auch die Höhe einer Stufenhäufung auf einen relativ niedrigen Wert unterdrückt werden.
  • Da ferner die Wachstumstemperatur für die die zweite Schicht bildende Epitaxieschicht niedriger ist als die Wachstumstemperatur für die die erste Schicht bildende Epitaxieschicht, ist die thermische Homogenität verbessert, und die in der Ebene erfolgende Verteilung der Epitaxieschichtdicke und der Trägerkonzentration kann verbessert werden. Zusätzlich dazu kann der Spielraum des epitaktischen Wachstums zwischen Wafern oder zwischen Chargen gesteigert werden.
  • Die Verwendung der Driftschichten 2 und 3, die mit dem Herstellungsverfahren gemäß dem vorliegenden Ausführungsbeispiel hergestellt werden, kann das Auftreten von Träger-Streuen in einem Kanalteil der SiC-Halbleitervorrichtung unterdrücken.
  • Ausführungsbeispiel 2
  • 15 zeigt eine vertikale Schnittdarstellung zur Erläuterung einer Struktur einer SiC-Schottky-Diode (die im Folgenden als ”SiC-SBD” bezeichnet wird) gemäß dem vorliegenden Ausführungsbeispiel. Im Folgenden wird ein Verfahren zum Herstellen der in 15 gezeigten SiC-SBD beschrieben.
  • Zuerst wird bei einer Wachstumstemperatur T1 ein epitaktisches Aufwachsen einer n-leitenden ersten Epitaxieschicht 2 auf sowie in Kontakt mit einer Hauptfläche oder einer anderen Oberfläche eines n-leitenden (erster Leitfähigkeitstyp) Substrats 1 aus SiC mit einem Abweichungswinkel von 5° oder weniger (zum Beispiel ist der Abweichungswinkel mit 4° vorgegeben) veranlaßt.
  • Bei einer Wachstumstemperatur T2 (siehe 10 oder 14), die niedriger ist als die Wachstumstemperatur T1 für die erste Epitaxieschicht 2, erfolgt dann das epitaktische Aufwachsen einer n-leitenden zweiten Epitaxieschicht 3 auf sowie in Kontakt mit einer oberen Oberfläche der ersten Epitaxieschicht 2. Eine Oberfläche der Schicht 3 wird dann einer Opferoxidation ausgesetzt.
  • Zum Bilden einer Anschlußstruktur 14 zum Verbessern eines Druckwiderstands wird dann eine Photoresist-Strukturierungsmaske (nicht gezeigt) mit einer gewünschten Struktur auf einer Oberfläche der n-leitenden zweiten Epitaxieschicht 3 gebildet. Danach erfolgt eine Dotierstoff-Ionenimplantation durch die Maske, so daß eine ionenimplantierte Schicht, die letztendlich als Anschlußstruktur 14 dient, in der n-leitenden zweiten Epitaxieschicht 3 gebildet wird. Anschließend werden die Maske und die Opfer-Oxidationsschicht entfernt.
  • Im Anschluß daran erfolgt ein Aktivierungs-Ausheilvorgang bzw. Wärmebehandlungsvorgang zum Aktivieren der implantierten Dotierstoffatome, um dadurch die Anschlußstruktur 14 mit p-Leitfähigkeit (zweiter Leitfähigkeitstyp) zu bilden.
  • Schließlich wird eine ohmsche Elektrode 15 in ohmschem Kontakt mit einer rückwärtigen Oberfläche des SiC-Substrats gebildet, und eine Schottky-Elektrode 16 wird in Schottky-Kontakt mit einer Substratoberfläche gebildet, die durch die Oberfläche der zweiten Epitaxieschicht 3 und eine Oberfläche der Anschlußstruktur 14 gebildet ist.
  • Mit den vorstehend beschriebenen Herstellungsschritten wird die SiC-SBD mit der Epitaxieschicht (2 + 3) fertiggestellt, wobei in ähnlicher Weise wie beim vertikalen SiC-MOSFET gemäß Ausführungsbeispiel 1 die Höhe einer Stufenhäufung auf einen niedrigen Wert unterdrückt werden kann und die Dichte von Kristalldefekten aufgrund eines Fehlers bei der Migration von Materialien reduziert werden kann.
  • Ausführungsbeispiel 3
  • 16 zeigt eine vertikale Schnittdarstellung zur Erläuterung einer Struktur eines SiC-MOSFET, der ein SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger aufweist, wobei der SiC-MOSFET mit einem Herstellungsverfahren gemäß dem vorliegenden Ausführungsbeispiel hergestellt wird. Die Struktur des SiC-MOSFET der 16 unterscheidet sich von der Struktur des SiC-MOSFET der 1 darin, daß eine Driftschicht eine einzige Lage der Epitaxieschicht 3 aufweist und daß zwei n-leitende Schichten einer ersten und einer zweiten Epitaxieschicht 10 und 11 auf einem Bereich der Oberfläche des p-leitenden Basisbereichs 4, in dem der Sourcebereich 5 nicht gebildet ist, sowie auf einer Oberfläche eines Bereichs der Driftschicht 3 angeordnet sind, der zwischen einander gegenüberliegenden Oberflächen des Paares der Basisbereiche 4 angeordnet ist. In 16 bilden die erste und die zweite Epitaxieschicht 10 und 11 einen Kanalbereich des SiC-MOSFET.
  • Eine Zielsetzung dieses Ausführungsbeispiels besteht darin, ein Herstellungsverfahren vorzuschlagen, das ein Unterdrücken der Höhe der Stufenhäufung bei der ersten und der zweiten Epitaxieschicht 10 und 11 auf der Oberfläche der Driftschicht 3 ermöglicht und das ferner die Verminderung der Dichte eines Gitterdefekts aufgrund einer Grenzfläche zwischen den Epitaxieschichten ermöglicht. Im Folgenden wird ein Herstellungsverfahren gemäß diesem Ausführungsbeispiel unter Bezugnahme auf 16 beschrieben.
  • In 16 handelt es sich bei den Verfahrensschritten, die bis zum Herstellen des n-leitenden Source-Bereichs 5 durch einen Aktivierungswärmebehandlungsvorgang zum Aktivieren der in den p-leitenden Basisbereich 4 implantierten Ionen innerhalb der Driftschicht 3 mit Ausnahme des Schrittes zum Bilden der ersten Driftschicht 2 um die gleichen Schritte wie die bereits beim Ausführungsbeispiel 1 beschriebenen Prozeßschritte.
  • Ferner wird nach der Aktivierung der implantierten Ionen eine Opferoxidation ausgeführt, um die n-leitende erste Epitaxieschicht 10 zu bilden, und anschließend daran wird ein epitaktisches Aufwachsen der n-leitenden zweiten Epitaxieschicht 11 unmittelbar auf sowie in Kontakt mit der ersten Epitaxieschicht 10 mit einer niedrigeren Wachstumstemperatur als der Wachstumstemperatur für die erste Epitaxieschicht 10 veranlaßt.
  • Anschließend wird eine Resistmaske (nicht gezeigt) auf der ersten und der zweiten Epitaxieschicht 10 und 11 gebildet, und Bereiche der ersten und der zweiten Epitaxieschicht 10 und 11 werden mit Ausnahme von Teilen derselben, die als Kanal dienen, entfernt. Infolgedessen wird der Kanalbereich zu einer derartigen Konfiguration strukturiert, daß ein Paar der Basisbereiche 4 und der Sourcebereiche 5 unter den beiden Endbereichen des Kanalbereichs positioniert werden können und ein Bereich der Driftschicht 3, der zwischen den einander gegenüberliegenden Basisbereichen 4 angeordnet ist, unmittelbar unter dem Zentrum des Kanalbereichs positioniert werden kann.
  • Anschließend wird die Gateisolierschicht 6 durch thermische Oxidation oder Abscheidung gebildet. Eine Schicht der Gateelektrode 7 wird auf der Gateisolierschicht 6 gebildet und anschließend strukturiert. Die Gateelektrode 7 wird in eine derartige Formgebung strukturiert, daß das Paar der Basisbereiche 4 und das Paar der Sourcebereiche 5 unter den beiden Endbereichen der Elektrode 7 positioniert werden können und ein Teil der Driftschicht 3, der zwischen den einander gegenüberliegenden Basisbereichen 4 angeordnet ist, unmittelbar unter dem Zentrum der Elektrode 7 positioniert werden kann.
  • Darüber hinaus wird ein Bereich der Gateisolierschicht 6, der an jedem Sourcebereich 5 verblieben ist, durch eine photolithographische Technik und eine Ätztechnik entfernt. Nach dem Entfernen wird eine Schicht der Sourceelektrode 8 auf einem freiliegenden Bereich des Sourcebereichs 5 gebildet und strukturiert. Anschließend wird die Drainelektrode 9 an der rückwärtigen Oberfläche des SiC-Substrats 1 gebildet. Mit diesen Verfahrensschritten ist der Hauptteil der Elementstruktur gemäß der Darstellung in 16 fertiggestellt.
  • Bei dem vorliegenden Ausführungsbeispiel erfolgt das epitaktische Aufwachsen der ersten und der zweiten Epitaxieschicht 10 und 11 auf der oberen Oberfläche der Driftschicht 3 unter der Bedingung (Wachstumstemperatur T1 für die erste Epitaxieschicht 10) > (Wachstumstemperatur T2 für die zweite Epitaxieschicht 11). Dies kann zu den Vorteilen führen, daß (1) die Dichte des Gitterdefekts aufgrund einer Grenzfläche zwischen der ersten Epitaxieschicht 10 und der Driftschicht 3, bei der es sich um eine Epitaxieschicht handelt, reduziert werden kann und (2) die Höhe einer Stufenhäufung bei der zweiten Epitaxieschicht 11 unterdrückt werden kann.
  • Anstatt der Driftschicht 3 des vorliegenden Ausführungsbeispiels können bei diesem Ausführungsbeispiel auch die erste und die zweite Driftschicht 2 und 3 verwendet werden, die bereits beim Ausführungsbeispiel 1 beschrieben worden sind. In diesem Fall können die vorstehend beschriebenen Wirkungen des Ausführungsbeispiels 1 in synergistischer Weise erzielt werden.
  • Ausführungsbeispiel 4
  • 17 zeigt eine vertikale Schrittdarstellung zur Erläuterung einer Struktur eines SiC-MOSFET, der ein SiC-Substrat mit einem Abweichungswinkel von 5° oder weniger aufweist, wobei der SiC-MOSFET mit einem Herstellungsverfahren gemäß dem vorliegenden Ausführungsbeispiel hergestellt wird. Bei dem in 17 gezeigten SiC-MOSFET läßt man zwei n-leitende Epitaxieschichten, d. h. eine erste Epitaxieschicht 12 und eine zweite Epitaxieschicht 13, mit unterschiedlicher Trägerkonzentration von der der Driftschicht 3 auf der Driftschicht 3 aufwachsen, und diese beiden n-leitenden Epitaxieschichten 12 und 13 bilden einen Kanalbereich des SiC-MOSFET.
  • Eine Zielsetzung bei diesem Ausführungsbeispiel besteht darin, ein Herstellungsverfahren vorzuschlagen, bei dem die Höhe einer Stufenhäufung in der ersten Epitaxieschicht 12 und der zweiten Epitaxieschicht 13 auf der Oberfläche der Driftschicht 3 unterdrückt werden kann und ferner auch die Dichte eines Gitterdefekts aufgrund einer Grenzfläche zwischen Epitaxieschichten vermindert werden kann.
  • Das epitaktische Aufwachsen der Driftschicht 3 erfolgt auf dem SiC-Substrat 1 mit einem Abweichungswinkel von 5° oder weniger, und anschließend erfolgt das epitaktische Aufwachsen der n-leitenden ersten Epitaxieschicht 12, die eine andere Trägerkonzentration als die der Driftschicht 3 aufweist, bei einer Wachstumstemperatur T1. Zusätzlich dazu erfolgt ein epitaktisches Wachstum bei der Wachstumstemperatur T2, die niedriger ist als die Wachstumstemperatur T1 für die erste Epitaxieschicht 12, um dadurch die zweite Epitaxieschicht 13 auf sowie in Kontakt mit der oberen Oberfläche der ersten Epitaxieschicht 12 zu bilden. Anschließend wird durch die gleichen Verfahrensschritte wie denen, die nach dem Bilden der Driftschicht von Ausführungsbeispiel 1 ausgeführt werden, ein Hauptteil der Elementstruktur gemäß der Darstellung in 17 fertiggestellt.
  • Bei dem vorliegenden Ausführungsbeispiel erfolgt das epitaktische Wachstum der ersten Epitaxieschicht 12 und der zweiten Epitaxieschicht 13 auf der oberen Oberfläche der Driftschicht 3 unter der Bedingung (Wachstumstemperatur T1 für die erste Epitaxieschicht 12) > (Wachstumstemperatur T2 für die zweite Epitaxieschicht 13). Dies kann zu den Vorteilen führen, daß (1) die Dichte des Gitterdefekts aufgrund einer Grenzfläche zwischen der ersten Epitaxieschicht 12 und der Driftschicht 3, bei der es sich um eine Epitaxieschicht handelt, reduziert werden kann und (2) die Höhe einer Stufenhäufung bei der zweiten Epitaxieschicht 13 herabgedrückt werden kann.
  • Anstatt der Driftschicht 3 des vorliegenden Ausführungsbeispiels können auch die beim Ausführungsbeispiel 1 bereits beschriebene erste und zweite Driftschicht 2 und 3 bei dem vorliegenden Ausführungsbeispiel verwendet werden. In diesem Fall können die vorstehend beschriebenen Wirkungen des Ausführungsbeispiels 1 in synergistischer Weise erzielt werden.
  • Die Erfindung ist zwar vorstehend ausführlich beschrieben worden, jedoch dient die vorstehende Beschreibung in allen Aspekten der Erläuterung, wobei die vorliegende Erfindung nicht darauf beschränkt ist. Es versteht sich, daß zahlreiche nicht dargestellte Modifikationen im Umfang der vorliegenden Erfindung vorgenommen werden können.
  • Bezugszeichenliste
    • 1
    n-leitendes (entspricht einem ersten Leitfähigkeitstyp) SiC-Substrat
    2
    erste Driftschicht aus n-leitendem SiC
    3
    zweite Driftschicht aus n-leitendem SiC, gebildet durch epitaktisches Wachstum bei einer niedrigeren Wachstumstemperatur als der Wachstumstemperatur für die erste Driftschicht
    4
    p-leitender (entspricht einem zweiten Leitfähigkeitstyp) Basisbereich
    5
    n-leitender Sourcebereich
    6
    Gateisolierschicht
    7
    Gateelektrode
    8
    Sourceelektrode
    9
    Drainelektrode
    10
    erste Epitaxieschicht aus n-leitendem SiC
    11
    zweite Epitaxieschicht aus n-leitendem SiC, gebildet durch epitaktisches Wachstum bei einer niedrigeren Wachstumstemperatur als der Wachstumstemperatur für die erste Epitaxieschicht;
    12
    erste Epitaxieschicht aus n-leitendem SiC;
    13
    zweite Epitaxieschicht aus n-leitendem SiC, gebildet durch epitaktisches Wachstum bei einer niedrigeren Wachstumstemperatur als der Wachstumstemperatur für die erste Epitaxieschicht;
    14
    Anschlußstruktur
    15
    ohmsche Elektrode
    16
    Schottky-Elektrode

Claims (7)

  1. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist: – einen ersten Wachstumsschritt, in dem man eine erste Epitaxieschicht (2, 10, 12) auf einer Hauptfläche eines Siliziumkarbid-Halbleitersubstrats (1) aufwachsen lässt, welches einen Abweichungswinkel aufweist; und – einen zweiten Wachstumsschritt, in dem man eine zweite Epitaxieschicht (3, 11, 13) auf und in Kontakt mit einer oberen Oberfläche der ersten Epitaxieschicht (2, 10, 12) bei einer niedrigeren Wachstumstemperatur als einer Wachstumstemperatur für die erste Epitaxieschicht (2, 10, 12) aufwachsen lässt, wobei beide Wachstumsschritte mit einer Dampfphasenepitaxie-Methode durchgeführt werden, und wobei eine Differenz zwischen der Wachstumstemperatur für die erste Epitaxieschicht (2, 10, 12) und der Wachstumstemperatur für die zweite Epitaxieschicht (3, 11, 13) mindestens 50 K und höchstens 150 K beträgt.
  2. Verfahren nach Anspruch 1, wobei in dem ersten und dem zweiten Wachstumsschritt ein Silangas, ein Disilangas, ein Dichlorsilangas oder ein Trichlorsilangas, und ein Kohlenwasserstoffgas als Wachstumsgas verwendet werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Abweichungswinkel des Siliziumkarbid-Halbleitersubstrats 5° oder weniger beträgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei man die erste Epitaxieschicht (2, 10, 12) epitaktisch aufwachsen läßt, während sie sich in Kontakt mit der ersten Hauptfläche des Siliziumkarbid-Halbleitersubstrats (1) befindet.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Dicke der ersten Epitaxieschicht (2, 10, 12) einen Wert von 0,3 μm oder mehr besitzt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Wachstumstemperatur für die erste Epitaxieschicht (2, 10, 12) mindestens 1570°C und höchstens 1620°C beträgt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Wachstumstemperatur für die zweite Epitaxieschicht (3, 11, 13) mindestens 1470°C und höchstens 1520°C beträgt.
DE112010000953.8T 2009-03-05 2010-02-15 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung Active DE112010000953B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009051551 2009-03-05
JP2009-051551 2009-03-05
PCT/JP2010/052153 WO2010101016A1 (ja) 2009-03-05 2010-02-15 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112010000953T5 DE112010000953T5 (de) 2012-07-26
DE112010000953B4 true DE112010000953B4 (de) 2017-08-24

Family

ID=42709577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010000953.8T Active DE112010000953B4 (de) 2009-03-05 2010-02-15 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US8569106B2 (de)
JP (1) JP5393772B2 (de)
KR (1) KR20110116203A (de)
CN (1) CN102341893B (de)
DE (1) DE112010000953B4 (de)
WO (1) WO2010101016A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
JP5865777B2 (ja) * 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
JP5814881B2 (ja) * 2012-07-31 2015-11-17 株式会社東芝 トランジスタ及びその製造方法
KR20140055338A (ko) * 2012-10-31 2014-05-09 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
KR102053077B1 (ko) * 2012-11-30 2020-01-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102119755B1 (ko) * 2012-11-30 2020-06-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
CN104937699B (zh) * 2012-11-30 2018-12-18 Lg 伊诺特有限公司 外延晶片和使用其的开关元件及发光元件
KR102131245B1 (ko) * 2013-06-28 2020-08-05 엘지이노텍 주식회사 에피택셜 웨이퍼
KR102128495B1 (ko) * 2013-05-21 2020-06-30 엘지이노텍 주식회사 에피택셜 웨이퍼
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6012841B2 (ja) * 2013-02-13 2016-10-25 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
JP6150075B2 (ja) * 2014-05-01 2017-06-21 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6239097B2 (ja) * 2014-05-08 2017-11-29 三菱電機株式会社 ＳｉＣエピタキシャルウエハ
US9728628B2 (en) * 2014-08-29 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
CN104934318B (zh) * 2015-06-08 2018-12-04 国网智能电网研究院 一种n型低缺陷碳化硅外延片的制备方法
CN105006425A (zh) * 2015-06-08 2015-10-28 国网智能电网研究院 一种无台阶聚集低偏角碳化硅外延生长方法
CN105006423B (zh) * 2015-06-08 2018-12-18 国网智能电网研究院 一种p型低偏角碳化硅外延片的制备方法
CN105826186B (zh) * 2015-11-12 2018-07-10 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
JP6672962B2 (ja) * 2016-03-31 2020-03-25 住友電気工業株式会社 炭化珪素半導体基板および半導体装置の製造方法
JP6796407B2 (ja) * 2016-06-27 2020-12-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6939959B2 (ja) * 2019-04-03 2021-09-22 住友電気工業株式会社 半導体装置
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
JP2006120897A (ja) 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
EP1739727A2 (de) * 2005-06-27 2007-01-03 The General Electric Company Kompositstruktur mit einer Siliziumkarbidschicht und deren Herstellungsverfahren
WO2009013914A1 (ja) * 2007-07-26 2009-01-29 Ecotron Co., Ltd. ＳｉＣエピタキシャル基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047666B2 (ja) 1993-03-16 2000-05-29 富士電機株式会社 シリコンオキサイド半導体膜の成膜方法
JPH10256666A (ja) 1997-03-13 1998-09-25 Hitachi Ltd 窒化物系化合物半導体の結晶成長方法及び半導体発光素子
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP4162601B2 (ja) 2002-03-29 2008-10-08 東京エレクトロン株式会社 絶縁膜の形成方法
CN100405545C (zh) * 2003-06-06 2008-07-23 三垦电气株式会社 氮化物类半导体元件及其制造方法
JP4449357B2 (ja) 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
CA2668862A1 (en) 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
JPWO2008062729A1 (ja) 2006-11-21 2010-03-04 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5274030B2 (ja) * 2007-03-07 2013-08-28 リコー光学株式会社 投射光学系およびプロジェクタ装置および画像読取装置
JP2008222509A (ja) 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
JP2006120897A (ja) 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
EP1739727A2 (de) * 2005-06-27 2007-01-03 The General Electric Company Kompositstruktur mit einer Siliziumkarbidschicht und deren Herstellungsverfahren
WO2009013914A1 (ja) * 2007-07-26 2009-01-29 Ecotron Co., Ltd. ＳｉＣエピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
KR20110116203A (ko) 2011-10-25
WO2010101016A1 (ja) 2010-09-10
JP5393772B2 (ja) 2014-01-22
CN102341893B (zh) 2015-03-25
DE112010000953T5 (de) 2012-07-26
US20110312161A1 (en) 2011-12-22
US8569106B2 (en) 2013-10-29
JPWO2010101016A1 (ja) 2012-09-06
CN102341893A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102013204275B4 (de) Halbleiteranordnung
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE102006016327A1 (de) Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen
DE102005046711A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE112016004600T5 (de) Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final