DE102005046711A1 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes Download PDF

Info

Publication number
DE102005046711A1
DE102005046711A1 DE102005046711A DE102005046711A DE102005046711A1 DE 102005046711 A1 DE102005046711 A1 DE 102005046711A1 DE 102005046711 A DE102005046711 A DE 102005046711A DE 102005046711 A DE102005046711 A DE 102005046711A DE 102005046711 A1 DE102005046711 A1 DE 102005046711A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
trench
sacrificial layer
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005046711A
Other languages
English (en)
Other versions
DE102005046711B4 (de
Inventor
Michael Dr. Rüb
Herbert Dr. Schäfer
Armin Willmeroth
Anton Dr. Mauder
Hans-Joachim Dr. Schulze
Stefan Dr. Sedlmaier
Frank Dr. Pfirsch
Franz Dr. Hirler
Manfred Dr. Pippan
Hans Dr. Weber
Roland Dr. Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005046711A priority Critical patent/DE102005046711B4/de
Priority to US11/540,922 priority patent/US7459365B2/en
Publication of DE102005046711A1 publication Critical patent/DE102005046711A1/de
Application granted granted Critical
Publication of DE102005046711B4 publication Critical patent/DE102005046711B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Mit dem erfindungsgemäßen Verfahren soll ein Halbleiterbauelement mit einem Halbleiterkörper (10) hergestellt werden, in dem eine sehr dünne Dielektrikumsschicht (50) mit in vertikaler Richtung (v) verlaufenden Abschnitt angeordnet ist, welche sich sehr tief in den Halbleiterkörper (10) hineinerstrecken. DOLLAR A Dazu wird in dem Halbleiterkörper (10) ein breiter Graben erzeugt, dessen Seitenwände mit einer dünnen Beschichtung versehen werden. Die herzustellende Dielektrikumsschicht (50) wird aus einem oder mehreren Abschnitten dieser dünnen Beschichtung gebildet. DOLLAR A Alternativ dazu können der eine oder die mehreren Abschnitte der Beschichtung als Opferschichten ausgebildet sein und nach ihrem Entfernen durch das Material der herzustellenden Dielektrikumsschicht (50) ersetzt werden. DOLLAR A Auf die Beschichtung wird zumindest an den Grabenseitenwänden eine kristalline oder monokristalline Anwachsschicht aufgebracht. Die verbleibenden Restgräben werden zumindest teilweise mit Halbleiter-Füllmaterial und optional zusätzlich mit einem Dielektrikum aufgefüllt. DOLLAR A Bei beiden Varianten ist es möglich, nach dem Ätzen der Gräben und vor dem Aufbringen der Beschichtung noch eine Verspannschicht (80) und eine Kanalschicht (81) aufzubringen. Die Gitterkonstante der Verspannschicht (80) weicht von der natürlichen Gitterkonstante des Materials der Kanalschicht (81) ab, so dass die Kanalschicht (81) verspannt wird, wodurch sich ihre Leitfähigkeit verbessert.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines eine Dielektrikumsschicht aufweisenden vertikalen Halbleiterbauelementes.
  • In jüngster Zeit wurde eine spezielle Ausgestaltung vertikaler MOSFETs entwickelt, die als TEDFETs bezeichnet werden (TEDFET = Trench Extended Drain Field Effect Transistor) und die sich dadurch auszeichnen, dass angrenzend an die Driftzone eine Driftsteuerzone vorgesehen ist, die dielektrisch gegenüber der Driftzone isoliert ist und die an die Drainzone des Bauelements gekoppelt ist. Zwischen der Driftzone und der Driftsteuerzone ist dabei eine Dielektrikumsschicht angeordnet, die sich entsprechend der Abmessungen der Driftzone sehr tief in das Halbleitermaterial des Bauelements erstreckt.
  • Beim Betrieb des TEDFETs wird ein von der Driftsteuerzone ausgehendes elektrisches Feld erzeugt, das in der Driftzone in einer an die Dielektrikumsschicht angrenzenden Akkumulationszone eine Akkumulation von Ladungsträgern bewirkt.
  • Um eine gute Wirkung des von der Driftsteuerzone ausgehenden elektrischen Feldes auf die Driftzone zu erzielen, ist es vorteilhaft, die Dielektrikumsschicht gerade so dünn zu wählen, dass die erforderliche Isolationsfestigkeit zwischen Drift- und Driftsteuerzone gegeben ist.
  • In vertikaler Richtung des Halbleiterkörpers erstreckt sich die Dielektrikumsschicht bevorzugt bis in Tiefen, die annähernd der Abmessung der Driftzone in vertikaler Richtung entspricht. Da die Spannungsfestigkeit eines vertikalen Bauelements unter anderem von den Abmessungen der Driftzone in der vertikalen Richtung abhängt, kann es insbesondere bei hochsperrenden Bauelementen erforderlich sein, für die Driftzone – und damit einhergehend für die Dielektrikumsschicht zur Isolation der Driftzone – große vertikale Abmessungen vorzusehen. Pro 100 V geforderter Sperrfähigkeit des Bauelements benötigt man etwa 5 μm bis 15 μm, vorzugsweise etwa 10 μm Ausdehnung der Raumladungszone im Sperrfall und somit der Drift- bzw. Driftsteuerzone. Alle nachfolgend in der Beschreibung genannten vertikalen Abmessungen orientieren sich an diesem Zusammenhang. Beispielsweise kann die erforderliche vertikale Abmessung der Dielektrikumsschicht bei einem TEDFET mit einer Spannungsfestigkeit von 600 V demnach zwischen etwa 30 μm und 90 μm, vorzugsweise mehr als 50 μm betragen.
  • Zur Realisierung solcher Bauelemente sind also Dielektrikumsschichten zwischen zwei Halbleiterzonen zu erzeugen, die sich zum Einen in vertikaler Richtung tief in den Halbleiterkörper hinein erstrecken müssen und die zum Anderen eine geringe Dicke aufweisen sollen. Das Verhältnis zwischen der Abmessung dieser Dielektrikumsschicht in vertikaler Richtung des Halbleiterkörpers und deren Dicke, das auch als Aspektverhältnis bezeichnet wird, kann dabei mehr als 1000:1 betragen.
  • Derart hohe Aspektverhältnisse bei gleichzeitig geringer Dicke der Dielektrikumsschicht sind bislang nicht realisierbar.
    •
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements, das eine sehr dünne Dielektrikumsschicht mit tief reichenden vertikalen Abschnitten aufweist, zur Verfügung zu stellen.
  • Diese Aufgabe wird durch Verfahren zur Herstellung eines Halbleiterbauelementes gemäß den Patentansprüchen 1, 19, 26 und 28 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Dielektrikumsschicht, die im Halbleiterkörper eines Halblei terbauelementes angeordnet ist und die sich in vertikaler Richtung des Halbleiterkörpers erstreckende Abschnitte aufweist, wird in dem bereitgestellten Halbleiterkörper ausgehend von einer Vorderseite des Halbleiterkörpers zunächst ein Graben erzeugt, dessen Breite groß ist im Vergleich zur Dicke der herzustellenden Dielektrikumsschicht.
  • Danach wird eine Beschichtung erzeugt, die zumindest abschnittweise zumindest auf die Seitenwände des Grabens aufgebracht wird. Die Beschichtung ist dabei als Dielektrikum ausgebildet und/oder dient als Opferschicht. Der verbleibende Graben wird anschließend mit einer Füllschicht aus einem Halbleitermaterial zumindest teilweise aufgefüllt.
  • Das Erzeugen der Beschichtung kann dadurch erfolgen, dass das das Dielektrikum bildende Material von Außen zumindest auf die Seitenwand des Grabens, beispielsweise durch ein Abscheideverfahren, aufgebracht wird. Ebenso kann die Beschichtung jedoch durch Oxidation des Halbleitermaterials des Halbleiterkörpers, beispielsweise Silizium, erzeugt werden. Die Dielektrikumsschicht umfasst vorzugsweise Siliziumdioxid (SiO2) oder Siliziumkarbid (SiC) oder ist vollständig aus einem dieser Materialien gebildet.
  • Gegenüber Siliziumdioxid weist Siliziumkarbid eine um einen Faktor von etwa 2,5 höhere Dielektrizitätskonstante auf, was bei gleicher elektrischer Spannung zwischen Driftzone und Driftsteuerzone eine verbesserte Akkumulation von Ladungsträgern in der Akkumulationszone und damit einhergehen verbesserte Durchlasseigenschaften des Bauelements bedeutet.
  • Eine weitere Ausführungsform der Erfindung sieht vor, die Beschichtung ganz oder teilweise als Opferschicht einzusetzen, die nach dem zumindest teilweisen Auffüllen des Grabens entfernt und durch das Material der herzustellenden Dielektrikumsschicht ersetzt wird. Für die Opferschicht wird vorzugsweise ein Material verwendet, das eine hohe Ätz-Selektivität gegenüber den elektrisch voneinander zu isolierenden Materialien aufweist, d.h. dass unter Einwirkung eines vorgegebenen Ätzmittels die Ätzrate der Opferschicht deutlich größer ist als die Ätzrate der elektrisch voneinander zu isolierenden Materialien.
  • Handelt es sich beispielsweise bei den elektrisch voneinander zu isolierenden Materialien jeweils um kristallines Silizium, so eignet sich als Materialien für die Opferschicht insbesondere Silizium-Germanium (SiGe) mit einem Germaniumanteil von bevorzugt wenigstens 20at%, besonders bevorzugt wenigstens 25at%.
  • Ebenso kann eine Opferschicht auch aus porösem Silizium gebildet sein, da dieses eine Ätz-Selektivität gegenüber kristallinem Silizium von 10.000:1 bis 100.000:1 aufweist.
  • Bei bestimmten Bauelementen ist es vorteilhaft, wenn das auf die Opferschicht aufgebrachte Halbleitermaterial monokristallin ausgebildet ist. Dies lässt sich bei einem monokristallinen Halbleiterkörper am einfachsten dadurch erreichen, dass die zumindest auf die Grabenwände aufgebrachte Dielektrikums- und/oder Opferschicht monokristallin ausgebildet ist, da dann das darauf aufzubringende Halbleitermaterial monokristallin weiterwachsen kann.
  • Dies gilt zumindest dann, wenn die Dielektrikums- bzw. Opferschicht auf ihrer dem Graben zugewandten Seite eine Gitterkonstante aufweist, die sich von der Gitterkonstanten eines aus dem aufzubringenden Halbleitermaterial gebildeten Monokristalls bei einer Temperatur von 300 K nur geringfügig, vorzugsweise um höchstens 0,6%, unterscheidet.
  • Nach Herstellung der Beschichtung – unabhängig davon, ob diese zumindest teilweise die herzustellende Dielektrikumsschicht bildet oder aber eine Opferschicht darstellt – wird der Graben zumindest teilweises mit einem an die Opferschicht angrenzenden Halbleitermaterial aufgefüllt. Dieses Halbleitermaterial ist derart gewählt, dass der Quotient aus der Netto-Dotierstoffladung des in dem Raumbereich des entfernten Driftzonenbereichs angeordneten Halbleitermaterials und aus der Gesamtfläche der zwischen dem Halbleitermaterial und dem Driftzonenbereich angeordneten Abschnitte der Opferschicht kleiner ist als die Durchbruchsladung des Halbleitermaterials.
    •
  • Die Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt ausschnittsweise einen Halbleiterkörper mit einem stark n-dotierten Substrat und einer darauf angeordneten, schwach n-dotierten epitaktisch erzeugten Halbleiterschicht im Querschnitt.
  • 2 zeigt den Halbleiterkörper gemäß 1, in den mittels eines anisotropen Ätzverfahrens unter Verwendung einer strukturierten Maskenschicht mehrere Gräben geätzt wurden.
  • 3 die Anordnung gemäß 2, auf die nach dem Entfernen der strukturierten Maskenschicht eine Opferschicht und/oder eine als Dielektrikumsschicht dienende Beschichtung aufgebracht wurde.
  • 4 zeigt die Anordnung gemäß 3 nach Entfernen der Beschichtung vom Boden der Gräben.
  • 5 zeigt die Anordnung gemäß 4 nach Aufbringen einer monokristallinen Anwachsschicht.
  • 6 zeigt die Anordnung gemäß 5 nach Herstellung einer Diodenstruktur in der Anwachsschicht im Bodenbereich der Gräben.
  • 7a zeigt die Anordnung gemäß 6 nach einem vollständigen Auffüllen der Gräben mit einem Halbleitermaterial.
  • 7b zeigt die Anordnung gemäß 6 nachdem die Gräben zunächst teilweise mit Halbleitermaterial und anschließend mit einem Dielektrikum vollständig aufgefüllt wurden.
  • 8 zeigt die Anordnung gemäß 7a nach einem Planarisieren der Vorderseite und Rückätzen.
  • 9 zeigt die Anordnung gemäß 8 nachdem die Beschichtung durch selektives Ätzen entfernt und durch eine Dielektrikumsschicht ersetzt wurde.
  • 10 zeigt einen Querschnitt durch einen Abschnitt eines basierend auf einer Anordnung gemäß 9 fertiggestellten TEDFET.
  • 11 zeigt eine Anordnung entsprechend 3, bei der die als Dielektrikums- oder Opferschicht ausgebildete Beschichtung auf einer Verspannschicht aus Silizium-Germanium und einer verspannten Silizium-Schicht erzeugt wurde.
  • 12 zeigt die Anordnung gemäß 11 nach dem Entfernen der horizontalen Abschnitte der Beschichtung.
  • 13 zeigt die Anordnung gemäß 12 nach Herstellen einer Diodenstruktur in der Anwachsschicht im Bodenbereich der Gräben.
  • 14 zeigt die Anordnung gemäß 13, nachdem die Gräben aufgefüllt werden und der Halbleiterkörper vorderseitig planarisiert und bis zu horizontalen Abschnitten der Verspannschicht zurückgeätzt wurde.
  • 15 zeigt die Anordnung gemäß 14 nachdem der Halbleiterkörper vorderseitig planarisiert und mittels einer Fixzeit-Ätzung soweit zurückgeätzt wurde, dass sich vertikale Abschnitte der Beschichtung bis zur Oberfläche des Halbleiterkörpers erstrecken.
  • 16 zeigt die Anordnung gemäß 15 nach Ersetzen der Beschichtung durch ein Dielektrikum.
  • 17 zeigt eine Anordnung nach 15 oder 16 nach dem vorderseitigen Rückätzen des Halbleiterkörpers, so dass sich die Verspannschicht bis zur Oberfläche des Halbleiterkörpers erstreckt.
  • 18 zeigt einen Querschnitt durch einen Abschnitt eines basierend auf einer Anordnung gemäß 10 fertiggestellten TEDFET.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
  • Nachfolgend wird erläutert, wie zwischen zwei Halbleiterzonen, die bei einem TEDFET dessen Driftzone und Driftsteuerzone entsprechen, eine dünne, vertikale Abschnitte aufweisende Dielektrikumsschicht mit hohem Aspektverhältnis hergestellt werden kann. Sämtliche Figuren zeigen in lateraler Richtung jeweils nur einen Abschnitt des herzustellenden Bauelements. Wegen der hohen Aspektverhältnisse sind die Darstellungen nicht maßstabsgetreu.
  • 1 zeigt einen Halbleiterkörper 10, der beispielsweise aus Silizium besteht. Dieser Halbleiterkörper 10 weist eine zu einer vertikalen Richtung v senkrechte Vorderseite 15a auf und umfasst in dem Beispiel eine hochdotierte Halbleiter schicht 11 und eine auf die hochdotierte Halbleiterschicht 11 aufgebrachte schwächer dotierte Halbleiterschicht 12. Die schwächer dotierte Halbleiterschicht 12 bildet eine erste Seite 15a des Halbleiterkörpers 10, die nachfolgend als Vorderseite bezeichnet wird, während die hochdotierte erste Halbleiterschicht 11 eine zweite Seite 16 bildet, die nachfolgend als Rückseite bezeichnet wird. Die hochdotierte Halbleiterschicht 11 ist beispielsweise ein Halbleitersubstrat, auf welches die schwächer dotierte Halbleiterschicht 12 mittels eines Epitaxieverfahrens aufgebracht ist.
  • Für die weitere Erläuterung wird davon ausgegangen, dass die beiden Halbleiterschichten 11, 12 n-dotiert sind. Selbstverständlich besteht jedoch auch die Möglichkeit, diese beiden Halbleiterschichten als p-dotierte Schichten zu realisieren.
  • Zur Realisierung des in 1 dargestellten, zwei Halbleiterschichten 11, 12 aufweisenden Halbleiterkörpers können auch in einen schwach n-dotierten Halbleiterkörper 10 ausgehend von dessen Rückseite 16 n-dotierende Dotierstoffe in den Halbleiterkörper 10 eindiffundiert werden, so dass die stark n-dotierte Schicht 11 entsteht.
  • Wie 2 im Ergebnis zeigt, werden in dem Halbleiterkörper 10 anschließend Gräben 60a mit einer Breite b und einer Tiefe t erzeugt, die sich ausgehend von der Vorderseite 15a in den Halbleiterkörper 10 hineinerstrecken. Zur Herstellung dieser Gräben 60a wird auf die Vorderseite 15a des Halbleiterkörpers 10 eine strukturierte Hartmaskenschicht 90 aufgebracht. Unter Verwendung dieser Maskenschicht 90 werden mittels eines anisotropen Ätzverfahrens die Gräben 60a mit einer Breite b und einer Tiefe t in den Halbleiterkörper 10 geätzt, deren Wände 62a im Idealfall senkrecht zur Vorderseite des Halbleiterkörpers 10 verlaufen.
  • Die Breite der Gräben 60a beträgt beispielsweise 0,4 μm bis 5 μm, ihre Tiefe für ein hier betrachtetes Bauelement mit 600 V Sperrfähigkeit beispielsweise wenigstens 30 μm, vorzugsweise wenigstens 50 μm. Für höher oder niedriger sperrende Bauelemente ist die Tiefe entsprechend anzupassen. Die minimale Grabenbreite hängt von der entsprechenden Grabentiefe ab, da bei Ätzprozessen zur Herstellung von Gräben das maximale Aspektverhältnis, d. h. das Verhältnis von Tiefe zur Breite des Grabens, limitiert ist. Typische Werte für das Aspektverhältnis liegen zwischen 10:1 und 50:1, bei entsprechend hoch entwickelten Ätzprozessen werden aber bereits Aspektverhältnisse von über 100:1 erreicht.
  • Allgemein beträgt die Tiefe eines Grabens 60a pro 100 V Sperrfähigkeit des herzustellenden TEDFETs vorzugsweise 5 μm bis 15 μm. Bei einem Aspektverhältnis im Bereich von 10:1 bis 100:1 ergibt sich damit eine Grabenbreite von 0,05 μm bis 1,5 μm pro 100 V Sperrfähigkeit.
  • Die Gräben 60a weisen Böden 61a und Seitenwände 62a auf und erstrecken sich vorzugsweise wenigstens bis an das stark n-dotierte Substrat 11. Grundsätzlich können die Böden 61a der Gräben 60a jedoch auch von der stark n-dotierten Halbleiterschicht 11 beabstandet sein. Die Seitenwände 62a verlaufen vorzugsweise senkrecht zur Vorderseite 15a des Halbleiterkörpers 10.
  • Zwischen den Gräben 60a verbleiben Abschnitte 12a der schwächer dotierten Halbleiterschicht 12. Diese Abschnitte 12a sind in einer zur vertikalen Richtung v senkrechten lateralen Richtung r voneinander beabstandet, und bilden die Driftzone des Bauelements.
  • Die Abmessungen der Driftzonen und damit die Tiefe t der Gräben 60a hängen insbesondere von der erforderlichen Sperrspannungsfestigkeit des herzustellenden Bauelements ab, da die Sperrspannung innerhalb der Driftzone abgebaut werden muss.
  • Für ein Halbleiterbauelement mit einer Sperrspannungsfestigkeit von 600 V kann die Grabentiefe t beispielsweise 50 μm bis 60 μm bei einer Grabenbreite b von etwa 2 μm betragen.
  • Optional kann der Halbleiterkörper 10 nach der Herstellung der Gräben 60a zumindest im Bereich der vertikalen Seitenwände 62a der Gräben 60a nasschemisch oder mit einem Opferoxid nachbehandelt werden, um eventuell vorhandene Polymerreste oder sonstige Rückstände zu entfernen. Außerdem können zumindest die Seitenwände 62a zu ihrer Glättung einer Temperung in einer Wasserstoffatmosphäre unterzogen werden.
  • Wie 3 im Ergebnis zeigt, wird nach dem Entfernen der strukturierten Maskenschicht 90 auf den Halbleiterkörper 10 eine monokristalline Beschichtung 20, beispielsweise aus Silizium-Germanium (SiGe), mit einer Schichtdicke d20 von z. B. 10 nm bis 30 nm aufgebracht. Die Beschichtung 20 wird vorzugsweise epitaktisch hergestellt und weist an den Grabenwänden 62a angeordnete Abschnitte 20a, an den Grabenböden 61a angeordnete Abschnitte 20b sowie an der Vorderseite 15a des Halbleiterkörpers 10 angeordnete Abschnitte 20c auf. Diese Beschichtung 20 bildet eine Opferschicht, wie noch erläutert wird.
  • Während nachfolgender Verfahrensschritte wird eine sich an die Beschichtung 20 anschließende, monokristalline Halbleiterschicht erzeugt, die vorzugsweise aus demselben Halbleitermaterial gebildet ist, wie die Epitaxie-Schicht 12. Um ein versetzungsfreies, pseudomorphes Wachstum dieser herzustellenden monokristallinen Beschichtung auf der Silizium-Germanium-Beschichtung 20 zu erreichen, darf eine maximale Dicke, welche abhängig vom Ge-Anteil der Schicht ist, nicht überschritten werden. Gleichzeitig ist dabei zu beachten, dass die Gitterkonstante von Silizium-Germanium mit wachsendem Germaniumanteil steigt und sich damit einhergehend immer stärker von der Gitterkonstante von kristallinem Silizium unterscheidet.
  • Typische maximale Schichtdicken der SiGe-Schichten bei einem Ge-Anteil von bis zu 25% liegen im Bereich weniger 10 nm. Dabei kann der Ge-Anteil der Schicht auch nicht sprungförmig, sondern mit einem Gradienten über einige nm von einer Konzentration – z. B. 0 – auf den Maximalwert gesteigert bzw. auch wieder reduziert werden.
  • Da es sich bei der Silizium-Germanium-Beschichtung 20 um eine Opferschicht handelt, die durch einen späteren Ätzprozess entfernt werden soll, ohne das angrenzende Halbleitermaterial der Abschnitte 12a sowie die darauf herzustellende monokristalline Beschichtung zu schädigen, ist es vorteilhaft, wenn die Silizium-Germanium-Beschichtung 20 dotiert ist, beispielsweise mit Bor, da eine Dotierung die Ätz-Selektivität der Silizum-Germanium-Beschichtung gegenüber Silizium weiter erhöht.
  • Wie 4 im Ergebnis zeigt, werden anschließend mittels einer anisotropen Ätzung die an den Böden 61b der Gräben 60b angeordneten Abschnitte 20b sowie die an der Vorderseite 15a des Halbleiterkörpers 10 angeordneten Abschnitte 20c der Beschichtung 20 entfernt, während die vertikalen Abschnitte 20a an den Seitenwänden zurückbleiben.
  • Um sicher zu stellen, dass die Abschnitte 20b, 20c der Beschichtung vollständig entfernt werden, erfolgt die Ätzung derart, dass vorzugsweise eine dünne Schicht der Vorderseite 15a des Halbleiterkörpers 10 mit entfernt wird. Die Vorderseite des in diesem Bereich etwas gedünnten Halbleiterkörpers 10 wird nachfolgend mit 15b bezeichnet.
  • Nach diesen Verfahrensschritten weist der Halbleiterkörper 10 Restgräben 60b' auf, die anschließend ganz oder teilweise monokristallin mit Halbleitermaterial aufgefüllt werden. Das Auffüllen erfolgt vorzugsweise mittels selektiver Epitaxie, unter Verwendung der Prozessgase Dichlorsilan (SiH2Cl2) sowie mit Wasserstoff (H2) und Salzsäure (HCl) zur Verdünnung und als rückätzende Komponenten.
  • 5 zeigt die Anordnung gemäß 4 nach dem Aufwachsen einer dünnen, monokristallinen und schwach n-dotierten Siliziumschicht 30 mit einer Dicke d30 von vorzugsweise einigen 10 nm bis einigen 100 nm. Die monokristalline Siliziumschicht 30 übernimmt die Information über ihre Kristallorientierung sowohl von den durch das Substrat 11 gebildeten Böden 61c der Restgräben 60c, als auch von den an den Seitenwänden 62c der Restgräben 60c angeordneten, von der monokristallinen Silizium-Germanium-Beschichtung verbliebenen Abschnitten 20a.
  • Die monokristalline Siliziumschicht 30 wird nachfolgend als Anwachsschicht 30 bezeichnet. Auf diese soll zu einem späteren Zeitpunkt eine vorzugsweise schnell wachsende, monokristalline Epitaxieschicht aufgewachsen werden.
  • Die Herstellung der Anwachsschicht 30 kann beispielsweise nach der Methode des epitaktischen Überwachsens ("Epitaxial Overgrowth") von Isolatorschichten mit monokristallinem Silizium hergestellt werden, wobei die zu überwachsenden Isolatorschichten durch die Abschnitte 20a der Beschichtung 20 gemäß 4 gegeben sind. Dieses Verfahren ist in der US 4,522,622 für horizontal überwachsene Isolatorschichten näher erläutert.
  • Die Tatsache, dass es bei diesem Herstellungsverfahren am Rand der Isolatorschichten zu Kristalldefekten kommen kann, wirkt sich auf die Funktion des Bauelements nicht störend aus, da die Anwachsschicht 30 in noch erläuterter Weise so weit zurückgeätzt werden kann, dass die Kristalldefekte nahe der Vorderseite des Bauelements mit entfernt werden.
  • Kristalldefekte der Anwachsschicht 30, die in dem Bereich der Anwachsschicht 30 auftreten, in dem diese benachbart zu dem hochdotierten Substrat 11 angeordnet ist, spielen diese Defekte für die Funktion des Bauelements annähernd keine Rolle.
  • Optional können zumindest die Seitenwände 62b des Restgrabens 60b zu ihrer Glättung einer Temperung in einer Wasserstoffatmosphäre unterzogen werden.
  • Vor einem Auffüllen der Gräben 60C mit einem Halbleitermaterial wird in dem Abschnitt 30b der Anwachsschicht 30 am Boden der Gräben 60C vorzugsweise eine Diodenstruktur erzeugt, die dazu dient, die in den Gräben 60C herzustellende Halbleiterzone an das hochdotierte Halbleitersubstrat 11 zu koppeln. Bei einem TEDFET bildet die hochdotierte Halbleiterzone 11 dessen Drain-Zone, während das in den Gräben 60c abgeschiedene Halbleitermaterial dessen Driftsteuerzone bildet.
  • 6 zeigt die Anordnung gemäß 5 nach Herstellung einer Diodenstruktur 35, 36 aus einer stark n-dotierten Diodenzone 35 sowie eine zwischen der stark n-dotierten Diodenzone 35 und dem stark n-dotierten Substrat 11 angeordneten, p-dotierten Diodenzone 36. Zwischen der stark n-dotierten Diodenzone 35 und der p-dotierten Diodenzone 36 ist der pn-Übergang der Diode 35, 36 ausgebildet.
  • Die Herstellung der stark n-dotierten Diodenzone 35 und der p-dotierten Diodenzone 36 erfolgt beispielsweise jeweils mittels einer Implantation von Dotierstoffen unter einem Einfallswinkel von 0°, d.h. senkrecht zur Vorderseite 15c des Halbleiterkörpers 10.
  • Die dabei im Bereich der Seitenwände 62b des Grabens 60b gemäß 4 angeordneten Abschnitte 30a der Anwachsschicht 30 schützen dabei die Abschnitte 20a der Silizium-Germanium-Beschichtung sowie die daran angrenzenden Bereiche der Abschnitte 12a der Epitaxie-Schicht 12 vor einem möglichen Eindringen von Dotierstoffen bei einem streifenden Einfall während der Implantation.
  • Alternativ zu dem bisher erläuterten Verfahren können das anisotrope ätztechnische Entfernen der horizontal verlaufenden Abschnitte 20b, 20c der Beschichtung 20 gemäß 3 und die Herstellung der Anwachsschicht 30 gemäß 5 in ihrer Reihenfolge auch vertauscht sein. In diesem Fall würde die Anwachsschicht nach der anisotropen Ätzung an dem vertikal verlaufenden Abschnitt 20a der Beschichtung 20 zurück bleiben und diese zusätzlich vor der anisotropen Ätzung bei der Entfernung der waagerechten Abschnitte 20a, 20c der Beschichtung 20 gemäß 3 schützen.
  • Eine hierdurch im Rahmen der Herstellung der stark n-dotierten Diodenzone 35 und der p-dotierten Diodenzone 36 bewirkte streifende Implantation von Dotierstoffen in die vertikal verlaufenden Abschnitte der Anwachsschicht 30 kann anschließend durch isotrope Rückätzung wieder entfernt werden, wobei die Anwachsschicht dabei vorzugsweise nur gedünnt, aber nicht vollständig entfernt wird. Hier wirkt sich vorteilhaft aus, dass die Eindringtiefe streifend einfallender Dotierstoffatome in die vertikalen Bereiche der Anwachsschicht deutlich geringer ist, als die Eindringtiefe der gewünschten Dotiergebiete am Boden der Gräben 60c.
  • Wie in 6 dargestellt, verbleiben zwischen den Diodenzonen 35, 36 und den verbliebenen Abschnitten 20a der Beschichtung Abschnitte 30d der Anwachsschicht 30, die zu einem Nebenschluss der Diode 35, 36 führen würden.
  • Zur Vermeidung eines solchen Nebenschlusses werden in einem Diffusionsschritt die in die Diodenzonen 35, 36 implantierten Dotierstoffe in lateraler Richtung r in die Anwachsschicht 30a bis zu den verbliebenen Abschnitten 20a der Beschichtung ausdiffundiert, so dass sich die Diode 35, 36 im Ergebnis unmittelbar an diese Abschnitte 20a anschließt. Die Dicke d30 der Anwachsschicht 30 ist dabei an das Diffusionsverhalten der die Diodenzonen 35, 36 bildenden Dotierstoffe sowie an die Konzentrationen dieser Dotierstoffe angepasst. Der Diffusionsschritt zur Diffusion der in den Diodenzonen 35, 36 enthaltenen Dotierstoffe kann zu einem beliebigen späteren Zeitpunkt, gegebenenfalls zusammen mit der Ausdiffusion von Dotierstoffen in anderen Bereichen des Bauelements erfolgen.
  • Bei dem zuvor erläuterten Diffusionsschritt soll vermieden werden, dass die Dotierstoffe der unteren, p-dotierten Diodenzone 36 zu weit in die darunter liegenden Abschnitte des stark n-dotierten Substrates 11 diffundieren, da sich sonst der Einschaltwiderstand des Bauelementes verschlechtern würde. Hierbei dienen die Abschnitte 20a der Silizium-Germanium-Beschichtung auch als Diffusionsbarriere.
  • Wird zur Herstellung der p-dotierten Diodenzone 36 Bor als Dotierstoff verwendet, so ist die Diffusion von Germanium aus dem Abschnitt 20a der Silizium-Germanium-Beschichtung sehr gering im Vergleich zur Diffusion von Bor aus der p-dotierten Diodenzone 36, da die Diffusionskonstante von Germanium in Silizium im Vergleich zur Diffusionskonstante von Bor in Silizium um annähernd zwei Größenordnungen geringer ist.
  • Nach Herstellung der Diode 35, 36 werden die Gräben 60c ganz oder teilweise mit einem monokristallinen Halbleitermaterial aufgefüllt.
  • Wie im Ergebnis in 7a gezeigt ist, kann hierzu Halbleitermaterial, beispielsweise schwach n-dotiertes, monokristallines Silizium, ganzflächig aufgewachsen werden, bis die Restgräben 60c vollständig aufgefüllt sind.
  • Die Füllschicht 40 weist oberhalb der aufgefüllten Restgräben 60c Vertiefungen 40e auf, deren Tiefe mit der Breite der in 6 dargestellten Restgräben 60c abnimmt. Die in diesen Restgräben 60c angeordneten Halbleiterabschnitte der Füllschicht 40 sind mit dem Bezugszeichen 40a, auf die Vordersei te aufgebrachten Halbleiterabschnitte der Füllschicht 40 sind mit dem Bezugszeichen 40b bezeichnet.
  • Die Grenze zwischen der Anwachsschicht 30 und der zusätzlich aufgebrachten Halbleiterschicht 40 ist in 7a gestrichelt dargestellt. Das Halbleitermaterial des Abschnitts 40a ist vorzugsweise identisch mit dem Material der Anwachsschicht 30, wodurch sich idealerweise die Kristallstruktur der Anwachsschicht 30 im Material des Abschnitts 40a fortsetzt.
  • Wie 7b im Ergebnis zeigt, besteht alternativ zu einer vollständigen Füllung der Gräben 60c mit Halbleitermaterial die Möglichkeit, in den Restgräben 60c gemäß 6 Halbleitermaterial 40a, beispielsweise schwach n-dotiertes, monokristallines Silizium, ganzflächig aufzuwachsen, diese Gräben 60c jedoch nur teilweise mit dem Halbleitermaterial 40a aufzufüllen. Eine vollständige Füllung kann anschließend mit einem Dielektrikum 40c, beispielsweise mit Siliziumdioxid, vorgenommen werden. Der Vorteil einer solchen Restverfüllung 40c mit einem Dielektrikum besteht darin, dass die Spannungsfestigkeit des Bauelements auch dann gewährleistet ist, wenn nach der Füllung Lunker im Material. verbleiben. Oberhalb der Vorderseite des Halbleiterkörpers sind nach Abschluss dieser Verfahrensschritte 40b der monokristallinen Halbleiterschicht sowie 40d des Dielektrikums aufgebracht.
  • Wie 8 ausgehend von der Bauelementstruktur gemäß 7a im Ergebnis zeigt, wird die nach dem Auffüllen der Gräben mit Halbleitermaterial entstandene Bauelementstruktur im Bereich der Vorderseite planarisiert. Durch dieses Planarisieren werden der Abschnitt 40b der monokristallinen Halbleiterschicht sowie die hochdotierten Halbleiterschichten 35, 36 der Vorderseite der Bauelementstruktur entfernt. Da die oberhalb der Abschnitte 20a der Silizium-Germanium-Beschichtung angeordneten Halbleiterabschnitte für den herzustellenden TEDFET nicht benötigt werden, werden die Anordnung gemäß den 7a oder 7b vorderseitig planarisiert und sich die Abschnitte 20a der Silizium-Germanium-Beschichtung bis an die Vorderseite 15c des zurückgeätzten und planarisierten Halbleiterkörpers 10.
  • Die Planarisierung der Bauelementstruktur vor dem Zurückätzen kann beispielsweise dadurch erfolgen, dass Fotolack mit geringer Viskosität oberhalb der Vorderseite aufgeschleudert wird, um einerseits eine gute Füllung der in der Füllschicht gemäß den 7a und 7b verbliebenen Vertiefung 40e zu erreichen und um andererseits nur eine möglichst dünne Schicht auftragen, zu müssen.
  • Eine andere Möglichkeit zur Planarisierung des Halbleiterkörpers 10 stellt das Spin-On-Glas-Verfahren dar nach Verfahren dar, bei dem eine Glasschicht I in den 7a und 7b dargestellte unebene Oberfläche der Bauelementstruktur aufgebracht wird.
  • Bei Spin-On-Glas handelt es sich meist um Silikatglaspartikel, welche als fein verteilte Suspension in einem Lösungsmittel wie ein Lack aufgeschleudert werden können – daher der Name – und dadurch Vertiefungen ausfüllen. Nach dem Abdampfen des Lösungsmittels bildet sich eine lockere Glasschicht, welche durch einen Temperprozess verdichtet werden kann.
  • Das Rückätzen erfolgt mittels eines Ätzverfahrens, besonders beispielsweise mittels eines trockenchemischen Rückätzverfahrens, wobei die Ätz-Selektivität von Silizium zu dem verwendeten Planarisierungsmaterial, beispielsweise dem aufgeschleuderten Fotolack, möglichst nahe bei Eins liegen sollte, um einen gleichmäßigen Materialabtrag auf der Vorderseite zu erreichen und dadurch eine möglichst ebene Oberfläche des nach dem Rückätzen freiliegenden Halbleiterköpers zu erhalten. Bei Verwendung von Fotolack als Planarisierungsmaterial kann eine Ätz-Selektivität von Eins beispielsweise über den Sauerstoffanteil im Ätzgas eingestellt werden.
  • Das Rückätzen erfolgt vorzugsweise zweistufig, wobei in einem ersten Rückätzschritt das zur Planarisierung aufgetragene Material unter Detektion eines Endpunktes des Ätzverfahrens soweit zurückgeätzt wird, bis das Silizium-Halbleitermaterial der Füllschicht 40 freiliegt.
  • Zur Endpunkt-Detektion kann optional eine Kontrollschicht mit einem Oxid und/oder mit einem Nitrid und/oder mit Silizium-Germanium (SiGe) und/oder mit Siliziumkarbid (SiC) und/oder mit Silizium-Germanium-Carbid (SiGeC) vorgesehen sein. Eine solche Kontrollschicht wird vorzugsweise auf die Vorderseite 15a der Anordnung gemäß 1 aufgebracht und zusammen mit der Epitaxieschicht 12 unter Verwendung der strukturierten Maskenschicht 90 gemäß 2 strukturiert.
  • In einem zweiten Rückätzschritt erfolgt eine Fixzeit-Rückätzung, zumindest so lange, bis die Abschnitte 20a der Silizium-Germanium-Beschichtung bis an die vorderseitige Oberfläche des Halbleiterkörpers 10 reichen und die optionale Kontrollschicht vollständig entfernt ist.
  • In einem alternativen einstufigen Rückätzverfahren, beispielsweise einem chemisch-mechanischen Polierverfahren (CMP, Chemical Mechanical Polishing), wird der Halbleiterkörper so weit zurückgeätzt, bis ein Freiliegen der Abschnitte 20a der Silizium-Germanium-Schicht durch Abtrag von Germanium aus der Silizium-Germanium-Schicht detektiert wird.
  • Ein chemisch-mechanisches Polierverfahren eignet sich ohne zuvor aufgebrachte Planarisierungsschicht bei gleichzeitiger Restfüllung der Gräben mit einem Dielektrikum nur dann, wenn das Dielektrikum eine ausreichend hohe CMP-Selektivität in Bezug auf das Material der Füllschicht 40 aufweist, da das Dielektrikum in seiner Höhe an die Höhe der Abschnitte 20a der Silizium-Germanium-Beschichtung angepasst sein muss. Anderenfalls kann es zu einer Unterschleifung ("dishing") des Dielektrikums und/oder der Silizium-Germanium-Beschichtung bzw. der Füllschicht 40 kommen.
  • Nachdem die Abschnitte 20a der Silizium-Germanium-Beschichtung bis an die Oberfläche 15c des rückgeätzten Halbleiterkörpers 10 reichen, werden die vertikalen Abschnitte 20a der als Opferschicht dienenden Beschichtung entfernt und durch das endgültige Material zur Herstellung der Dielektrikumsschicht ersetzt. Hierzu werden die Abschnitte 20a der Silizium-Germanium-Beschichtung beispielsweise mittels eines nasschemischen Ätzvorganges mit sehr guter Selektivität zu Silizium geätzt und dabei entfernt. Die Ätz-Selektivität kann in Abhängigkeit vom Germanium-Gehalt des Abschnitts 20a Werte von weit über 100 annehmen.
  • Bei der Wahl des Germaniumanteils der Silizium-Germanium-Beschichtung ist zu beachten, dass sich deren Gitterkonstante mit zunehmendem Germaniumanteil immer stärker von der Gitterkonstante von kristallinem Silizium unterscheidet. Bei einem zu großen Germaniumanteil kann sich die Anwachsschicht 30 nicht mehr monokristallin ausbilden. Der Germaniumanteil der Silizium-Germanium-Beschichtung sollte daher nicht größer sein als 25at%, bevorzugt liegt der Germaniumanteil zwischen 10at% und 18at%.
  • Für den Fall, dass die Ätz-Selektivität der Silizium-Germanium-Abschnitte 20a zu dem monokristallinem Silizium der Anwachsschicht und der Halbleiterzone 12a nicht ausreichen sollte, kann anstelle von Silizium-Germanium auch beispielsweise mit Bor dotiertes Silizium-Germanium bei der Herstellung der Beschichtung 20 gemäß 3 verwendet werden, da sich bei einer geeigneten Bor-Dotierung abhängig von den Prozessbedingungen die Ätz-Selektivität verbessern kann. Bevorzugte Borkonzentrationen liegen dabei unter 1019 Boratomen/cm3.
  • Bei dem selektiven ätztechnischen Entfernen der vertikalen Abschnitte 20a der Silizium-Germanium-Beschichtung wird auch etwas Silizium von den Abschnitten 12a der Epitaxie-Schicht 12, der Anwachsschicht 30 sowie von dem Substrat 11 abgetragen. Ein durch Herausätzen der Abschnitte 20a der Silizium-Germanium-Beschichtung gebildeter Graben verjüngt sich in Richtung der Rückseite 16. Durch diese Verjüngung wird es möglich, im Wandbereich der sehr schmalen Gräben durch thermische Oxidation des angrenzenden Siliziums Siliziumdioxid aufzuwachsen und die sehr schmalen Gräben vollständig zu verfüllen.
  • 9 zeigt die Bauelementstruktur der Opfer-Silzium-Germanium-Schicht 20a durch eine als Siliziumoxidschicht ausgebildete Dielektrikumsschicht 50. Aufgrund der zuvor erläuterten Verjüngung der schmalen Gräben nach Entfernen der Opferschicht 20a verjüngt sich diese Dielektrikumsschicht 50 in nicht näher dargestellter Weise in Richtung der Rückseite 16 ebenfalls etwas.
  • Die thermische Oxidation bewirkt zum Einen ein Zuwachsen der sehr schmalen Gräben, zum Anderen die Bildung von Siliziumdioxid im oberflächennahen Bereich der Wände der sehr schmalen Gräben. Im Ergebnis beträgt die Dicke d50 der Siliziumdioxid-Dielektrikumsschicht 50 etwa das 1,78-fache der Dicke d20 (siehe 3 und 8) der ursprünglichen Beschichtung 20. Abweichend von den tatsächlichen Verhältnissen sind in den Figuren sind die Dicken d20 und d50 identisch dargestellt.
  • Die bevorzugte Dicke d20 der Beschichtung 20 gemäß 3 beträgt 10 nm bis 35 nm, während die Dicke d50 der fertigen Dielektrikumsschicht 50 zwischen 30 nm und 105 nm beträgt.
  • Um bei der Herstellung einer Dielektrikumsschicht durch thermische Oxidation von Silizium aus dem Material der Seitenwände der sehr schmalen Gräben eine vorgegebene Dicke d50 zu erreichen, muss die Dicke d20 der Beschichtung 20 gemäß 3 kleiner sein als die Dicke d50. Bevorzugt bemisst sich Dicke d20 in Abhängigkeit von der Dicke d50 nach folgendem Zusammenhang: d20 = 0,56 × d50d.h. die Dicke d20 beträgt bevorzugt zwischen 50% und 60% der Dicke d50 der durch thermische Oxidation herzustellenden Dielektrikumsschicht.
  • Das Auffüllen der sehr schmalen Gräben muss nicht notwendigerweise mittels thermischer Oxidation erfolgen. Alternativ oder zusätzlich können die sehr schmalen Gräben auch durch eine chemische Gasphasenabscheidung (CVD = Chemical Vapor Deposition) mit Tetraethoxysilan (TEOS) oder Borphosphorglas (BPSG) aufgefüllt bzw. verschlossen werden.
  • Optional kann die erzeugte Dielektrikumsschicht 50, welche im Fall einer mit Bor dotierten Silizium-Germanium-Beschichtung möglicherweise ausdiffundiertes Bor enthält, nochmals durch nasschemische Ätzung entfernt und die Wände des dadurch gebildeten Grabens anschließend mittels einer vorzugsweise thermischen Oxidation wiederum zu Siliziumdioxid oxidiert werden.
  • Die Prozessfolge "nasschemisches Ätzen zur Entfernung des Siliziumdioxids mit nachfolgender Oxidation der Wände des dadurch gebildeten Grabens" kann mehrfach wiederholt werden, bis die gewünschte Oxiddicke erreicht ist.
  • Dabei wird im Falle einer mit Bor dotierten Silizium-Germanium-Beschichtung mit jedem nasschemischen Ätzschritt zur Entfernung des Oxids auch Bor aufoxidiert und zusammen mit dem Oxid entfernt. Anstelle von Bor kann selbstverständlich auch jeder andere Dotierstoff verwendet werden, der die Ätz-Selektivität der Silizium-Germanium-Beschichtung gegenüber Silizium erhöht.
  • Durch das gegebenenfalls mehrfache nasschemische Entfernen des Siliziumdioxids werden auch Kristallfehler oder andere Störungen nahe der ursprünglichen Grenzfläche zwischen der Silizium-Germanium-Beschichtung und den daran angrenzenden Halbleiterbereichen aufoxidiert und entfernt.
  • Durch die gegebenenfalls mehrfachen Ätzschritte wird – wegen der hohen Ätzselektivität jedoch nur in sehr geringem Umfang – auch noch eine sehr dünne Schicht an der Vorderseite 15c des Halbleiterkörpers 10 gemäß 8 entfernt. Die Vorderseite des Halbleiterkörpers 10 nach diesem Verfahren ist mit 10d bezeichnet.
  • Die Dicke der Dielektrikumsschicht 50 ist an die Spannungsdifferenz anzupassen, die in dem fertigen Bauelement zwischen der Halbleiterzone 12a und der Halbleiterzone 30a, 40a, die bei einem TEDFET der Driftsteuerzone entspricht; anliegt.
  • Bei einem TEDFET ist diese Spannungsdifferenz am vorderseitigen Ende 50a der Dielektrikumsschicht 50 am größten ist und mit zunehmendem Abstand von der Vorderseite 15d etwas ab. Durch die oben beschriebene rückseitige Verjüngung der Dielektrikumsschicht 50 nimmt außerdem deren Dicke mit zunehmendem Abstand von der Vorderseite 15d ab, so dass der Verlauf dieser Spannungsdifferenz und der Verlauf der zur Isolation erforderlichen Dicke der Dielektrikumsschicht in etwa aneinander angepasst sind, was im Ergebnis eine Optimierung des Einschaltwiderstands bedeutet.
  • Wie 10 im Ergebnis zeigt, werden zur Realisierung eines TEDFET MOS-Transistorzellen in den Abschnitten 12a der Epitaxieschicht 12 hergestellt, die nach dem in 2 dargestellten Herstellen der Gräben verblieben sind. Die Transistorzellen werden jeweils im Bereich der Vorderseite der Bauelementstruktur hergestellt, so dass noch Abschnitte der Epitaxieschicht 12 bleiben, die die Grunddotierung der Epitaxie schicht aufweisen und die die spätere Driftzone des Bauelements bilden. Die Transistorzellen umfassen jeweils eine p-dotierte Body-Zone 72 sowie eine n-dotierte Source-Zone 74, wobei die Body-Zone 72 zwischen der Source-Zone 74 und dem die Grunddotierung der Epitaxieschicht aufweisenden Abschnitt 12a angeordnet ist. Jede der Transistorzellen weist eine Gate-Elektrode 71 auf, die sich in vertikaler Richtung ausgehend von der Vorderseite 15d in die Bauelementstruktur hineinerstreckt und die in vertikaler Richtung bis in den die Grunddotierung aufweisenden Abschnitt 12a der Epitaxieschicht 12 reicht. Die Gate-Elektrode 71 ist mittels eines Gate-Dielektrikums 75 gegenüber den Halbleiterzonen isoliert. Das Herstellen der Body-Zone 72 und der Source-Zone 74 kann mittels herkömmlicher Implantations- und Diffusionsverfahren erfolgen. Die Herstellung der Gate-Elektrode 71 erfolgt mittels einer hinlänglich bekannten Ätzung eines Grabens, der mit dem Gate-Dielektrikum 75 und der Gate-Elektrode 71 aufgefüllt wird.
  • Die Transistorzellen weisen vorzugsweise jeweils Bypass-Zonen 73 auf, die sich an die Dielektrikumsschicht 50 anschließen und die die Body-Zone 72 mit einer auf die Vorderseite 15d aufgebrachten Metallisierung 76a für die Source-Elektrode verbinden.
  • Optional besteht die Möglichkeit, oberhalb der die Gräben auffüllenden einkristallinen Halbleiterschicht 40a eine komplementär dotierte Halbleiterschicht 41 zu erzeugen, die durch eine Anschlusselektrode 76b kontaktiert ist.
  • Im Rahmen der für die Herstellung der Body-Zonen 72, der Bypass-Zonen 73 sowie der Source-Zonen 74 erforderlichen Temperschritte kommt es auch zu einer Ausdiffusion der in die stark dotierten Diodenzonen 35, 36 eingebrachten Dotierstoffe, so dass die Diodenzonen 35, 36 nach den Temperschritten in lateraler Richtung r bis an die Dielektrikumsschicht 50 heranreichen.
  • Die verbleibenden Abschnitte 12a der Epitaxie-Schicht bilden die Driftzonen der MOSFET-Transistor-Zellen 70, die zwischen benachbarten MOSFET-Transistor-Zellen 70 angeordneten verbleibenden Abschnitte 40a' der Füllschicht bilden die Driftsteuerzonen des TEDFET. Des Weiteren bildet das stark n-dotierte Substrat 11 die gemeinsame Drain-Zone der MOSFET-Transistor-Zellen 70.
  • Bei dem vorliegenden Ausführungsbeispiel sind die Diodenzonen 35, 36 vollständig im Gebiet des ursprünglichen Substrates 11 angeordnet. Des Weiteren erstreckt sich die Dielektrikumsschicht 50 in vertikaler Richtung bis in das Gebiet des Substrates 11 hinein.
  • Bei geeignet gewählten Ätztiefen t gemäß 2 sowie einer geeigneten Dicke d20 der Beschichtung 20 im Bereich der Böden 61a gemäß 3 können die Dioden 35, 36 auch ganz oder teilweise oberhalb des Substrates 11 angeordnet sein, wobei eine elektrisch leitende Verbindung zwischen der komplementär zu dem Substrat 11 dotierten Diodenzone 36 erforderlich ist.
  • Ebenso kann durch eine geeignete Wahl der Ätztiefe t gemäß 2 und der Dicke d20 der Beschichtung 20 im Bereich der Böden 61a gemäß 3 erreicht werden, dass die Dielektrikumsschicht 50 bündig bis an die stark n-dotierte Schicht 11 heranreicht, sich in diese hinein erstreckt oder aber von dieser beabstandet ist.
  • Die in 3 dargestellte Beschichtung 20 muss nicht als Opferschicht ausgebildet sein, sondern kann ganz oder teilweise im Halbleiterkörper 10 zu verbleiben, um die herzustellende Dielektrikumsschicht 50 zu bilden oder mit zu bilden oder durch eine chemische Reaktion zumindest teilweise in die Dielektrikumsschicht umgewandelt zu werden.
  • In ersteren beiden Fällen können die vorangehend beschriebenen Schritte des Entfernens der vertikalen Abschnitte der Beschichtung 20 mittels selektiver Ätzung und des nachfolgenden Wiederauffüllens der durch das selektive Ätzen erzeugten Gräben entfallen.
  • Gleichwohl ist es jedoch möglich, durch gegebenenfalls mehrfaches Wiederholen der Schritte "Entfernen der Dielektrikumsschicht durch selektive Ätzung" gefolgt von "Oxidation der Seitenwände des durch die selektive Ätzung erzeugten Grabens" die Dicke der herzustellenden Dielektrikumsschicht schrittweise zu vergrößern.
  • In dem Spezialfall, in dem für die Beschichtung 20 in 3 Siliziumdioxid verwendet wird, muss diese nicht notwendigerweise durch Abscheidung erzeugt werden. In diesem Fall ist es ebenso möglich, die Beschichtung 20 durch Oxidation des Halbleitermaterials zu erzeugen.
  • Nachfolgend wird anhand eines weiteren Ausführungsbeispiels ein alternatives Verfahren zum Auffüllen der in 4 dargestellten Gräben 60b erläutert. Voraussetzung hierfür ist, dass die in 3 dargestellte Beschichtung 20 und damit die in 4 dargestellten vertikalen Abschnitte 20a aus einem Oxid, beispielsweise aus Siliziumdioxid, gebildet sind. Auf eine solche Oxidschicht kann mittels eines selektiven Epitaxieverfahrens eine Halbleiterschicht aufgebracht werden, die der in 5 dargestellten mit dem Bezugszeichen 30 bezeichneten Halbleiterschicht entspricht.
  • Bei einer durch ein selektives Epitaxieverfahren erzeugten Füllschicht kann es allerdings zu Kristalldefekten an der erzeugten Epitaxieschicht, insbesondere an den Grenzflächen zwischen den vertikalen Abschnitten 20a der Opfer- oder Dielektrikumsschicht und der Anwachsschicht 30 gemäß 5 kommen. Zur Ausheilung dieser Kristalldefekte können die vertikalen Abschnitte 20a nach Herstellung der Epitaxiefüllung und nach dem Rückätzen der Füllschicht (siehe 8) durch selektive Ätzung entfernt werden, so dass die erwähnten Grenzflächen der monokristallinen Füllung, insbesondere der Anwachsschicht 30, zugänglich sind und die dort vorliegenden Kristalldefekte ausgeheilt werden können.
  • Zur Ausheilung der Kristalldefekte können die Grenzflächen beispielsweise mit Verfahren wie Oxidation oder Ausheilung der Kristalldefekte durch Temperung des Halbleiterkörpers in einer Wasserstoffatmosphäre behandelt werden.
  • Das voranstehend erläuterte Verfahren zur Herstellung einer dünnen vertikalen Dielektrikumsschicht unter Verwendung einer Opferschicht am Beispiel einer Opferschicht aus Silizium-Germanium ist nicht auf Silizium-Germanium-Opferschichten beschränkt. Grundsätzlich eignen sich alle Materialien, mit denen – ein geeignetes Ätzmittel vorausgesetzt – eine selektive Ätzung gegenüber den Materialien möglich ist, in die die Opferschicht eingebettet ist und die durch die Ätzung nicht entfernt werden sollen.
  • Damit diese Materialien durch den Ätzvorgang zum Entfernen der Opferschicht möglichst wenig beeinträchtigt werden, ist es von Vorteil, wenn die Opferschicht eine möglichst hohe Ätz-Selektivität gegenüber diesen Materialien aufweist.
  • Bei vielen elektrischen Bauelementen wie dem beispielhaft aufgeführten TEDFET bestehen die Materialien, die von dem Ätzvorgang nach Möglichkeit nicht beeinflusst werden sollen, aus kristallinem Halbleitermaterial, insbesondere aus kristallinem Silizium.
  • Die Ätz-Selektivität von porösem Silizium zu kristallinem Silizium beträgt etwa vier bis fünf Größenordnungen (10 000:1 bis 100 000:1). Damit eignet sich poröses Silizium vorzüglich als Material zur Herstellung einer Opferschicht in einem Silizium-Halbleiterkörper, insbesondere zur Herstellung einer als Opferschicht ausgebildeten Beschichtung 20 gemäß 3.
  • Die Herstellung von porösem Silizium wiederum kann durch Umwandlung von n-dotiertem oder bevorzugt von p-dotiertem Silizium durch chemisches oder anodisches elektrochemisches Ätzen erfolgen, wobei die Ätzung nur auf das dotierte Silizium wirkt und nur dieses in poröses Silizium umgewandelt wird. Die Umwandlungsrate hängt dabei stark von der Dotierstoffkonzentration ab, wobei zwischen p-dotiertem und n-dotiertem Silizium zu unterscheiden ist.
  • Im Falle von p-dotiertem Silizium als Ausgangsmaterial für die Umwandlung wird die Dotierstoffkonzentration für das p-dotierte Silizium bevorzugt größer gewählt als 1016 cm–3.
  • Im Falle von n-dotiertem Silizium als Ausgangsmaterial für die Umwandlung in poröses Silizium beträgt die Netto-Dotierstoff-Konzentration bevorzugt wenigstens 1016 cm–3, besonders bevorzugt wenigstens 1018 cm–3.
  • Die Herstellung einer Beschichtung 20 gemäß 3, die abschnittweise zur späteren Umwandlung von dotiertem, vorzugsweise p-dotiertem Silizium in poröses Silizium vorgesehen ist, erfolgt beispielsweise mittels epitaktischem Wachstum und/oder mittels Ausdiffusion des p-Dotierstoffes aus der Gasphase und/oder mittels atomarer Schichtabscheidung (ALD = Atomic Layer Deposition) und/oder mittels Ausdiffusion aus dotiertem Glas, das anschließend wieder entfernt wird.
  • Ebenso kann poröses Silizium durch maskierte anodische Ätzung in Flusssäure erzeugt werden, wie dies in der EP 0 296 348 B1 und in T. E. Bell et al.: "Porous silicon as a sacrificial material", Journal of Micromechanics and Microengineering, Ausgabe 6/1996, Seiten 361-369, näher erläutert ist.
  • Eine weiteres geeignetes Verfahren zur Herstellung von porösem Silizium mit einer Ätzselektivität von bis zu 100 000:1 ist in P. Siffert et al.: "Silicon – Evolution and Future of a Technology", Springer Verlag Berlin, Heidelberg, 2004, genannt.
  • Die Herstellung von porösem Silizium kann außerdem entsprechend Kapitel 7.3.1.5 "Porous silicon etch-release layer" der Internetseite des Labors für Halbleiterwaferbonden der Duke University Durham, NC 27708, USA, U. Gösele, Q.-Y. Tong et al., http://www.duke.edu/web/ wbl/ch7/ch7-hpge.html#7.3.1.5 vom 23.08.2005 erfolgen.
  • Die Umwandlung von dotiertem Silizium in poröses Silizium erfolgt vorzugsweise dann, wenn das umzuwandelnde dotierte Silizium großflächig zugänglich ist, wobei die Umwandlung grundsätzlich auch nach dem vorderseitigen Rückätzen erfolgen kann, sofern – wie in 8 dargestellt – die Abschnitte 20a vorderseitig bis zur Oberfläche des Halbleiterkörpers 10 reichen.
  • Bei dem zuvor erläuterten Ausführungsbeispiel zur Herstellung eines TEDFED müssen zumindest die vertikalen Abschnitte 20a der Beschichtung 20 gemäß den 3 und 4 in poröses Silizium umgewandelt werden, d.h. die Umwandlung muss nach Herstellung der dotierten Beschichtung 20 gemäß 3 erfolgen, wobei unerheblich ist, ob die Umwandlung vor oder nach dem Entfernen der horizontalen Abschnitte 20b, 20c gemäß 2 geschieht.
  • Die unbeabsichtigte Umwandlung anderer hochdotierter Bereiche, beispielsweise des stark n-dotierten Substrats 11 gemäß 3, in poröses Silizium kann dadurch verhindert werden, dass die betreffenden Bereiche durch eine polykristalline Halbleiterschicht und/oder eine abgeschiedene Oxidschicht geschützt werden.
  • Alternativ hierzu besteht auch die Möglichkeit, die teilweise ungewollte Umwandlung von stark dotiertem Silizium in poröses Silizium in Kauf zu nehmen und die umgewandelten Teile nachfolgend beispielsweise mittels eines Ätz- oder Polierverfahrens zu entfernen.
  • Bei dem zuvor erläuterten Verfahren zur Herstellung einer schmalen Dielektrikumsschicht, kann für die Beschichtung 20 anstelle von Silizium-Germanium auch dotiertes, vorzugsweise p-dotiertes Silizium verwendet werden, das in einem nachfolgenden Schritt mittels chemischem oder anodischem elektrochemischen Ätzen selektiv in poröses Silizium umgewandelt wird. Diese Umwandlung kann nach der Herstellung der Beschichtung 20 (3) oder nach der anisotropen Rückätzung der Beschichtung 20 auf deren verbleibende Abschnitte 20a (4) angewendet werden. Bei dem zuletzt genannten Vorgehen liegt der Vorteil darin, dass das umzuwandelnde dotierte Silizium, d.h. insbesondere die Abschnitte 20a, großflächig zugänglich sind.
  • Im zuletzt genannten Fall kommt es jedoch abhängig von der Dotierstoffkonzentration des Substrats 11 in dessen an den Boden 61a der Vertiefung 60b angrenzenden Bereich auch zu einer mehr oder weniger stark ausgeprägten Umwandlung des stark n-dotierten Silizium des Substrates 11 in poröses Silizium. Dieses am Boden der Vertiefung entstandene poröse Silizium kann mit einem anisotropen Ätzschritt entfernt werden.
  • Eine Umwandlung des dotierten Siliziums der Abschnitte 20a der Beschichtung 20 kann ebenso nach Herstellung einer Anwachsschicht 30 (5), nach Herstellung einer Diode 35, 36 und/oder nach dem Auffüllen der Gräben 60c (6, 7a und 7b) sowie nach dem Planarisieren und Rückätzen (8) erfolgen.
  • Insbesondere nach dem Rückätzen, das im Ergebnis in 8 dargestellt ist, sind die Abschnitte 20a der ursprünglichen dotierten Beschichtung 20 über die Oberfläche der erzeugten Halbleiteranordnung zugänglich und können in poröses Silizium umgewandelt werden.
  • Im Ergebnis entsteht die in 8 gezeigte Anordnung, bei der die Abschnitte 20a der ursprünglichen Beschichtung 20 aus porösem Silizium bestehen. Dieses poröse Silizium der Abschnitte 20a kann selektiv gegenüber dem Silizium der daran angrenzenden Abschnitte 12a, 30 und 11 geätzt werden. Die dadurch entstehenden Gräben können anschließend mittels eines Dielektrikums aufgefüllt werden.
  • Die Herstellung des Dielektrikums in den durch die selektive Ätzung der Abschnitte 20a erzeugten sehr schmalen Gräben kann mittels einer der Methoden erfolgen, wie sie bereits zuvor erläutert wurden und die erforderlich sind, um von der Anordnung gemäß 8 zu der Anordnung gemäß 9 zu gelangen.
  • Ein entscheidender Aspekt für die Wahl von porösem Silizium als Opferschicht liegt neben seiner hohen Ätz-Selektivität zu kristallinem Silizium darin, dass das poröse Silizium epitaktisch überwachsen werden kann. Dies ist insbesondere für die Herstellung der Anwachsschicht 30 gemäß 5 von Bedeutung, da diese für ein qualitativ hochwertiges TEDFET-Bauelement monokristallin ausgebildet sein soll.
  • Optional kann in der, unter der oder auf der Beschichtung 20 gemäß 3 aus dotiertem Silizium vor der anisotropen Rückätzung eine Zusatzschicht, z. B. SixGeyCz aus Silizium, Germanium und Kohlenstoff, erzeugt werden, wobei einer der Werte y oder z auch Null sein darf. Mit einer solchen Zusatzschicht kann die vorderseitige Rückätzung des Halbleiterkörpers 10, insbesondere die Rückätzung von dessen vorderseitig der Abschnitte 20a gemäß den 7a und 7b angeordneter Bereiche, durch Endpunktdetektion gestoppt werden, wenn die Oberseite dieser Zusatzschicht beginnt, an der Oberfläche freizuliegen.
  • Je nachdem, ob die Zusatzschicht in der, unter der oder auf der Beschichtung 20 gemäß 3 angeordnet ist, werden die in 3 dargestellten horizontal verlaufenden Abschnitte 20b, 20c der Beschichtung 20 bei der vorderseitigen Rückätzung teilweise, vollständig oder gar nicht entfernt.
  • Ebenso kann eine solche Zusatzschicht auch bereits vor der Erzeugung der strukturierten Maskenschicht 90 und vor der Erzeugung der Gräben 60a gemäß 2 vorderseitig auf die noch nicht strukturierte Epitaxie-Schicht 12 gemäß 1 aufgebracht werden. Diese Zusatzschicht zur Endpunktkontrolle kann durch die nachfolgende maskierte Ätzung der Gräben 60a gemäß 2 zusammen mit der Epitaxie-Schicht 12 strukturiert werden und verbleibt nach der Strukturierung lediglich auf den durch die Strukturierung erzeugten Abschnitten 12a der Epitaxie-Schicht 12. Die Zusatzschicht kann beispielsweise aus SixGeyCz, wobei y, z auch einzeln gleich Null sein dürfen, oder aus einem Oxid oder einem Nitrid gebildet sein. Das Entfernen dieser Zusatzschicht erfolgt nach der Planarisierung mittels einer Fixzeit-Ätzung und/oder mittels einer selektiven Ätzung. Diesbezüglich wird auf die im Zusammenhang mit den 7a, 7b, und 8 verwiesen.
  • Die anisotrope Ätzung der Beschichtung 20 gemäß 3 zusammen mit der Zusatzschicht kann auch maskiert erfolgen, so dass an der Oberseite der Abschnitte 12a der Epitaxie-Schicht 12 (3) die Abschnitte 20c der Beschichtung 20 sowie die zwischen den Abschnitten 20c und den Abschnitten 12a befindlichen Abschnitte der Zusatzschicht ganz oder teilweise zurück bleiben, während die im Bereich der Grabenböden 61a befindlichen Abschnitte 20b der Beschichtung 20 sowie die im Bereich der Grabenböden 61a befindlichen Abschnitte der Zusatzschicht vollständig entfernt werden.
  • Bei der späteren Rückätzung können diese im Bereich der Vorderseite auf den Abschnitten 12a verbliebenen Abschnitte der Zusatzschicht zur Endpunktdetektion für die Rückätzung verwendet werden. Diese verbliebenen Abschnitte der Zusatzschicht können in einem sich anschließenden separaten Ätzschritt entfernt werden.
  • Alle bisherigen Ausführungsbeispiele beziehen sich darauf, dass die ursprünglich hergestellte Beschichtung 20 gemäß 3 zumindest abschnittweise eine Opferschicht darstellt. Eine dünne Dielektrikumsschicht kann jedoch auch ohne vorherige Erzeugung einer Opferschicht hergestellt werden. Die ursprüngliche Beschichtung 20 (3) wird hierbei bereits aus dem Material hergestellt, das für die fertige Dielektrikumsschicht verwendet werden soll.
  • Zur Herstellung einer Beschichtung 20 (3), die zugleich die herzustellende. Dielektrikumsschicht bilden soll, eignen sich bevorzugt solche Materialien, die in freier kristalliner Form eine Gitterkonstante aufweisen, welche sich von der Gitterkonstante des Halbleiterkörpers, vorzugsweise Silizium, nur geringfügig, vorzugsweise um weniger als 0,6% bei einer Temperatur von 300 K, unterscheidet. In diesem Fall pass sich – eine ausreichend dünne Beschichtung 20 vorausgesetzt – die Gitterkonstante der Beschichtung 20 weitestgehend an die Gitterkonstante des Halbleiterkörpers an.
  • Hierdurch kann auf die Beschichtung 20 bzw. deren Abschnitte 20a wieder eine monokristalline Anwachsschicht 30 aufgewachsen werden, deren Gitterkonstante sich der Gitterkonstante der Abschnitte 12a und der Gitterkonstante des Substrats 11 und damit der Gitterkonstante des Halbleiterkörpers 10 anpasst. Bevorzugte Materialen zur Herstellung einer solchen Beschichtung 20 sind beispielsweise Siliziumkarbid (SiC), Al2O3, Saphir oder Rubin.
  • Wenn die Beschichtung 20 (3) bereits aus dem Material der herzustellenden Dielektrikumsschicht gebildet ist, müssen die Abschnitte 20a der Beschichtung nicht mehr selektiv aus dem Halbleiterkörper 10 herausgeätzt und durch ein anderes Material ersetzt werden, wie dies zuvor anhand von 8 erläutert wurde. Stattdessen liegt nach dem vorderseitigen Rückätzen der Anordnungen gemäß der 7a oder 7b unmittelbar eine Anordnung gemäß 9 vor, wobei die Dielektrikumsschicht 50 beispielsweise aus Siliziumkarbid, Al2O3, Saphir oder Rubin gebildet ist.
  • Die elektrischen Eigenschaften eines TEDFETs hängen insbesondere von der Beweglichkeit der freien Ladungsträger in der Akkumulationszone, d. h. dem an die Dielektrikumsschicht angrenzenden Bereich der Driftzone, ab.
  • Die Ladungsträgerbeweglichkeit einer Halbleiterschicht kann dadurch erhöht werden, dass die Halbleiterschicht "verspannt" wird, d.h. dass die Gitterkonstante der Halbleiterschicht durch eine äußere Maßnahme von ihrer natürlichen Gitterkonstante abweicht.
  • Eine Verspannung einer Halbleiterschicht lässt sich insbesondere dadurch erreichen, dass sie auf kristallinem Material hergestellt wird, dessen Gitterkonstante von der natürlichen Gitterkonstante der Halbleiterschicht abweicht, insbesondere größer ist, als die natürliche Gitterkonstante der Halbleiterschicht.
  • So lässt sich beispielsweise eine verspannte, dotierte oder undotierte Siliziumschicht dadurch erzeugen, dass Silizium auf eine Kristallstruktur aus Silizium-Germanium, die eine größere Gitterkonstante aufweist als Silizium, aufgewachsen wird. Abhängig vom Germaniumanteil der Silizium-Germanium-Kristallstruktur, vorzugsweise 4at% bis 25at%, erhöht sich dabei in der Siliziumschicht die Elektronenbeweglichkeit um bis zu 80%, die Löcherbeweglichkeit um bis zu 30%.
  • Nachfolgend wird anhand der 11 bis 18 erläutert, wie eine aus verspanntem Silizium gebildete Driftzone eines TEDFETs hergestellt werden kann.
  • Bei dem hier vorgestellten Ausführungsbeispiel zur Herstellung eines solchen TEDFETs wird ausgehend von der Anordnung gemäß 2 zunächst die strukturierte Maskenschicht 90 entfernt. Anschließend wird eine durchgehend ausgebildete und vorzugsweise monokristalline Silizium-Germanium-Schicht konform auf die Vorderseite des Halbleiterkörpers 10 aufgebracht.
  • 11 zeigt die von der monokristallinen Silizium-Germanium-Schicht 80 nach einer Strukturierung verbliebenen vertikalen und horizontalen Abschnitte 80a bzw. 80c. Die Silizium-Germanium-Schicht 80 wird nachfolgend auch als Verspannschicht bezeichnet, da hierauf in einem späteren Verfahrensschritt eine verspannte Siliziumschicht erzeugt wird.
  • Nach dem Aufbringen der durchgehenden Verspannschicht 80 wird auf dieser eine strukturierte Maskenschicht (nicht dargestellt) aufgebracht, die Öffnungen oberhalb der Gräben aufweist. Jede dieser Öffnungen ist über einem Graben angeordnet und erstreckt sich in lateraler Richtung r zumindest bis über die vertikalen Abschnitte 80a der Verspannschicht 80, d.h. mindestens bis zu deren dem betreffenden Graben abgewandten Seiten 80d.
  • Bei einem anschließenden anisotropen Rückätzschritt unter Verwendung der strukturierten Maskenschicht werden auf den Böden der Gräben angeordnete horizontale Abschnitte der Silizium-Germanium-Schicht 80 sowie darunter liegendes Halbleitermaterial des Substrates 11 entfernt. Außerdem wird dabei die Verspannschicht 80 im Übergangsbereich zwischen den vertikalen Abschnitten 80a und den vorderseitigen horizontalen Abschnitten 80c aufgetrennt, so dass sich die in 11 dargestellte Anordnung der Abschnitte 80a und 80c der Verspannschicht 80 ergibt.
  • Entscheidend bei dem anisotropen Rückätzschritt ist insbesondere, dass die vertikalen Abschnitte 80a der Verspannschicht 80 bis unter die der Rückseite 16 zugewandten Seiten der horizontalen Abschnitte 80c der Verspannschicht 80 zurückgeätzt werden. Das bedeutet, dass die der Rückseite 16 zugewandten Seiten 80e der horizontalen Abschnitte 80c um eine Entfernung d80 weiter von der Rückseite beabstandet sind als die vorderseitigen Enden der vertikalen Abschnitte 80a.
  • Nach dem anschließenden Entfernen der strukturierten Maskenschicht wird vorderseitig eine vorzugsweise monokristalline Halbleiterschicht 81 aus Silizium aufgebracht, so dass der verbleibende Graben 60b eine Breite b' aufweist. Abschnitte der Halbleiterschicht 81 bilden die Kanalzone des zu fertigenden TEDFETs, so dass die Halbleiterschicht nachfolgend auch als Kanalschicht bezeichnet wird.
  • Die an den Böden der Gräben angeordneten horizontalen Abschnitte Kanalschicht 81 können optional unter Verwendung einer strukturierten Maskenschicht mittels eines anisotropen Ätzverfahrens entfernt werden.
  • Auf diese Anordnung wird anschließend vorderseitig eine Beschichtung 20 aufgebracht, die der Beschichtung 20 gemäß 3 entspricht und ebenso wie diese entweder eine Opferschicht darstellt, oder aber das Dielektrikum, aus dem die herzustellende Dielektrikumsschicht zumindest teilweise gebildet wird.
  • Die nachfolgenden Schritte zur weiteren Prozessierung des TEDFETs können ebenso durchgeführt werden, wie dies anhand der 3 bis 10 beschrieben wurde.
  • Wie 12 im Ergebnis zeigt, werden zunächst die horizontalen Abschnitte 20b und 20c der Beschichtung 20 mittels eines anisotropen, vorzugsweise unmaskierten Ätzschrittes entfernt.
  • Für den Fall, dass die Beschichtung 20 eine Opferschicht aus Halbleitermaterial darstellt, das in poröses Halbleitermaterial umgewandelt werden soll, wird – nach oder bevorzugt vor dem anisotropen Ätzschritt zur Entfernung der horizontalen Abschnitte 20b und 20c – die Beschichtung 20 mittels eines der vorangehend beschriebenen Verfahren in poröses Halbleitermaterial umgewandelt.
  • 13 zeigt die Anordnung gemäß 12 nach dem Aufbringen einer vorzugsweise monokristallinen Anwachsschicht 30, in der mittels Implantation eine Diode 35, 36 mit einer stark n-dotierten Diodenzone 35 und mit einer p-dotierten Diodenzone 36 erzeugt wurde.
  • Anschließend werden die Restgräben 60c entsprechen den beim Übergang von der Anordnung gemäß 6 zur Anordnung gemäß einer der 7a oder 7b beschriebenen Schritten mit vorzugsweise monokristallinem Silizium 40a, 40b gemäß 7a oder mit vorzugsweise monokristallinem Silizium 40a, 40b und einem Dielektrikum 40c, 40d gemäß 7b aufgefüllt.
  • Anschließend erfolgen ein Planarisierungsschritt zur Planarisierung der Vorderseite, wie er vorangehend für die Planarisierung der Anordnungen gemäß den 7a bzw. 7b erläutert wurde.
  • Bei einem nachfolgenden zweistufiger Rückätzschritt wird die Anordnung zurückgeätzt, so dass sich die vertikalen Abschnitte 20a der Beschichtung 20 bis zur vorderseitigen Oberfläche erstrecken.
  • Wie 14 im Ergebnis zeigt, wird die Anordnung in einem ersten Ätzschritt vorderseitig soweit zurückgeätzt, bis durch Endpunkt-Detektion das Erreichen der horizontalen Abschnitte 80c der Verspannschicht 80 festgestellt wird.
  • 15 zeigt die Anordnung gemäß 14 nach einem zweiten Ätzschritt, in dem die Vorderseite mittels einer Fixzeit-Ätzung zumindest bis zu den der Rückseite 16 zugewandten Seiten 80e der horizontalen Abschnitte 80c zurückgeätzt wird, wobei im Idealfall die Planarität der Vorderseite erhalten bleibt.
  • 16 zeigt die Anordnung gemäß 15 für den Fall, dass die dort dargestellte Beschichtung 20 als Opferschicht ausgebildet ist, nach dem Ersetzen der Opferschicht durch ein Dielektrikum. Hierzu können dieselben Schritte angewandt werden wie beim Übergang der Anordnung gemäß 8 zu der Anordnung gemäß 9 beschrieben wurde. Hierbei wurden die vertikalen Abschnitte 20a gemäß 15 durch selektive Ätzung entfernt und durch ein Dielektrikum 50 ersetzt.
  • Bei der selektive Ätzung der vertikalen Abschnitte 20a gemäß 15 ist zu beachten, dass sich die vertikalen Abschnitte 80a der Verspannschicht 80 vorzugsweise nicht bis zur Vorderseite erstrecken, wenn sie durch die selektive Ätzung nicht angegriffen werden sollen.
  • In dem Fall, in dem die Beschichtung 20 keine Opferschicht darstellt, sondern bereits das Material enthält, aus dem die herzustellende Dielektrikumsschicht gebildet ist, kann das selektive Ätzen und Ersetzen der vertikalen Abschnitte 20a gemäß 15 entfallen. Die vertikalen Abschnitte 20a gemäß 15 sind dann identisch mit den Abschnitten 50 gemäß 16, so dass für die weitere Betrachtung von der Anordnung gemäß 16 ausgegangen werden kann.
  • Wie in 17 im Ergebnis zeigt, kann die Anordnung gemäß 16 optional vorderseitig so weit zurückgeätzt werden, dass sich die vorderseitigen Enden 50a der Dielektrikumsschicht 50 bis zur Vorderseite 15d erstrecken.
  • 18 zeigt einen TEDFET, der aus der Anordnung gemäß 17 dadurch hervorgeht, dass – wie bereits anhand der Anordnung gemäß 10 beschrieben – in lateralen Bereichen 70, die jeweils durch die Abmessungen der Abschnitte 12a' der Epitaxie-Schicht 12 vorgegeben sind, klassische MOSFET-Transistor-Zellen 70 mit Gate-Elektroden 71, Gate-Isolationen 75, schwach p-dotierten Body-Zonen 72, stark p-dotierten Bypass-Zonen 73, stark n-dotierten Source-Zonen 74, eine strukturierte vorderseitige Metallisierung 76 sowie eine rückseitige Metallisierung 77 hergestellt werden.
    • 10
    Halbleiterkörper
    11
    Substrat
    12
    Epitaxie-Schicht
    12a
    Abschnitt der Epitaxie-Schicht
    12a''
    Akkumulationszone
    15a-15d
    Vorderseite des Halbleiterkörpers
    16
    Rückseite des Halbleiterkörpers
    20
    Beschichtung
    20a
    vertikaler Abschnitt der Beschichtung
    20b
    horizontaler Abschnitt der Beschichtung
    20c
    horizontaler Abschnitt der Beschichtung
    30
    Anwachsschicht
    35
    stark n-dotierte Diodenzone
    36
    p-dotierte Diodenzone
    40
    Füllschicht
    40a
    grabenseitiger Abschnitt der Füllschicht aus Halbleitermaterial
    40a'
    verbleibender Abschnitt der Füllschicht
    40b
    vorderseitiger Abschnitt der Füllschicht aus Halbleitermaterial
    40c
    grabenseitiger Abschnitt der Restfüllung aus Dielektrikum
    40d
    vorderseitiger Abschnitt der Restfüllung aus Dielektrikum
    40e
    Vertiefung der Füllschicht
    41
    Halbleiterschicht
    45
    Endpunkt-Detektionsschicht
    50
    Dielektrikumsschicht
    50a
    vorderseitiges Ende der Dielektrikumsschicht
    60a
    Graben
    60b
    verbliebener Graben
    60b'
    verbliebener Graben
    60c
    verbliebener Graben
    61a
    Boden des Grabens
    61b
    Boden des verbliebenen Grabens
    61c
    Boden des verbliebenen Grabens
    62a
    Seitenwand des Grabens
    62b
    Seitenwand des verbliebenen Grabens
    62c
    Seitenwand des verbliebenen Grabens
    70
    MOS-Transistor-Zelle
    71
    Gate-Elektrode
    72
    Body-Zone
    73
    Bypass-Zone
    74
    Source-Zone
    75
    Gate-Isolation
    76
    strukturierte vorderseitige Metallisierung
    76a
    Metallisierung 76a der Source-Elektrode
    76b
    Anschlusselektrode
    77
    rückseitige Metallisierung
    80
    Verspannschicht
    80a
    vertikaler Abschnitt der Verspannschicht
    80c
    vorderseitiger horizontaler Abschnitt der Verspannschicht
    80d
    dem Graben abgewandte Seite des vertikalen Abschnitts der Verspannschicht
    80e
    rückseitige Seite der vorderseitigen horizontalen Abschnitte der Verspannschicht
    81
    Kanalschicht
    81a
    vertikaler Abschnitt der Kanalschicht
    81c
    horizontaler Abschnitt der Kanalschicht
    90
    strukturierte Maskenschicht
    b
    Breite des ursprünglichen Grabens
    b'
    Breite des Grabens
    d20
    Dicke der Beschichtung
    d30
    Dicke der Anwachsschicht
    d80
    Vertikalabstand zwischen dem vorderseitigen Ende des vertikalen Abschnitts der Verspannschicht und der der Rückseite des Halbleiterkörpers zugewandten Seite der vorderseitigen horizontalen Abschnitts der Verspanschicht
    t
    Tiefe des Grabens
    r
    laterale Richtung
    v
    vertikale Richtung

Claims (32)

  1. Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Vorderseite (15a) und einen Driftzonenbereich (11) aufweisenden Halbleiterkörpers (10), – Erzeugen eines sich ausgehend von der Vorderseite (15a) zumindest in den Halbleiterkörper (10) hinein erstreckenden Grabens (60a), wobei der Driftzonenbereich (11) in einem Raumbereich entfernt wird, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens (60a) angeordneten Opferschicht (20), – zumindest teilweises Auffüllen des Grabens (60a) mit einem an die Opferschicht (20) angrenzenden Halbleitermaterial, das derart gewählt ist, dass der Quotient aus der Netto-Dotierstoffladung des in dem Raumbereich des entfernten Driftzonenbereichs angeordneten Halbleitermaterials und aus der Gesamtfläche der zwischen dem Halbleitermaterial und dem Driftzonenbereich (11) angeordneten Abschnitte der Opferschicht (20) kleiner ist als die Durchbruchsladung des Halbleitermaterials, und – Erzeugen einer Dielektrikumsschicht (50), indem die Opferschicht (20) zumindest abschnittweise entfernt und durch ein Dielektrikum ersetzt wird.
  2. Verfahren nach Anspruch 1, bei dem der Halbleiterkörper (10) vor dem zumindest abschnittweisen Ersetzen der Opferschicht (20) von seiner Vorderseite (15c) aus so weit zurückgeätzt wird, dass sich zumindest ein vertikaler Abschnitt (20a) der Opferschicht (20) bis an die Oberfläche (15c) des Halbleiterkörpers (10) erstreckt.
  3. Verfahren nach einem der Ansprüche 1 oder 2, bei dem die Opferschicht (20) gegenüber dem an sie angrenzenden Material des Driftzonenbereichs (11) und gegenüber dem Halbleitermaterial eine erhöhte Ätz-Selektivität aufweist.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem in der Opferschicht (20) Poren erzeugt werden.
  5. Verfahren nach Anspruch 4, bei dem das Erzeugen der Poren vor dem zumindest teilweisen Auffüllen des Grabens (60a) erfolgt.
  6. Verfahren nach Anspruch 4 oder 5, bei dem die Opferschicht (20) als dotierte Schicht hergestellt oder nach ihrer Herstellung dotiert wird und bei dem das Erzeugen der Poren durch selektives chemisches oder anodisches elektrochemisches Ätzen der dotierten Opferschicht (20) erfolgt.
  7. Verfahren nach Anspruch 6, bei dem die Opferschicht (20) mit Kohlenstoff und/oder Germanium dotiert wird.
  8. Verfahren nach Anspruch 6 oder 7, bei dem die Opferschicht (20) vor der Erzeugung der Poren p-dotiert ist und eine Dotierstoffkonzentration von wenigstens 1016 cm–3 aufweist.
  9. Verfahren nach Anspruch 6 oder 7, bei dem die Opferschicht (20) vor der Erzeugung der Poren n-dotiert ist und eine Dotierstoffkonzentration von wenigstens 1018 cm–3 aufweist.
  10. Verfahren nach einem der Ansprüche 4 bis 9, bei dem die Opferschicht (20) abgesehen von Dotierstoffen aus demselben Halbleitergrundmaterial gebildet ist wie der Halbleiterkörper (10).
  11. Verfahren nach einem der Ansprüche 4 bis 11, bei dem in und/oder unter und/oder über der Opferschicht (20) eine Zusatzschicht aus SixGeyCz erzeugt wird, wobei x verschieden ist von Null und wobei x und z nicht beide gleichzeitig Null sind.
  12. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Opferschicht (20) aus Silizium-Germanium (SiGe) und/oder Aluminiumoxid (Al2O3) und/oder Saphir und/oder Rubin gebildet ist oder wenigstens einen dieser Stoffe aufweist.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem durch das zumindest abschnittweise Entfernen der Opferschicht (20) ein Opferschichtgraben erzeugt wird, dessen Seitenwände zumindest abschnittweise thermisch oxidiert werden.
  14. Verfahren nach Anspruch 13, bei dem der Opferschichtgraben durch das zumindest abschnittweise thermische Oxidieren zumindest in dem Raumbereich des entfernten Driftzonenbereichs geschlossen wird.
  15. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Opferschicht (20) eine Dicke (d20) von 50% bis 60% Prozent der Dicke (d50) der Dielektrikumsschicht (20, 50) aufweist.
  16. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Opferschicht (20) eine Dicke (d20) von 10 nm bis 35 nm aufweist.
  17. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dielektrikumsschicht (50) eine Dicke (d50) von 30 nm bis 105 nm aufweist.
  18. Verfahren nach Anspruch 17, bei dem die Dielektrikumsschicht (50) eine Dicke (d50) von 50 nm bis 105 nm aufweist.
  19. Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Vorderseite (15a) und einen Driftzonenbereich (11) aufweisenden Halbleiterkörpers (10), – Erzeugen eines sich ausgehend von der Vorderseite (15a) zumindest in den Halbleiterkörper (10) hinein erstreckenden Grabens (60a), wobei der Driftzonenbereich (11) in einem Raumbereich entfernt wird, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens (60a) angeordneten Dielektrikumsschicht (20), und – zumindest teilweises Auffüllen des Grabens (60a) mit einem an die Dielektrikumsschicht (20) angrenzenden Halbleitermaterial, das derart gewählt ist, dass der Quotient aus der Netto-Dotierstoffladung des in dem Raumbereich des entfernten Driftzonenbereichs angeordneten Halbleitermaterials und aus der Gesamtfläche der zwischen dem Halbleitermaterial und dem Driftzonenbereich (11) angeordneten Abschnitte der Dielektrikumsschicht (20) kleiner ist als die Durchbruchsladung des Halbleitermaterials.
  20. Verfahren nach Anspruch 19, bei dem die Dielektrikumsschicht (20, 50) aus Siliziumkarbid oder Siliziumdioxid gebildet ist oder zumindest einen dieser Stoffe umfasst.
  21. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Opferschicht (20) und/oder die Dielektrikumsschicht kristallin oder monokristallin ausgebildet ist und eine Gitterkonstante aufweist, die sich bei einer Temperatur von 300 K um höchstens 0,6% von der Gitterkonstante eines von äußeren Einwirkungen freien Kristalls unterscheidet, der aus einem Halbleitermaterial vom Typ des zum zumindest teilweisen Auffüllen des Grabens (60a) verwendeten Halbleitermaterials gebildet ist.
  22. Verfahren nach einem der vorangehenden Ansprüche, bei dem auf die Opferschicht (20) oder auf die Dielektrikumsschicht (20) zumindest im Bereich der Seitenwand (62b) des Grabens (60b) wenigstens abschnittweise eine dotierte, kristalline Anwachsschicht (30) aus einem Halbleitergrundmaterial aufgebracht wird.
  23. Verfahren nach Anspruch 22, bei dem die Anwachsschicht (30) monokristallin hergestellt wird.
  24. Verfahren nach Anspruch 22 oder 23, bei dem das die Anwachsschicht (30) bildende Halbleitergrundmaterial vom selben Typ ist wie das Halbleitergrundmaterial des Driftzonenbereichs (11).
  25. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Graben (60a) pro 100 V Sperrspannungsfestigkeit des herzustellenden Halbleiterbauelements eine Breite von 0,05 μm bis 1,5 μm aufweist.
  26. Verfahren nach Anspruch 25, bei dem der Graben (60a) eine Breite von 0,4 μm bis 5 μm aufweist.
  27. Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Vorderseite (15a) und einen Driftzonenbereich (11) aufweisenden Halbleiterkörpers (10), – Erzeugen eines sich ausgehend von der Vorderseite (15a) zumindest in den Halbleiterkörper (10) hinein erstrecken den Grabens (60a), wobei der Driftzonenbereich (11) in einem Raumbereich entfernt wird, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens angeordneten Verspannschicht (80) aus kristallinem oder monokristallinem Halbleitermaterial, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a') des Grabens auf der Verspannschicht (80) angeordneten Kanalschicht (81) aus kristallinem oder monokristallinem Halbleitermaterial, dessen Gitterkonstante sich von der Gitterkonstante der Verspannschicht (80) unterscheidet, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens (60b) auf der Kanalschicht (81) angeordneten Opferschicht (20), – zumindest teilweises Auffüllen des Grabens (60c) mit einem an die Opferschicht (20) angrenzenden Halbleiter-Füllmaterial, das derart gewählt ist, dass der Quotient aus der Netto-Dotierstoffladung des gesamten in dem Raumbereich des entfernten Driftzonenbereichs angeordneten Halbleiter-Füllmaterials und aus der Gesamtfläche der zwischen dem Halbleitermaterial und dem Driftzonenbereich (11) angeordneten Abschnitte der Opferschicht (20) kleiner ist als die Durchbruchsladung des Halbleitermaterials, und – Erzeugen einer Dielektrikumsschicht (50), indem die Opferschicht (20) zumindest abschnittweise entfernt und durch ein Dielektrikum ersetzt wird.
  28. Verfahren nach Anspruch 27, bei dem die Gitterkonstante der Kanalschicht (81) um höchstens 0,6% von der Gitterkonstante der Verspannschicht (80) abweicht.
  29. Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Vorderseite (15a) und einen Driftzonenbereich (11) aufweisenden Halbleiterkörpers (10), – Erzeugen eines sich ausgehend von der Vorderseite (15a) zumindest in den Halbleiterkörper (10) hinein erstreckenden Grabens (60a), wobei der Driftzonenbereich (11) in einem Raumbereich entfernt wird, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens (60b) angeordneten Verspannschicht (80) aus kristallinem oder monokristallinem Halbleitermaterial, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a') des Grabens (60b) auf der Verspannschicht (80) angeordneten Kanalschicht (81) aus kristallinem oder monokristallinem Halbleitermaterial, dessen Gitterkonstante sich von der Gitterkonstante der Verspannschicht (80) unterscheidet, – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens (60b) auf der Kanalschicht (81) angeordneten Dielektrikumsschicht (20), und – zumindest teilweises Auffüllen des Grabens (60b) mit einem an die Dielektrikumsschicht (20) angrenzenden Halbleiter-Füllmaterial, das derart gewählt ist, dass der Quotient aus der Netto-Dotierstoffladung des gesamten in dem Raumbereich des entfernten Driftzonenbereichs angeordneten Halbleiter-Füllmaterials und aus der Gesamtfläche der zwischen dem Halbleitermaterial und dem Driftzonenbereich (11) angeordneten Abschnitte der Dielektrikumsschicht (20) kleiner ist als die Durchbruchsladung des Halbleitermaterials. – Erzeugen einer zumindest abschnittweise an den Seitenwänden (62a) des Grabens (60a) angeordneten Dielektrikumsschicht (20), und – zumindest teilweises Auffüllen des Grabens (60a) mit einem an die Dielektrikumsschicht (20) angrenzenden Halbleitermaterial, das derart gewählt ist, dass der Quotient aus der Netto-Dotierstoffladung des in dem Raumbereich des entfernten Driftzonenbereichs angeordneten Halbleitermaterials und aus der Gesamtfläche der zwischen dem Halbleitermaterial und dem Driftzonenbereich (11) angeordneten Abschnitte der Dielektrikumsschicht (20) kleiner ist als die Durchbruchsladung des Halbleitermaterials.
  30. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dielektrikumsschicht (20, 50) einen Abschnitt (20a, 50a) aufweist, der sich in einer zur Vorderseite (15c) senkrechten vertikalen Richtung (v) pro 100 V Sperrspannungsfestigkeit des herzustellenden Halbleiterbauelements 5 μm bis 15 μm in den Halbleiterkörper (10) hinein erstreckt.
  31. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dielektrikumsschicht (20, 50) einen Abschnitt (20a, 50a) aufweist, der sich in einer zur Vorderseite (15c) senkrechten vertikalen Richtung (v) wenigstens 30 μm in den Halbleiterkörper (10) hinein erstreckt.
  32. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dielektrikumsschicht (20, 50) einen Abschnitt (20a, 50a) aufweist, der sich in einer zur Vorderseite (15c) senkrechten vertikalen Richtung (v) wenigstens 50 μm in den Halbleiterkörper (10) hinein erstreckt.
DE102005046711A 2005-09-29 2005-09-29 Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten Expired - Fee Related DE102005046711B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005046711A DE102005046711B4 (de) 2005-09-29 2005-09-29 Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US11/540,922 US7459365B2 (en) 2005-09-29 2006-09-29 Method for fabricating a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005046711A DE102005046711B4 (de) 2005-09-29 2005-09-29 Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten

Publications (2)

Publication Number Publication Date
DE102005046711A1 true DE102005046711A1 (de) 2007-04-05
DE102005046711B4 DE102005046711B4 (de) 2007-12-27

Family

ID=37852634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005046711A Expired - Fee Related DE102005046711B4 (de) 2005-09-29 2005-09-29 Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten

Country Status (2)

Country Link
US (1) US7459365B2 (de)
DE (1) DE102005046711B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004320A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Ag Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
DE102010017483A1 (de) * 2010-06-21 2011-12-22 Infineon Technologies Ag Integriertes Halbleiterbauelement und ein Herstellungsverfahren dafür
US8749018B2 (en) 2010-06-21 2014-06-10 Infineon Technologies Ag Integrated semiconductor device having an insulating structure and a manufacturing method
DE102011056157B4 (de) 2010-12-10 2020-07-09 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516454A (ja) * 2004-10-07 2008-05-15 フェアチャイルド・セミコンダクター・コーポレーション バンドギャップが改善されたｍｏｓゲートパワートランジスタ
US7504691B2 (en) * 2004-10-07 2009-03-17 Fairchild Semiconductor Corporation Power trench MOSFETs having SiGe/Si channel structure
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US7564096B2 (en) 2007-02-09 2009-07-21 Fairchild Semiconductor Corporation Scalable power field effect transistor with improved heavy body structure and method of manufacture
US7821033B2 (en) * 2007-02-15 2010-10-26 Infineon Technologies Austria Ag Semiconductor component comprising a drift zone and a drift control zone
US7858422B1 (en) 2007-03-09 2010-12-28 Silicon Labs Sc, Inc. MEMS coupler and method to form the same
US7816166B1 (en) * 2007-03-09 2010-10-19 Silicon Labs Sc, Inc. Method to form a MEMS structure having a suspended portion
DE102007046557A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterstruktur mit verfüllter Ausnehmung
US7825465B2 (en) * 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region
US7977768B2 (en) * 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7999311B2 (en) * 2009-06-01 2011-08-16 Infineon Technologies Austria Ag Semiconductor device
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US9245760B2 (en) 2010-09-30 2016-01-26 Infineon Technologies Ag Methods of forming epitaxial layers on a porous semiconductor layer
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
DE102012003748B4 (de) 2011-03-01 2016-12-15 Infineon Technologies Austria Ag Verfahren zum Herstellen eines porösen Halbleiterkörpergebiets und zum Einbringen eines Fremdstoffes
US8461645B2 (en) * 2011-03-16 2013-06-11 Infineon Technologies Austria Ag Power semiconductor device
US8541833B2 (en) 2011-04-08 2013-09-24 Infineon Technologies Austria Ag Power transistor device vertical integration
US8394712B2 (en) 2011-05-05 2013-03-12 International Business Machines Corporation Cavity-free interface between extension regions and embedded silicon-carbon alloy source/drain regions
US9112053B2 (en) * 2011-06-30 2015-08-18 Infineon Technologies Austria Ag Method for producing a semiconductor device including a dielectric layer
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013175655A (ja) 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
US20140002145A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Driving circuit for a transistor
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
US8963244B2 (en) * 2013-05-15 2015-02-24 Infineon Technologies Austria Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9064953B2 (en) 2013-06-12 2015-06-23 Infineon Technologies Austria Ag Semiconductor device including a drift zone and a drift control zone
US9318483B2 (en) 2013-12-23 2016-04-19 Infineon Technologies Austria Ag Reverse blocking transistor device
DE102014107379A1 (de) 2014-05-26 2015-11-26 Ernst-Abbe-Fachhochschule Jena Halbleiterbauelement und Verfahren zu seiner Herstellung
US9379184B1 (en) * 2015-02-18 2016-06-28 International Business Machines Corporation Secure chip with physically unclonable function
US10818558B2 (en) * 2015-04-24 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having trench and manufacturing method thereof
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
US10679984B2 (en) * 2018-07-10 2020-06-09 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
US11164740B2 (en) * 2019-10-09 2021-11-02 Newport Fab, Llc Semiconductor structure having porous semiconductor layer for RF devices
US11195920B2 (en) 2019-10-09 2021-12-07 Newport Fab, Llc Semiconductor structure having porous semiconductor segment for RF devices and bulk semiconductor region for non-RF devices
US11145572B2 (en) * 2019-10-09 2021-10-12 Newport Fab, Llc Semiconductor structure having through-substrate via (TSV) in porous semiconductor region

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067332A2 (en) * 2001-02-22 2002-08-29 Koninklijke Philips Electronics N.V. Semiconductor devices having field shaping regions
DE10214175A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345222A (en) 1963-09-28 1967-10-03 Hitachi Ltd Method of forming a semiconductor device by etching and epitaxial deposition
US4522662A (en) * 1983-08-12 1985-06-11 Hewlett-Packard Company CVD lateral epitaxial growth of silicon over insulators
EP0296348B1 (de) * 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067332A2 (en) * 2001-02-22 2002-08-29 Koninklijke Philips Electronics N.V. Semiconductor devices having field shaping regions
DE10214175A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004320A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Ag Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
US8513730B2 (en) 2007-01-29 2013-08-20 Infineon Technologies Ag Semiconductor component with vertical structures having a high aspect ratio and method
DE102010017483A1 (de) * 2010-06-21 2011-12-22 Infineon Technologies Ag Integriertes Halbleiterbauelement und ein Herstellungsverfahren dafür
US8749018B2 (en) 2010-06-21 2014-06-10 Infineon Technologies Ag Integrated semiconductor device having an insulating structure and a manufacturing method
US9257448B2 (en) 2010-06-21 2016-02-09 Infineon Technologies Ag Integrated semiconductor device having an insulating structure and a manufacturing method
DE102010017483B4 (de) * 2010-06-21 2017-02-16 Infineon Technologies Ag Integriertes Halbleiterbauelement und ein Herstellungsverfahren dafür
DE102011056157B4 (de) 2010-12-10 2020-07-09 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas

Also Published As

Publication number Publication date
US7459365B2 (en) 2008-12-02
DE102005046711B4 (de) 2007-12-27
US20070108513A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
DE60130647T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einer versenkten isolierschicht mit veränderlicher dicke
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102009027008B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements oder eines Transistorbauelements mit einer dünnen Fremdmaterialschicht in einem Halbleiterkörper
DE102007004320A1 (de) Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102010063850A1 (de) Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE102014206361A1 (de) Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
DE102015122938B4 (de) Transistor mit feldelektrode und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee