DE112010005101B4 - Epitaxial-wafer und halbleiterelement - Google Patents

Epitaxial-wafer und halbleiterelement Download PDF

Info

Publication number
DE112010005101B4
DE112010005101B4 DE112010005101.1T DE112010005101T DE112010005101B4 DE 112010005101 B4 DE112010005101 B4 DE 112010005101B4 DE 112010005101 T DE112010005101 T DE 112010005101T DE 112010005101 B4 DE112010005101 B4 DE 112010005101B4
Authority
DE
Germany
Prior art keywords
layer
silicon carbide
dopant
buffer layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010005101.1T
Other languages
English (en)
Other versions
DE112010005101T5 (de
Inventor
Kenichi Ohtsuka
Kenichi Kuroda
Hiroshi Watanabe
Naoki Yutani
Hiroaki Sumitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112010005101T5 publication Critical patent/DE112010005101T5/de
Application granted granted Critical
Publication of DE112010005101B4 publication Critical patent/DE112010005101B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Epitaxial-Wafer, der Folgendes aufweist:- ein Siliciumkarbid-Substrat (1) eines ersten Leitfähigkeitstyps, in das ein Dotierstoff mit einer Konzentration C dotiert ist, wobei der Dotierstoff eine Gitterkonstante aufweist, die durch Dotieren geringer wird;- eine Pufferschicht (2) des ersten Leitfähigkeitstyps, die sich auf dem Siliciumkarbid-Substrat (1) befindet und in die der Dotierstoff dotiert ist; und- eine epitaxial aufgewachsene Siliciumkarbid-Schicht (3) des ersten Leitfähigkeitstyps, die sich auf der Pufferschicht (2) befindet und in die der Dotierstoff mit einer geringeren Konzentration dotiert ist als der Konzentration des Siliciumkarbid-Substrats (1), wobei die Pufferschicht (2) derart ausgebildet ist, dass sie eine mehrlagige Struktur aufweist, die zwei oder mehr geschichtete Lagen mit etwa der gleichen identischen Dicke beinhaltet, und wobei eine Dotierungskonzentration einer K-ten Schicht ausgehend von der Seite der epitaxial aufgewachsenen Siliciumkarbid-Schicht (3) C • K / (N + 1) beträgt, wobei N die Anzahl der Lagen der mehrlagigen Struktur darstellt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf einen aus Siliciumkarbid hergestellten Epitaxial-Wafer sowie auf ein unter Verwendung des Epitaxial-Wafers gebildetes Halbleiterelement.
  • Stand der Technik
  • Bei Halbleiterelementen, die einen Siliciumkarbid-Halbleiter als Strukturelement verwenden, wird eine auf einem Substrat mit niedrigem Widerstand epitaxial aufgewachsene Schicht häufig als Betriebsschicht verwendet. Bei Leistungshalbleiterelementen hat eine durch epitaxiales Wachstum gebildete Schicht die Funktion einer Spannungsstandhalteschicht, wobei die durch epitaxiales Wachstum gebildete Schicht normalerweise als einzelne Lage gebildet wird (siehe z.B. Patentdokument 1).
  • In vielen Fällen hat die epitaxial aufgewachsene Schicht in Abhängigkeit von einer Spannung für den Betrieb eine Dicke von 3 µm bis 100 µm oder mehr sowie eine Dotierungskonzentration in der Größenordnung von höchstens 1016 cm-3 oder in vielen Fällen in der Größenordnung von 1015 cm-3. Dagegen wird ein Dotierstoff mit einer Konzentration von etwa 1019 cm-3 in ein Kristallmaterial mit niedrigem Widerstand dotiert, das in vielen Fällen zu einem Substrat wird.
  • Somit besteht ein beträchtlicher Unterschied in der Dotierungskonzentration zwischen der epitaxial aufgewachsenen Schicht (Spannungsstandhalteschicht bzw. Schicht mit Spannungsfestigkeit) und dem Substrat, der zu einer Differenz in der Gitterkonstante zwischen diesen führt.
  • In einem Fall, in dem die epitaxial aufgewachsene Schicht eine größere Dicke aufweist, kommt es zu Beeinträchtigungen der Kristallqualität der epitaxial aufgewachsenen Schicht aufgrund einer Gitterkonstanten-Differenz, d.h. zur Einbringung eines Kristalldefekts als Begleiterscheinung einer Gitterfehlanpassung. Infolgedessen wird die Trägermobilität geringer, wobei dies zu dem Problem eines steigenden Widerstands des Elements führt.
  • Bei einem Siliciumkarbid-Kristall mit einer (11-20)-Ebene ist daher im Stand der Technik offenbart, dass eine Pufferschicht mit einer Dotierungskonzentration von 2 × 1015 bis 3 × 1019 cm-3 und einer Schichtdicke von 0,3 µm bis 15 µm zwischen dem Substrat und der epitaxial aufgewachsenen Schicht vorgesehen ist, um die Auswirkungen auf die Kristallqualität aufgrund einer Gitterkonstanten-Differenz abzuschwächen, wobei gemäß der Beschreibung eine Einzellagenschicht, eine Struktur mit stufigem Gradienten oder eine Struktur mit kontinuierlichem Gradienten in dem Bereich der vorstehend genannten Dotierungskonzentration und Schichtdicke vorhanden ist (siehe z.B. Patentdokument 2).
  • Bei Siliciumkarbid-Kristallen mit einer (0001)-Ebene und einer (000-1)-Ebene beschreibt der Stand der Technik, dass als Pufferschicht zwischen einem Substrat und einer epitaxial aufgewachsenen Schicht eine Vielzahl von Lagen mit einer Dotierungskonzentration von etwa 1/10 bis 1/2 der Dotierungskonzentration eines als Basis dienenden Substrats aufeinander geschichtet sind, um eine Schicht mit stufigem Gradienten zu schaffen, deren Dotierungskonzentration sich stufenweise ändert, um das Einbringen einer Basisebenen-Verlagerung in die epitaxial aufgewachsene Schicht zu verhindern (siehe z.B. Patentdokument 3).
  • Das Patentdokument 4 betrifft einen herkömmlichen Epitaxial-Wafer, der ein Siliciumkarbid-Substrat eines ersten Leitfähigkeitstyps, eine Pufferschicht des ersten Leitfähigkeitstyps und eine epitaxial aufgewachsene Siliciumkarbid-Schicht des ersten Leitfähigkeitstyps aufweist. Die Pufferschicht ist auf dem Siliciumkarbid-Substrat angeordnet, und die epitaxial aufgewachsene Siliciumkarbid-Schicht ist auf der Pufferschicht angeordnet. Die Pufferschicht ist dabei aus einer Vielzahl von Lagen ausgebildet, wobei die Lagen jeweils eine Konzentration aufweisen, die sequentiell und schrittweise von der Seite der epitaxial aufgewachsenen Siliciumkarbid-Schicht aus logarithmisch zunimmt.
  • Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP H06- 268 202 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2000 - 319 099 A
    • Patentdokument 3: Japanische Patentanmeldungs-Offenlegungsschrift JP 2008 - 074 661 A
    • Patentdokument 4: US 2009/0 302 328 A1 .
  • Offenbarung der Erfindung
  • Mit der Erfindung zu lösende Aufgabe
  • Bei einem Epitaxial-Wafer und einem Halbleiterelement, die gemäß der vorstehenden Beschreibung aus einem herkömmlichen Siliciumkarbid-Halbleiterelement gebildet sind, offenbart der Stand der Technik, dass eine Einzellagenschicht oder eine Pufferschicht mit einer stufigen Gradientenstruktur oder einer kontinuierlichen Gradientenstruktur mit sich stufenweise bzw. kontinuierlich ändernder Dotierungskonzentration zwischen einem Substrat und einer epitaxial aufgewachsenen Schicht vorgesehen ist, die zu einer Spannungshalteschicht wird.
  • Jedoch ist keine geeignete Konfiguration in Abhängigkeit von den Typen oder Konzentrationen von Dotierstoffen eines Substrats und einer epitaxial aufgewachsenen Schicht beschrieben. Insbesondere ist die Konfiguration der Pufferschicht, bei der die Richtung der durch einen einzubringenden Dotierstoff verursachten Gitterfehlanpassung berücksichtigt wird, nicht als Pufferschicht mit einer stufigen Gradientenstruktur und als Pufferschicht mit einer kontinuierlichen Gradientenstruktur beschrieben.
  • Somit wird bei einem herkömmlichen Siliciumkarbid-Epitaxial-Wafer und -Halbleiterelement die Kristallqualität der epitaxial aufgewachsenen Schicht beeinträchtigt, und es kommt zu gelegentlichen Einbußen bei der Trägermobilität.
  • Die vorliegende Erfindung ist zum Lösen des vorstehend geschilderten Problems erfolgt, und ihre Aufgabe besteht in der Angabe eines Epitaxial-Wafers und eines Halbleiterelements, bei denen die Kristallqualität einer epitaxial aufgewachsenen Schicht im Vergleich zum Stand der Technik weiter verbessert ist, eine Verringerung der Trägermobilität selbst dann nicht auftritt, wenn eine epitaxial aufgewachsene Schicht mit großer Schichtdicke gebildet wird, und die außerdem einen geringen Elementwiderstand aufweisen.
  • Mittel zum Lösen des Problems
  • Die der vorliegenden Erfindung zugrundeliegende Aufgabe wird durch einen Epitaxial-Wafer gemäß dem Gegenstand des Anspruchs 1 sowie durch ein Halbleiterelement gemäß dem Gegenstand des Anspruchs 4 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen 2, 3, 5 und 6 angegeben.
  • Ein Epitaxial-Wafer und ein Halbleiterelement gemäß der vorliegenden Erfindung weisen insbesondere Folgendes auf: ein Siliciumkarbid-Substrat eines ersten Leitfähigkeitstyps, in das ein Dotierstoff mit einer durch Dotierung sinkenden Gitterkonstante mit einer Konzentration C dotiert ist, eine Pufferschicht des ersten Leitfähigkeitstyps, die sich auf dem Siliciumkarbid-Substrat befindet und in die der Dotierstoff dotiert ist; und eine epitaxial aufgewachsene Siliciumkarbid-Schicht des ersten Leitfähigkeitstyps, die sich auf der Pufferschicht befindet und in die der Dotierstoff mit einer geringeren Konzentration dotiert ist als der Konzentration des Siliciumkarbid-Substrats, wobei die Pufferschicht als mehrlagige Struktur ausgebildet ist, die zwei oder mehr geschichtete Lagen mit etwa der gleichen Dicke beinhaltet, und wobei eine Dotierungskonzentration einer K-ten Schicht ausgehend von der Seite der epitaxial aufgewachsenen Siliciumkarbid-Schicht C • K (N + 1) beträgt, wobei N die Anzahl der Lagen der mehrlagigen Struktur darstellt.
  • Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung kann die Gitterfehlanpassung zwischen einem Siliciumkarbid-Substrat und einer epitaxial aufgewachsenen Schicht effektiv vermindert werden, so dass verhindert wird, dass ein Kristalldefekt aufgrund einer Gitterkonstanten-Differenz zwischen dem Siliciumkarbid-Substrat und der epitaxial aufgewachsenen Schicht in die epitaxial aufgewachsene Schicht eingebracht wird.
  • Infolgedessen wird eine Beeinträchtigung der Kristallqualität der epitaxial aufgewachsenen Schicht verhindert, so dass sich ein Epitaxial-Wafer und ein Halbleiterelement erzielen lassen, bei denen eine Verschlechterung der Kristallqualität einer epitaxial aufgewachsenen Schicht verhindert wird, keine Verminderung der Trägermobilität auftritt, selbst wenn eine epitaxial aufgewachsene Schicht mit großer Schichtdicke gebildet wird, und die ferner einen geringen Elementwiderstand aufweisen.
  • Figurenliste
  • In den Zeichnungen zeigen:
    • 1 eine Querschnittsdarstellung zur Erläuterung der Struktur eines Halbleiterelements gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 2 eine Querschnittsdarstellung zur Erläuterung der Struktur eines Epitaxial-Wafers gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung; und
    • 3 eine Querschnittsdarstellung zur Erläuterung der Struktur eines Halbleiterelements gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Ausführungsbeispiele zum Ausführen der Erfindung
  • Im Folgenden werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Während Minusindizes bezeichnende Minuszeichen typischerweise dem oberen Indexbereich in der Notation von eine Kristallebene darstellenden Spiegelindizes zugeordnet sind, sind in der vorliegenden Beschreibung den Indizes Negativ-Zeichen vorangestellt.
  • Erstes Ausführungsbeispiel
  • 1 zeigt eine Querschnittsdarstellung zur Erläuterung der Konfiguration eines Halbleiterelements gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. 2 zeigt eine Querschnittsdarstellung zur Erläuterung der Konfiguration eines Epitaxial-Wafers gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie in Bezugnahme auf 2 ersichtlich, besitzt ein Epitaxial-Wafer 100 ein n-leitendes Siliciumkarbid-Substrat 1 eines ersten Leitfähigkeitstyps und mit niedrigem Widerstand, das einen „Off-Winkel“ bzw. Abweichungswinkel von einer (0001)-Ebene aufweist, eine n-leitende Pufferschicht 2, die auf dem Siliciumkarbid-Substrat 1 gebildet ist, sowie eine epitaxial aufgewachsene Schicht 3, die auf der Pufferschicht 2 durch epitaxiales Wachstum gebildet ist. Die Konfiguration der Pufferschicht 2 wird im Folgenden ausführlich beschrieben.
  • Unter Verwendung des Epitaxial-Wafers 100 wird als das in 1 dargestellte Halbleiterelement eine Siliciumkarbid-Schottky-Barrierediode 101 gebildet. Bei der Schottky-Barrierediode 101 dient die epitaxial aufgewachsene Schicht 3 des Epitaxial-Wafers 100 als n-leitende Driftschicht zum Aufrechterhalten der Durchbruchspannung.
  • Die Driftschicht 3 weist eine Dicke von etwa 3 µm bis 150 µm und eine Dotierungskonzentration von etwa 0,5 bis 20 × 1015 cm-3 auf, die niedriger gewählt ist als die Dotierungskonzentration des Siliciumkarbid-Substrats 1. In einem Bereich in der Nähe des Elements der Schottky-Barrierediode 101 ist ein p-leitender Bereich 4 eines zweiten Leitfähigkeitstyps als abschließende Struktur gebildet.
  • Der p-leitende Bereich 4 ist in der epitaxial aufgewachsenen Schicht 3 des Epitaxial-Wafers 100 durch Ionenimplantation und Aktivierungs-Wärmebehandlung auf eine Dicke von 0,5 µm bis 2 µm und mit einer Dotierungskonzentration von etwa 1 bis 100 × 1017 cm-3 selektiv gebildet. Eine Anodenelektrode 5 ist auf der Driftschicht 3 derart gebildet, dass sie auch mit dem p-leitenden Bereich 4 in Kontakt steht. Ferner ist eine Kathodenelektrode 6 auf der rückwärtigen Oberfläche des n-leitenden Siliciumkarbid-Substrats 1 mit niedrigem Widerstand gebildet.
  • Die Anodenelektrode 5 steht in Schottky-Kontakt mit der Driftschicht 3 und kann in Schottky-Kontakt oder ohmschem Kontakt mit dem p-leitenden Bereich 4 stehen. Damit die Anodenelektrode 5 als ohmsche Elektrode für den p-leitenden Bereich 4 wirken kann, besteht die Möglichkeit, einen Anstieg der Einschaltspannung zu reduzieren, der durch einen Kontaktbereich verursacht wird, wenn ein Strom über den p-leitende Bereich 4 fließt, indem der Wert eines Kontaktwiderstands auf einen Wert von gleich oder weniger als 10-3 Ωcm2 vorgegeben wird.
  • In noch weiter erwünschter Weise macht ein Kontaktwiderstandswert von 10-4 Ωcm2 oder weniger einen durch den Kontaktbereich verursachten Spannungsanstieg nahezu vernachlässigbar.
  • Das Siliciumkarbid-Substrat 1 hat wünschenswerterweise einen möglichst niedrigen spezifischen Widerstand, um einen Anstieg beim Elementwiderstand zu vermeiden, und es wird ein Element der Gruppe V mit einer hohen Konzentration dotiert. Eine zu hohe Dotierungskonzentration erleichtert das Einbringen eines Kristalldefekts, und aus diesem Grund erfolgt die Dotierung normalerweise zum Erreichen einer Konzentration von etwa 1019 cm-3.
  • Bei dem vorliegenden Ausführungsbeispiel wird ein Element, das bei Ausführung der Dotierung mit einer höheren Konzentration eine zunehmend geringere Gitterkonstante des Siliciumkarbid-Kristalls aufweist, wie z.B. Stickstoff, als Dotierstoff für das Siliciumkarbid-Substrat 1 verwendet.
  • Die Pufferschicht 2 weist eine Konfiguration aus, wie sie in 1(a) bis 1 (c) dargestellt ist. In den graphischen Darstellungen in 1(a) bis 1(c) stellen eine vertikale Achse und eine horizontale Achse eine Distanz in einer Dickenrichtung bzw. eine Stickstoffkonzentration dar. Die Pufferschicht 2 ist mit einer mehrlagigen Struktur ausgebildet, bei der zwei oder mehr Lagen mit unterschiedlicher Dotierungskonzentration und etwa der gleichen Dicke aufeinandergeschichtet sind, wobei der Dotierstoff der Pufferschicht 2 mit dem Dotierstoff des Siliciumkarbid-Substrats 1 identisch ist.
  • Es ist darauf hinzuweisen, dass die Ausdrucksweise „mit etwa der gleichen Dicke“ auch einen Herstellungsfehler zulässt, solange die Wirkungen der vorliegenden Erfindung erzielt werden.
  • Wenn N die Anzahl der die Pufferschicht 2 bildenden Lagen angibt und C die Dotierungskonzentration des Stickstoffs in dem Siliciumkarbid-Substrat 1 angibt, sind die jeweiligen Lagen derart aufeinander geschichtet, dass die Dotierungskonzentration der K-ten Schicht ausgehend von der Seite der Driftschicht 3 als K • C / (N + 1) ausgedrückt wird. Der mögliche Bereich von K ist 1 ≤ K ≤ N.
  • In 1(a) ist die Konzentrationsverteilung der Pufferschicht 2 in einem Fall dargestellt, in dem die Pufferschicht 2 aus zwei Lagen gebildet ist. In diesem Fall ist die Pufferschicht 2 aus zwei Lagen gebildet, die eine driftschichtseitige Lage 2a und eine substratseitige Lage 2b beinhalten, wobei bei einer Stickstoffkonzentration des Siliciumkarbid-Substrats 1 von 1019 cm-3 die Dotierungskonzentrationen der driftschichtseitigen Lage 2a und der substratseitigen Lage 2b Werte von 3,3 × 1018 cm-3 bzw. 6,7 × 1018 cm-3 besitzen.
  • In 1(b) ist die Konzentrationsverteilung der Pufferschicht 2 in einem Fall dargestellt, in dem die Pufferschicht 2 aus drei Lagen gebildet ist. In diesem Fall ist die Pufferschicht 2 aus drei Lagen gebildet, die eine driftschichtseitige Lage 2c, eine Zwischenlage 2d und eine substratseitige Lage 2e beinhalten, wobei bei einer Stickstoffkonzentration des Siliciumkarbid-Substrats 1 von 1019 cm-3 die Dotierungskonzentrationen der driftschichtseitigen Lage 2c, der Zwischenlage 2d und der substratseitigen Lage 2e Werte von 2,5 × 1018 cm-3, 5 × 1018 cm-3 bzw. 7,5 × 1018 cm-3 besitzen.
  • In 1(c) ist die Konzentrationsverteilung der Pufferschicht 2 in einem Fall dargestellt, in dem die Pufferschicht 2 aus vier Lagen gebildet ist. In diesem Fall ist die Pufferschicht 2 aus einer driftschichtseitigen Lage 2f, einer driftschichtseitigen Zwischenlage 2g, einer substratseitigen Zwischenlage 2h und einer substratseitigen Lage 2i gebildet, wobei bei einer Stickstoffkonzentration des Siliciumkarbid-Substrats 1 von 1019 cm-3 die Dotierungskonzentrationen der driftschichtseitigen Lage 2f, der driftschichtseitigen Zwischenlage 2g, der substratseitigen Zwischenlage 2h und der substratseitigen Lage 2i Werte von 2 × 1018 cm-3, 4 × 1018 cm-3, 6 × 1018 cm-3 bzw. 8 × 1018 cm-3 besitzen.
  • Vorstehend sind drei Beispielsarten beschrieben worden, bei denen die Anzahl N der die Pufferschicht 2 bildenden Lagen zwei, drei und vier beträgt; jedoch kann die Anzahl N auch einen anderen Wert als die vorstehend genannten Werte aufweisen. Die Pufferschicht 2 weist eine mehrlagige Struktur auf, die eine Dotierungskonzentration besitzt, die in linearer Weise etwa in gleichen Intervallen stufenweise abnimmt und somit etwa die gleiche Lagendicke aufweist; eine Gitterkonstanten-Differenz zwischen dem Siliciumkarbid-Substrat 1 und der Driftschicht 3 ist somit nahezu gleichmäßig in (N + 1) Stufen unterteilt.
  • Infolgedessen wird die Gitterkonstante der Pufferschicht 2 mit einer nahezu identischen Gitterkonstanten-Differenz von dem Siliciumkarbid-Substrat 1 in Richtung zu der Driftschicht 3 geringer, und auf diese Weise werden die Effekte einer Gitterfehlanpassung aufgrund einer Gitterkonstanten-Differenz zwischen dem Siliciumkarbid-Substrat 1 und der Driftschicht 3 abgeschwächt.
  • Wenn es sich bei dem Dotierstoff um Stickstoff handelt, reduziert eine erhöhte Dotierungskonzentration die Gitterkonstante des Siliciumkarbids, und somit wird die Gitterkonstante der Driftschicht 3, bei der es sich um eine durch epitaxiales Aufwachsen gebildete Schicht handelt, höher als die des Siliciumkarbid-Substrats 1. Auf diese Weise wirkt in der Pufferschicht 2 eine Kompressionsspannung in der horizontalen Richtung, und eine Zugspannung wirkt in der Wachstumsrichtung, d.h. der Dickenrichtung der durch epitaxiales Aufwachsen gebildeten Schicht.
  • Auf diese Weise wird die Dotierungskonzentration der Pufferschicht 2 derart vorgesehen, dass sich die Gitterkonstante in linearer Weise mit einem nahezu identischen Änderungsbetrag stufenweise ändert, und auf diese Weise werden die Kontraktions- und Zugspannungen in der Kristallwachstumsrichtung beim Kühlen auf Raumtemperatur nach dem epitaxialen Wachstum ausgeglichen.
  • Infolgedessen erstreckt sich der Kristalldefekt nicht in der Wachstumsrichtung, sondern er erstreckt sich in der Richtung parallel zu der Grenzfläche zwischen den jeweiligen die Pufferschicht 2 bildenden Lagen oder zwischen dem Siliciumkarbid-Substrat 1 oder der Driftschicht 3 und der Pufferschicht 2, selbst wenn der Kristalldefekt auftritt, so dass auf diese Weise die Entstehung eines Kristalldefekts in der epitaxial aufgewachsenen Schicht verhindert werden kann. Somit wird die Trägermobilität nicht geringer, und es lässt sich ein Halbleiterelement mit geringen Elementwiderstand erzielen.
  • In einem Fall, in dem die jeweiligen die Pufferschicht 2 bildenden Lagen eine Dicke von 100 nm oder weniger aufweisen, wobei dies ein viel geringerer Wert ist als die Dicke der Driftschicht 3, ist es möglich, einen Anstieg bei dem Elementwiderstand durch das Einbringen der Pufferschicht 2 zu verhindern
  • Zweites Ausführungsbeispiel
  • 3 zeigt eine Querschnittsdarstellung zur Erläuterung der Konfiguration eines Halbleiterelements gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie unter Bezugnahme auf 3 ersichtlich, ist ein Siliciumkarbid-MOSFET 102, bei dem es sich um ein Halbleiterelement handelt, aus einem Epitaxial-Wafer 100 gebildet, der das n-leitende Siliciumkarbid-Substrat 1 mit niedrigem Widerstand, das einen Abweichungswinkel von einer (0001)-Ebene aufweist, die n-leitende Pufferschicht 2, die auf dem Siliciumkarbid-Substrat 1 gebildet ist, sowie die epitaxial aufgewachsene Schicht 3 aufweist, die auf der Pufferschicht 2 durch epitaxiales Wachstum gebildet ist, wie dies auch bei dem ersten Ausführungsbeispiel der Fall ist.
  • Es ist darauf hinzuweisen, dass die Konfiguration der Pufferschicht 2 ähnlich der des ersten Ausführungsbeispiels ist und die epitaxial aufgewachsene Schicht 3 wiederum in ähnlicher Weise wie bei dem ersten Ausführungsbeispiel die Funktion einer n-leitenden Siliciumkarbid-Driftschicht hat, um eine Durchbruchspannung aufrecht zu erhalten.
  • Ein p-leitender Siliciumkarbid-Körperbereich 14 und ein n-leitender Siliciumkarbid-Sourcebereich 15 sind in der n-leitenden Driftschicht 3 durch Ionenimplantation und Aktivierungs-Wärmebehandlung selektiv gebildet. Der Körperbereich 14 weist eine Schichtdicke von etwa 0,5 µm bis 2 µm und eine Dotierungskonzentration von etwa 3 bis 20 × 1017 cm-3 auf, wobei die Ausbildung derart sein kann, dass eine Dotierungskonzentration an der obersten Oberfläche, auf der ein Kanal gebildet wird oder die einem Kanal benachbart ist, geringer ist. Streueffekte aufgrund von Verunreinigungen werden reduziert, wenn die Dotierungskonzentration an der obersten Oberfläche vermindert ist, wobei dies wiederum die Trägermobilität in dem Kanal erhöht und den Elementwiderstand reduziert.
  • Die Ionenimplantation kann separat und selektiv nur an dem obersten Oberflächenbereich des Kontaktbereichs 2 in dem Körperbereich 14 ausgeführt vierten, um eine Dotierung mit einer höheren Konzentration im Vergleich mit anderen Bereichen vorzunehmen, wie zum Beispiel mit etwa 5 bis 50 × 1018 cm-3. Der Sourcebereich 15 besitzt eine Schichtdicke von etwa 0,3 bis 1 µm und eine Dotierungskonzentration von etwa 5 bis 50 × 1018 cm-3.
  • Eine Gateisolierschicht 17 und eine Gateelektrode 18 werden auf dieser Schichtstruktur gebildet, um dadurch einen Gatebereich zu erzeugen. Während in dem in 3 dargestellten MOSFET 102 keine Kanalschicht vorhanden ist, kann eine solche Kanalschicht separat vorgesehen werden. Wenn die Kanalschicht vorgesehen wird, kann der Leitfähigkeitstyp desselben n-leitend oder p-leitend sein, wobei zum Verbessern der durch die Aktivierungs-Wärmebehandlung der Ionenimplantations-Spezies verursachten Oberflächenrauheit das Bilden derselben zum Beispiel durch epitaxiales Wachstum wünschenswert ist. Wenn die durch die Aktivierungs-Wärmebehandlung verursachte Oberflächenrauheit gering ist, kann die Struktur derart ausgeführt werden, dass eine Kanalschicht durch selektive Ionenimplantation gebildet wird.
  • Die Aktivierungs-Wärmebehandlung von Ionenimplantations-Spezies kann dabei auf einmal vorgenommen werden, oder aber die Aktivierungs-Wärmebehandlung kann für jeden der Implantationsschritte ausgeführt werden.
  • Die Gateisolierschicht 17 ist zum Beispiel aus einer Siliciumoxidschicht oder einer Siliciumoxinitridschicht mit einer Dicke von etwa 10 nm bis 100 nm in einem Teil des Körperbereichs gebildet, der dem Bereich 34 gegenüberliegt, der zu einem Kanal wird, und zwar durch thermische Oxidation oder Nitrierung eines Siliciumkarbid-Halbleiters, Ausbilden durch Aufbringen einer Isolierschicht oder durch eine kombinierte Verwendung dieser Verfahren.
  • Die Gateelektrode 18 ist durch Aufbringen einer polykristallinen Siliciumsschicht oder Metallschicht gebildet. Die Kanalschicht (nicht gezeigt), die Gateisolierschicht 17 und die Gateelektrode 18 sind von dem Bereich, bei dem es sich nicht um den Gatebereich handelt, entfernt.
  • Was die Kanalschicht anbelangt, so kann der Bereich, bei dem es sich nicht um den Gatebereich handelt, vor dem Ausbilden der Gateisolierschicht 17 entfernt werden. Nach dem Bilden einer Zwischenlagen-Isolierschicht 19 wird die Zwischenlagen-Isolierschicht in dem Bereich, der der Kontaktbereich einer Sourceelektrode 20 wird, entfernt, und anschließend wird die Sourceelektrode 20 gebildet.
  • Ferner wird eine Drainelektrode 21 auf der rückwärtigen Oberfläche des n-leitenden Substrats 1 gebildet, und eine Zwischenverbindung 22 wird auf der Sourceelektrode 20 und der Zwischenlagen-Isolierschicht 19 gebildet. Es ist zwar nicht dargestellt, jedoch wird die Zwischenverbindung 22 auf der Zwischenlagen-Isolierschicht in einer partiellen Region des Außenumfangsbereichs des Elementes entfernt, in der eine Gateelektroden-Anschlußfläche gebildet wird.
  • Die Pufferschicht 2 weist eine ähnliche Konfiguration wie die des in 1 dargestellten ersten Ausführungsbeispiels auf, wobei die Pufferschicht 2 derart ausgebildet ist, dass sie eine mehrlagige Struktur aufweist, bei der die Dotierungskonzentration allmählich in linearer Weise etwa in gleichen Intervallen stufenweise abnimmt und die Dicke etwa gleich ist, so dass das Einbringen eines Kristalldefekts in die Driftschicht 3, bei der es sich um eine epitaxial aufgewachsene Schicht handelt, verhindert werden kann. Somit kommt es zu keiner Verminderung der Trägermobilität, so dass ein Anstieg des Elementwiderstands verhindert ist.
  • Die jeweiligen Lagen, die die Pufferschicht 2 bilden, weisen eine Dicke von 100 nm oder weniger auf, wobei dies ein viel geringerer Wert als die Dicke der Driftschicht 3 ist, so dass es somit möglich ist, einen Anstieg bei dem Elementwiderstand aufgrund des Einbringens der Pufferschicht 2 zu verhindern.
  • Während es sich bei der Ebenenorientierung des Siliciumkarbid-Substrats 1 um eine Ebene handelt, die bei dem vorstehend beschriebenen ersten und zweiten Ausführungsbeispiel einen Abweichungswinkel von einer (0001)-Ebene aufweist, kann die Pufferschicht mit der in 1 dargestellten Konfiguration das Einbringen eines Kristalldefekts in die epitaxial aufgewachsene Schicht sowie einen Anstieg bei dem Elementwiderstand auch bei jeder beliebigen anderen Kristallorientierung verhindern, wie zum Beispiel einer (0001)-Ebene ohne Abweichungswinkel, einer (000-1)-Ebene, einer (11-20)-Ebene oder einer (03-38)-Ebene.
  • Während bei dem ersten und dem zweiten Ausführungsbeispiel ein Beispiel beschrieben worden ist, bei dem es sich bei dem Dotierstoff um Stickstoff handelt, kann auch ein anderer Dotierstoff als Stickstoff verwendet werden, solange es sich um einen Dotierstoff handelt, bei dem die Gitterkonstante von Siliciumkarbid-Kristall durch Dotieren geringer wird, wobei die Pufferschicht mit der in 1 dargestellten Konfiguration das Einbringen eines Kristalldefekts in die epitaxial aufgewachsene Schicht sowie einen Anstieg bei dem Elementwiderstand verhindern kann.
  • Bezugszeichenliste
    • 1
    Siliciumkarbid-Substrat
    2
    Pufferschicht
    2a
    driftschichtseitige Lage
    2b
    substratseitige Lage
    2c
    driftschichtseitige Lage
    2d
    Zwischenlage
    2e
    substratseitige Lage
    2f
    driftschichtseitige Lage
    2g
    driftschichtseitige Zwischenlage
    2h
    substratseitige Zwischenlage
    2i
    substratseitige Lage
    3
    Driftschicht (epitaxial aufgewachsener Bereich)
    4
    p-leitender Bereich
    5
    Anodenelektrode
    6
    Kathodenelektrode
    14
    Siliciumkarbid-Körperbereich
    15
    Siliciumkarbid-Sourcebereich
    17
    Gateisolierschicht
    18
    Gate-Elektrode
    19
    Zwischenlagen-Isolierschicht
    20
    Source-Elektrode
    21
    Drain-Elektrode
    22
    Zwischenverbindung
    100
    Epitaxial-Waver
    101
    Schottky-Barriere-Diode

Claims (6)

  1. Epitaxial-Wafer, der Folgendes aufweist: - ein Siliciumkarbid-Substrat (1) eines ersten Leitfähigkeitstyps, in das ein Dotierstoff mit einer Konzentration C dotiert ist, wobei der Dotierstoff eine Gitterkonstante aufweist, die durch Dotieren geringer wird; - eine Pufferschicht (2) des ersten Leitfähigkeitstyps, die sich auf dem Siliciumkarbid-Substrat (1) befindet und in die der Dotierstoff dotiert ist; und - eine epitaxial aufgewachsene Siliciumkarbid-Schicht (3) des ersten Leitfähigkeitstyps, die sich auf der Pufferschicht (2) befindet und in die der Dotierstoff mit einer geringeren Konzentration dotiert ist als der Konzentration des Siliciumkarbid-Substrats (1), wobei die Pufferschicht (2) derart ausgebildet ist, dass sie eine mehrlagige Struktur aufweist, die zwei oder mehr geschichtete Lagen mit etwa der gleichen identischen Dicke beinhaltet, und wobei eine Dotierungskonzentration einer K-ten Schicht ausgehend von der Seite der epitaxial aufgewachsenen Siliciumkarbid-Schicht (3) C • K / (N + 1) beträgt, wobei N die Anzahl der Lagen der mehrlagigen Struktur darstellt.
  2. Epitaxial-Wafer nach Anspruch 1, wobei es sich bei dem Dotierstoff um Stickstoff handelt.
  3. Epitaxial-Wafer nach Anspruch 1 oder 2, wobei die Pufferschicht (2) eine Dicke von 100 nm oder weniger aufweist.
  4. Halbleiterelement, das Folgendes aufweist: - ein Siliciumkarbid-Substrat (1) eines ersten Leitfähigkeitstyps, in das ein Dotierstoff mit einer Konzentration C dotiert ist, wobei der Dotierstoff eine Gitterkonstante aufweist, die durch Dotieren geringer wird; - eine Pufferschicht (2) des ersten Leitfähigkeitstyps, die sich auf dem Siliciumkarbid-Substrat (1) befindet und in die der Dotierstoff dotiert ist; und - eine epitaxial aufgewachsene Siliciumkarbid-Schicht (3) vom ersten Leitfähigkeitstyp, die sich auf der Pufferschicht (2) befindet und in die der Dotierstoff mit einer geringeren Konzentration dotiert ist als der Konzentration des Siliciumkarbid-Substrats (1), wobei: die Pufferschicht (2) derart ausgebildet ist, dass sie eine mehrlagige Struktur aufweist, die zwei oder mehr geschichtete Lagen mit etwa der gleichen identischen Dicke beinhaltet, und wobei eine Dotierungskonzentration einer K-ten Schicht ausgehend von der Seite der epitaxial aufgewachsenen Siliciumkarbid-Schicht (3) C • K / (N + 1) beträgt, wobei N die Anzahl der Lagen der mehrlagigen Struktur darstellt; und wobei die epitaxial aufgewachsene Siliciumkarbid-Schicht (3) eine Driftschicht ist.
  5. Halbleiterelement nach Anspruch 4, wobei es sich bei dem Dotierstoff um Stickstoff handelt.
  6. Halbleiterelement nach Anspruch 4 oder 5, wobei die Pufferschicht (2) eine Dicke von 100 nm oder weniger aufweist.
DE112010005101.1T 2010-01-08 2010-12-27 Epitaxial-wafer und halbleiterelement Active DE112010005101B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010002946 2010-01-08
JP2010-002946 2010-01-08
PCT/JP2010/007562 WO2011083552A1 (ja) 2010-01-08 2010-12-27 エピタキシャルウエハ及び半導体素子

Publications (2)

Publication Number Publication Date
DE112010005101T5 DE112010005101T5 (de) 2012-12-06
DE112010005101B4 true DE112010005101B4 (de) 2022-06-02

Family

ID=44305298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010005101.1T Active DE112010005101B4 (de) 2010-01-08 2010-12-27 Epitaxial-wafer und halbleiterelement

Country Status (6)

Country Link
US (1) US9059193B2 (de)
JP (1) JP5430677B2 (de)
KR (1) KR101375494B1 (de)
CN (1) CN102714143B (de)
DE (1) DE112010005101B4 (de)
WO (1) WO2011083552A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
JP5545310B2 (ja) * 2012-03-08 2014-07-09 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP5668724B2 (ja) * 2012-06-05 2015-02-12 トヨタ自動車株式会社 ＳｉＣ単結晶のインゴット、ＳｉＣ単結晶、及び製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US10256325B2 (en) * 2012-11-08 2019-04-09 Infineon Technologies Austria Ag Radiation-hardened power semiconductor devices and methods of forming them
US11309389B2 (en) 2012-11-30 2022-04-19 Lx Semicon Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same
JP6099981B2 (ja) * 2013-01-09 2017-03-22 株式会社東芝 半導体装置
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6058170B2 (ja) * 2014-01-28 2017-01-11 三菱電機株式会社 炭化珪素半導体装置
WO2015129876A1 (ja) * 2014-02-27 2015-09-03 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015003483T5 (de) 2014-07-30 2017-04-20 Mitsubishi Electric Corporation Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
CN105006425A (zh) * 2015-06-08 2015-10-28 国网智能电网研究院 一种无台阶聚集低偏角碳化硅外延生长方法
DE112016002106T5 (de) * 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US10707075B2 (en) 2016-11-28 2020-07-07 Mitsubishi Electric Corporation Semiconductor wafer, semiconductor device, and method for producing semiconductor device
CN106711031B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
KR102474331B1 (ko) * 2017-09-05 2022-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
TWI663297B (zh) 2017-10-06 2019-06-21 環球晶圓股份有限公司 碳化矽晶體及其製造方法
US10615274B2 (en) * 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
KR102610826B1 (ko) * 2018-08-14 2023-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
US10825895B2 (en) * 2018-12-12 2020-11-03 Coorstek Kk Nitride semiconductor substrate
US11335810B2 (en) * 2019-07-22 2022-05-17 Nexgen Power Systems, Inc. Method and system for fabrication of a vertical fin-based field effect transistor
CN110673409B (zh) * 2019-09-11 2020-11-24 深圳市华星光电技术有限公司 液晶显示模组
JP7392526B2 (ja) * 2020-03-10 2023-12-06 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2008074661A (ja) 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20090302328A1 (en) 2008-06-04 2009-12-10 Hitachi Cable, Ltd. Silicon carbide semiconductor substrate and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450480A (en) 1987-08-20 1989-02-27 Sanyo Electric Co Sic blue light emitting element
JP3192809B2 (ja) 1993-03-12 2001-07-30 株式会社東芝 高耐圧炭化珪素ショットキ−・ダイオ−ド
EP1229591B1 (de) * 1999-10-27 2008-11-12 The Kansai Electric Power Co., Inc. Halbleiteranordnung mit Driftbereichen mit entgegengesetzten Leitungstypen
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
CN1510764A (zh) * 2002-12-23 2004-07-07 威凯科技股份有限公司 高晶格匹配性的发光元件
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
US7960646B2 (en) * 2005-08-30 2011-06-14 Kaneka Corporation Silicon-based thin-film photoelectric converter and method of manufacturing the same
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP2009130266A (ja) 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5236281B2 (ja) * 2007-12-27 2013-07-17 ラピスセミコンダクタ株式会社 縦型ｍｏｓｆｅｔの製造方法
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
JP5506938B2 (ja) * 2010-08-24 2014-05-28 三菱電機株式会社 エピタキシャルウエハ及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2008074661A (ja) 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20090302328A1 (en) 2008-06-04 2009-12-10 Hitachi Cable, Ltd. Silicon carbide semiconductor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
DE112010005101T5 (de) 2012-12-06
JPWO2011083552A1 (ja) 2013-05-13
KR101375494B1 (ko) 2014-03-17
US20120241766A1 (en) 2012-09-27
WO2011083552A1 (ja) 2011-07-14
CN102714143A (zh) 2012-10-03
JP5430677B2 (ja) 2014-03-05
CN102714143B (zh) 2016-01-20
KR20120099762A (ko) 2012-09-11
US9059193B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102007001643B4 (de) Halbleitervorrichtung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE112017007060T5 (de) Leistungshalbleitereinheit
DE112015000352B4 (de) Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE19701189A1 (de) Halbleiterbauteil
DE102013010245A1 (de) Halbleitervorrichtung
DE112013002213T5 (de) Halbleitereinrichtung
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017007040T5 (de) Halbleitereinheit
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112019000863T5 (de) Halbleitervorrichtung
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0029167000

Effective date: 20131016

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final