DE102012207370B4 - Selbstsperrender HEMT und Verfahren zu dessen Herstellung - Google Patents

Selbstsperrender HEMT und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102012207370B4
DE102012207370B4 DE102012207370.1A DE102012207370A DE102012207370B4 DE 102012207370 B4 DE102012207370 B4 DE 102012207370B4 DE 102012207370 A DE102012207370 A DE 102012207370A DE 102012207370 B4 DE102012207370 B4 DE 102012207370B4
Authority
DE
Germany
Prior art keywords
region
transistor
iii
gate
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012207370.1A
Other languages
English (en)
Other versions
DE102012207370A1 (de
Inventor
Gilberto Curatola
Oliver Haeberlen
Gianmauro Pozzovivo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012207370A1 publication Critical patent/DE102012207370A1/de
Application granted granted Critical
Publication of DE102012207370B4 publication Critical patent/DE102012207370B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Selbstsperrender Transistor, der aufweist:ein erstes Gebiet (100) aus III-V-Halbleitermaterial, das einen Kanal des Transistors bildet;ein zweites Gebiet (110) aus III-V-Halbleitermaterial auf dem ersten Gebiet (100), wobei das zweite Gebiet (110) einen Bandabstand aufweist, der größer ist als der Bandabstand des ersten Gebiets (100) und ein zweidimensionales Elektronengas (2DEG) in dem Kanal bewirkt;ein drittes Gebiet (120) aus III-V-Halbleitermaterial auf dem zweiten Gebiet (110), so dass das zweite Gebiet (110) zwischen dem ersten Gebiet (100) und dem dritten Gebiet (120) angeordnet ist, wobei das dritte Gebiet (120) ein Gate des Transistors bildet und eine Dicke aufweist, die ausreichend ist, das 2DEG in dem Kanal zu verarmen, so dass der Transistor eine positive Schwellenspannung aufweist; undeine Gateelektrode (130), die an wenigstens eine Seitenwand des dritten Gebiets (120) angrenzt und durch ein Isolationsmaterial (150) von dem zweiten Gebiet (110) getrennt ist.

Description

  • Die vorliegende Erfindung betrifft einen selbstsperrenden (normally-off) HEMT (High Electron Mobility Transistors), insbesondere einen HEMT ohne p-Dotierung im Gatebereich.
  • Herkömmliche HEMTs, die auch als Heterostruktur-FETs (HFETs) oder modulationsdotierte FETs (MODFETs) bezeichnet werden, werden üblicherweise in GaN-Technologie hergestellt und weisen üblicherweise eine negative Schwellenspannung auf. D. h. ein Strom fließt zwischen den Source- und Drainanschlüssen des Bauelements auch ohne dass eine Spannung an die Gateelektrode angelegt wird, um den Transistor zu öffnen. Tatsächlich ist bei der GaN-Technologie ein dünner Kanal (Inversionskanal) automatisch aufgrund von Verspannungs- und Polarisierungseffekten zwischen den Source- und Drainanschlüssen vorhanden, ohne dass eine Spannung an die Gateelektrode angelegt wird. Daher wird ein solches Bauelement auch als selbstleitend bezeichnet.
  • Die selbstleitende Eigenschaft von HEMTs ist eine intrinsische Eigenschaft der GaN-Technologie und beschränkt den Anwendungsbereich der GaN-Technologie auf solche Anwendungen, bei denen eine Versorgungsspannung vorhanden ist, um negative Spannungen zu erzeugen, die notwendig sind, um das GaN-Bauelement auszuschalten. Darüber hinaus macht die selbstleitende Eigenschaft das Design von Schaltungen schwieriger, die benötigt werden, um GaN-Transistoren anzusteuern.
  • Es gab bereits Bestrebungen, selbstsperrende (normally-off) GaN-HEMTs, d. h. GaN-Transistoren mit einer positiven Schwellenspannung, herzustellen. So kann beispielsweise eine dünne Schicht (20-50nm) eines p-dotierten GaN-Materials unterhalb der Gateelektrode hergestellt werden. Diese dünne p-dotierte GaN-Schicht verarmt die Inversionsschicht unter der Gateelektrode, wodurch die Schwellenspannung zu positiven Werten hin verschoben wird. Die dünne p-dotierte GaN-Schicht erzeugt ein vertikales Feld, das den natürlich auftretenden Inversionskanal unterhalb der Barriereschicht (üblicherweise eine Schicht aus AIGaN), verarmt. Zusätzlich ermöglicht das vertikale Feld, das durch eine an die Gateelektrode angelegte Spannung erzeugt wird, die Inversionsschicht dahingehend zu modulieren, dass diese leitend oder unterbrochen ist.
  • Allerdings ist das Dotieren von Halbleitermaterial mit großem Bandabstand, wie beispielsweise GaN, anders als in der herkömmlichen Siliziumtechnologie nicht trivial. Tatsächlich erfordert die Herstellung einer dünnen p-dotierten GaN-Schicht eine sehr komplizierte Prozessierung. Darüber hinaus können Instabilitäten der Schwellenspannung auftreten, und zwar aufgrund einer nichteinheitlichen Dotierung der GaN-Schicht und insbesondere aufgrund einer Oberflächenakkumulation von p-dotierenden Elementen an freiliegenden GaN-Oberflächen. Darüber hinaus ist die maximale Gatespannung, die durch das Bauelement toleriert wird, beschränkt durch das Vorhandensein eines pn-Übergangs unterhalb der Gateelektrode. Sobald die Durchlassspannung des pn-Übergangs erreicht wird, fließt ein großer und möglicherweise nachteiliger Gate-Leckstrom direkt von dem Gatekontakt zu den Source- und Drainelektroden. Die Verwendung einer p-dotierten GaN-Schicht unterhalb der Gateelektrode beschränkt auch die Transkonduktanz des Bauelements, da die Gateelektrode um einen Abstand, der der Dicke der p-dotierten GaN-Schicht entspricht, von der Gateelektrode weiter beabstandet ist. Die p-dotierte GaN-Schicht ermöglicht eine niedrige Schwellenspannung von etwa 1V. Grundsätzlich kann die Schwellenspannung durch Erhöhen der Dicke der p-dotierten GaN-Schicht erhöht werden. Allerdings verschlechtert sich die Transkonduktanz des Bauelements als Funktion der Dicke der p-dotierten GaN-Schicht, wobei das Bauelement nicht verwendbar wird, wenn die Dicke dieser Schicht zu groß wird.
  • Die US 7 038 252 B2 beschreibt einen selbstsperrenden HEMT auf Basis eines GaN-Halbleitermaterials. Der Transistor weist eine p-dotierte Basis auf einer n-dotierten Barriereschicht auf.
  • Aufgabe der vorliegenden Erfindung ist es, einen selbstsperrenden Transistor, insbesondere einen selbstsperrenden HEMT, zur Verfügung zu stellen, bei dem die oben genannten Probleme nicht auftreten, und ein Verfahren zum Herstellen eines solchen Transistors, zur Verfügung zu stellen.
  • Diese Aufgabe wird durch einen selbstsperrenden Transistor gemäß jedem der Ansprüche 1 und 9 und durch ein Verfahren gemäß jedem der Ansprüche 11, 12 und 13 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ausführungsbeispiele werden nachfolgend anhand von Zeichnungen näher erläutert. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Gleiche Bezugszeichen bezeichnen gleiche Teile in den Zeichnungen. Die Merkmale einzelner nachfolgend erläuterter Ausführungsbeispiele können miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Merkmale dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind.
    • 1 veranschaulicht schematisch eine Querschnittsdarstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 2 veranschaulicht schematisch eine Querschnittsdarstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 3 veranschaulicht schematisch eine Querschnittsdarstellung eines selbstsperrenden HEMT gemäß einem nur zur Veranschaulichung dienenden Beispiel.
    • 4 veranschaulicht schematisch eine Querschnittsdarstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 5 veranschaulicht schematisch eine Querschnittsdarstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 6 veranschaulicht schematisch eine Querschnittsdarstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 7A-7F veranschaulichen schematisch Querschnittsdarstellungen einer Halbleiterstruktur während verschiedener Verfahrensschritte bei der Herstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 8A-8E veranschaulichen schematisch Querschnittsdarstellungen einer Halbleiterstruktur während verschiedener Verfahrensschritte bei der Herstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
    • 9A-9F veranschaulichen schematisch Querschnittsdarstellungen einer Halbleiterstruktur während verschiedener Verfahrensschritte bei der Herstellung eines selbstsperrenden HEMT gemäß einem Ausführungsbeispiel.
  • 1 veranschaulicht ein Ausführungsbeispiel eines selbstsperrenden HEMT. Der HEMT wird als selbstsperrend bezeichnet, da das Bauelement eine positive Schwellenspannung aufweist. Der HEMT umfasst ein Puffergebiet 100 aus III-V-Halbleitermaterial, ein Barrieregebiet 110 aus III-V-Halbleitermaterial auf dem Puffergebiet 100, ein Gategebiet 120 aus III-V-Halbleitermaterial auf dem Barrieregebiet 110, so dass das Barrieregebiet 110 zwischen dem Puffergebiet 100 und dem Gategebiet 120 angeordnet ist, und eine Gateelektrode 130 benachbart zu dem Gategebiet 120. Das Puffergebiet 100 bildet einen Kanal (Inversionskanal), der die Source- und Drainanschlüsse S, D des HEMT elektrisch verbindet. Diese Source- und Drainanschlüsse können über entsprechende Elektroden 140, 142 kontaktiert werden. Das Barrieregebiet 110 weist einen Bandabstand auf, der größer ist als der Bandabstand des Puffergebiets 100 und bewirkt ein zweidimensionales (2-D) Elektronengas (2DEG) in dem Kanal, wie in 1 in gestrichelten Linien dargestellt. D. h., das Barrieregebiet 110 liefert Ladung für ein 2DEG in dem Kanal. Das Gategebiet 120 benachbart zu dem Barrieregebiet 110 ist undotiert oder ist als Ergebnis von verwendeten Epitaxieprozessen (unbeabsichtigterweise) leicht n-dotiert oder leicht p-dotiert. D. h., eine Epitaxieprozessierung kann dazu führen, dass aktive Dotierstoffatome in dem Gategebiet 120 vorhanden sind, das allerdings nicht absichtlich bzw. geplant dotiert ist. Unabhängig davon, ob das Gategebiet undotiert oder dotiert ist, ist das Gategebiet 120 dick genug, um den 2DEG in dem Kanal zu verarmen, so dass der HEMT eine positive Schwellenspannung aufweist, der HEMT also selbstsperrend ist. Indem die Dicke des Gategebiets 120 so gewählt wird, dass das 2DEG in dem Kanal verarmt wird, muss das Gategebiet 120 für Verarmungszwecke nicht p-dotiert werden.
  • Das gesamt elektrische Feld des HEMT kann in eine vertikale Komponente (Ey) und ein eine horizontale Komponente (Ex) aufgeteilt werden. Die vertikale und horizontale Komponente des elektrischen Felds können unabhängig dazu verwendet werden, den HEMT ein- und auszuschalten. Das Vorsehen eines relativ dicken undotierten oder leicht n- oder p-dotierten Gategebiets 120 stellt sicher, dass der HEMT selbstsperrend ist, ohne dass eine p-Dotierung des Gebiets notwendig ist. Außerdem kann der Bereich, in dem die Schwellenspannung des HEMTs eingestellt werden kann, zu positiveren Werten hin verschoben werden. Außerdem sind ungewünschte Gate-Leckströme erheblich reduziert durch Vermeiden des pn-Übergangs unterhalb der Gateelektrode und durch Ersetzen dieses pn-Übergangs durch ein Schottky-Gate mit einer sehr hohen effektiven Barrierehöhe. Dies wiederum ermöglicht eine maximale Gatespannung von mehr als 15V ohne dass ein wesentlicher Gate-Leckstrom vorhanden ist. Außerdem ist als Ergebnis der verbesserten Steuerung des Kanals durch die Gateelektrode 130 eine erhöhte Transkonduktanz vorhanden.
  • Bei einem Ausführungsbeispiel umfassen das Puffergebiet 100 und das Gategebiet 120 jeweils undotiertes oder (unbeabsichtigt) leicht n- oder p-dotiertes GaN und das Barrieregebiet 110 umfasst AlGaN. Das AlGaN-Barrieregebiet 110 kann mehrere Schichten von AlGaN mit unterschiedlichen Aluminium-(Al)-Konzentrationen umfassen. Zusätzlich oder alternativ dazu kann das GaN-Puffergebiet 100 Aluminium (Al) umfassen. Die Konzentration von Al in dem GaN-Puffergebiet 100 ist geringer als die Konzentration von Al in dem AlGaN-Barrieregebiet 110. Bei einem anderen Ausführungsbeispiel umfasst das Barrieregebiet 110 ein Material, dessen Kristallgitter an das von GaN angepasst ist, wie beispielsweise InAlN.
  • Bei einem Ausführungsbeispiel ist das Gategebiet 120 eine undotierte oder leicht n- oder p-dotierte GaN-Schicht mit einer Dicke (TG ) von etwa 150nm bis 200nm, oder mehr. Diese relativ dicke GaN-Gateschicht 120 erzeugt ein vertikales Feld (Ey), das den 2DEG in dem Kanal unterhalb des Gates verarmt, so dass ein selbstsperrendes Bauelement vorhanden ist. Die GaN-Gateschicht 120 zieht das Leitungsband nach oben und verarmt dadurch den Kanal. Dadurch kann die Dicke der GaN-Gateschicht 120 so eingestellt werden, dass der HEMT eine steuerbare positive Schwellenspannung aufweist.
  • Bei einem Ausführungsbeispiel ist die Breite (WG ) der GaN-Schicht 120 zwischen etwa 100nm (Nanometern) und 500nm (Nanometern). Wenn die Breite der GaN-Gateschicht 120 auf einen Bereich von einigen wenigen 100nm reduziert wird, kann der Kanal über das vertikale elektrische Feld (Ey) und auch über die lateralen Randkapazitäten (Cf1 , Cf2 ), die in 1 schematisch dargestellt sind, gesteuert werden. Entsprechend ist ein zweidimensionaler Effekt vorhanden, der gegenüber herkömmlichen GaN-Bauelementen mit einem p-dotierten Gebiet, einen zusätzlichen Freiheitsgrad für die Einstellung der elektrischen Eigenschaften des HEMT bietet. Darüber hinaus nimmt die effektive Schottky-Barrierenhöhe mit zunehmender Dicke des GaN-Gates zu und die hierin beschriebenen Wertebereiche ermöglichen das Anlegen von Spannungen höher als 15V an die Gateelektrode 130, ohne dass ein signifikanter Gate-Leckstrom vorhanden ist. Durch Weglassen des pn-Übergangs zwischen dem Gategebiet 120 und dem Barrieregebiet 110 und durch Ersetzen dieses pn-Übergangs durch ein Schottky-Gate mit einer sehr hohen effektiven Barriere, werden unerwünschte Gate-Leckströme erheblich reduziert. Der Gate-Leckstrom wird unterdrückt durch Vergrößern der effektiven Schottky-Barrierenhöhe. Der Gate-Leckstrom des HEMT kann so reduziert werden, dass er einige Größenordnungen unterhalb des Drainstroms liegt, sogar bei hohen Gatespannungen, wie beispielsweise 6V oder höher.
  • Die Gateelektrode 130 des selbstsperrenden HEMT ist durch ein Isolationsgebiet 150 beabstandet zu dem Barrieregebiet 110 angeordnet. Das Isolationsmaterial 150 verhindert, dass die Gateelektrode 130 das Barrieregebiet 110 kontaktiert, wodurch verhindert wird, dass die Schottky-Barriere öffnet, was zu einer niedrigeren maximalen Gatespannung führen würde. Bei einem Ausführungsbeispiel ist das Isolationsmaterial 150 eine Nitridschicht mit einer Dicke (TINS ) zwischen etwa 30nm und 80 nm.
  • Die Gateelektrode 130 ist außerdem entlang wenigstens einer der Seitenwände 122, 124 des in 1 dargestellten Gategebiets 120 angeordnet. Eine exaktere Steuerung der elektrischen Eigenschaften des Bauelements kann erreicht werden durch Anordnen der Gateelektrode 130 nur entlang der Seitenwände 122, 124 des Gategebiets 120. Diese Konfiguration ermöglicht unabhängige Gate-Vorspannungen auf der linken und rechten Seite des Gategebiets 120. Die Gateelektrode 130 kann auch die Oberseite 126 des Gategebiets 120 überdecken, wie in 2 dargestellt ist. 3 zeigt ein nur zur Veranschaulichung dienendes Beispiel, bei dem die Gateelektrode 130 durch eine Gatedielektrikumsschicht 160 von dem Gategebiet 120 getrennt ist.
  • 4 veranschaulicht ein weiteres Ausführungsbeispiel eines selbstsperrenden HEMT. Bei diesem Ausführungsbeispiel ist das Gategebiet 120 des HEMT durch zwei verschiedene Abschnitte 120', 120" gebildet, die in lateraler Richtung durch die Gateelektrode 130 voneinander getrennt sind. Durch Aufteilen des Gategebiets in zwei unterschiedliche Säulen oder Finnen 120', 120" in der dargestellten Weise, haben Kurzkanaleffekte (engl.: short channel effects) einen geringeren ungünstigen Einfluss auf das Verhalten des HEMT. So kann beispielsweise ein DIBL (Drain-Induced Barrier Lowering) wesentlich reduziert werden, ohne die Stromtragfähigkeit des HEMT wesentlich zu beeinflussen. Die Source- und Drainelektroden sind in 4 nicht dargestellt.
  • 5 veranschaulicht einen selbstsperrenden HEMT mit einem Gategebiet 120, das in drei unterschiedliche Abschnitte 120', 120", 120'" unterteilt ist, die in lateraler Richtung durch die Gateelektrode 130 jeweils voneinander getrennt sind. Allgemein kann das Gategebiet 120 in eine beliebige Anzahl von in lateraler Richtung beabstandet zueinander angeordneten Abschnitten unterteilt werden. Die Source- und Drainelektroden sind in 5 nicht dargestellt.
  • 6 veranschaulicht ein weiteres Ausführungsbeispiel eines selbstsperrenden HEMT. Bei diesem Ausführungsbeispiel weist das Gategebiet 120 abgeschrägte Seitenwände 122, 124 auf. Insbesondere ist die Weite (WTOP ) der Seite 126 des Gategebiets 120, die von dem Barrieregebiet 110 wegzeigt, geringer als die Weite (WBOT ) der Bodenseite des Gategebiets 120, die an das Barrieregebiet 110 angrenzt. Bei einem Ausführungsbeispiel ist WBOT wenigstens vier Mal größer als WTOP (WBOT > 4 ·WTOP). Die Source- und Drainelektroden sind in 6 nicht dargestellt.
  • Der hierin beschriebene selbstsperrende HEMT kann in nachfolgend erläuterter Weise hergestellt werden. Das Herstellen umfasst das Bereitstellen eines ersten Gebiets aus III-V-Halbleitermaterial, wie beispielsweise GaN. Das erste Gebiet bildet das Puffergebiet, das den Kanal des HEMT umfasst. Das erste Gebiet kann durch ein beliebiges herkömmliches Verfahren hergestellt werden, wie beispielsweise durch Heteroepitaxie auf einem kompatiblen Substrat, wie beispielsweise Silizium, Saphir oder SiC, oder durch Herstellen des ersten Gebiets auf AlN, Silizium (Si), auf Lithium-Gallat, oder einem anderen komplexen Oxid. Bei Substraten, die erhebliche Gitterabweichungen aufweisen, kann eine Nukleationsschicht, beispielsweise aus GaN oder AIN, vorgesehen werden, auf der das erste Gebiet (Puffergebiet) hergestellt wird. Ein zweites Gebiet aus einem III-V-Halbleitermaterial, wie beispielsweise AlGaN oder InAlN wird dann auf dem ersten Gebiet (Puffergebiet) durch ein beliebiges herkömmliches Verfahren, wie beispielsweise Epitaxie, hergestellt. Das zweite Gebiet bildet das Barrieregebiet des HEMT, das die Ladung für das 2DEG in dem Kanal liefert und das als Schottky-Gate-Barriere dient. Das zweite Gebiet (Barrieregebiet) weist einen Bandabstand auf, der größer ist als der Bandabstand des ersten Gebiets (Puffergebiet).
  • Ein drittes Gebiet aus III-V-Halbleitermaterial wird dann auf dem zweiten Gebiet (Barrieregebiet) durch ein beliebiges herkömmliches Verfahren, wie beispielsweise Epitaxie, hergestellt, so dass das zweite Gebiet (Barrieregebiet) zwischen dem ersten Gebiet (Puffergebiet) und dem dritten Gebiet (Gategebiet) liegt. Das dritte Gebiet (Gategebiet) weist eine Dicke auf, die ausreichend ist, um den in dem 2DEG in dem ersten Gebiet (Puffergebiet) gebildeten Kanal zu verarmen, so dass der HEMT eine positive Schwellenspannung aufweist. Eine Gateelektrode wird dann benachbart zu wenigstens einer Seitenwand des dritten Gebiets (Gategebiet) hergestellt. Die Gateelektrode kann an einer Seitenwand oder an mehreren Seitenwänden und/oder der Oberseite des dritten Gebiets (Gategebiet) hergestellt werden.
  • Die 7A-7F veranschaulichen ein Ausführungsbeispiel zum Herstellen des selbstsperrenden HEMT. Bei diesem Ausführungsbeispiel wird ein drittes Gebiet (Gategebiet) hergestellt durch Wachsen einer (unstrukturierten) Epitaxieschicht 200 aus GaN auf einem Barrieregebiet 210, wie beispielsweise AlGaN, wie in 7A dargestellt. Das Barrieregebiet 210 ist auf einem Puffergebiet 220, beispielsweise aus GaN, angeordnet. Die GaN-Epitaxieschicht 200 kann eine Dicke (TG) zwischen etwa 150nm und 200nm aufweisen. Die Epitaxieschicht aus GaN 200 wird dann geätzt, beispielsweise durch einen herkömmlichen Lithographieprozess, um das Gategebiet 200' des HEMT herzustellen, wie in 7B dargestellt ist. Das GaN-Gategebiet kann eine Weite (WG ) zwischen etwa 200nm und 500nm aufweisen.
  • Eine Passivierungsschicht 230, wie beispielsweise ein Nitrid, wird auf dem Gategebiet 200' und dem Barrieregebiet 210 abgeschieden, nachdem die Epitaxieschicht aus GaN 200 geätzt wurde. Auf diese Weise werden das Gategebiet 200' und das Barrieregebiet 110 durch die Passivierungsschicht 230 abgedeckt, wie in 7C dargestellt ist. Die Passivierungsschicht 230 wird dann planarisiert, beispielsweise durch einen CMP-Prozess (chemisch-mechanischen Polierprozess), der endet, nachdem die Oberseite des Gategebiets 200' freiliegt, wie in 7D dargestellt ist. Die Passivierungsschicht 230 wird dann geätzt, um jede Seitenwand 202, 204 des Gategebiets 200' teilweise freizulegen, wie dies in 7E dargestellt ist. Die Dicke des verbleibenden Isolationsmaterials 230 beeinflusst die positive Schwellenspannung des HEMT (über die Randkapazitäten Cf1 , Cf2 ), so dass eine exakte Kontrolle des Rückätzprozesses wünschenswert ist. Ein zeitgesteuerter Ätzprozess kann hierzu verwendet werden. Alternativ kann eine optische Schichtdickenmessung während des Ätzens durchgeführt werden, um zu ermitteln, wenn der Ätzprozess gestoppt werden soll. In jedem Fall wird der obere Teil der Seitenwände 202, 204 des Gategebiets freigelegt. Ein leitendes Material 240, wie beispielsweise ein Metall, wird dann benachbart zu den freiliegenden Seitenwänden 202, 204 des Gategebiets 200' (und optional zu der Oberseite) abgeschieden, um die Gateelektrode herzustellen, die durch das verbleibende Isolationsgebiet 230 beabstandet zu dem Barrieregebiet 110 angeordnet ist, wie dies in 7F dargestellt ist.
  • Die 8A-8E veranschaulichen ein weiteres Ausführungsbeispiel zum Herstellen des selbstsperrenden HEMT. Bei diesem Ausführungsbeispiel wird eine (unstrukturierte Epitaxieschicht aus AlGaN 300 auf einer GaN-Pufferschicht 310 hergestellt, wie dies in 8A dargestellt ist. Eine Passivierungsschicht 320, wie beispielsweise Nitrid, wird dann auf der AlGaN-Barriereschicht 300 abgeschieden, wie dies in 8B dargestellt ist. Eine Öffnung 322 wird in das isolierende Passivierungsmaterial 320 geätzt, um einen Abschnitt der AlGaN-Barriereschicht 300 freizulegen, wie dies in 8C dargestellt ist. Eine Epitaxieschicht aus GaN 330 wird in der Öffnung 322 selektiv auf dem freiliegenden Abschnitt der AlGaN-Schicht 300 gewachsen, um das Gategebiet herzustellen, wie dies in 8D dargestellt ist. Das Gategebiet 330 weist eine Dicke auf, die größer ist als die Dicke des isolierenden Passivierungsmaterials 320, so dass die Seitenwände 332, 334 des Gategebiets 330 teilweise freiliegen. Ein leitendes Material 340, wie beispielsweise ein Metall, wird benachbart zu den freiliegenden Seitenwände 332, 334 des Gategebiets 330 (und optional zu der Oberseite) abgeschieden, um die Gateelektrode herzustellen, die durch das verbleibende Isolationsmaterial 320 beabstandet zu der AlGaN-Barriereschicht 300 angeordnet ist, wie dies in 8E dargestellt ist.
  • Die 9A-9F veranschaulichen ein weiteres Ausführungsbeispiel zum Herstellen des selbstsperrenden HEMT. Bei diesem Ausführungsbeispiel wird die Barriereschicht hergestellt durch Wachsen einer (unstrukturierten) Epitaxieschicht aus AlGaN 400 auf einer GaN-Pufferschicht 410, wie dies in 9A dargestellt ist. Eine Nitridschicht 420 wird dann auf der AlGaN-Barriereschicht 400 abgeschieden und eine Oxidschicht 430 wird auf der Nitridschicht 420 abgeschieden, wie dies in 9B dargestellt ist. Eine Öffnung 432 wird durch die Oxidschicht 430 und die Nitridschicht 420 geätzt, um einen oberen Abschnitt der AlGaN-Barriereschicht 400 freizulegen, wie dies in 9C dargestellt ist. Eine Aussparung 402 wird dann in dem freiliegenden Abschnitt der AlGaN-Barriereschicht 400 durch Ätzen der AlGaN-Schicht 400 hergestellt, wie dies in 9D dargestellt ist. Entsprechend weist die AlGaN-Barriereschicht 400 eine erste Dicke (TB1 ) in einem Mittenbereich und eine zweite Dicke (TB2 ) in anderen Bereichen auf, wobei TB2>TB1. Eine Epitaxieschicht auf GaN 440 wird dann selektiv in der Öffnung auf dem ausgesparten Abschnitt der AlGaN-Barriereschicht 400 gewachsen, um das Gategebiet herzustellen, wie dies in 9E dargestellt ist. Die Oxidschicht 430 wird entfernt und ein leitendes Material 450, wie beispielsweise ein Metall, wird benachbart zu freiliegenden Seitenwänden 442, 444 des Gategebiets 440 (und optional benachbart zu der Oberseite) abgeschieden, um die Gateelektrode herzustellen, die durch die verbleibende Nitridschicht 420 beabstandet zu der AlGaN-Barriereschicht 400 angeordnet ist, wie dies in 9F dargestellt ist.

Claims (14)

  1. Selbstsperrender Transistor, der aufweist: ein erstes Gebiet (100) aus III-V-Halbleitermaterial, das einen Kanal des Transistors bildet; ein zweites Gebiet (110) aus III-V-Halbleitermaterial auf dem ersten Gebiet (100), wobei das zweite Gebiet (110) einen Bandabstand aufweist, der größer ist als der Bandabstand des ersten Gebiets (100) und ein zweidimensionales Elektronengas (2DEG) in dem Kanal bewirkt; ein drittes Gebiet (120) aus III-V-Halbleitermaterial auf dem zweiten Gebiet (110), so dass das zweite Gebiet (110) zwischen dem ersten Gebiet (100) und dem dritten Gebiet (120) angeordnet ist, wobei das dritte Gebiet (120) ein Gate des Transistors bildet und eine Dicke aufweist, die ausreichend ist, das 2DEG in dem Kanal zu verarmen, so dass der Transistor eine positive Schwellenspannung aufweist; und eine Gateelektrode (130), die an wenigstens eine Seitenwand des dritten Gebiets (120) angrenzt und durch ein Isolationsmaterial (150) von dem zweiten Gebiet (110) getrennt ist.
  2. Selbstsperrender Transistor nach Anspruch 1, bei dem das Isolationsmaterial SiN aufweist und eine Dicke zwischen 30nm und 80nm aufweist.
  3. Selbstsperrender Transistor nach einem der vorangehenden Ansprüche, bei dem das dritte Gebiet (120) undotiert ist.
  4. Selbstsperrender Transistor nach einem der vorangehenden Ansprüche, bei dem das dritte Gebiet (120) wenigstens 150nm dick ist.
  5. Selbstsperrender Transistor nach einem der vorangehenden Ansprüche, bei dem die Gateelektrode (130) an gegenüberliegenden Seitenwänden des dritten Gebiets (120) und auf einer Seite des dritten Gebiets (120), die dem zweiten Gebiet (110) abgewandt ist, angeordnet ist.
  6. Selbstsperrender Transistor nach einem der vorangehenden Ansprüche, bei dem das zweite Gebiet (110) AlGaN oder InAIN aufweist.
  7. Selbstsperrender Transistor nach einem der vorangehenden Ansprüche, wobei der Transistor frei von einem pn-Übergang an einer Grenze zwischen den zweiten und dritten Gebieten (110, 120) ist.
  8. Selbstsperrender Transistor nach einem der vorangehenden Ansprüche, bei dem das dritte Gebiet (120) eine Weite zwischen 100nm und 500nm aufweist.
  9. Selbstsperrender Transistor, der aufweist: ein Puffergebiet (100) aus einen III-V-Halbleitermaterial; ein Barrieregebiet (110) aus einem III-V-Halbleitermaterial auf dem Puffergebiet (100), wobei das Barrieregebiet (110) einen Bandabstand aufweist, der größer ist als der Bandabstand des Puffergebiets (100); ein Gategebiet (120) aus einem III-V-Halbleitermaterial auf dem Barrieregebiet (110), so dass das Barrieregebiet (110) zwischen dem Puffergebiet (100) und dem Gategebiet (120) angeordnet ist, wobei das Gategebiet (120) undotiert oder n-dotiert ist und dick genug ist, ein zweidimensionales Elektronengas (2DEG) in dem Puffergebiet (100) zu verarmen, so dass der Transistor eine positive Schwellenspannung aufweist; und eine Gateelektrode (130) die an wenigstens eine Seitenwand des Gategebiets (120) angrenzt und durch ein Isolationsmaterial (150) von dem Barrieregebiet (110) getrennt ist.
  10. Selbstsperrender Transistor nach Anspruch 9, bei dem das Barrieregebiet (110) direkt unterhalb des Gategebiets (120) dünner und in übrigen Bereichen dicker ist.
  11. Verfahren zum Herstellen eines selbstsperrenden Transistors, das aufweist: Herstellen eines ersten Gebiets (220; 310; 410) aus einem III-V-Halbleitermaterial; Herstellen eines zweiten Gebiets (210; 300; 400) aus einem III-V-Halbleitermaterial auf dem ersten Gebiet (220; 310; 410), wobei das zweite Gebiet (210; 300; 400) einen Bandabstand aufweist, der größer ist als der Bandabstand des ersten Gebiets (220; 310; 410); Herstellen eines dritten Gebiets (200'; 330; 440) aus einem III-V-Halbleitermaterial auf dem zweiten Gebiet (210; 300; 400), so dass das zweite Gebiet (210; 300; 400) zwischen dem ersten Gebiet (220; 310; 410) und dem dritten Gebiet (200'; 330; 440) angeordnet ist, wobei das dritte Gebiet (200'; 330; 440) eine Dicke aufweist, die ausreichend ist, um ein zweidimensionales Elektronengas (2DEG) in dem ersten Gebiet (220; 310; 410) zu verarmen, so dass der Transistor eine positive Schwellenspannung aufweist und wobei das Herstellen des dritten Gebiets (200') das Ätzen einer Epitaxieschicht (200) aus GaN aufweist, die auf dem zweiten Gebiet (210) gewachsen ist; Abscheiden eines Isolationsmaterials (230), so dass die zweiten und dritten Gebiete (210, 200') durch das Isolationsmaterial (230) bedeckt sind; Ätzen des Isolationsmaterials (230) um jede Seitenwand des dritten Gebiets (200') teilweise freizulegen; und Abscheiden eines leitenden Materials (240) auf freiliegenden Seitenwänden des dritten Gebiets (200'), um eine Gateelektrode (250) angrenzend an wenigstens eine Seitenwand des dritten Gebiets (200'; 330; 440) herzustellen, die von dem zweiten Gebiet (210) durch einen verbleibenden Abschnitt des Isolationsmaterials (230) getrennt ist.
  12. Verfahren zum Herstellen eines selbstsperrenden Transistors, das aufweist: Herstellen eines ersten Gebiets (220; 310; 410) aus einem III-V-Halbleitermaterial; Herstellen eines zweiten Gebiets (210; 300; 400) aus einem III-V-Halbleitermaterial auf dem ersten Gebiet (220; 310; 410), wobei das zweite Gebiet (210; 300; 400) einen Bandabstand aufweist, der größer ist als der Bandabstand des ersten Gebiets (220; 310; 410); Herstellen eines dritten Gebiets (200'; 330; 440) aus einem III-V-Halbleitermaterial auf dem zweiten Gebiet (210; 300; 400), so dass das zweite Gebiet (210; 300; 400) zwischen dem ersten Gebiet (220; 310; 410) und dem dritten Gebiet (200'; 330; 440) angeordnet ist, wobei das dritte Gebiet (200'; 330; 440) eine Dicke aufweist, die ausreichend ist, um ein zweidimensionales Elektronengas (2DEG) in dem ersten Gebiet (220; 310; 410) zu verarmen, so dass der Transistor eine positive Schwellenspannung aufweist; wobei das Herstellen des dritten Gebiets aufweist: Abscheiden eines Isolationsmaterials (320) auf dem zweiten Gebiet (300); Ätzen einer Öffnung (322) in das Isolationsgebiet (320), um einen Abschnitt des zweiten Gebiets (300) freizulegen; Selektives Wachsen einer Epitaxieschicht aus GaN in der Öffnung (322) auf dem freiliegenden Abschnitt des zweiten Gebiets (300), um das dritte Gebiet (330) herzustellen, wobei das dritte Gebiet (330) eine Dicke aufweist, die größer ist als die Dicke des Isolationsmaterials (320), so dass Seitenwände des dritten Gebiets (330) teilweise frei liegen; und Abscheiden eines leitenden Materials auf freiliegenden Seitenwänden des dritten Gebiets (330) um eine Gateelektrode (340) angrenzend zu wenigstens einer Seitenwand des dritten Gebiets (200'; 330; 440) herzustellen, die von dem zweiten Gebiet (300) durch das Isolationsmaterial (320) getrennt ist.
  13. Verfahren zum Herstellen eines selbstsperrenden Transistors, das aufweist: Herstellen eines ersten Gebiets (220; 310; 410) aus einem III-V-Halbleitermaterial; Herstellen eines zweiten Gebiets (210; 300; 400) aus einem III-V-Halbleitermaterial auf dem ersten Gebiet (220; 310; 410), wobei das zweite Gebiet (210; 300; 400) einen Bandabstand aufweist, der größer ist als der Bandabstand des ersten Gebiets (220; 310; 410); Herstellen eines dritten Gebiets (200'; 330; 440) aus einem III-V-Halbleitermaterial auf dem zweiten Gebiet (210; 300; 400), so dass das zweite Gebiet (210; 300; 400) zwischen dem ersten Gebiet (220; 310; 410) und dem dritten Gebiet (200'; 330; 440) angeordnet ist, wobei das dritte Gebiet (200'; 330; 440) eine Dicke aufweist, die ausreichend ist, um ein zweidimensionales Elektronengas (2DEG) in dem ersten Gebiet (220; 310; 410) zu verarmen, so dass der Transistor eine positive Schwellenspannung aufweist; wobei das Herstellen des dritten Gebiets aufweist: Abscheiden einer Nitridschicht (420) auf dem zweiten Gebiet (400); Abscheiden einer Oxidschicht (430) auf der Nitridschicht (420); Ätzen einer Öffnung (402) in die Nitridschicht (420) und die Oxidschicht (430), um einen Abschnitt des zweiten Gebiets (400) freizulegen; Herstellen einer Aussparung in dem freiliegenden Abschnitt des zweiten Gebiets (400); Selektives Wachsen einer Epitaxieschicht aus GaN in der Öffnung in dem ausgesparten Abschnitt des zweiten Gebiets (400), um das dritte Gebiet (440) herzustellen, wobei das dritte Gebiet (440) eine Dicke aufweist, die größer ist als die Dicke der Nitridschicht, und wobei das Verfahren weiterhin aufweist: Entfernen der Oxidschicht (430); und Abscheiden eines leitenden Materials auf freiliegenden Seitenwänden des dritten Gebiets (440), um eine Gateelektrode (240; 340; 450) angrenzend zu wenigstens einer Seitenwand des dritten Gebiets (200'; 330; 440) herzustellen, die von dem zweiten Gebiet (400) durch die Nitridschicht (420) getrennt ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, das weiterhin aufweist: Herstellen eines Gatedielektrikums, das das dritte Gebiet bedeckt, bevor die Gateelektrode hergestellt wird.
DE102012207370.1A 2011-05-04 2012-05-03 Selbstsperrender HEMT und Verfahren zu dessen Herstellung Active DE102012207370B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/100,343 2011-05-04
US13/100,343 US9373688B2 (en) 2011-05-04 2011-05-04 Normally-off high electron mobility transistors

Publications (2)

Publication Number Publication Date
DE102012207370A1 DE102012207370A1 (de) 2012-11-08
DE102012207370B4 true DE102012207370B4 (de) 2019-10-02

Family

ID=47019806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012207370.1A Active DE102012207370B4 (de) 2011-05-04 2012-05-03 Selbstsperrender HEMT und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (1) US9373688B2 (de)
JP (1) JP2012256864A (de)
CN (1) CN102769034A (de)
DE (1) DE102012207370B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US9147740B2 (en) 2012-07-03 2015-09-29 Infineon Technologies Austria Ag Stress-controlled HEMT
KR101946009B1 (ko) * 2012-10-11 2019-02-08 삼성전자주식회사 고전자이동도 트랜지스터 및 그 구동방법
CN103730489A (zh) * 2012-10-16 2014-04-16 浙江大学苏州工业技术研究院 一种具有三维桥墩式沟道结构的半导体装置及其制备方法
KR102065113B1 (ko) 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
US9553183B2 (en) 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
US9509284B2 (en) 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
US9305917B1 (en) * 2015-03-31 2016-04-05 Infineon Technologies Austria Ag High electron mobility transistor with RC network integrated into gate structure
JP6213520B2 (ja) * 2015-05-18 2017-10-18 トヨタ自動車株式会社 ヘテロ接合半導体装置及びその製造方法
US10211328B2 (en) 2016-09-20 2019-02-19 Board Of Trustees Of The University Of Illinois Normally-off cubic phase GaN (c-GaN) HEMT having a gate electrode dielectrically insulated from a c-AlGaN capping layer
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
TWI649873B (zh) 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
US20210217884A1 (en) * 2018-12-07 2021-07-15 Gan Systems Inc. GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION
WO2020230317A1 (ja) * 2019-05-16 2020-11-19 日本電信電話株式会社 半導体積層構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015446A1 (en) * 1999-12-08 2001-08-23 Kaoru Inoue Semiconductor device
US7038252B2 (en) 2004-02-27 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device using a nitride semiconductor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352484A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd 半導体装置
JPH06232179A (ja) * 1992-12-08 1994-08-19 Sumitomo Electric Ind Ltd 化合物半導体装置およびその製造方法
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7700973B2 (en) * 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
JP5084262B2 (ja) * 2004-06-24 2012-11-28 日本電気株式会社 半導体装置
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2010232610A (ja) 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015446A1 (en) * 1999-12-08 2001-08-23 Kaoru Inoue Semiconductor device
US7038252B2 (en) 2004-02-27 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device using a nitride semiconductor

Also Published As

Publication number Publication date
CN102769034A (zh) 2012-11-07
JP2012256864A (ja) 2012-12-27
DE102012207370A1 (de) 2012-11-08
US20120280278A1 (en) 2012-11-08
US9373688B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE112017007040T5 (de) Halbleitereinheit
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102013108698A1 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative