DE102012107523B4 - HEMT mit integrierter Diode mit niedriger Durchlassspannung - Google Patents

HEMT mit integrierter Diode mit niedriger Durchlassspannung Download PDF

Info

Publication number
DE102012107523B4
DE102012107523B4 DE102012107523.9A DE102012107523A DE102012107523B4 DE 102012107523 B4 DE102012107523 B4 DE 102012107523B4 DE 102012107523 A DE102012107523 A DE 102012107523A DE 102012107523 B4 DE102012107523 B4 DE 102012107523B4
Authority
DE
Germany
Prior art keywords
iii
mobility transistor
electron mobility
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012107523.9A
Other languages
English (en)
Other versions
DE102012107523A1 (de
Inventor
Gilberto Curatola
Oliver Haeberlen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012107523A1 publication Critical patent/DE102012107523A1/de
Application granted granted Critical
Publication of DE102012107523B4 publication Critical patent/DE102012107523B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

High-Electron-Mobility-Transistor (100), umfassend:
Source (S), Gate (G) und Drain (D);
ein erstes III-V-Halbleitergebiet (116) mit einem ersten zweidimensionalen Elektronengas (120), das einen ersten leitenden Kanal, der vom Gate (G) zwischen Source (S) und Drain (D) gesteuert werden kann, bereitstellt;
ein zweites III-V-Halbleitergebiet (108) unter dem ersten III-V-Halbleitergebiet und mit einem zweiten zweidimensionalen Elektronengas (114) als zweiten leitenden Kanal, der entweder mit Source (S) oder mit Drain (D) verbunden ist und nicht vom Gate (G) gesteuert werden kann; und
wobei das erste und zweite III-V-Halbleitergebiet (116, 108) voneinander durch ein Gebiet (110) des High-Electron-Mobility-Transistors (100) mit einem anderen Bandabstand als das erste und zweite III-V-Halbleitergebiet beabstandet sind.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Anmeldung betrifft High-Electron-Mobility-Transistoren (Transistoren mit hoher Elektronenbeweglichkeit), insbesondere High-Electron-Mobility-Transistoren mit integrierten Dioden mit niedriger Durchlassspannung. Im Folgenden werden diese Transistoren dem allgemeinen Sprachgebrauch in diesem technischen Gebiet folgend als High-Electron-Mobility-Transistoren bezeichnet.
  • ALLGEMEINER STAND DER TECHNIK
  • Herkömmliche High-Electron-Mobility-Transistoren (HEMTs), die in GaN/AlGaN-Technologie hergestellt werden, sind in der Regel Majoritätsträgerbauelemente, das heißt, beim Bestimmen der elektrischen Eigenschaften des Bauelements ist hauptsächlich nur ein Typ von Trägern (Elektronen oder Löcher) involviert. Dieses Merkmal ist besonders vorteilhaft für III-V-Dioden im Vergleich zu klassischen Silizium-Bodydioden. Bei Silizium-Bodydioden werden die elektrischen Haupteigenschaften über die Dotierung und die Bauelementabmessungen gesteuert, und sowohl Minoritäts- als auch Majoritätsträger beeinflussen den Bauelementbetrieb. Insbesondere während Schaltoperationen erfahren herkömmliche Siliziumbauelemente eine sogenannte „Sperrverzögerungszeit“ (im Englischen als „reverse recovery time“ bezeichnet), die eine zeitliche Verzögerung darstellt, die benötigt wird, um die gespeicherten Ladungen während der Bauelementleitung zu entfernen, bevor das Bauelement in einen Blockiermodusbetrieb eintreten kann. Diese Sperrverzögerungszeit ist besonders abträglich, weil sie die Schaltverluste stark erhöht. Aus diesem Grund werden Schottky-Dioden und im Allgemeinen Majoritätsträgerbauelemente bei Applikationen bevorzugt, wo höhere Verluste aufgrund einer Diodensperrverzögerungszeit nicht toleriert werden können.
  • Die Druckschrift JP 2001 - 308 108 A beschreibt mit Bezug zur dortigen 4 eine HEMT-Struktur mit einem zweidimensionalen Elektronengas (2DEG). Die HEMT-Struktur umfasst ein GaAs-Halbleitersubstrat vom n-Leitungstyp, eine auf dem GaAs-Halbleitersubstrat gebildete undotierte GaAs-Pufferschicht und eine GaAs/AlGaAs/InGaAs-Halbleiterschicht, die auf der GaAs-Pufferschicht ausgebildet ist und einen aktiven und einen isolierenden Bereich aufweist. Zwischen dem GaAs-Halbleitersubstrat und der undotierten GaAs-Pufferschicht ist eine AlGaAs-Ätzstoppschicht vom n-Leitungstyp ausgebildet. Eine Vielzahl von Elektroden ist auf dem aktiven Bereich der GaAs/AlGaAs/InGaAs-Halbleiterschicht ausgebildet. Ein Via durchdringt den isolierenden Bereich und die GaAs-Pufferschicht von der Oberflächenseite der GaAs/AlGaAs/InGaAs-Halbleiterschicht und führt zur AlGaAs-Ätzstoppschicht. Außerdem ist eine der mehreren Elektroden über eine leitfähige Struktur im Via mit der AlGaAs-Ätzstoppschicht und damit mit dem GaAs-Halbleitersubstrat elektrisch verbunden. In der Druckschrift US 2010 / 0 207 164 A1 wird ebenfalls Feldeffekttransistor mit nur einem 2DEG beschrieben. Dieser Feldeffekttransistor umfasst eine erste Nitridhalbleiterschicht und eine zweite Nitridhalbleiterschicht mit einer Bandlücke, die größer ist als diejenige der ersten Nitridhalbleiterschicht, die in dieser Reihenfolge auf einer Pufferschicht, die auf einem leitfähigen Substrat angeordnet ist, ausgebildet sind. Eine Sourceelektrode und eine Drainelektrode sind elektrisch mit einer zweidimensionalen Elektronengasschicht verbunden. Außerdem weist der Feldeffekttransistor eine Gate-Elektrode und eine zwischen der zweidimensionalen Elektronengasschicht und der Pufferschicht gebildete pn-Diode auf. Eine Anstiegsspannung eines Drain-Substrat-Stroms ist niedriger als eine Anstiegsspannung eines Drain-Gate-Stroms und eine Anstiegsspannung eines Drain-Source-Stroms. Die Druckschrift US 2009 / 0 065 810 A1 beschreibt mit Bezug zur dortigen 5(b) einen bidirektionalen Schalter auf III-Nitride-HEMT-Basis mit gemeinsamer Driftzone, gemeinsamer Source, zwei Gates, zwei Drananschlüssen und 2DEGs in jeweiligen GaN-Schichten. Die DEGs in der unteren der beiden GaN-Schichten sind jedoch bei nicht angesteuerten Gates unterbrochen. Schließlich beschreibt die Druckschrift US 2010 / 0 201 439 A1 einen III-Nitrid-basierten Transistor mit hoher Elektronenmobilität, der eine geerdete Feldplatte mit Gate-Anschluss aufweist. Die mit dem Gate verbundene geerdete Feldplatte kann den Miller-Kapazitätseffekt minimieren. Der Transistor kann als Hochspannungs-Verarmungstransistor ausgebildet sein und kann in Kombination mit einem Niederspannungs-Verstärkungsmodus-Transistor verwendet werden, um eine Baugruppe zu bilden, die als einzelner Hochspannungs-Verstärkungsmodus-Transistor arbeitet. Der Transistor kann zwei zwischen einer Sourceelektrode und einer Dranelektrode angeordnete 2DEG-Kanäle aufweisen, die jeweils in einer durch eine Barriereschicht voneinander getrennten GaN-Schichten angeordnet sind.
  • Die GaN/AlGaN-Technologie stellt aufgrund höherer Leistung im Hinblick auf Ansteuerstromfähigkeit, Durchschlagfestigkeit und Schaltfrequenz, um nur einige zu nennen, im Vergleich zu herkömmlicher Siliziumtechnologie in der Leistungselektronik einen großen Vorwärtsschritt dar. Ein Hauptmerkmal herkömmlicher heutiger GaN/AlGaN-Technologie, das ein Nachteil zum Ausbilden integrierter Dioden ist, ist die Schwierigkeit beim präzisen Steuern und Aktivieren der Dotierung in dem Bauelement. Tatsächlich werden die elektrischen Haupteigenschaften eines typischen GaN/AlGaN-Bauelements über Polarisationsladungen gesteuert, wodurch die Bauelementleistung ohne den Einsatz von Dotierung zugeschnitten werden kann. Die Schwierigkeit beim Steuern der Dotierung in III-V-Materialien (insbesondere Dotierung vom p-Typ) stellt beim Auslegen von Dioden mit einem hohen Blockiermodus und einer niedrigen Durchlassspannung einen Hauptnachteil dar.
  • Bei einem typischen GaN/AlGaN-HEMT gibt es keine wirkliche Bodydiode (im Englischen als „body diode“ bezeichnet), wie sie herkömmlicherweise in einem typischen Siliziumbauelement vorliegt. Wenn sich das HEMT-Bauelement jedoch in einem Aus-Zustand befindet, d.h. bei Abwesenheit eines Elektronenkanals unter der Gateelektrode, kann eine Pseudobodydiode („pseudo-body diode“) beobachtet werden, die den Sourceanschluss mit dem Drainanschluss verbindet. Ein Elektron in dem Kanal der Pseudobodydiode muss ein Energiebarriere mit einer gewissen Höhe überwinden, um von der Source- zu der Drainelektrode zu durchqueren. Anders als bei der herkömmlichen Siliziumtechnologie wird bei der GaN-Technologie diese Barrierenhöhe nicht über das Dotierprofil festgelegt, sondern durch die Materialeigenschaften (Energieabstand) und auch durch die an die Gateelektrode angelegte Spannung. Je höher das Bauelement bei Abschnürung vorgespannt ist, umso höher ist die Durchlassspannung der Pseudobodydiode.
  • Wenn an die Drainelektrode eine negative Spannung angelegt wird, wobei sich das Bauelement im Aus-Zustand befindet, wird das Leitungsband auf der Drainseite hochgezogen und deshalb ist die effektive Barrierenhöhe, die Träger überwinden müssen, um die Sourceelektrode zu erreichen, abgesenkt. Wenn eine gewisse Schwellwertspannung erreicht ist, öffnet die Pseudobodydiode und gestattet einen Stromfluss zwischen der Source- und Drainelektrode. Die typische Durchlassspannung (Schwellenspannung) für eine derartige Pseudobodydiode in GaN-Technologie liegt jedoch in der Größenordnung von 3 V und steigt (wird negativer), wenn das Bauelement in Aus-Zuständen stärker vorgespannt wird. Diese besondere Charakteristik der Pseudobodydiode wirkt sich negativ auf das Schaltverhalten des Leistungstransistors in allen Anwendungen aus, wo eine Diode mit niedriger Durchlassspannung benötigt wird. Bei einigen herkömmlichen Ansätzen ist eine laterale Schottky-Diode mit einer niedrigen Durchlassspannung mit dem HEMT integriert. Dieser Ansatz führt jedoch zu einer Flächenstrafe aufgrund der Integration eines lateralen Serienbauelements. Außerdem muss der zuvor existierende GaN-Basislinienprozess so modifiziert werden, dass er eine Schottky-Diode mit niedriger Durchlassspannung enthält, was die Kosten erhöht. Zudem kann die Schottky-Diode aufgrund von Oberflächeneffekten instabil werden.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß den hierin beschriebenen Ausführungsformen wird ein High-Electron-Mobility-Transistor (HEMT) mit einer integrierten Diode mit niedriger Durchlassspannung, stabiler Schwellwertspannung und hoher Stromansteuerfähigkeit bereitgestellt.
  • Gemäß einer Ausführungsform eines HEMT enthält der HEMT Source (ein Sourcegebiet oder Sourceelektrode), Gate (eine Gateelektrode) und Drain (ein Draingebiet oder Drainelektrode), ein erstes III-V-Halbleitergebiet mit einem ersten zweidimensionalen Elektronengas (2DEG), das einen ersten leitenden Kanal, der vom Gate gesteuert werden kann, zwischen Source (oder dem Sourcegebiet oder der Sourceelektrode) und Drain (oder dem Draingebiet oder der Drainelektrode) bereitstellt, und ein zweites III-V-Halbleitergebiet unter dem ersten III-V-Halbleitergebiet und mit einem zweiten zweidimensionalen Elektronengas als zweiten leitenden Kanal, der entweder mit Source (oder dem Sourcegebiet oder der Sourceelektrode) oder mit Drain (oder dem Draingebiet oder der Drainelektrode) verbunden ist und nicht vom Gate gesteuert werden kann. Das erste und zweite III-V-Halbleitergebiet sind voneinander durch ein Gebiet des High-Electron-Mobility-Transistors mit einem anderen Bandabstand als das erste und zweite III-V-Halbleitergebiet beabstandet.
  • Typischerweise enthält der HEMT eine Diode, wobei das erste 2DEG und das Drain (oder das Draingebiet oder die Drainelektrode) eine Kathode der Diode bilden, wobei der zweite leitende Kanal und Source (oder das Sourcegebiet oder die Sourceelektrode) eine Anode der Diode bilden, die eine ausreichend niedrige Energiebarriere in einem Aus-Zustand des High-Electron-Mobility-Transistors aufweist, so dass die Diode eine Durchlassspannung von weniger als 1 V in dem Aus-Zustand aufweist.
  • Typischerweise wird das erste III-V-Halbleitergebiet von einem ersten GaN-Gebiet bereitstellt, und das zweite III-V-Halbleitergebiet von einem zweiten GaN-Gebiet unter dem ersten GaN-Gebiet bereitgestellt, wobei mehrere zwischen dem ersten und zweiten GaN-Gebiet angeordnete AlGaN-Schichten sind, sodass der erste und zweite leitende Kanal durch die mehreren AlGaN-Schichten voneinander beabstandet sind.
  • Gemäß einem Beispiel eines Verfahrens zum Herstellen eines HEMT mit einer Sourceelektrode, einer Drainelektrode und einer Gateelektrode beinhaltet das Verfahren: Bereitstellen eines ersten III-V-Halbleitergebiets mit einem ersten 2DEG, das einen ersten leitenden Kanal, der vom Gate gesteuert werden kann, zwischen der Sourceelektrode und der Drainelektrode bereitstellt; Bereitstellen eines zweiten III-V-Halbleitergebiets unter dem ersten III-V-Halbleitergebiet und mit einem zweiten leitenden Kanal, der entweder mit der Sourceelektrode oder der Drainelektrode verbunden ist und nicht von der Gateelektrode gesteuert werden kann; und Bereitstellen eines Gebiets des High-Electron-Mobility-Transistors, das zwischen dem ersten und zweiten III-V-Halbleitergebiet mit einem anderen Bandabstand als dem ersten und zweiten III-V-Halbleitergebiet angeordnet ist.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile. Die Begriffe „Gate“, „Source“ und „Drain“ werden in ihrem im vorliegenden Fachgebiet üblichen Sinne verstanden. Insbesondere bezeichnen diese Begriffe eine Gateelektrode, eine Sourceelektrode bzw. ein Sourcegebiet, und ein Drainelektrode bzw. ein Draingebiet.
  • Figurenliste
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen werden in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detailliert.
    • 1 zeigt eine perspektivische Querschnittsansicht einer Ausführungsform eines HEMT mit einer integrierten Diode mit niedriger Durchlassspannung.
    • 2 zeigt eine perspektivische Querschnittsansicht einer Ausführungsform einer in dem HEMT von 1 enthaltenen Kompensationsstruktur.
    • 3 zeigt eine perspektivische Querschnittsansicht einer weiteren Ausführungsform einer in dem HEMT von 1 enthaltenen Kompensationsstruktur.
    • 4 zeigt eine grafische Darstellung der I-U-Charakteristika der integrierten Diode von 1 und eine in einem herkömmlichen HEMT enthaltene Pseudodiode.
    • 5 zeigt eine perspektivische Querschnittsansicht einer weiteren Ausführungsform eines HEMT mit integrierter Diode mit niedriger Durchlassspannung.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt eine Ausführungsform eines High-Electron-Mobility-Transistors (HEMT) 100 mit einer integrierten Diode 102 mit niedriger Durchlassspannung, stabiler Schwellwertspannung und hoher Stromansteuerfähigkeit. Die Diode 102 ist schematisch in 1 dargestellt. Der HEMT 100 eignet sich gut für Applikationen mit niedrigerer Spannung zum Beispiel im Bereich von etwa 30 bis 100 V. Der HEMT 100 enthält ein Halbleitersubstrat 104 wie etwa Si, SiC oder einen Saphirwafer und kann je nach dem verwendeten Substrattyp eine optionale Isolationsschicht 106 wie etwa eine auf dem Substrat 104 ausgebildete AIN-Schicht enthalten. Ein unteres III-V-Halbleiterpuffergebiet 108 wie etwa eine GaN-Schicht ist auf der optionalen Isolationsschicht 106 oder direkt auf dem Substrat 104 ausgebildet. Eine Kompensationsstruktur 110 ist auf dem unteren III-V-Halbleiterpuffergebiet 108 ausgebildet, und ein oberes III-V-Halbleiterpuffergebiet 116 wie etwa eine GaN-Schicht ist auf der Kompensationsstruktur 110 ausgebildet, so dass die Kompensationsstruktur 110 zwischen dem oberen und unteren III-V-Halbleiterpuffergebiet 116, 118 angeordnet ist.
  • Die Kompensationsstruktur 110 weist einen anderen Bandabstand (z.B. einen größeren Bandabstand) als das obere und untere III-V-Halbleiterpuffergebiet 116, 108 auf. Gemäß einer Ausführungsform enthält die Kompensationsstruktur 110 mindestens eine auf dem unteren III-V-Halbleiterpuffergebiet 108 ausgebildete, AI enthaltende Schicht 112. Der AI-Gehalt der untersten Schicht 112 der Kompensationsstruktur 110 kann so ausgewählt werden, dass ein zweidimensionales Elektronengas (2DEG) 114 in dem unteren III-V-Halbleiterpuffergebiet 108 entsteht. Das 2DEG 114 führt automatisch zu einem dünnen leitenden Kanal (Inversionsschicht) in dem unteren III-V-Halbleiterpuffergebiet 108. Alternativ kann eine obere Schicht des unteren III-V-Halbleiterpuffergebiets 108 oder die unterste Schicht 112 der Kompensationsstruktur 110 zum Beispiel mit einer Dotierkonzentration von mindestens 1×1018 cm-3 n+-dotiert sein, um in dem unteren III-V-Halbleiterpuffergebiet 108 den Kanal auszubilden. In jedem Fall weist das untere III-V-Halbleiterpuffergebiet 108 (über Beanspruchungs- und Polarisationseffekte oder Dotierung) einen leitenden Kanal auf.
  • Die Kompensationsstruktur 110 ist, wie in 1 gezeigt, zwischen dem oberen und unteren III-V-Halbleiterpuffergebiet 116, 108 angeordnet. Eine Barrierenschicht 118, die zum Beispiel AI enthält, wie etwa eine AlGaN-Schicht, ist auf dem oberen III-V-Halbleiterpuffergebiet 116 ausgebildet. Der AI-Gehalt der Barrierenschicht 118 ist hoch genug, so dass über Stress- und Polarisationseffekte ein 2DEG 120 in dem oberen III-V-Halbleiterpuffergebiet 116 entsteht. Das 2DEG 120 führt automatisch zu einem dünnen leitenden Kanal in dem oberen III-V-Halbleiterpuffergebiet 116. Auf diese Weise weist der HEMT 100 ein oberes 2DEG 120 und einen entsprechenden oberen Kanal und einen unteren Kanal (und möglicherweise ein entsprechendes unteres 2DEG 114, je nachdem, ob Beanspruchungs- und Polarisierungseffekte oder Dotierung verwendet wird, um den unteren Kanal wie oben beschrieben auszubilden) auf, die durch die Kompensationsstruktur 110 voneinander beabstandet sind. Eine Kappenschicht 122 wie etwa eine GaN-Schicht ist auf der Barrierenschicht 118 ausgebildet, und eine Gateelektrode (G) ist über der Kappenschicht 122 ausgebildet, um einen Kanal (eine Inversionsschicht) des HEMT 100 zu steuern.
  • Der obere Kanal, der sich aus dem oberen 2DEG 120 ergibt, verbindet die Sourceelektrode (S) und die Drainelektrode (D) des HEMT 100 und bildet den Hauptkanal des Bauelements. Die Gateelektrode steuert, ob der obere Kanal durchgehend ist (leitender Kanal), so dass der HEMT 100 in einem Ein-Zustand betrieben werden kann, oder abgeschnürt (nicht leitender Kanal), so dass der HEMT in einem Aus-Zustand über die Gatespannung betrieben werden kann. Ein HEMT mit positiver Schwellwertspannung wird üblicherweise als ein „normalerweise ausgeschalteter“ HEMT bezeichnet. Der HEMT 100 kann jedoch stattdessen ein „normalerweise eingeschaltetes“ Bauelement sein, weil der Transistor eine negative Schwellwertspannung aufweist. Die integrierte Diode 102 hängt nicht von der jeweiligen Transistorkonfiguration ab, d.h. normalerweise eingeschaltet oder normalerweise ausgeschaltet.
  • Stattdessen kann die Diode 102 in beide Typen von HEMT-Bauelement ohne zusätzliche Änderungen integriert werden. Mit diesem Verständnis wird der HEMT 100 durch Anlegen einer Spannung an die Gateelektrode, die über der Schwellwertspannung liegt, in den Ein-Zustand versetzt. In dem Ein-Zustand fließt Strom von der Sourceelektrode (S) über den oberen Kanal zu der Drainelektrode (D). Der HEMT 100 wird durch Anlegen einer Spannung an die Gateelektrode, die unter der Schwellwertspannung liegt, in den Aus-Zustand versetzt. In dem Aus-Zustand ist der obere Kanal abgeschnürt, so dass kein (oder ein minimaler) Strom von der Sourceelektrode zu der Drainelektrode fließt. Vor dem Eintritt in einen Blockiermodus des Aus-Zustands kann es wünschenswert sein, dass der HEMT 100 in einen rückwärts leitfähigen Zustand eintritt, indem an die Drainelektrode eine negative Spannung angelegt wird, um überschüssige Ladungsträger zu entfernen. In dem rückwärts leitfähigen Zustand befindet sich der HEMT 100 immer noch in dem Aus-Zustand mit abgeschnürtem oberen Kanal. Außerdem ist die integrierte Diode 102 in Durchlassrichtung gepolt und gestattet das Fließen eines Stroms von der Sourceelektrode durch den unteren Kanal und die Kompensationsstruktur 110, dann durch das obere III-V-Halbleiterpuffergebiet 116, bis er schließlich bei der Drainelektrode gesammelt wird.
  • Während des normalen Bauelementbetriebs beeinflusst die Diode 102 nicht das Verhalten des HEMT 100, und in sowohl dem Ein-Zustand (z.B. positive Gatespannung, positive Drainspannung bei einem normalerweise eingeschalteten Bauelement) als auch Aus-Zustand (z.B. negative Gatespannung, positive Drainspannung bei einem normalerweise eingeschalteten Bauelement) fließt der Strom seitlich, parallel zu der Barrieren-/oberen Puffergrenzfläche 124. Wenn in dem Aus-Zustand eine negative Spannung an die Drainelektrode angelegt wird, tritt der HEMT 100 in den rückwärts leitfähigen Zustand ein und die Diode 102 wird bei einer niedrigen Spannung in Durchlassrichtung gepolt. Das heißt, die Diode 102 ist in Durchlassrichtung gepolt, wenn die Drainspannung um den Vorwärtsspannungsabfall niedriger ist als die Sourcespannung.
  • Die Sourceelektrode und die Drainelektrode des HEMT 100 erstrecken sich durch die Kappenschicht 122 und die Barrierenschicht 118 in das obere III-V-Halbleiterpuffergebiet 116 und sind in dem Ein-Zustand durch den oberen Kanal verbunden. Entweder die Sourceelektrode oder die Drainelektrode erstreckt sich weiter zu dem unteren Kanal (z.B. zu dem unteren 2DEG 114 in 1), um zu der integrierten Diode 120 eine elektrische Verbindung auszubilden. 1 zeigt die sich zu dem unteren 2DEG 114 erstreckende Sourceelektrode. Bei einer alternativen Ausführungsform erstreckt sich die Drainelektrode und nicht die Sourceelektrode tiefer zu dem unteren 2DEG 114, wie in Klammern angegeben. Wie oben beschrieben, liegt möglicherweise nur der untere Kanal und nicht das untere 2DEG 114 in dem unteren Teil des HEMT 100 vor, falls anstelle von Beanspruchungs- und Polarisationseffekten Dotierung zum Ausbilden des unteren Kanals verwendet wird. In jedem Fall bildet sich der untere Kanal etwa im gleichen Gebiet wie das untere 2DEG 114, und deshalb ist in 1 eine separate Referenzzahl für den unteren Kanal nicht gezeigt, genau wie für den oberen Kanal, der entlang dem oberen 2DEG 120 entsteht, keine separate Referenzzahl gezeigt ist.
  • In jedem Fall weist die integrierte Diode 102 eine durch das obere 2DEG 120 ausgebildete Kathode und eine Drainelektrode und eine Anode, ausgebildet durch den unteren Kanal und die Sourceelektrode, auf. Das obere 2DEG 120 und der Kanal des HEMT 100 werden durch die Anwesenheit der Diode 102 nicht beeinflusst. Außerdem weist die Diode 102 eine ausreichend niedrige Energiebarriere in dem Aus-Zustand des HEMT 100 auf, so dass die Diode 102 bei 1 V oder weniger (unter Referenz auf eine negative Drainspannung) in Vorwärtsrichtung vorspannt, um in den umgekehrten Aus-Zustandsmodus einzutreten, in dem der Kanal des HEMT 100 abgeschnürt (nicht leitend) bleibt und die Diode 102 und der untere Kanal (und auch bei einigen Ausführungsformen das untere 2DEG 114) den Strom in der umgekehrten Richtung (von Drainelektrode zu Sourceelektrode) leiten. Bei einer Ausführungsform weist die Diode 102 in dem Aus-Zustand eine ausreichend niedrige Energiebarriere auf, so dass die Diode 102 eine Durchlassspannung von weniger 0,8 V oder sogar weniger als 0,6 V aufweist. Bei einigen Ausführungsformen beträgt die Durchlassspannung der Diode 102 zwischen 0,1 und 0,6 V. Eine derartige Diode 102 mit niedriger Durchlassspannung wird realisiert, indem die Kompensationsstruktur 110 in den HEMT 100 zwischen dem oberen 2DEG 120 und dem unteren Kanal (und bei einigen Ausführungsformen auch dem unteren 2DEG 114) integriert wird.
  • Bei einer Ausführungsform enthält die Kompensationsstruktur 110 eine ausreichende Menge an AI, um das untere 2DEG 114 (und den unteren Kanal) auszubilden, wie oben beschrieben. Die Polarisationsladungen und verschiedenen Energieabstände, die durch die Alhaltige Kompensationsstruktur 110 verfügbar gemacht werden, ergeben ein eindeutiges Leitungsbandprofil, so dass die Kompensationsstruktur 110 ein Gebiet mit relativ flacher Energiebarrierenhöhe aufweist, in dem das elektrische Feld nahe null ist. Der obere und untere Kanal sind durch dieses Gebiet der Kompensationsstruktur 110 mit relativ flacher Energiebarrierenhöhe getrennt. Der Übergang zwischen dem oberen Kanal und dem oberen III-V-Halbleiterpuffergebiet 116 weist in dem HEMT-Aus-Zustand im Vergleich zu der Diode 102 eine viel höhere Energiebarrierenhöhe auf. Die Barrierenhöhe der Diode 102 führt zu einer niedrigeren Durchlassspannung. Bei einer Ausführungsform beträgt die Barrierenhöhe < 1 eV, z.B. 0,6 bis 0,8 eV, um eine Diode mit einer niedrigen Durchlassspannung < 1 V zu implementieren.
  • Eine geringe Barrierenhöhe von z.B. < 1 eV in diesem niedrigeren Gebiet des HEMT 100 kann realisiert werden, indem der AI-Gehalt der Kompensationsstruktur 110 so gewählt wird, dass das elektrische Feld und die Barrierenhöhe des niedrigeren leitenden Gebiets wie gewünscht geformt werden. Wenn erst einmal Träger (Elektronen) diese Barriere kreuzen, können sie von der Drainelektrode frei zu der Sourceelektrode über den unteren Kanal (und dem unteren 2DEG 114, falls vorgesehen) fließen. Wie in 1 gezeigt, kann die Kompensationsstruktur 110 mehrere Schichten 112 enthalten, von denen eine oder mehrere AI enthalten. Das Bereitstellen einer Kompensationsstruktur 110, die AI enthält, führt nicht nur zu der Ausbildung des unteren 2DEG 114 über Polarisationsladungen, sondern legt auch die Barrierenhöhe der Diode 102 und den Abstand zwischen den beiden Trägerreservoirs (z.B. den beiden 2DEGs) fest. Die Diode 102 kann jedoch ein unerwünschtes ambipolares Verhalten aufweisen (das heißt, die Diode kann Strom in beiden Richtungen leiten), falls zwischen den oberen und unteren 2DEGs 120, 114 kein ausreichender Abstand existiert. Das Einfügen der Kompensationsstruktur 110 in den HEMT 100 legt die Barrierenhöhe der Diode 102 auf einen Wert fest, der sich dafür eignet, eine niedrige Durchlassspannung zu haben. Zudem nimmt die Barrierenhöhe der Diode 102 nicht mit dem Abstand zwischen dem oberen und dem unteren Kanal zu, wie dies für ein nicht kompensierendes elektrisches Feld der Fall wäre. Im Gegensatz liefert die Anwesenheit der Kompensationsstruktur 110 ein relativ flaches zentrales Gebiet, wo das Leitungsbandprofil allgemein flach ist, wie oben beschrieben
  • Die Kompensationsstruktur 110 kann dick genug ausgeführt sein, um das ambipolare Verhalten der Diode zu vermeiden. Die Diode 102 ist so ausgelegt, dass sie eine niedrige Barrierenhöhe (und somit eine niedrige Durchlassspannung) aufweist, wie oben beschrieben, und ein ausreichender Abstand wird zwischen dem oberen und unteren Kanal über die Kompensationsstruktur 110 bereitgestellt, so dass die Diode 102 Strom in einer Richtung, aber nicht in der umgekehrten Richtung, leiten kann. Durch Bereitstellen von Kompensationsschichten mit entsprechender Dicke und AI-Gehalt in der Kompensationsstruktur 110 wird in dem HEMT 100 ein zentrales Gebiet mit einem elektrischen Feld von null bereitgestellt, wie oben beschrieben. Eine derartige Struktur liefert einen ausreichenden Abstand zwischen dem oberen und unteren Kanal, ohne die Durchlassspannung der Diode 102 abträglich zu erhöhen.
  • Bei einer Ausführungsform sind der obere und untere Kanal mindestens 300 nm voneinander beabstandet, und die Diode 102 weist eine Durchlassspannung von 1 V oder weniger auf. Der obere und untere Kanal können mindestens 500 nm voneinander beabstandet sein oder zwischen 500 nm und 1 µm oder weiter voneinander beabstandet sein, und die Diode 102 weist durch entsprechendes Auswählen der Schichtdicke und des Bandabstands der Kompensationsstruktur 110 immer noch eine Durchlassspannung von etwa 1 V oder weniger auf. Allgemein entkoppelt die Kompensationsstruktur 110 die Barrierenhöhe der Diode 102 von dem Abstand zwischen dem oberen und unteren Kanal.
  • 2 zeigt eine auseinandergezogene Ansicht einer Ausführungsform der Kompensationsstruktur 110 in einem gestrichelten Gebiet 126 von 1. Gemäß dieser Ausführungsform enthält die Kompensationsstruktur 110 vier zwischen einem oberen und unteren GaN-Puffergebiet 116, 108 angeordnete 200, 210, 220, 230 Das obere und untere GaN-Puffergebiet 116, 108 weisen jeweils ein 2DEG auf, wie zuvor hier erläutert. In 2 ist nur das untere 2DEG 114 sichtbar.
  • Die Schichten 200, 210, 220, 230 der Kompensationsstruktur 110 können den gleichen oder einen verschiedenen Al-Gehalt aufweisen. Bei einer Ausführungsform weist die oberste Schicht 200 der Kompensationsstruktur 110 den größten Al-Gehalt von z.B. etwa 4% auf, die Schicht 210 unmittelbar unter der obersten Schicht 200 weist z.B. etwa 1% Al auf, und die nächstniedrigere Schicht 220 weist einen Al-Gehalt von etwa 2% auf. Die unterste Schicht 230 der Kompensationsstruktur 110 kann eine ausreichende Menge an Al enthalten, um über Polarisationseffekte das untere 2DEG 114 in dem unteren GaN-Puffergebiet 108 auszubilden.
  • 3 zeigt eine alternative Ausführungsform der Kompensationsstruktur 110. Die in 3 gezeigte Struktur 110 ist ähnlich der in 2 gezeigten, doch enthält die unterste Schicht 300 der Kompensationsstruktur 110 kein nennenswertes Al und ist stattdessen stark n+-dotiert, z.B. mit einer Konzentration von mindestens 1×1018 cm-3. Als solches sind die Alhaltigen Schichten 200, 210, 220 der Kompensationsstruktur 110 zwischen dem oberen GaN-Puffergebiet 116 und der untersten dotierten (kein Aluminium enthaltenden) Schicht 300 der Kompensationsstruktur 110 angeordnet. Die Dotierung der untersten Schicht 300 reicht aus, um in der untersten Schicht 300 der Kompensationsstruktur 110 den leitenden Kanal 302 auszubilden, ohne in diesem unteren Teil des HEMT 100 ein 2DEG verwenden zu müssen.
  • In jedem Fall werden der obere und untere Kanal bereitgestellt, und die Dicke und der Bandabstand der Kompensationsstruktur 110 stellen sicher, dass die integrierte Diode 102 eine niedrige Durchlassspannung, eine stabile Schwellwertspannung und eine hohe Stromansteuerfähigkeit in dem HEMT-Aus-Zustand aufweist. Außerdem können die Schichten der Kompensationsstruktur 110 in jedem Fall die gleiche oder eine andere Dicke aufweisen. Bei einer Ausführungsform weisen die Schichten der Kompensationsstruktur 110 etwa die gleiche Dicke von z.B. etwa 10 bis 20 nm auf.
  • 4 zeigt einen Vergleich der elektrischen Charakteristika eines GaN-HEMT in Aus-Zustands-Bedingungen, wenn an die Drainelektrode eine negative Spannung angelegt wird. Die grafische Darstellung zeigt die Spannung (x-Achse) über den Strom (y-Achse). Es werden sowohl ein herkömmlicher GaN-HEMT (durch die Kurve mit der Bezeichnung „mit Diode“ dargestellt) als auch der hierin beschriebene HEMT 100 mit einer integrierten Diode 102 (durch die Kurve mit der Bezeichnung „ohne Diode“ dargestellt) verglichen. In beiden Fällen ist der Transistor in Aus-Zustands-Bedingungen vorgespannt, das heißt, der Hauptkanal ist unter der Gateelektrode verarmt, um einen direkten Stromfluss von der Sourceelektrode über den Kanal zur Drainelektrode zu vermeiden. Dann wird eine negative Spannung an die Drainelektrode angelegt, und wenn diese Spannung ausreichend negativ ist, öffnet die Diode 102 und Strom kann fließen. Natürlich werden für die normalerweise eingeschalteten Bauelemente die entgegengesetzten Gate- und Drainspannungspolaritäten verwendet. Bei einem herkömmlichen GaN-HEMT öffnet die in dem Abschnitt Allgemeiner Stand der Technik beschriebene Pseudodiode bei etwa 3 V, während die hierin beschriebene integrierte Diode 102 eine signifikant niedrigere Durchlassspannung von 1 V oder weniger aufweist, z.B. in der Größenordnung von 0,1 bis 0,6 V (unter Bezugnahme auf eine negative Drainspannung).
  • 5 zeigt eine weitere Ausführungsform des HEMT 100. Die in 5 gezeigte Ausführungsform ist ähnlich der in 1 gezeigten. Davon verschieden jedoch enthält die Sourceelektrode (oder Drainelektrode) ein oberes Gebiet 400, das sich von einer Oberseite 402 des Bauelements in das obere III-V-Halbleiterpuffergebiet 116 erstreckt, und ein unteres Gebiet 404, das sich von einer gegenüberliegenden Bodenseite 406 des Bauelements in das untere III-V-Halbleiterpuffergebiet 108 erstreckt. Das obere Source- (oder Drain-) Gebiet 400 steht in elektrischem Kontakt mit dem oberen 2DEG 120, und das untere zweite Source- (oder Drain-) Gebiet 404 steht in elektrischem Kontakt mit dem unteren Kanal (und dem unteren 2DEG 114, falls präsent). Das obere und untere Gebiet 400, 404 der Sourceelektrode (oder Drainelektrode) sind durch die Kompensationsstruktur 110 voneinander beabstandet. Auf diese Weise kann die Sourceelektrode (oder Drainelektrode) sowohl von der Oberseite 402 als auch der Bodenseite 406 kontaktiert werden. In dem Ein-Zustand fließt ein Strom von dem oberen Sourcegebiet 400 durch den Kanal über den oberen Kanal und das 2DEG 120 zu der Drainelektrode. Im umgekehrten Aus-Zustandsmodus ist der obere Kanal abgeschnürt und Strom fließt von dem unteren Sourcegebiet 404 über den unteren Kanal (und das untere 2DEG 114, falls präsent) und die in Durchlassrichtung vorgespannte Diode 102 zu der Drainelektrode.
  • Die hierin beschriebene integrierte Diode 102 nutzt zwei verschiedene Kanäle, die durch eine Barrierenhöhe getrennt sind, die je nach dem gewünschten Durchlassspannungspunkt der Diode zugeschnitten werden können. Die hierin beschriebene integrierte Diode 102 kann Polarisationsladungen nutzen, um ein oberes und unteres 2DEG-Gebiet 120, 114 (oder mindestens das obere 2DEG 120, wobei das untere 2DEG 114 alternativ durch Dotieren, wie hierin z.B. unter Bezugnahme auf 3 beschrieben, realisiert werden kann) zu realisieren. Das Bereitstellen eines Stapels aus als der Kompensationsstruktur 110 legt die Barrierenhöhe der Diode 102 auf einen gewünschten Wert fest. Bei einer ausreichenden Dicke und einem ausreichenden Bandabstand unterdrückt die Kompensationsstruktur 110 im Allgemeinen das ambipolare Diodenverhalten, während die Diodenbarrierenhöhe von dem Abstand zwischen dem oberen und unteren Kanal entkoppelt wird.
  • Räumlich relative Ausdrücke wie etwa „unterer“, „unter“, „darunter“, „über“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Terme sollen verschiedene Orientierungen des Bauelements zusätzlich zu verschiedenen Orientierungen als jenen in den Figuren gezeigten umfassen. Weiterhin werden auch Terme wie etwa „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Regionen, Sektionen usw. zu beschreiben, und sie sind ebenfalls nicht als einschränkend gedacht. Gleiche Terme beziehen sich durch die Beschreibung hinweg auf gleiche Elemente.
  • Die Terme „mit“, „enthaltend“, „umfassend“ und dergleichen, wie sie hierin verwendet werden, sind offene Terme, die die Anwesenheit von genannten Elementen oder Merkmalen anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/einer/eine“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlichetwas anderes angibt.

Claims (14)

  1. High-Electron-Mobility-Transistor (100), umfassend: Source (S), Gate (G) und Drain (D); ein erstes III-V-Halbleitergebiet (116) mit einem ersten zweidimensionalen Elektronengas (120), das einen ersten leitenden Kanal, der vom Gate (G) zwischen Source (S) und Drain (D) gesteuert werden kann, bereitstellt; ein zweites III-V-Halbleitergebiet (108) unter dem ersten III-V-Halbleitergebiet und mit einem zweiten zweidimensionalen Elektronengas (114) als zweiten leitenden Kanal, der entweder mit Source (S) oder mit Drain (D) verbunden ist und nicht vom Gate (G) gesteuert werden kann; und wobei das erste und zweite III-V-Halbleitergebiet (116, 108) voneinander durch ein Gebiet (110) des High-Electron-Mobility-Transistors (100) mit einem anderen Bandabstand als das erste und zweite III-V-Halbleitergebiet beabstandet sind.
  2. High-Electron-Mobility-Transistor (100) nach Anspruch 1, wobei der erste und zweite leitende Kanal um mindestens 300 nm beabstandet sind.
  3. High-Electron-Mobility-Transistor (100) nach Anspruch 1 oder 2, wobei der erste und zweite leitende Kanal um mindestens 500 nm beabstandet sind.
  4. High-Electron-Mobility-Transistor (100) nach Anspruch 3, wobei der erste und zweite leitende Kanal zwischen 500 nm und 1 µm beabstandet sind.
  5. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 1 bis 4, wobei der erste leitende Kanal dahingehend betrieben werden kann, Source (S) und Drain (D) zu verbinden, wenn sich der High-Electron-Mobility-Transistor (100) in einem Ein-Zustand befindet, und der zweite leitende Kanal dahingehend betrieben werden kann, Source (S) und Drain (D) bei negativer Spannung zwischen Source (S) und Drain (D) zu verbinden, wenn sich der High-Electron-Mobility-Transistor (100) in einem Aus-Zustand befindet.
  6. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 1 bis 5, wobei sich entweder Source (S) oder Drain (D) von dem ersten zweidimensionalen Elektronengas (120) zu dem zweiten leitenden Kanal (114) erstreckt.
  7. High-Electron-Mobility-Transistor (100) nach Anspruch 6, wobei Source (S) oder Drain (D) ein erstes Gebiet, das sich in das erste III-V-Halbleitergebiet (108) erstreckt und mit dem ersten zweidimensionalen Elektronengas (120) in elektrischem Kontakt steht, und ein zweites Gebiet, das sich in das zweite III-V-Halbleitergebiet (108) erstreckt und mit dem zweiten leitenden Kanal in elektrischem Kontakt steht, umfasst, wobei das erste und zweite Gebiet von Source (S) oder Drain (D) durch das Gebiet (110) des High-Electron-Mobility-Transistors (100) mit dem verschiedenen Bandabstand voneinander beabstandet sind.
  8. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 1 bis 7, wobei das Gebiet (110) des High-Electron-Mobility-Transistors (100) mit dem verschiedenen Bandabstand mehrere AI enthaltende Schichten (112) umfasst, die zwischen dem ersten und dem zweiten III-V-Halbleitergebiet angeordnet sind, sodass der erste und zweite leitende Kanal durch die mehreren Schichten (112) voneinander beabstandet sind.
  9. High-Electron-Mobility-Transistor (100) nach Anspruch 8, wobei die mehreren Schichten einen (112) unterschiedlichen AI-Gehalt aufweisen.
  10. High-Electron-Mobility-Transistor (100) nach Anspruch 8 oder 9, wobei sich eine der mehreren Schichten (112) benachbart zum ersten III-V-Halbleitergebiet befindet und einen höheren Al-Gehalt als die anderen Schichten aufweist.
  11. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 8 bis 10, wobei jede Schicht der mehreren Schichten (112) mindestens 10 nm dick ist.
  12. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 8 bis 11, wobei eine oder mehrere der mehreren Schichten zwischen 4% und 1% Al enthalten.
  13. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 8 bis 12, weiterhin umfassend eine unter den mehreren Schichten (112) angeordnete zusätzliche Schicht (300), so dass die mehreren Schichten zwischen dem ersten III-V-Halbleitergebiet (116) und der zusätzlichen Schicht (300) angeordnet sind, wobei die zusätzliche Schicht (300) das zweite III-V-Halbleitergebiet bildet und hoch genug dotiert ist, um den zweiten leitenden Kanal zu erzeugen.
  14. High-Electron-Mobility-Transistor (100) nach einem der Ansprüche 8 bis 13, wobei sich eine der mehreren Schichten benachbart zum zweiten III-V-Halbleitergebiet (108) befindet und genug AI enthält, um die Entstehung des zweiten zweidimensionalen Elektronengases (114) in dem zweiten III-V-Halbleitergebiet (108) zu bewirken.
DE102012107523.9A 2011-08-19 2012-08-16 HEMT mit integrierter Diode mit niedriger Durchlassspannung Active DE102012107523B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/213,351 2011-08-19
US13/213,351 US8674372B2 (en) 2011-08-19 2011-08-19 HEMT with integrated low forward bias diode

Publications (2)

Publication Number Publication Date
DE102012107523A1 DE102012107523A1 (de) 2013-02-21
DE102012107523B4 true DE102012107523B4 (de) 2018-10-25

Family

ID=47625371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012107523.9A Active DE102012107523B4 (de) 2011-08-19 2012-08-16 HEMT mit integrierter Diode mit niedriger Durchlassspannung

Country Status (3)

Country Link
US (2) US8674372B2 (de)
CN (1) CN102956697B (de)
DE (1) DE102012107523B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166068B2 (en) 2012-05-03 2015-10-20 The United States Of America As Represented By The Secretary Of The Army Semiconductor heterobarrier electron device and method of making
AT13206U1 (de) 2012-07-17 2013-08-15 Lisec Maschb Gmbh Verfahren und Anordnung zum Teilen von Flachglas
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
KR102182016B1 (ko) * 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
US9779988B2 (en) * 2013-12-20 2017-10-03 Nxp Usa, Inc. Semiconductor devices with inner via
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
CN104201199B (zh) * 2014-08-21 2017-05-17 苏州捷芯威半导体有限公司 增强型半导体器件和半导体集成电路装置
DE102015117395A1 (de) * 2015-10-13 2017-04-13 Infineon Technologies Austria Ag Schaltkreis, Halbleiterbauelement und Verfahren
EP3217433A1 (de) * 2016-03-08 2017-09-13 IMEC vzw Halbleiterbauelement auf basis einer nitridverbindung der gruppe iii
US11545586B2 (en) * 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
DE112017007912T5 (de) 2017-09-29 2020-07-02 Intel Corporation Gruppe-iii-nitrid-antennendiode
WO2019139634A1 (en) * 2018-01-12 2019-07-18 Intel IP Corporation Iii-n devices with multiple two-dimensional charge carrier layers
CN110047910B (zh) * 2019-03-27 2020-07-31 东南大学 一种高耐压能力的异质结半导体器件
DE102020108777A1 (de) * 2020-03-30 2021-09-30 Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts Feldeffekttransistor
CN114388615B (zh) * 2022-01-17 2023-05-09 东莞源礼灯饰有限公司 一种立体复数堆叠外延结构芯片
WO2023178683A1 (zh) * 2022-03-25 2023-09-28 华为技术有限公司 高电子迁移率晶体管、Doherty功率放大器及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308108A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
US20090065810A1 (en) * 2007-09-12 2009-03-12 James Honea Iii-nitride bidirectional switches
US20100201439A1 (en) * 2009-02-09 2010-08-12 Transphorm Inc. III-Nitride Devices and Circuits
US20100207164A1 (en) * 2008-08-22 2010-08-19 Daisuke Shibata Field effect transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2622750C (en) * 2005-09-16 2015-11-03 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
KR101459763B1 (ko) * 2008-01-15 2014-11-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308108A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
US20090065810A1 (en) * 2007-09-12 2009-03-12 James Honea Iii-nitride bidirectional switches
US20100207164A1 (en) * 2008-08-22 2010-08-19 Daisuke Shibata Field effect transistor
US20100201439A1 (en) * 2009-02-09 2010-08-12 Transphorm Inc. III-Nitride Devices and Circuits

Also Published As

Publication number Publication date
CN102956697A (zh) 2013-03-06
CN102956697B (zh) 2016-02-24
US20130043484A1 (en) 2013-02-21
US9356130B2 (en) 2016-05-31
US20140124791A1 (en) 2014-05-08
US8674372B2 (en) 2014-03-18
DE102012107523A1 (de) 2013-02-21

Similar Documents

Publication Publication Date Title
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009028555B4 (de) Transistor
DE112012004541B4 (de) Halbleitervorrichtung
DE102005048102B4 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
EP2465142B1 (de) Halbleiterstruktur
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102014116091B4 (de) Halbleiterbauelement
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102017216923B4 (de) Halbleitervorrichtung
DE102014103049B4 (de) Halbleitervorrichtung
DE102006058324A1 (de) Feldeffekttransistor
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE102015117394A1 (de) Halbleiterbauelement
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102014114836A1 (de) Halbleitervorrichtung
DE60008047T2 (de) Feldeffekt-Halbleiteranordnung
DE102015100388A1 (de) Anreicherungstyp-Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative