DE102014114836A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102014114836A1
DE102014114836A1 DE102014114836.3A DE102014114836A DE102014114836A1 DE 102014114836 A1 DE102014114836 A1 DE 102014114836A1 DE 102014114836 A DE102014114836 A DE 102014114836A DE 102014114836 A1 DE102014114836 A1 DE 102014114836A1
Authority
DE
Germany
Prior art keywords
channel
semiconductor device
gate
area
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014114836.3A
Other languages
English (en)
Other versions
DE102014114836B4 (de
Inventor
Andreas Meiser
Till Schlösser
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014114836A1 publication Critical patent/DE102014114836A1/de
Application granted granted Critical
Publication of DE102014114836B4 publication Critical patent/DE102014114836B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung (1) umfasst einen Transistor (200), der in einem Halbleitersubstrat (100) gebildet ist, das eine Hauptoberfläche (110) aufweist. Der Transistor (200) umfasst einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220) und eine Gateelektrode (210). Der Sourcebereich (201) und der Drainbereich (205) sind längs einer ersten Richtung angeordnet, wobei die erste Richtung parallel zu der Hauptoberfläche (110) ist. Der Kanalbereich (220) hat eine Gestalt eines Kammes, der sich längs der ersten Richtung erstreckt, wobei der Kamm eine Oberseite (220c) sowie eine erste und eine zweite Seitenwand (220b, 220a) umfasst. Die Gateelektrode (210) ist an der ersten Seitenwand (220b) des Kanalbereiches (220) angeordnet, und die Gateelektrode (210) ist an der zweiten Seitenwand (220a) des Kanalbereiches (220) nicht vorhanden.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in der Automobil- und Industrie-Elektronik eingesetzt werden, erfordern einen niedrigen Einschaltwiderstand (Ron), während eine hohe Spannungssperrfähigkeit gewährleistet ist. Beispielsweise sollte ein MOS-("Metall-Oxid-Halbleiter"-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hunderten oder tausenden Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, die bis zu einigen hundert Amperes bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V betragen können.
  • Laterale Leistungsvorrichtungen, in denen ein Stromfluss hauptsächlich parallel zu einer Hauptoberfläche eines Halbleitersubstrates stattfindet, sind für Halbleitervorrichtungen nützlich, in welchen weitere Komponenten bzw. Bauelemente, wie Schalter, Brücken und Steuerschaltungen, integriert sind.
  • Beispielsweise können Leistungstransistoren in Gleichstrom/Gleichstrom- oder Wechselstrom/Gleichstrom-Konvertern bzw. -Umsetzern verwendet werden, um einen Strom durch einen Induktor bzw. eine Spule zu schalten. In diesen Konvertern werden Frequenzen in einem Bereich von einigen kHz bis zu einigen MHz verwendet. Um Schaltverluste zu verringern, werden Anstrengungen unternommen, Kapazitäten in den Leistungstransistoren zu minimieren. Dadurch können Schaltoperationen beschleunigt werden.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung sowie eine integrierte Schaltung anzugeben die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1 bzw. 12 bzw. 20 sowie eine integrierte Schaltung mit den Merkmalen des Patentanspruches 11 bzw. 19 bzw. 23 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor in einem Halbleitersubstrat, das eine Hauptoberfläche aufweist. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich und Gateelektrode. Der Sourcebereich und der Drainbereich sind längs einer ersten Richtung angeordnet, wobei die erste Richtung parallel zu der Hauptoberfläche ist. Der Kanalbereich ist zwischen dem Sourcebereich und dem Drainbereich vorgesehen. Der Kanalbereich hat eine Gestalt eines Kammes bzw. Grats, der sich längs der ersten Richtung erstreckt, wobei der Kamm ein Oberseite und erste und zweite Seitenwände umfasst. Die Gateelektrode ist an der ersten Seitenwand des Kanalbereiches angeordnet, und die Gateelektrode fehlt an der zweiten Seitenwand des Kanalbereiches bzw. ist dort nicht vorhanden.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor, der in einem Halbleitersubstrat ausgebildet ist, das eine erste Hauptoberfläche aufweist. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, einen Gatetrench bzw. einen Gategraben benachbart zu einer ersten Seitenwand des Kanalbereiches, ein Gateleitermaterial, das in dem Gatetrench angeordnet ist, wobei das Gateleitermaterial mit einem Gateanschluss verbunden ist, und einen Kanaltrennungstrench bzw. -graben benachbart zu einer zweiten Seitenwand des Kanalbereiches. Der Kanaltrennungstrench ist gefüllt mit einer isolierenden Trennungstrenchfüllung oder weist eine leitende Füllung auf, die von dem Gateanschluss getrennt bzw. unterbrochen ist. Der Sourcebereich und der Drainbereich sind längs einer ersten Richtung angeordnet, wobei die erste Richtung parallel zu der Hauptoberfläche ist.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung ein Array bzw. eine Anordnung von Transistoren, die in einem Halbleitersubstrat gebildet sind, das eine Hauptoberfläche aufweist. Das Array von Transistoren umfasst einen Sourcebereich, einen Drainbereich, eine Vielzahl von Kanalbereichen und eine Vielzahl von Trenches bzw. Gräben, jeweils benachbart zu jedem der Kanalbereiche, so dass zwei Trenches benachbart zu einem der Kanalbereiche sind. Die Vielzahl von Trenches umfasst Gatetrenches und Kanaltrennungstrenches. Die Halbleitervorrichtung umfasst weiterhin ein Gateleitermaterial, das mit einem Gateanschluss verbunden ist, wobei das Gateleitermaterial in den Gatetrenches angeordnet ist. Der Sourcebereich und der Drainbereich sind längs einer ersten Richtung vorgesehen, wobei die erste Richtung parallel zu der Hauptoberfläche ist. Wenigstens einer der Trenches ist ein Kanaltrennungstrench, wobei der Kanaltrennungstrench entweder mit einem dielektrischen Material gefüllt ist oder eine leitende Füllung hat, die von dem Gateanschluss abgetrennt ist.
  • Der Fachmann wird nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Hauptausführungsbeispiele und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel in einer Ebene parallel zu einer Hauptoberfläche eines Halbleitersubstrates.
  • 1B zeigt eine erste Schnittdarstellung der in 1A dargestellten Halbleitervorrichtung.
  • 1C zeigt eine Schnittdarstellung der in 1A gezeigten Halbleitervorrichtung in einer Richtung senkrecht zu der Richtung der Schnittdarstellung von 1B.
  • 2A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 2B zeigt eine Schnittdarstellung der in 2A gezeigten Halbleitervorrichtung.
  • 2C zeigt eine Schnittdarstellung einer weiteren Halbleitervorrichtung.
  • 3A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 3B zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 3C zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß noch einem anderen Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie "Oberseite", "Unterseite", "Vorderseite", "Rückseite", "vorne", "hinten" und so weiter in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Veranschaulichungszwecke benutzt und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter basierende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen kann Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Die Begriffe "lateral" und "horizontal", wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers angeben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips bzw. einer Die sein.
  • Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers ist.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung werden für ein besseres Verständnis oft die dotierten Teile als "p"- oder "n"-dotiert bezeichnet. Es ist klar zu verstehen, dass diese Bezeichnung in keiner Weise begrenzend sein soll. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erzielt wird.
  • Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die in dieser Beschreibung verwendeten Begriffe "gekoppelt" und/oder "elektrisch gekoppelt" sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorgesehen sein. Der Begriff "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die vorliegende Beschreibung bezieht sich auf einen "ersten" und einen "zweiten" Leitfähigkeitstyp bzw. Leitungstyp von Dotierstoffen, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche MOSFETs n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET die Source- und die Drainbereiche mit n-Typ-Dotierstoffen dotiert und die Stromrichtung geht von dem Drainbereich zu dem Sourcebereich. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert, und die Stromrichtung führt von dem Sourcebereich zu dem Drainbereich. Wie klar zu verstehen ist, können im Zusammenhang der vorliegenden Beschreibung die Dotierungstypen umgekehrt sein. Wenn ein spezifischer Strompfad unter Verwendung einer Richtungsangabe beschrieben ist, so ist diese Beschreibung nur so zu verstehen, dass sie den Pfad und nicht die Polarität des Stromflusses anzeigt, d.h. ob der Transistor ein p-Kanal- oder ein n-Kanal-Transistor ist. Die Figuren können polaritätsempfindliche Komponenten bzw. Bauelemente aufweisen, beispielsweise Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten als ein Beispiel beschrieben und kann abhängig davon, ob der erste Leitfähigkeitstyp den n-Typ oder p-Typ bedeutet, umgekehrt werden, um die beschriebene Funktionalität zu erzielen.
  • Ausführungsbeispiele sind beschrieben, wobei speziell auf sogenannte selbstsperrende Transistoren eingegangen wird, das heißt Transistoren, die in einem ausgeschalteten bzw. Aus-Zustand sind, wenn keine Gatespannung oder Gatespannung von 0 V anliegt. Wie klar zu verstehen ist, kann die vorliegende Lehre in gleicher Weise auf selbstleitende Transistoren angewandt werden, das heißt auf Transistoren, die in einem leitenden Zustand sind, wenn keine Spannung oder eine Gatespannung von 0 V angelegt ist.
  • 1A zeigt eine Schnittdarstellung einer Halbleitervorrichtung 1 oder einer integrierten Schaltung, die in einer Ebene parallel zu einer Hauptoberfläche eines Halbleitersubstrates geführt ist. Die Halbleitervorrichtung 1 umfasst einen Transistor 200. Der in 1A gezeigte Transistor 200 umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Driftzone 260. Der Sourcebereich 201, der Drainbereich 205 und die Driftzone 260 können mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert sein, beispielsweise n-Typ-Dotierstoffen. Die Dotierungskonzentration der Source- und der Drainbereiche 201, 205 kann höher sein als die Dotierungskonzentration der Driftzone 260. Der Kanalbereich 220 ist zwischen dem Sourcebereich 201 und der Driftzone 260 angeordnet. Der Kanalbereich 220 ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert, beispielsweise mit p-Typ-Dotierstoffen. Die Driftzone 260 kann zwischen dem Kanalbereich 220 und dem Drainbereich 205 angeordnet sein. Der Sourcebereich 201, der Kanalbereich 220, die Driftzone 260 und der Drainbereich 206 sind längs einer ersten Richtung parallel zu einer Hauptoberfläche des Halbleitersubstrates angeordnet. Der Sourcebereich 201 ist mit der Sourcelektrode 202 verbunden. Der Drainbereich 205 ist mit der Drainelektrode 206 verbunden. Die Halbleitervorrichtung 1 umfasst weiterhin eine Gateelektrode 210. Die Gateelektrode 210 ist von dem Kanalbereich 220 mittels eines isolierenden Gatedielektrikummaterials 211, wie beispielsweise Siliziumoxid, isoliert. Gemäß einem Ausführungsbeispiel kann der Transistor weiterhin eine Feldplatte 250 aufweisen, die benachbart zu der Driftzone 260 angeordnet ist. Die Feldplatte 250 ist von der Driftzone 260 mittels einer isolierenden Felddielektrikumsschicht 251, wie beispielsweise Siliziumoxid, isoliert. Der Transistor 200 ist ein lateraler Transistor. Demgemäß erfolgt ein Stromfluss von dem Sourcebereich 201 zu dem Drainbereich 205 hauptsächlich in der ersten Richtung parallel zu der Hauptoberfläche des Halbleitersubstrates.
  • Wenn eine geeignete Spannung an die Gateelektrode 210 angelegt ist, wird eine Inversionsschicht an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205 über bzw. via die Driftzone 260. Die Leitfähigkeit des Kanals, der in dem Kanalbereich 220 gebildet ist, wird durch die Gateelektrode gesteuert. Durch Steuern der Leitfähigkeit des Kanals, der in dem Kanalbereich gebildet ist, kann der Stromfluss von dem Sourcebereich 201 über den in dem Kanalbereich 220 gebildeten Kanal und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden.
  • Wenn der Transistor ausgeschaltet ist, wird kein leitender Kanal an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass ein Unterschwellenstrom fließt.
  • Gemäß einem Ausführungsbeispiel kann der Transistor als ein selbstsperrender Transistor ausgeführt sein. Gemäß einem weiteren Ausführungsbeispiel kann der Transistor als ein selbstleitender Transistor ausgeführt sein. In diesem Fall kann der Kanalbereich 220 mit Dotierstoffen des ersten Leitfähigkeitstyps, beispielsweise mit n-Typ-Dotierstoffen, dotiert sein.
  • Eine geeignete Spannung kann an die Feldplatte in einem ausgeschalteten bzw. Aus-Zustand angelegt sein. Beispielsweise kann die Feldplatte 250 elektrisch mit einem Sourceanschluss verbunden sein, der auch elektrisch mit einer Sourceelektrode 202 verbunden ist. In einem Aus-Zustand verarmt die Feldplatte 250 Ladunggsträger von der Driftzone 260, so dass die Durchbruchspannungseigenschaften des Transistors 200 verbessert werden. In einem Transistor 200 mit der Feldplatte 250 kann die Dotierungskonzentration der Driftzone 260 erhöht werden, ohne die Durchbruchspannungseigenschaften im Vergleich mit einer Vorrichtung ohne eine Feldplatte zu verschlechtern. Aufgrund der höheren Dotierungskonzentration der Driftzone wird der Einschaltwiderstand RDSon weiter vermindert, was in verbesserten Vorrichtungseigenschaften resultiert.
  • Die Halbleitervorrichtung 1 umfasst weiterhin Kanaltrennungstrenche bzw. -gräben 270. Aufgrund des Vorhandenseins der Kanaltrennungstrenche 270 ist die Breite des Kanalbereiches 220 vermindert. Dadurch ist es möglich, einen vollständig verarmten Transistor auszuführen. In Transistoren, die eine relativ hohe Durchbruchspannung haben, setzt eine Verringerung der Breite des aktiven Kanals nicht den Einschaltwiderstand (Ron x A) herab, da der Einschaltwiderstand hauptsächlich durch die Eigenschaften des Driftbereiches bestimmt wird. Die Trennungstrenches können mit einem isolierenden Material gefüllt werden oder können eine leitende Füllung umfassen, die von einem Gatepotential abgetrennt ist. Demgemäß ist die Anzahl der aktiven Trenches, die eine Gateelektrode umfassen, in der Halbleitervorrichtung 1 reduziert.
  • 1B veranschaulicht eine Schnittdarstellung der Halbleitervorrichtung 1 zwischen I und I' längs der ersten Richtung, wie dies auch in 1A angezeigt ist. Die Schnittdarstellung von 1B ist so geführt, dass der Kanalbereich 220 und die Driftzone 260 geschnitten werden. Wie durch Strichlinien angezeigt ist, sind die Gatetrenches 212 benachbart zu dem Kanalbereich 220 in einer Ebene vor und hinter der Zeichenebene der Figur angeordnet. Weiterhin können Feldplattentrenches 252 benachbart zu der Driftzone 260 in einer Ebene vor und hinter der Zeichenebene der Figur angeordnet sein. Der Gatetrench 212 und der Feldplattentrench 252 erstrecken sich von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrates 100. Als eine Folge ist der Gatetrench benachbart zu wenigstens zwei Seiten des Kanalbereiches 220. Weiterhin hat der Kanalbereich 220 die Gestalt eines ersten Kammes. Aufgrund des Vorhandenseins der Feldplattentrenches 252 kann gemäß einem Ausführungsbeispiel die Driftzone 260 die Gestalt eines zweiten Kammes haben.
  • Der Sourcebereich 201 erstreckt sich von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrates 100, das heißt senkrecht bezüglich der Hauptoberfläche 110. Der Drainbereich 205 erstreckt sich in ähnlicher Weise von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrates 100. 1B zeigt weiterhin einen Bodyverbindungsimplantationsbereich 225, der unter dem Kanalbereich 220 und unter einem Teil der Driftzone 260 angeordnet ist. Der Bodyverbindungsimplantationsteil 225 verbindet elektrisch den Kanalbereich mit der Sourceelektrode 202 und unterdrückt oder beseitigt weiterhin einen parasitären bipolaren Transistor. Darüber hinaus kann sich der Bodyverbindungsimplantationsteil 225 unterhalb der Driftzone 260 erstrecken, so dass in einem Aus-Zustand des Transistors die Driftzone 260 leichter verarmt werden kann. Der Bodyverbindungsimplantationsteil 225 kann mit Dotierstoffen des zweiten Leitfähigkeitstyps bei einer höheren Konzentration als der Kanalbereich dotiert sein.
  • 1C veranschaulicht eine Schnittdarstellung der Halbleitervorrichtung, die zwischen II und II' geführt ist, wie dies auch in 1A gezeigt ist. Die Richtung zwischen II und II' ist senkrecht zu der ersten Richtung. Wie in 1C gezeigt ist, hat der Kanalbereich 220 die Gestalt eines Kammes, wobei der Kamm eine Breite d1 hat. Beispielsweise kann der Kamm eine Oberseite, eine erste Seitenwand 220b und eine zweite Seitenwand 220a aufweisen. Die Seitenwände 220b, 220a können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich de Hauptoberfläche 110 erstrecken.
  • Gemäß dem Ausführungsbeispiel von 1C umfasst eine Halbleitervorrichtung einen Transistor 200. Der Transistor 200 umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Gateelektrode 210. Der Kanalbereich 220 ist längs einer ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet, wobei die erste Richtung parallel zu der Hauptoberfläche ist. Der Kanalbereich 220 hat eine Gestalt bzw. Form eines Kammes, der sich längs der ersten Richtung erstreckt, wobei der Kamm eine Oberseite 220c, eine erste Seitenwand 220b und eine zweite Seitenwand 220a aufweist. Die Gateelektrode 210 ist benachbart zu der ersten Seitenwand 220b des Kanalbereiches, und die Gateelektrode fehlt bzw. ist abwesend von der zweiten Seitenwand 220a des Kanalbereiches 220.
  • Wenn die Halbleitervorrichtung 1 in einem Ein- bzw. Einschaltzustand betrieben wird, wird eine leitende Inversionsschicht längs der ersten Seitenwand 220b gebildet. Aufgrund der Abwesenheit der Gateelektrode an der zweiten Seitenwand 220a des Kanalbereiches 220 wird keine leitende Inversionsschicht an der zweiten Seitenwand 220a gebildet.
  • Die Halbleitervorrichtung 1 kann ein Kanaltrennungselement benachbart zu der zweiten Seitenwand 220b des Kanalbereiches 220 aufweisen.
  • Beispielsweise kann das Kanaltrennungselement einen Kanaltrennungstrench bzw. -graben 270 aufweisen, der mit einer Trennungstrenchfüllung gefüllt ist.
  • Gemäß einem weiteren Ausführungsbeispiel kann der Kanaltrennungstrench 270 eine leitende Füllung 274 und ein Trennungsdielektrikum 275 umfassen, das zwischen der leitenden Füllung 274 und dem Kanalbereich 220 angeordnet ist. Die Dicke des Trennungsdielektrikums 275 kann größer sein als die Dicke des Gatedielektrikums 211 zwischen der Gateelektrode 210 und dem Kanalbereich 220.
  • Gemäß einem Ausführungsbeispiel können der Sourcebereich 201 und die leitende Füllung 274 des Kanaltrennungstrenches 270 mit einem Sourceanschluss 280 verbunden sein.
  • Die Breite der einigen Gatetrenches 212 und der einigen Kanaltrennungstrenches 270 kann verschieden voneinander sein.
  • Gemäß einem Ausführungsbeispiel erfüllt die Breite d1 des Kanalbereiches 220 die folgende Beziehung: d1 ≤ ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Kanalbereich 220 gebildet ist. Beispielsweise kann die Breite der Verarmungszone bestimmt werden zu:
    Figure DE102014114836A1_0002
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10–14 F/cm) bezeichnet, k die Boltzmann-Konstante (1,38066 × 1013 J/k) ist, T die Temperatur bedeutet, ln den natürlichen Logarithmus angibt, NA die Fremdstoffkonzentration des Halbleiterkörpers ist, ni die intrinsische Trägerkonzentration bedeutet (1,45 × 1010 cm–3 für Silizium bei 27°C) und q die Elementarladung (1,6 × 10–19 C) ist.
  • Im Allgemeinen verändert sich die Länge der Verarmunszone abhängig von der Gatespannung. Es wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Kämme angenähert 10 bis 200 nm, z.B. 20 bis 60 nm, längs der Hauptoberfläche 110 des Halbleitersubstrates 100 betragen.
  • Darüber hinaus kann das Verhältnis von Länge zu Breite die folgende Beziehung erfüllen: s1/d1 > 2,0, wobei s1 die Länge des ersten Kammes überlappend mit der Gateelektrode oder, anders ausgedrückt, die Länge des Kanalbereiches, gemessen längs der ersten Richtung, wie dies auch in 1 veranschaulicht ist. bedeutet. Gemäß weiteren Ausführungsbeispielen gilt s1/d1 > 2,5.
  • Gemäß dem Ausführungsbeispiel, in welchem für die Breite d1 ≤ ld vorliegt, ist der Transistor 200 ein sogenannter "vollständig verarmter" Transistor, in welchem der Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode 210 auf eine Ein- bzw. Einschaltspannung gesetzt ist. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erzielt werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Vorrichtungseigenschaften resultiert.
  • Aufgrund des Merkmals, dass die Gateelektrode von der zweiten Seitenwand des Kanalbereiches fehlt bzw. abwesend ist, kann die Gatekapazität vermindert werden, was in reduzierten Schaltverlusten resultiert. Gemäß einem Ausführungsbeispiel umfasst der Kanaltrennungstrench eine leitende Füllung und ein Trennungsdielektrikum 275, das zwischen der leitenden Füllung 274 und dem Kanalbereich 220 angeordnet ist. Die Dicke des Trennungsdielektrikums 275 kann größer sein als die Dicke des Gatedielektrikums 211 zwischen der Gateelektrode 210 und dem Kanalbereich 220. Wie herausgefunden wurde, wird aufgrund dieses Merkmales eine an die Gateelektrode angelegte Spannung nahezu vollständig an der Gateelektrode wirksam. Das heißt, aufgrund der vergrößerten Dicke des Trennungsdielektrikums 275 im Vergleich mit dem Gatedielektrikum 211 wird die leitende Füllung 274 in dem Kanaltrennungstrench 270 daran gehindert, als ein Spannungsteiler zu wirken, der einen Teil der angelegten Spannung aufnimmt. Als ein Ergebnis kann die Steilheit der Unterschwellenneigung der Strom-Spannungskennlinien des Transistors weiter gesteigert werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann der Kanaltrennungstrench 270 mit einem isolierenden Material gefüllt werden. Aus Symmetriegründen wirkt ein derartiger Trennungstrench wie ein SOI-(Silizium-auf-Isolator-)Substrat, das einen Isolator einer unendlichen Dicke hat.
  • Gemäß einem Ausführungsbeispiel kann die Driftzone 260 eine flache Oberfläche haben, die nicht gemustert ist, um Kämme zu bilden. Gemäß einem weiteren Ausführungsbeispiel kann die Feldplatte 250 in Trenches 252 angeordnet sein, so dass die Driftzone 260 Kämme aufweist. In einem Transistor, der eine Feldplatte 250 umfasst, kann es wünschenswert sein, eine Driftzone 260 mit einer Breite d2 zu verwenden, die größer ist als die Breite d1 des Kanalbereiches, um beispielsweise die Ausgangskapazität Coss zu begrenzen. Die Feldplattentrenches 252 können in einem größeren Abstand angeordnet sein, so dass die Teile der Driftzone 260, die zwischen benachbarten Feldplattentrenches 252 vorgesehen sind, eine größere Breite haben. Gemäß einem anderen Ausführungsbeispiel kann d2 kleiner als d1 gewählt sein. Typischerweise ist die Dicke der Felddielektrikumschicht zwischen der Feldplatte und der Driftzone dicker als die Dicke der Gatedielektrikumschicht, um die Drain-Source-Durchbruchspannung zu erhöhen. Dies kann in einer größeren Teilung der Feldplattentrenches im Vergleich mit den Gatetrenches und den Trennungstrenches resultieren.
  • Um die Eigenschaften der Halbleitervorrichtung in dem Kanalbereich zu verbessern und um weiterhin die Vorrichtungseigenschaften in der Driftzone zu verbessern, kann ein Mustern der Gateelektrode und der Feldplatte vorgenommen werden, indem eine geeignete Ätzmaske verwendet wird, damit eine verschiedene Breite der ersten und zweiten Kämme vorgesehen wird.
  • Wie weiter unten näher erläutert werden wird, kann dies erreicht werden durch Bilden eines Satzes von Gatetrenches 212, die eine kleinere Teilung haben, und durch Bilden eines Satzes von Feldplattentrenches 252, die eine größere Teilung haben. Gemäß einem Ausführungsbeispiel können die Gatetrenches 212 und die Feldplattentrenches 252 getrennt voneinander sein. Gemäß einem weiteren Ausführungsbeispiel können die Gatetrenches 212 und die Feldplattentrenches 252 verschmolzen bzw. einheitlich sein, um so einen einzigen Trench zu bilden, der eine verschiedene Breite hat.
  • Die in den 1A bis 1C gezeigten Halbleitervorrichtungen bilden laterale Leistungstransistoren aus. Sie können in Gleichstrom/Gleichstrom- oder Wechselstrom/Gleichstrom-Konvertern bzw. Umsetzern verwendet werden, da sie in einer einfachen Weise integriert werden können. Weiterhin können sie hohe Stromdichten erzielen, so dass sie für eine kleine Leistung und Spannungen zwischen 10 V und einigen hundert Volt verwendet werden können.
  • 2A zeigt eine Schnittdarstellung einer Halbleitervorrichtung oder einer integrierten Schaltung gemäß einem Ausführungsbeispiel in einer Ebene, die parallel zu der Hauptoberfläche des Halbleitersubstrates ist. Die Halbleitervorrichtung umfasst Kanaltrennungstrenches 270. In dem Ausführungsbeispiel von 2A umfassen die Kanaltrennungstrenches 270 eine leitende Füllung 274. Eine Trennungsdielektrikumschicht 275 ist zwischen der leitenden Füllung 274 und dem benachbarten Kanalbereich 220 angeordnet. Die leitende Füllung 274 ist mit einem Anschluss 290 verbunden, der an ein Potential angeschlossen ist, das verschieden von dem Gatepotential ist. Beispielsweise kann die leitende Füllung 274 mit dem Sourceanschluss verbunden sein oder kann geerdet sein. Dadurch kann die Gate-Drain-Kapazität weiter vermindert werden. Die Trennungsdielektrikumschicht 275 kann eine größere Dicke haben als die Gatedielektrikumschicht 211. Gemäß einem weiterem Ausführungsbeispiel kann die Dicke der Trennungsdielektrikumschicht 275 gleich wie die Dicke der Gatedielektrikumschicht 211 sein. Gemäß einem Ausführungsbeispiel kann eine Dicke der Gatedielektrikumschicht 211 an einem Teil 211d benachbart zu dem Drainbereich 205 größer sein als eine Dicke der Gatedielektrikumschicht 211 an einem Teil benachbart zu dem Kanalbereich 220. Die weiteren Komponenten des in 2A gezeigten Ausführungsbeispiels sind ähnlich zu denjenigen von 1A.
  • 2B zeigt eine Schnittdarstellung der in 2A dargestellten Halbleitervorrichtung zwischen II und II', wie dies auch in 2A angegeben ist. Wie dargestellt ist, ist die Gateelektrode 210 benachbart zu einer ersten Seitenwand 220b des Kanalbereiches 220 angeordnet. Weiterhin sind Kanaltrennungstrenches 270 benachbart zu einer zweiten Seitenwand 220a von jedem der Kanalbereiche 220. Eine leitende Füllung 274 ist in den Kanaltrennungstrenches 270 vorgesehen.
  • Die Gateelektroden 210 sind mit einem Gateanschluss 285 verbunden. Weiterhin ist die leitende Füllung 274 der Kanaltrennungstrenches 270 mit einem Anschluss 290 verbunden, der verschieden von dem Gateanschluss 285 ist. Als eine Folge können die Gate-Drain-Kapazitäten vermindert werden. Darüber hinaus kann die Dicke der Trennungsdielektrikumschicht 275 größer sei als die Dicke der Gatedielektrikumschicht 211. Dadurch kann die Steilheit der Unterschwellenneigung der Strom-Spannungskennlinien des Transistors weiter gesteigert werden.
  • Das oben erläuterte Konzept kann in verschiedener Weise modifiziert werden. Beispielsweise kann die Driftzone 260 in verschiedenen Weisen ausgeführt werden. Weiterhin kann die Halbleitervorrichtung ohne Feldplatten einschließlich einer leitenden Füllung ausgebildet werden. Beispielsweise kann die Halbleitervorrichtung z.B. einen Stapel von abwechselnden pund n-dotierten Kompensationsgebieten, die sich in der ersten Richtung erstrecken, umfassen, wie dies üblich ist. Dadurch kann eine Kompensationsvorrichtung oder eine Superjunctionvorrichtung bzw. Superübergangvorrichtung ausgebildet werden. Gemäß noch einem weiteren Ausführungsbeispiel kann auf einen Driftbereich verzichtet werden.
  • 2C zeigt eine Schnittdarstellung des Ausführungsbeispiels, gemäß welchem der Drainbereich 205 direkt benachbart zu dem Kanalbereich 220 ohne eine Driftzone 260, die zwischen dem Kanalbereich und dem Drainbereich 205 angeordnet ist, gelegen ist. Gemäß der in 2C gezeigten Ausführung kann die Dicke der Gatedielektrikumschicht 211 in dem Teil 211d benachbart zu dem Drainbereich 205 vergrößert werden, um so die Gate-Drain-Kapazität weiter zu reduzieren.
  • 3A zeigt eine Schnittdarstellung eines weiteren Ausführungsbeispiels einer Halbleitervorrichtung oder einer integrierten Schaltung. Die Schnittdarstellung von 3A ist parallel zu der Hauptoberfläche des Substrates geführt. Gemäß dem Ausführungsbeispiel von 3A sind die Kanaltrennungstrenches 270, die eine leitende Füllung 274 umfassen, mit den Feldplattentrenches verbunden, um so ausgedehnte Feldplattentrenches 273 zu bilden. Damit umfasst die Halbleitervorrichtung gemäß dem Ausführungsbeispiel von 3A Gatetrenches 212 einschließlich der Gateelektrode 210, die von dem benachbarten Kanalbereich mittels des Gatedielektrikums 211 isoliert ist. Die Halbleitervorrichtung umfasst weiterhin ausgedehnte Feldplattentrenches 273, die sich zu dem Kanalbereich 220 erstrecken. Die ausgedehnten Feldplattentrenches sind mit einer leitenden Füllung 274 gefüllt, die mit einem Sourceanschluss 280 verbunden sein kann. Die leitende Füllung 274 der ausgedehnten Feldplattentrenches 273 ist von dem Kanalbereich mittels der Felddielektrikumschicht 251 isoliert. Die Dicke der Felddielektrikumschicht 251 kann größer sein als die Dicke der Gatedielektrikumschicht 211. Der Kanalbereich 220 umfasst eine erste Seitenwand 220b und eine zweite Seitenwand 220a, wobei die Gateelektrode 210 benachbart zu der ersten Seitenwand ist. Weiterhin ist die leitende Füllung 274 benachbart zu der zweiten Seitenwand 220a der Kämme. Da die leitende Füllung 274 nicht mit dem Gateanschluss verbunden ist, wird ein Verarmungsbereich lediglich an der Zwischenfläche der ersten Seitenwand 220b mit dem Gatedielektrikum 211 gebildet, wenn eine geeignete Gatespannung an dem Gateanschluss 285 angelegt wird. In der in 3A gezeigten Halbleitervorrichtung kann das effektive Gategebiet vermindert werden, was in einer reduzierten Gatekapazität resultiert.
  • 3B zeigt eine Schnittdarstellung einer Halbleitervorrichtung oder einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel. In ähnlicher Weise, wie in 3A gezeigt ist, sind die Gatetrenches 212 und die Kanaltrennungstrenches 270 in einer abwechselnden Weise angeordnet, so dass ein Gatetrench 212 benachbart zu einer ersten Seitenwand 220b von jedem der Kanalbereiche 220 ist und ein Kanaltrennungstrench 270a, 270b benachbart zu einer zweiten Seitenwand 220a von jedem der Kanalbereiche ist. Wie weiter in 3B gezeigt ist, umfassen die Kanaltrennungstrenches 270 erste Kanaltrennungstrenches 270a, die mit einem isolierenden Material gefüllt sind, und zweite Kanaltrennungstrenches 270b, die mit einer leitenden Füllung 273 und einer Felddielektrikumschicht 251 zwischen der leitenden Füllung 273 und dem Kanalbereich 220 gefüllt sind. Wie weiter in 3B veranschaulicht ist, sind die zweiten Kanaltrennungstrenches 270b als ausgedehnte Feldplattentrenches 273 ausgeführt, die sich zu der Driftzone 260 erstrecken, um die Feldplattentrenches zu bilden. Die Dicke der Felddielektrikumschicht 251 kann größer sein als die Dicke der Gatedielektrikumschicht 211.
  • 3C zeigt eine Schnittdarstellung einer Halbleitervorrichtung oder einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel. Wie dargestellt ist, kann die Trennungsdielektrikumschicht 275, die benachbart zu dem Kanalbereich 220 ist, eine Dicke haben, die angenähert gleich zu der Dicke der Gatedielektrikumschicht 211 ist. Darüber hinaus sind die zweiten Kanaltrennungstrenches als ausgedehnte Feldplattentrenches 273 ausgeführt, in welchem sich die leitenden Füllung 274 der Trennungstrenches zu der Driftzone 260 erstreckt, um eine Feldplatte zu bilden. Die Trennungsdielektrikumschicht 275 hat eine größere Dicke in einem Bereich benachbart zu der Driftzone 260 als in einem Bereich benachbart zu dem Kanalbereich 220. Wie oben diskutiert wurde, umfasst die Halbleitervorrichtung 1 ein Array bzw. eine Anordnung von Transistoren 200, die in einem Halbleitersubstrat 100 gebildet sind, das eine Hauptoberfläche 110 hat. Das Array von Transistoren 200 umfasst einen Sourcebereich 201, einen Drainbereich 205, eine Vielzahl von Kanalbereichen 220 und eine Vielzahl von Trenches 212, 270 benachbart zu jedem der Kanalbereiche 220, so dass zwei Trenches benachbart zu einem der Kanalbereiche sind. Die Vielzahl von Trenches umfasst Gatetrenches 212 und Kanaltrennungstrenches 270. Die Halbleitervorrichtung umfasst ein Gateleitermaterial 210, das mit einem Gateanschluss 285 verbunden ist, und das Gateleitermaterial 210 ist in den Gatetrenches 212 angeordnet. Der Kanalbereich 220 ist längs einer ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet, wobei die erste Richtung parallel zu der Hauptoberfläche 110 ist. Wenigstens einer der Trenches ist ein Kanaltrennungstrench 270, wobei der Kanaltrennungstrench 270 entweder mit einem dielektrischen Material 272 gefüllt oder mit einem dielektrischen Material ausgekleidet und mit einer leitenden Füllung 274, die von dem Gateanschluss 285 getrennt ist, gefüllt ist.
  • Gemäß einem Ausführungsbeispiel sind die Gatetrenches 212 und die Kanaltrennungstrenches 270 in einer abwechselnden Weise angeordnet, so dass ein Gatetrench 212 und ein Kanaltrennungstrench 270 zu verschiedenen Seitenwänden 220b, 220a von jedem der Kanalbereiche 220 benachbart sind.
  • Gemäß einem Ausführungsbeispiel umfassen die Kanaltrennungstrenches 270 erste Kanaltrennungstrenches 270a, die mit einem isolierenden Material gefüllt sind, und zweite Kanaltrennungstrenches 270b, die mit einer leitenden Füllung 274 und einer Trennungsdielektrikumschicht 275 zwischen der leitenden Füllung 274 und dem Kanalbereich 220 gefüllt sind.
  • Damit ist die Anzahl der aktiven Gatetrenches in der Halbleitervorrichtung 1 reduziert. Die leitende Inversionsschicht ist an lediglich einer Seitenwand des Kanalbereiches gebildet. In Vorrichtungen, die eine höhere Durchbruchspannung haben, sollte eine Reduktion der Dichte an aktiven Kanälen einen kleinen Einfluss auf Ron x A haben, das hauptsächlich durch die Eigenschaften der Driftzone 260 bestimmt ist. Demgemäß kann die Gatekapazität vermindert werden, ohne den Einschaltwiderstand (Ron x A) zu verschlechtern. Weiterhin kann gemäß einem Ausführungsbeispiel die Gatekapazität vermindert werden, ohne die Unterschwellenneigung der Strom-Spannungskennlinien zu verschlechtern.
  • In anderen Ausführungsbeispielen kann der Transisor als eine selbstleitende Vorrichtung ausgeführt sein. In diesem Fall kann der Kanalbereich von dem gleichen Leitfähigkeitstyp wie die Source- und Drainbereiche sein.
  • Der beschriebene Transistor bezieht sich auf einen MOSFET ("Metall-Oxid-Halbleiter-Feldeffekttransistor"), in welchem ein Gatedielektrikummaterial, wie Siliziumoxid, zwischen der Gateelektrode und dem Kanalbereich angeordnet ist. Gemäß einem weiteren Ausführungsbeispiel kann der Transistor ein JFET ("Junction-Feldeffekttransistor" bzw. "Übergang-Feldeffekttransistor") sein, in welchem die Gateelektrode direkt benachbart zu dem Kanalbereich ist, ohne ein Gatedielektrikummaterial, das zwischen der Gateelektrode und dem Kanalbereich vorgesehen ist. Gemäß diesem Ausführungsbeispiel kann der Kanalbereich mit n-Typ-Dotierstoffen dotiert sein. Die Gateelektrode kann durch ein p-dotiertes Halbleitermaterial ausgeführt sein, beispielsweise durch p-dotiertes Polysilizium. Weitere Komponenten der Halbleitervorrichtung können in einer Weise ausgebildet sein, wie dies oben beschrieben ist.
  • Gemäß einem weiteren Ausführungsbeispiel kann die Halbleitervorrichtung außerdem Kontakte zu einer zweiten Hauptoberfläche umfassen, die entgegengesetzt zur ersten Hauptoberfläche 110 des Halbleitersubstrates 100 ist. Gemäß einem Ausführungsbeispiel kann sich die Sourceelektrode 202, die elektrisch mit dem Sourcebereich 201 gekoppelt ist, zu der ersten Hauptoberfläche 110 erstrecken, und die Drainelektrode 206, die mit dem Drainbereich 205 elektrisch gekoppelt ist, kann sich zu der zweiten Hauptoberfläche erstrecken, die entgegengesetzt zu der ersten Hauptoberfläche 110 ist.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele gestaltet werden können. Beispielsweise können weitere Ausführungsbeispiele jegliche Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder jegliche Unterkombination von Elementen, die in den oben gegebenen Beispielen erläutert sind, umfassen. Demgemäß sollen der Kern und Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (23)

  1. Halbleitervorrichtung mit einem Transistor (200) in einem Halbleitersubstrat (100), das eine Hauptoberfläche (110) umfasst, wobei der Transistor (200) aufweist: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220) und eine Gateelektrode (210), wobei der Sourcebereich (201) und der Drainbereich (205) längs einer ersten Richtung, die parallel zur Hauptoberfläche (110) ist, angeordnet sind, der Kanalbereich (220) zwischen dem Sourcebereich (201) und dem Drainbereich (205) gelegen ist, der Kanalbereich (220) eine Form eines Kammes hat, der sich längs der ersten Richtung erstreckt, der Kamm ein Oberseite (220c) und erste und zweite Seitenwände (220b, 220a) umfasst, die Gateelektrode (210) an der ersten Seitenwand (220b) des Kanalbereiches (220) angeordnet ist und die Gateelektrode (210) an der zweiten Seitenwand (220a) des Kanalbereiches (220) nicht vorhanden ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der eine leitende Inversionsschicht längs der ersten Seitenwand (220b) in einem Einschaltzustand gebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, weiterhin umfassend ein Kanaltrennungselement benachbart zu der zweiten Seitenwand (220a) des Kanalbereiches (220).
  4. Halbleitervorrichtung nach Anspruch 3, bei der das Kanaltrennungselement einen Kanaltrennungstrench (270) umfasst, der mit einer Trennungstrenchfüllung (274, 275) gefüllt ist.
  5. Halbleitervorrichtung nach Anspruch 3, bei der das Kanaltrennungselement einen Kanaltrennungstrench (270) umfasst, der eine leitende Füllung (274) und ein Trennungsdielektrikum (275), das zwischen der leitenden Füllung (274) und dem Kanalbereich (220) angeordnet ist, aufweist.
  6. Halbleitervorrichtung nach Anspruch 5, bei der eine Dicke des Trennungsdielektrikums (275) größer ist als eine Dicke eines Gatedielektrikums (211) zwischen der Gateelektrode (210) und dem Kanalbereich (220).
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, bei der der Sourcebereich (201) und die leitende Füllung (274) des Kanaltrennungstrenches (270) elektrisch mit einem Sourceanschluss (290) verbunden sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, weiterhin umfassend eine Driftzone (260) zwischen dem Kanalbereich (220) und dem Drainbereich (205).
  9. Halbleitervorrichtung nach einem der Ansprüche 4 bis 7, weiterhin umfassend eine Driftzone (260) und eine Feldplatte (250) bei der Driftzone (260), wobei die Feldplatte (250) mit dem Kanaltrennungstrench (270) verbunden ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der eine Breite d des Kammes gegeben ist durch : d < ld, wobei ld eine Länge einer Verarmungszone angibt, die an einer Zwischenfläche zwischen dem Kamm und der Gateelektrode (210) gebildet ist.
  11. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 1 bis 10.
  12. Halbleitervorrichtung mit einem Transistor (200), der in einem eine Hauptoberfläche (110) aufweisenden Halbleitersubstrat (100) gebildet ist, wobei der Transistor (200) aufweist: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), einen Gatetrench (212) benachbart zu einer ersten Seitenwand (220b) des Kanalbereiches (220), ein Gateleitermaterial (210), das in dem Gatetrench (212) vorgesehen ist, wobei das Gateleitermaterial mit einem Gateanschluss (285) verbunden ist, und einen Kanaltrennungstrench (270) benachbart zu einer zweiten Seitenwand (220a) des Kanalbereiches (220), wobei der Kanaltrennungstrench (270) mit einer isolierenden Trennungstrenchfüllung (275) gefüllt ist oder eine leitende Füllung (274) hat, die von dem Gateanschluss (285) abgetrennt ist, wobei der Sourcebereich (201) und der Drainbereich (205) längs einer ersten Richtung angeordnet sind, die parallel zu der Hauptoberfläche (110) ist.
  13. Halbleitervorrichtung nach Anspruch 12, bei der eine leitende Invasionsschicht längs der ersten Seitenwand (220b) in einem Einschaltzustand gebildet ist.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, bei der der Kanaltrennungstrench (270) eine leitende Füllung (274) und ein Trennungsdielektrikum (275), das zwischen der leitenden Füllung (274) und dem Kanalbereich (220) angeordnet ist, umfasst.
  15. Halbleitervorrichtung nach Anspruch 14, bei der eine Dicke des Trennungsdielektrikums (275) größer ist als eine Dicke eines Gatedielektrikums (211) zwischen der Gateelektrode (210) und dem Kanalbereich (220).
  16. Halbleitervorrichtung nach Anspruch 14 oder 15, bei der der Sourcebereich (201) und die leitende Füllung (274) des Kanaltrennungstrenches (270) mit einem Sourceanschluss (290) verbunden sind.
  17. Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, weiterhin umfassend eine Feldplatte (250), die mit der leitenden Füllung (274) des Kanaltrennungstrenches (270) verbunden ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 12 bis 17, weiterhin umfassend eine Driftzone (260) zwischen dem Kanalbereich (220) und dem Drainbereich (205).
  19. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 12 bis 18.
  20. Halbleitervorrichtung mit einem Array von Transistoren (200), die in einem eine Hauptoberfläche (110) aufweisenden Halbleitersubstrat (100) gebildet sind, wobei das Array von Transistoren aufweist: einen Sourcebereich (201), einen Drainbereich (205), eine Vielzahl von Kanalbereichen (220), eine Vielzahl von Trenches (212) jeweils benachbart zu jedem der Kanalbereiche (220), so dass zwei Trenches (212) benachbart zu einem der Kanalbereiche (220) sind, wobei die Vielzahl von Trenches Gatetrenches (212) und Kanaltrennungstrenches (270) umfasst, und ein Gateleitermaterial (210), das mit einem Gateanschluss (285) verbunden ist, wobei das Gateleitermaterial (210) in den Gatetrenches (212) vorgesehen ist, wobei der Sourcebereich (201) und der Drainbereich (205) längs einer ersten Richtung vorgesehen sind, die parallel zu der Hauptoberfläche (110) ist, wobei wenigstens einer der Trenches ein Kanaltrennungstrench (270) ist, der entweder mit einem dielektrischen Material (275) gefüllt ist oder eine leitende Füllung (274) hat, die von dem Gateanschluss (285) abgetrennt ist.
  21. Halbleitervorrichtung nach Anspruch 20, bei der die Gatetrenches (212) und die Kanaltrennungstrenches (270) in einer abwechselnden Weise angeordnet sind, so dass ein Gatetrench (212) und ein Kanaltrennungstrench (270) benachbart zu verschiedenen Seitenwänden (220a, 220b) von jedem der Kanalbereiche (220) ist.
  22. Halbleitervorrichtung nach Anspruch 21, bei der die Kanaltrennungstrenches (270) erste Kanaltrennungstrenches, die mit einem isolierenden Material gefüllt sind, und zweite Kanaltrennungstrenches, die mit einer leitenden Füllung (274) und einer Trennungsdielektrikumschicht (275) zwischen der leitenden Füllung (274) und dem Kanalbereich (220) gefüllt sind, aufweisen.
  23. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 20 bis 22.
DE102014114836.3A 2013-10-15 2014-10-13 Halbleitervorrichtung Expired - Fee Related DE102014114836B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/053,633 2013-10-15
US14/053,633 US9401399B2 (en) 2013-10-15 2013-10-15 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102014114836A1 true DE102014114836A1 (de) 2015-06-18
DE102014114836B4 DE102014114836B4 (de) 2018-05-09

Family

ID=52808964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114836.3A Expired - Fee Related DE102014114836B4 (de) 2013-10-15 2014-10-13 Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US9401399B2 (de)
CN (1) CN104576737B (de)
DE (1) DE102014114836B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016106872A1 (de) 2016-04-13 2017-10-19 Infineon Technologies Ag Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102016110645A1 (de) * 2016-06-09 2017-12-14 Infineon Technologies Ag Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
JP6620889B2 (ja) * 2016-08-10 2019-12-18 日産自動車株式会社 半導体装置
CN108010965A (zh) * 2016-10-30 2018-05-08 朱江 一种沟槽mis半导体装置及其制造方法
KR102524803B1 (ko) * 2018-11-14 2023-04-24 삼성전자주식회사 소스/드레인 영역을 갖는 반도체 소자
KR20210010210A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 반도체 메모리 소자
EP3916809A1 (de) * 2020-05-28 2021-12-01 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon
EP3916810A1 (de) * 2020-05-28 2021-12-01 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828101A (en) 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3405681B2 (ja) 1997-07-31 2003-05-12 株式会社東芝 半導体装置
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP3356162B2 (ja) 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
GB0012138D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3534084B2 (ja) * 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP2003203930A (ja) 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
US6589845B1 (en) 2002-07-16 2003-07-08 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
DE10313712B4 (de) 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
US7714384B2 (en) 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US7279744B2 (en) 2003-11-14 2007-10-09 Agere Systems Inc. Control of hot carrier injection in a metal-oxide semiconductor device
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7126166B2 (en) 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
DE102004047772B4 (de) 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
DE102004056772B4 (de) 2004-11-24 2007-01-11 Infineon Technologies Austria Ag Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
DE102006053145B4 (de) 2005-11-14 2014-07-10 Denso Corporation Halbleitervorrichtung mit Trennungsbereich
JP4304198B2 (ja) 2006-09-15 2009-07-29 株式会社東芝 半導体装置
JP2008124346A (ja) 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
JP5666135B2 (ja) * 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
WO2009012536A1 (en) 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
US7622354B2 (en) 2007-08-31 2009-11-24 Qimonda Ag Integrated circuit and method of manufacturing an integrated circuit
US20090108343A1 (en) 2007-10-31 2009-04-30 Gennadiy Nemtsev Semiconductor component and method of manufacture
TWI368324B (en) 2007-11-06 2012-07-11 Nanya Technology Corp Recessed-gate transistor device and mehtod of making the same
WO2009102684A2 (en) 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor device structures and related processes
US7888732B2 (en) 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
CN101419981A (zh) 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2011009595A (ja) 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8115253B2 (en) 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
US8178922B2 (en) 2010-01-14 2012-05-15 Force Mos Technology Co., Ltd. Trench MOSFET with ultra high cell density and manufacture thereof
CN102157493B (zh) 2010-02-11 2013-07-24 上海华虹Nec电子有限公司 金属塞及其制造方法
EP2546882B1 (de) * 2010-03-09 2018-04-18 Fuji Electric Co., Ltd. Halbleiterbauelement
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US20120068222A1 (en) 2010-09-21 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor Device and Method for Manufacturing the Same
US8536648B2 (en) * 2011-02-03 2013-09-17 Infineon Technologies Ag Drain extended field effect transistors and methods of formation thereof
US9941403B2 (en) 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9006811B2 (en) 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit

Also Published As

Publication number Publication date
US9893178B2 (en) 2018-02-13
CN104576737A (zh) 2015-04-29
DE102014114836B4 (de) 2018-05-09
CN104576737B (zh) 2018-06-05
US9401399B2 (en) 2016-07-26
US20160300944A1 (en) 2016-10-13
US20150102404A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
DE102014114836B4 (de) Halbleitervorrichtung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102014114832A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015106683A1 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014113746B4 (de) Transistorbauelement mit einer feldelektrode
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102015108091A1 (de) Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102016104757A1 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee