DE102014113746B4 - Transistorbauelement mit einer feldelektrode - Google Patents

Transistorbauelement mit einer feldelektrode Download PDF

Info

Publication number
DE102014113746B4
DE102014113746B4 DE102014113746.9A DE102014113746A DE102014113746B4 DE 102014113746 B4 DE102014113746 B4 DE 102014113746B4 DE 102014113746 A DE102014113746 A DE 102014113746A DE 102014113746 B4 DE102014113746 B4 DE 102014113746B4
Authority
DE
Germany
Prior art keywords
region
field electrode
electrode
dielectric
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014113746.9A
Other languages
English (en)
Other versions
DE102014113746A1 (de
Inventor
Ralf Siemieniec
Oliver Blank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014113746A1 publication Critical patent/DE102014113746A1/de
Application granted granted Critical
Publication of DE102014113746B4 publication Critical patent/DE102014113746B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Transistorbauelement, das aufweist:
eine Sourceregion (13), eine Driftregion (11) und eine zwischen der Sourceregion (13) und der Driftregion (11) angeordnete Bodyregion (12);
eine Gateelektrode (12), die zu der Bodyregion (12) benachbart ist, durch ein Gatedielektrikum (22) von der Bodyregion (12) dielektrisch isoliert ist und in einem Graben angeordnet ist, der sich von der Sourceregion (13) durch die Bodyregion (12) zu der oder in die Driftregion (11) erstreckt; und
eine Feldelektrodenanordnung (12), die zu der Driftregion (11) und der Bodyregion (12) benachbart und von der Gateelektrode (21) in einer zu einer vertikalen Richtung, in der die Sourceregion (13) und die Driftregion (11) voneinander beabstandet sind, senkrechten ersten Richtung, beabstandet ist, und die eine Feldelektrode (31) und ein Feldelektrodendielektrikum (32) aufweist;
wobei das Feldelektrodendielektrikum (32) die Feldelektrode (31) wenigstens von der Driftregion (11) dielektrisch isoliert,
wobei die Feldelektrodenanordnung (12) benachbart zu der Driftregion (11) eine erste Breite (w1) und benachbart zu der Bodyregion (12) eine zweite Breite (w2) aufweist, und
wobei die erste Breite (w1) größer ist als die zweite Breite (w2).

Description

  • Ausgestaltungen der vorliegenden Erfindung betreffen ein Transistorbauelement, insbesondere ein Transistorbauelement mit einer Feldelektrode.
  • Transistoren, insbesondere MOS-(Metal Oxide Semiconductor)-Transistoren, wie beispielsweise MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) oder IGBTs (Insulated Gate Bipolar Transistors) werden in einer Vielzahl von verschiedenen Anwendungen wie beispielsweise Antriebsanwendungen, Leistungswandlungs-Anwendungen, Automotive-Anwendungen, Consumerelektronik-Anwendungen und dergleichen weithin als elektronische Schalter verwendet. Es ist wünschenswert, dass diese Transistoren ein vorgegebenes Spannungssperrvermögen aufweisen, das von der jeweiligen Anwendung abhängt, und dass sie einen geringen Einschaltwiderstand besitzen, der durch den elektrischen Widerstand des Transistors in einem eingeschalteten Zustand gegeben ist.
  • MOS-Transistoren, die als elektronische Schalter (welche oft als Leistungs-MOS-Transistoren bezeichnet werden) verwendet werden, weisen zwischen einer Bodyregion und einer Drainregion (bei einem IGBT auch als Emitterregion bezeichnet) eine Driftregion auf. Der Einschaltwiderstand und das Spannungssperrvermögen des Transistorbauelements werden überwiegend durch eine Länge dieser Driftregion zwischen der Bodyregion und der Drainregion bestimmt, sowie durch die Dotierungskonzentration dieser Driftregion. Generell sinkt der Einschaltwiderstand, wenn die Dotierungskonzentration ansteigt und/oder wenn sich die Länge verringert. Allerdings können eine erhöhte Dotierungskonzentration und/oder ein verringerte Länge ein verringertes Spannungssperrvermögen zur Folge haben.
  • Eine Möglichkeit, das Spannungssperrvermögen ohne Erhöhung des Einschaltwiderstandes zu erhöhen besteht darin, benachbart zu der Driftregion eine Feldelektrode vorzusehen, die dielektrisch von der Driftregion isoliert ist und die mit einem Source-Terminal des MOS-Transistors gekoppelt ist. Üblicherweise weist ein Leistungstransistor eine Vielzahl von Transistorzellen auf, die parallel geschaltet sind, wobei jede dieser Transistorzellen eine Feldelektrode sowie eine Driftregion zwischen zwei benachbarten Feldelektroden enthält.
  • Die US 2005 / 0 167 749 A1 zeigt in 1 einen Leistungstransistor mit einer Feldelektrode, die durch ein Feldelektrodendielektrikum gegenüber einer Driftregion isoliert ist. Eine Gateelektrode des Bauelements ist als planare Gateelektrode realisiert und oberhalb einer Vorderseite eines Halbleiterkörpers und benachbart zu einer Sourceregion und einer Bodyregion angeordnet. Das Feldelektrodendielektrikum weist benachbart zu der Bodyregion eine geringere Dicke als benachbart zu der Driftregion auf, um eine Aussparung zu schaffen, in der die Bodyregion mit der Sourceregion angeordnet ist.
  • Die US 2010 / 0 155 773 A1 , US 2011 / 0 169 103 A1 , US 2003 / 0 173 619 A1 und US 7 557 406 B2 beschreiben jeweils einen Leistungstransistor mit einer Feldelektrode, die durch ein Feldelektrodendielektrikum gegenüber einer Driftregion isoliert ist. Das Feldelektrodendielektrikum weist benachbart zu einer Bodyregion eine Aussparung auf, in der eine Gateelektrode und ein Gatedielektrikum angeordnet sind.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Transistorbauelement mit einer Feldelektrode bereitzustellen, das ein hohes Spannungssperrvermögen und eine geringe Größe aufweist, sowie ein Verfahren zur Herstellung eines solchen Transistorbauelements bereitzustellen.
  • Diese Aufgabe wird gelöst durch ein Transistorbauelement gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 12.
  • Eine Ausgestaltung betrifft ein Transistorbauelement. Das Transistorbauelement umfasst eine Sourceregion, eine Driftregion, eine zwischen der Sourceregion und der Driftregion angeordnete Bodyregion, eine Gateelektrode, die zur Bodyregion benachbart und durch ein Gatedielektrikum gegenüber der Bodyregion dielektrisch isoliert ist, sowie eine Feldelektrodenanordnung. Die Feldelektrodenanordnung befindet sich benachbart zur Driftregion und zur Bodyregion, ist von der Gateelektrode in einer ersten Richtung, die senkrecht zu einer vertikalen Richtung verläuft, in der die Sourceregion und die Driftregion beabstandet sind, beabstandet, und enthält eine Feldelektrode, sowie ein Feldelektrodendielektrikum. Das Feldelektrodendielektrikum isoliert die Feldelektrode wenigstens von der Driftregion dielektrisch. Die Feldelektrodenanordnung weist benachbart zu der Driftregion eine erste Breite bzw. Weiteund benachbart zu der Bodyregion eine zweite Breite bzw. Weite auf, wobei die erste Breite größer ist als die zweite Breite.
  • Eine weitere Ausgestaltung betrifft ein Verfahren zur Herstellung eines Transistorbauelements. Das Verfahren enthält das Herstellen einer Feldelektrodenanordnung durch Erzeugen eines Grabens in einer ersten Oberfläche eines Halbleiterkörpers, das Erzeugen einer Schutzschicht auf Seitenwänden des Grabens in einem oberen Grabenabschnitt, das Erzeugen einer dielektrischen Schicht auf einem Boden des Grabens und auf Seitenwandabschnitten, die nicht von der Schutzschicht bedeckt sind, sowie das Erzeugen einer Feldelektrode zumindest auf der dielektrischen Schicht. Das Verfahren enthält weiterhin das Erzeugen einer Gateelektrode, sowie eines Gateelektrodendielektrikums, das bezüglich der ersten Oberfläche horizontal von der Feldelektrodenanordnung beabstandet ist, das Erzeugen einer Bodyregion, die zu der Gateelektrode benachbart und durch das Gatedielektrikum gegenüber der Gateelektrode dielektrisch isoliert ist, sowie das Erzeugen einer Sourceregion in der Bodyregion.
  • Nachfolgend werden unter Bezugnahme auf die Zeichnungen Beispiele erläutert. Die Zeichnungen dienen dazu, das Grundprinzip von hierin offenbarten Ausführungsbeispielen zu veranschaulichen, so dass lediglich Aspekte dargestellt sind, die zum Verständnis des Grundprinzips erforderlich sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem Ausführungsbeispiel.
    • 2 zeigt ein Ausführungsbeispiel eines Dotierungsprofils des in 1 gezeigten Transistorbauelements.
    • 3 zeigt eine Draufsicht auf das in 1 gezeigte Halbleiterbauelement.
    • 4 zeigt eine vertikale Querschnittsansicht des in 1 gezeigten Transistorbauelements in einer anderen vertikalen Schnittebene.
    • 5 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem anderen Ausführungsbeispiel.
    • 6 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß noch einem anderen Ausführungsbeispiel.
    • 7A-7F zeigen ein Ausführungsbeispiel eines Verfahrens zur Herstellung einer Feldelektrodenstruktur eines Transistorbauelements.
    • 8 zeigt die in 7F gezeigte Bauelementtopologie nach weiteren Verfahrensschritten.
    • 9A-9C veranschaulichen Verfahrensschritte zur Herstellung einer Feldelektrode einer Feldelektrodenanordnung gemäß einem Ausführungsbeispiel.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Illustration spezieller Ausführungsbeispiele, auf welche Weise die Erfindung realisiert werden kann. Es versteht sich, dass, sofern nicht ausdrücklich angegeben, die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können.
  • 1 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem Ausführungsbeispiel. Das Transistorbauelement weist einen Halbleiterkörper 100 mit einer ersten Oberfläche 101 auf. Die in 1 gezeigte vertikale Schnittebene ist eine Schnittebene senkrecht zu dieser ersten Oberfläche 101. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder dergleichen aufweisen.
  • Bezug nehmend auf 1 enthält das Transistorbauelement in dem Halbleiterkörper 100 eine Sourceregion 13, eine Driftregion 11, sowie eine zwischen der Sourceregion 13 und der Driftregion 11 angeordnet Bodyregion 12. Eine Gateelektrode 21 befindet sich benachbart zu der Bodyregion 12 und ist von der Bodyregion 12 durch ein Gatedielektrikum 22 dielektrisch isoliert. Bei dem vorliegenden Ausführungsbeispiel ist die Gateelektrode 21 als Grabenelektrode implementiert, die in einem Graben angeordnet ist, der sich von der Sourceregion 13 durch die Bodyregion 12 zu der oder in die Driftregion 11 erstreckt. Die Gateelektrode 21 dient dazu, einen leitenden Kanal in der Bodyregion 12 zwischen der Sourceregion 13 und der Driftregion 11 zu steuern. Das Transistorbauelement weist weiterhin eine Drainregion 14 auf, die durch die Driftregion 11 von der Bodyregion 12 getrennt ist. Optional ist eine Feldstoppregion 15 zwischen der Driftregion 11 und der Drainregion 14 angeordnet.
  • Bezug nehmend auf 1 weist das Transistorbauelement eine Feldelektrodenanordnung 30 auf. Die Feldelektrodenanordnung 30 befindet sich benachbart zu der Driftregion 11 und der Bodyregion 13 und ist von der Gateelektrode 21 in einer ersten Richtung beabstandet. Diese erste Richtung ist bei dem vorliegenden Ausführungsbeispiel eine horizontale Richtung und verläuft senkrecht zu einer vertikalen Richtung, in der die Sourceregion 13 und die Driftregion 11 beabstandet sind. Die Feldelektrodenanordnung 30 weist eine Feldelektrode 31 auf, sowie ein Feldelektrodendielektrikum 32. Das Feldelektrodendielektrikum 32 isoliert die Feldelektrode 31 zumindest von der Driftregion 11 dielektrisch. Bei dem in 1 gezeigten Ausführungsbeispiel isoliert das Feldelektrodendielektrikum 32 auch die Feldelektrode 31 dielektrisch von der Bodyregion 12.
  • Die Feldelektrodenanordnung 30 weist benachbart zu der Driftregion 11 eine erste Weite w1, und benachbart zu der Bodyregion 12 eine zweite Weite w2 auf, wobei die erste Weite w1 größer ist als die zweite Weite w2. Gemäß einem Ausführungsbeispiel kann die zweite Weite w2 kleiner sein als 60% der ersten Weite w1.
  • Bei dem in 1 gezeigten Ausführungsbeispiel wird die zur Bodyregion 12 benachbarte kleinere zweite Weite w2 dadurch erreicht, dass das Feldelektrodendielektrikum 32 benachbart zu der Bodyregion 12 eine geringere Dicke aufweist als benachbart zu der Driftregion 11. Das Feldelektrodendielektrikum 32 weist benachbart zu der Driftregion 11 eine erste Dicke auf, sowie benachbart zu der Bodyregion 12 eine zweite Dicke, wobei die zweite Dicke kleiner ist als die erste Dicke. Gemäß einem Ausführungsbeispiel beträgt die zweite Dicke weniger als 50% der ersten Dicke, und sie kann weiterhin weniger als 30% der ersten Dicke betragen. Das Transistorbauelement ist nicht darauf beschränkt, dass das Feldelektrodendielektrikum 32 benachbart zu der Bodyregion eine kleinere Dicke aufweisen muss. Es gibt auch andere Möglichkeiten, die Feldelektrodenanordnung mit einer größeren Weite w1 benachbart zu der Driftregion 11 als benachbart zu der Bodyregion 12 zu implementieren. Einige dieser Wege werden hierin nachfolgend erläutert.
  • Gemäß einem Ausführungsbeispiel weist das Transistorbauelement eine Vielzahl von Transistorzellen 10 auf, wobei jede Transistorzelle eine Sourceregion 13, eine Bodyregion 12, eine Driftregion 11, eine Drainregion 14, eine Gateelektrode 21 mit einem Gatedielektrikum 22, sowie eine Feldelektrodenanordnung 30 aufweist. Bezug nehmend auf 1 können sich zwei benachbarte Transistorzellen eine Gateelektrode 21 teilen, und zwei andere benachbarte Transistorzellen können sich eine Feldelektrodenanordnung 30 teilen. Weiter können sich die einzelnen Transistorzellen die Driftregion 11 und die Drainregion 14 teilen. Die einzelnen Transistorzellen sind zueinander parallel geschaltet, indem die Sourceregionen 13 und die Bodyregionen 12 mit einem Source-Terminal S verbunden sind, indem die einzelnen Gateelektroden 21 mit einem Gate-Terminal G verbunden sind, und indem die (gemeinsame) Drainregion 14 mit einem Drain-Terminal D verbunden ist.
  • Das Transistorbauelement kann als Transistorbauelement vom Typ n oder als Transistorbauelement vom Typ p implementiert sein. Bei einem Transistorbauelement vom Typ n sind die Sourceregion 13 und die Driftregion 11 n-dotiert, und die Bodyregion 12 ist p-dotiert. Bei einem Transistorbauelement vom Typ p sind die Sourceregion 13 und die Driftregion 11 p-dotiert, und die Bodyregion 12 ist n-dotiert. Weiterhin könnte das Transistorbauelement entweder als MOSFET implementiert sein, oder als IGBT. Bei einem MOSFET besitzt die Drainregion 14 denselben Dotierungstyp wie die Driftregion 11 und ist stärker dotiert als die Driftregion 11. Bei einem IGBT besitzt die Drainregion 14 einen zum Dotierungstyp der Driftregion 11 komplementären Dotierungstyp (bei einem IGBT wird die Drainregion auch als Emitterregion bezeichnet).
  • Weiterhin kann das Transistorbauelement als Transistorbauelement vom Anreicherungstyp („normally-off“) implementiert sein, oder als Transistorbauelement vom Verarmungstyp („normally-on“). Bei einem Transistorbauelement vom Anreichungstyp grenzt die Bodyregion 12 an das Gatedielektrikum 22 an, so dass die Gateelektrode 21 in einem eingeschalteten Zustand des Transistorbauelements entlang des Gatedielektrikums 22 zwischen der Sourceregion 13 und der Driftregion 11 einen Inversionskanal erzeugt. Bei einem Transistorbauelement vom Verarmungstyp weist die Bodyregion 12 zwischen der Sourceregion 13 und der Driftregion 11 entlang des Gatedielektrikums 22 eine Kanalregion 17 (in 1 anhand gestrichelter Linien dargestellt) von einem zum Dotierungstyp der Bodyregion 12 komplementären Dotierungstyp auf. In diesem Fall kann das Transistorbauelement abgeschaltet werden, indem die Gateelektrode so gesteuert wird, dass die Kanalregion 17 von Ladungsträgern ausgeräumt wird.
  • Das in 1 gezeigte Transistorbauelement kann wie ein herkömmlicher MOS-Transistor betrieben werden. Das heißt, das Transistorbauelement kann durch geeignetes Steuern eines Ansteuerpotentials das an das Gate-Terminal G bzw. die Gateelektrode 21 angelegt wird, ein- und ausgeschaltet werden. Das Transistorbauelement befindet sich in einem eingeschalteten Zustand, wenn in der Bodyregion 12 zwischen der Sourceregion 13 und der Driftregion 11 entlang des Gatedielektrikums 22 ein leitender Kanal vorliegt. In diesem Fall kann ein Strom durch das Transistorbauelement fließen, wenn eine Spannung zwischen die Drain- und Source-Terminals D, S angelegt ist. Bei dem in 1 gezeigten vertikalen Transistorbauelement entspricht eine Stromflussrichtung im Wesentlichen der vertikalen Richtung des Halbleiterkörpers 1. Das Transistorbauelement befindet sich in einem ausgeschalteten Zustand, wenn der leitende Kanal entlang des Gatedielektrikums 22 unterbrochen ist und wenn zwischen die Drain- und Source-Terminals D, S eine Spannung angelegt ist, die den pn-Übergang zwischen der Driftregion 11 und der Bodyregion 12 in Rückwärtsrichtung vorspannt. Bei einem Transistorbauelement vom Typ n ist eine Spannung, die den pn-Übergang in Rückwärtsrichtung vorspannt, eine positive Spannung zwischen dem Drain-Terminal D und einem Source-Terminal S.
  • Im ausgeschalteten Zustand breitet sich in der Driftregion 11 eine Raumladungszone beginnend am pn-Übergang zwischen der Driftregion 11 und der Bodyregion 12 aus. Diese Raumladungszone ist mit ionisierten Ladungsträgern in der Driftregion 11 und der Bodyregion 12 auf beiden Seiten des pn-Übergangs verbunden. Eine Weite dieser Raumladungszone, bei welcher es sich um eine Abmessung der Raumladungszone in einer Richtung senkrecht zum pn-Übergang handelt, hängt ab von der Spannung, die den pn-Übergang in Rückwärtsrichtung vorspannt. Diese Weite der Raumladungszone steigt an, wenn die in Rückwärtsrichtung vorspannende Spannung ansteigt. Die Raumladungszone ist mit einem elektrischen Feld verbunden, wobei ein Spannungssperrvermögen des Halbleiterbauelements erreicht wird, wenn das elektrische Feld, das durch ionisierte Dotierstoffatome in der Driftregion 11 und durch korrespondierende Gegenladungen in der Bodyregion 12 erzeugt wird, das kritische elektrische Feld erreicht. Das kritische elektrische Feld ist eine Materialkonstante des Halbleitermaterials des Halbleiterkörpers 100 wie beispielsweise Silizium.
  • Bei einem Transistorbauelement ohne Feldelektrode hängt die in Rückwärtsrichtung vorspannende Spannung, bei der das kritische elektrische Feld am pn-Übergang erreicht wird, von der Dotierungskonzentration der Driftregion 11 ab und ist deshalb abhängig von der Anzahl von Dotierstoffatomen, die ionisiert werden können, wenn an dem pn-Übergang eine in Rückwärtsrichtung vorspannende Spannung angelegt wird. Allerdings finden bei dem in 1 gezeigten Halbleiterbauelement ionisierte Dotierstoffatome in der Driftregion 11 korrespondierende Gegenladungen nicht nur in der Bodyregion 12, sondern ebenso in der Feldelektrode 31, die an die Sourceelektrode S gekoppelt ist. Das heißt, es liegt auch eine Raumladungszone (Verarmungszone) in der Driftregion 11 entlang des Feldelektrodendielektrikums 32 vor. Daher kann bei dem in 1 gezeigten Halbleiterbauelement eine Dotierungskonzentration in der Driftregion 11 im Vergleich zu einem Transistorbauelement ohne Feldelektrode erhöht werden, um den Einschaltwiderstand ohne Verringerung des Spannungssperrvermögens zu verringern.
  • Da die Feldelektrode 31 und die Bodyregion 12 elektrisch mit dem Source-Terminal S verbunden sind, ist eine Spannung über dem Feldelektrodendielektrikum 32 zwischen der Bodyregion 12 und der Feldelektrode 31 bei oder nahe bei Null, so dass das Felddielektrikum 32 benachbart zu der Bodyregion 12 mit einer geringeren Dicke implementiert werden kann als benachbart zu der Driftregion 11. In der Driftregion 11 liegt eine Spannung über dem Feldelektrodendielektrikum 32 zwischen der Feldelektrode 31 und der Driftregion 11 vor, wenn sich das Transistorbauelement im ausgeschalteten Zustand befindet.
  • Das Implementieren der Feldelektrodenanordnung mit einer reduzierten Größe (einer reduzierten Weite) benachbart zu der Bodyregion 12 stellt in einem Bereich nahe der ersten Oberfläche 101 des Halbleiterkörpers 100 genug Platz für die Gateelektrode 21 und die Bodyregion 12 zur Verfügung, selbst in den Fällen, in denen ein geringer Abstand zwischen zwei benachbarten Feldelektrodenanordnungen gewünscht ist, um eine Gesamtzahl von Transistorzellen, die in einer vorgegebenen Fläche des Halbleiterkörpers 100 implementiert werden können, zu erhöhen.
  • Bezug nehmend auf 1 ist die Sourceelektrode 41 elektrisch an die Sourceregionen 13 und die Feldelektroden 31 der einzelnen Transistorzellen angeschlossen. Bei dem in 1 gezeigten Ausführungsbeispiel befindet sich ein oberes Ende der Feldelektrode 31, bei welchem es sich um ein der ersten Oberfläche 101 zugewandtes Ende handelt, unterhalb der ersten Oberfläche 101. Die Sourceelektrode 41 weist einen Kontaktstöpsel 42 auf, der sich nach unten zu der Feldelektrode 31 erstreckt und der an einer Stirnseite elektrisch an die Feldelektrode 31 angeschlossen ist. Der Kontaktstöpsel 42 weist weiterhin eine Seitenwand auf und ist an der Seitenwand elektrisch an die Bodyregion 12 angeschlossen. Optional weist die Bodyregion 12 eine Kontaktregion 16 auf, die stärker dotiert ist als andere Regionen der Bodyregion und die für einen ohmschen Kontakt zwischen der Sourceelektrode 41 und der Bodyregion 12 sorgt. Auf diese Weise können die Feldelektrode 31 und die Bodyregion 12 raumsparend elektrisch an die Sourceelektrode 41 angeschlossen werden.
  • Eine geringe Gate-Source-Kapazität kann dadurch erreicht werden, dass die Gateelektrode so erzeugt wird, dass sich ein oberes Ende der Grafitelektrode 21, bei welchem es sich um ein der ersten Oberfläche 101 zugewandtes Ende handelt, unterhalb der ersten Oberfläche 101 befindet. Hierdurch gibt es nur einen geringen Überlapp zwischen der Sourceregion 13 und der Gateelektrode 21, so dass eine geringe Gate-Source-Kapazität vorliegt.
  • Die Feldstoppregion 15 hilft, die Robustheit des Transistorbauelements im Fall eines Lawinendurchbruchs zu erhöhen. 2 veranschaulicht schematisch ein Dotierungsprofil eines Transistorbauelements entlang einer Linie I-I, die durch die Sourceregion 13, die Bodyregion 12, die Driftregion 11, die Feldstoppregion 15 und die Drainregion 14 verläuft. Zum Zwecke der Erläuterung weist die Drainregion 14 denselben Dotierungstyp auf wie die Driftregion 11 und die Feldstoppregion 15. Eine Dotierungskonzentration der Sourceregion 13 liegt, beispielsweise, zwischen 1 × 1019cm-3 und 1 × 1021 cm-3, eine Dotierungskonzentration der Bodyregion 12 liegt, beispielsweise, zwischen 1 × 1016 cm-3 und 1 × 1018 cm-3. Eine Dotierungskonzentration der Driftregion 11 liegt, beispielsweise, zwischen 1 × 1014 cm-3 und 1 × 1016 cm-3. Die Dotierungskonzentration der Drainregion 14 liegt, beispielsweise, zwischen 1 × 1019 cm-3 und 1 × 1021 cm-3. Gemäß einem Ausführungsbeispiel ist eine Dotierungskonzentration der Driftregion 11 zwischen der Bodyregion 12 und der Feldstoppregion 15 im Wesentlichen konstant.
  • Bezug nehmend auf 2 besitzt die Feldstoppregion 15 eine maximale Dotierungskonzentration N15-max, die geringer ist als eine (maximale) Dotierungskonzentration N14 der Drainregion 14 und höher als eine Dotierungskonzentration der Driftregion 11. Gemäß einem Ausführungsbeispiel liegt die maximale Dotierungskonzentration N15-max der Feldstoppregion 15 zwischen 3 × 1016 cm-3 und 5 × 1017 cm-3. Gemäß einem Ausführungsbeispiel beträgt die maximale Dotierungskonzentration N15-max der Feldstoppregion 15 zwischen dem 3-fachen und dem 50-fachen der Dotierungskonzentration der Driftregion 11, und, insbesondere, zwischen dem 4-fachen und 40-fachen der Dotierungskonzentration 11 der Driftregion.
  • Eine minimale Dotierungskonzentration N15-min der Feldstoppregion liegt unterhalb von 30% oder sogar unterhalb von 10% der maximalen Dotierungskonzentration N15-max. Gemäß einem Ausführungsbeispiel liegt eine Stelle, an der die Feldstoppregion 15 die maximale Dotierungskonzentration N15-max aufweist, näher an der Drainregion 14 als an der Driftregion 11, und die Dotierungskonzentration verringert sich kontinuierlich von der Stelle mit der maximalen Dotierungskonzentration N15-max hin zu der Stelle mit der minimalen Dotierungskonzentration N15-min. Gemäß einem Ausführungsbeispiel liegt der (kürzeste) Abstand zwischen der Stelle mit der maximalen Dotierungskonzentration N15-max und einer Stelle mit der minimalen Dotierungskonzentration N15-min zwischen 1 Mikrometer und 10 Mikrometer, insbesondere zwischen 1 Mikrometer und 5 Mikrometer. Dieser Abstand entspricht einer Weite der Feldstoppregion 15.
  • Bezug nehmend auf 2 befindet sich zwischen der Driftregion 11 und der Feldstoppregion 15 eine erste Übergangsregion, und zwischen der Feldstoppregion 15 und der Drainregion 14 eine zweite Übergangsregion. In der ersten Übergangsregion steigt die Dotierungskonzentration von der Dotierungskonzentration der Driftregion 11 zu der minimalen Dotierungskonzentration N15min der Feldstoppregion 15 (falls diese minimale Dotierungskonzentration N15-min höher ist als die Dotierungskonzentration der Driftregion 11. Das heißt, es gibt nur eine erste Übergangsregion, falls die minimale Dotierungskonzentration N15min höher ist als die Dotierungskonzentration der Driftregion 11). Gemäß einem Ausführungsbeispiel entspricht die minimale Dotierungskonzentration N15-min der Feldstoppregion 15 der Dotierungskonzentration der Driftregion 11. Gemäß einem weiteren Ausführungsbeispiel ist die minimale Dotierungskonzentration N15-min der Feldstoppregion 15 höher als die Dotierungskonzentration der Driftregion 11 (aber geringer als 30% oder geringer als 10% der maximalen Dotierungskonzentration N15-max). In der zweiten Übergangsregion steigt die Dotierungskonzentration von der maximalen Dotierungskonzentration N15-max der Feldstoppregion 15 zu der Dotierungskonzentration der Drainregion 14 an. Gemäß einem Ausführungsbeispiel ist ein maximaler Gradient der Dotierungskonzentration in wenigstens einer der ersten und zweiten Übergangsregionen höher als ein Gradient der Dotierungskonzentration in der Feldstoppregion 15.
  • Bezug nehmend auf 1 kann die Sourceelektrode 41 als planare Elektrode implementiert sein, die oberhalb der Sourceregion 13, der Feldelektrode 31 und ebenso der Gateelektrode 21 angeordnet ist, wobei die Gateelektrode 21 durch eine Isolationsschicht 23 elektrisch von der Sourceelektrode 41 isoliert ist.
  • 3 zeigt eine Draufsicht auf das in 1 gezeigte Transistorbauelement. Bei diesem Ausführungsbeispiel sind die einzelnen Transistorzellen 10 als längliche Transistorzellen implementiert. Das heißt, die Sourceregion 13, die Bodyregion 12, die Gateelektrode 21 mit dem Gatedielektrikum 22 und die Feldelektrode 31 mit dem Feldelektrodendielektrikum 32 sind in einer horizontalen Richtung des Halbleiterkörpers 100 langgestreckt, wobei die langgestreckten Bauelementstrukturen der einzelnen Transistorzellen 10 im Wesentlichen parallel sind. In der in 3 gezeigten Draufsicht sind die Position und Geometrie der Gateelektrode 21 und des Gateelektrodendielektrikums 22 anhand gepunkteter Linien schematisch dargestellt. 3 zeigt die Sourceelektrode 41 (welche ebenso als Sourcepad bezeichnet werden kann), sowie ein von dem Sourcepad 41 beabstandetes Gatepad 42. Das Gatepad 42 ist elektrisch mit den Gateelektroden 21 der einzelnen Transistorzellen verbunden.
  • 4 zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 in einer vertikalen Schnittebene C-C, die durch das Gatepad 42 verläuft. Bezugnehmend auf 4 sind die Sourceregionen 13 durch eine Isolationsschicht 43 von dem Gatepad 42 dielektrisch isoliert, und das Gatepad 42 ist elektrisch mit den Gateelektroden 21 der einzelnen Transistorzellen verbunden. Das Sourcepad 41 und das Gatepad 42 sind in einer Richtung, die den länglichen Richtungen der einzelnen Transistorzellen entspricht, beabstandet, das heißt, in den Längsrichtungen der Gateelektrode 21, der Feldelektrode 31, usw. Optional ist zwischen dem Sourcepad 41 und dem Gatepad 42 eine Isolationsschicht (nicht gezeigt) angeordnet.
  • 5 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Dieses Transistorbauelement unterscheidet sich von dem unter Bezugnahme auf die 1-4 vorangehend erläuterten Transistorbauelement dadurch, dass sich eine Weite der Feldelektrode 31 in einer von der Bodyregion 12 weg gewandten Richtung verringert, und dass eine Dicke des Feldelektrodendielektrikums 32 in dieser Richtung ansteigt. In dieser Richtung, d.h. in der Richtung der Drainregion 14, steigt eine Spannung über dem Feldelektrodendielektrikum 32 an, wenn sich das Transistorbauelement im ausgeschalteten Zustand befindet. Der Anstieg der Dicke des Feldelektrodendielektrikums führt zu einer erhöhten dielektrischen Festigkeit des Feldelektrodendielektrikums 32, was erforderlich sein kann, um der Spannung über dem Feldelektrodendielektrikum 32 im ausgeschalteten Zustand zu widerstehen.
  • 6 zeigt eine vertikale Querschnittsansicht eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Dieses Ausführungsbeispiel unterscheidet sich von dem vorangehend beschriebenen Ausführungsbeispiel dadurch, dass die Feldelektrode 31 an die Bodyregion 12 bzw. die Kontaktregion 16 angrenzt. Ein Abschnitt des Feldelektrodendielektrikums 32 kann sich in der Bodyregion 12 über den pn-Übergang zwischen der Bodyregion 12 und der Driftregion 11 hinaus erstrecken. Allerdings ist es ebenso möglich, dass das Feldelektrodendielektrikum 32 am pn-Übergang endet. Bei diesem Ausführungsbeispiel verbinden diejenigen Abschnitte der Feldelektrode 31, die an die Bodyregion 12 angrenzen, die Bodyregion 12 mit der Sourceelektrode 41. Bei dem in 6 gezeigten Ausführungsbeispiel befindet sich eine Grenze zwischen der Sourceelektrode 41 und der Feldelektrode 31 in einem Bereich der Kontaktregion 16. Allerdings ist es ebenso möglich, dass sich die Sourceelektrode 41 tiefer in die Bodyregion 12 erstreckt als die Kontaktregion 14, oder es ist möglich, dass sich die Feldelektrode 31 bis zu der Sourceregion 13 oder sogar bis zu der ersten Oberfläche 101 erstreckt.
  • Gemäß einem Ausführungsbeispiel weisen die Feldelektrode 31 und die Sourceelektrode 41 unterschiedliche Materialien auf. Gemäß einem anderen Ausführungsbeispiel weisen die Feldelektrode und die Sourceelektrode 41 dasselbe Material auf. Geeignete Materialien für die Feldelektrode 31 und die Sourceelektrode 41 sind, beispielsweise, ein Metall oder ein hoch dotiertes polykristallines Halbleitermaterial wie beispielsweise hoch dotiertes Polysilizium.
  • Die 7A-7F zeigen vertikale Querschnittsansichten des Halbleiterkörpers 100 während (nach) Verfahrensschritten eines Verfahrens gemäß einem Ausführungsbeispiel zur Erzeugung der Feldelektrodenanordnung 30. Bezugnehmend auf 7A weist das Verfahren das Erzeugen eines Grabens 110 in der ersten Oberfläche 101 des Halbleiterkörpers 100 auf. Bezug nehmend auf 7D weist das Verfahren weiterhin die Erzeugung einer Schutzschicht 321 auf Seitenwänden in einem oberen Abschnitt des Grabens 110 auf. Ein „oberer Abschnitt“ des Grabens 110 ist ein Abschnitt des Grabens im Bereich der ersten Oberfläche 101. Bezug nehmend auf die 7B und 7C kann das Erzeugen der Schutzschicht 321 in dem oberen Bereich des Grabens 110 das Füllen eines unteren Abschnitts des Grabens 110 mit einem Füllmaterial 120 und das Erzeugen einer Schutzschicht 1321 auf einem Boden und auf Seitenwänden des verbleibenden Grabens 111 sowie einer ersten Oberfläche 101 (siehe 7B) aufweisen. Das Füllmaterial kann von einem Oxid, einem Resist und einem Kohlenstoff wenigstens eines aufweisen. Bezug nehmend auf 7C kann das Erzeugen der Schutzschicht 321 auf den Seitenwänden in dem oberen Grabenabschnitt weiterhin das Entfernen der Schutzschicht 1321 von der ersten Oberfläche 101 und vom Boden des verbleibenden Grabens 101 aufweisen. Dieses Entfernen kann einen anisotropen Ätzprozess enthalten. Abschließend wird das Füllmaterial 120 von dem unteren Grabenabschnitt entfernt. Dieses Entfernen kann, beispielsweise, einen Ätzprozess enthalten, der das Füllmaterial 120 relativ zur Schutzschicht 321 und dem Material des Halbleiterkörpers 100 selektiv ätzt.
  • Bezug nehmend auf 7E weist das Verfahren weiterhin das Erzeugen einer dielektrischen Schicht 322 auf nicht bedeckten Seitenwänden in dem unteren Grabenabschnitt auf. Das Erzeugen dieser dielektrischen Schicht 322 kann einen thermischen Oxidationsprozess enthalten, der das Halbleitermaterial des Halbleiterkörpers 100 entlang dieser nicht bedeckten Seitenwände und der Unterseite des Grabens 110 oxidiert. Die Schutzschicht 321 verhindert, dass die Seitenwände in dem oberen Grabenabschnitt während dieses Prozesses oxidiert werden. Gemäß einem Ausführungsbeispiel weist die Schutzschicht 321 ein Nitrid wie z.B. ein Siliziumnitrid auf. Die Oxidation von nicht bedeckten Seitenwandabschnitten des Grabens kann auch das Oxidieren der ersten Oberfläche 101 des Halbleiterkörpers enthalten. Eine entsprechende Oxidschicht 33 (anhand gestrichelter Linien gezeigt) entlang der ersten Oberfläche 101 ist in 7E (und 7F) gezeigt.
  • Bezug nehmend auf 7F weist das Verfahren weiterhin das Erzeugen der Feldelektrode 31 in einem nach der Erzeugung der dielektrischen Schicht 322 verbleibenden Graben auf. Die Schutzschicht 321 kann verbleiben und kann einen Abschnitt des Feldelektrodendielektrikums 32 bilden, oder die Schutzschicht 321 kann in dem oberen Grabenabschnitt von den Seitenwänden entfernt werden, bevor die Feldelektrode 31 erzeugt wird. Aus diesem Grund ist die Schutzschicht 321 in 7F anhand gestrichelter Linien dargestellt.
  • Bezug nehmend auf 7F kann die Feldelektrode 31 derart erzeugt werden, dass sich ein oberes Ende der Feldelektrode 31 unterhalb der ersten Oberfläche 101 befindet. In diesem Fall gibt es einen Graben oberhalb der Feldelektrode 31 und der optionalen Schutzschicht 321 . Dieser Graben wird letztlich mittels eines Stöpsels 42 der Sourceelektrode 41 gefüllt. Das Erzeugen der Feldelektrode 31 kann einen Abscheideprozess enthalten, bei dem ein Feldelektrodenmaterial wie zum Beispiel ein Metall oder ein hoch dotiertes polykristallines Material wie zum Beispiel Polysilizium in dem verbleibenden Graben abgeschieden wird. Der verbleibende Graben kann vollständig mit dem Feldelektrodenmaterial gefüllt werden und das Feldelektrodenmaterial kann dann von einem Abschnitt nahe der Oberfläche 101 entfernt werden, um den Graben oberhalb der Feldelektrode 31 zu erzeugen. Das Entfernen des Elektrodenmaterials zum Zweck des Erzeugens des Grabens kann einen Ätzprozess enthalten.
  • Bei dem Abscheideprozess kann das Elektrodenmaterial auch oberhalb der ersten Oberfläche 101 abgeschieden werden. Das Elektrodenmaterial oberhalb der Oberfläche 101 kann in einem Ätzprozess, der den Graben oberhalb der Feldelektrode 31 ätzt, entfernt werden, oder es kann unter Verwendung eines CMP-(Chemical Mechanical Polishing)-Prozesses vor dem Ätzprozess entfernt werden. Die Oxidschicht auf der ersten Oberfläche 101 kann vor oder nach dem Abscheiden des Elektrodenmaterials entfernt werden.
  • 8 zeigt die in 7F gezeigte Bauelementstruktur nach weiteren Verfahrensschritten, die das Erzeugen der Bodyregion 12, der Sourceregion 13, der Kontaktregion 16, der Gateelektrode 21 und des Gatedielektrikums 22 enthalten. Das Erzeugen der dotierten Halbleiterregion kann von einem Implantations- und einem Diffusionsprozess wenigstens einen enthalten.
  • Das Erzeugen des vorangehend unter Bezugnahme auf die 1 bis 6 erläuterten Transistorbauelements enthält weiterhin das Erzeugen der Gateelektrode 21 und des Gatedielektrikums 22. Dies kann das Erzeugen eines weiteren Grabens enthalten, das Erzeugen des Gatedielektrikums 22 auf Seitenwänden und einem Boden des Grabens, sowie das Erzeugen der Gateelektrode 21 auf dem Gatedielektrikum 22. Bei dem Gatedielektrikum 22 kann es sich, zum Beispiel, um ein Oxid handeln, und die Gateelektrode 21 weist, beispielsweise, ein Metall oder ein hochdotiertes polykristallines Halbleitermaterial auf. Selbstverständlich können die vorangehend erläuterten Verfahrensschritte in einer Reihenfolge durchgeführt werden, die sich von der vorangehend erläuterten Reihenfolge unterscheidet.
  • Bei dem unter Bezugnahme auf die 7A-7F und 8 erläuterten Verfahren werden die Feldelektrodenanordnung 3, das Gatedielektrikum 22 und die Gateelektrode 21 in verschiedenen Verfahrensschritten erzeugt, so dass die Eigenschaften der Feldelektrodenanordnung 30 und die Eigenschaften der Gateelektrode und des Gatedielektrikums 22 vollständig unabhängig voneinander eingestellt werden können.
  • Die 9A-9C zeigen ein Ausführungsbeispiel eines Verfahrens zur Erzeugung einer sich verjüngenden Feldelektrode 31. Die unter Bezugnahme auf die 9A-9C erläuterten Verfahrensschritte basieren auf der in 7E gezeigten Bauelementstruktur. Bezugnehmend auf 9A ist der Graben 110 zumindest in dem unteren Grabenabschnitt, in dem die dielektrische Schicht 322 erzeugt wurde, mit einer Maskenschicht 200 gefüllt. Gemäß einem Ausführungsbeispiel handelt es sich bei der Maskenschicht um ein Resist. Bezug nehmend auf die 9B und 9C werden die Maskenschicht 200 und die dielektrische Schicht 322 in einem Ätzprozess geätzt, der ein Ätzmittel verwendet, welches sowohl die Maskenschicht 200 als auch die dielektrische Schicht 322 ätzt, aber das die Maskenschicht 200 schneller ätzt als die dielektrische Schicht 322 . Gemäß einem Ausführungsbeispiel ätzt das Ätzmittel die Maskenschicht 200 zehn Mal bis zwanzig Mal schneller als die dielektrische Schicht 322 . Das heißt, eine Ätzselektivität dieses Ätzmittels liegt, beispielsweise, zwischen 10:1 und 20:2. 9B zeigt die Bauelementstruktur während des Ätzprozesses, und 9C zeigt die Bauelementstruktur nach dem Ätzprozess. Am Ende dieses Prozesses weist der Graben 110 entlang der dielektrischen Schicht 322 sich verjüngende Seitenwände auf. Dies liegt an der Tatsache, dass Seitenwandabschnitte der dielektrischen Schicht 322 , die sich näher an der ersten Oberfläche 101 befinden, länger geätzt werden als jene Seitenwandabschnitte, die weiter von der ersten Oberfläche 101 beabstandet sein. Nachdem der sich verjüngende Graben erzeugt wurde, können die unter Bezugnahme auf 7F erläuterten Verfahrensschritte, die die Feldelektrode 31 herstellen, ausgeführt werden.

Claims (19)

  1. Transistorbauelement, das aufweist: eine Sourceregion (13), eine Driftregion (11) und eine zwischen der Sourceregion (13) und der Driftregion (11) angeordnete Bodyregion (12); eine Gateelektrode (12), die zu der Bodyregion (12) benachbart ist, durch ein Gatedielektrikum (22) von der Bodyregion (12) dielektrisch isoliert ist und in einem Graben angeordnet ist, der sich von der Sourceregion (13) durch die Bodyregion (12) zu der oder in die Driftregion (11) erstreckt; und eine Feldelektrodenanordnung (12), die zu der Driftregion (11) und der Bodyregion (12) benachbart und von der Gateelektrode (21) in einer zu einer vertikalen Richtung, in der die Sourceregion (13) und die Driftregion (11) voneinander beabstandet sind, senkrechten ersten Richtung, beabstandet ist, und die eine Feldelektrode (31) und ein Feldelektrodendielektrikum (32) aufweist; wobei das Feldelektrodendielektrikum (32) die Feldelektrode (31) wenigstens von der Driftregion (11) dielektrisch isoliert, wobei die Feldelektrodenanordnung (12) benachbart zu der Driftregion (11) eine erste Breite (w1) und benachbart zu der Bodyregion (12) eine zweite Breite (w2) aufweist, und wobei die erste Breite (w1) größer ist als die zweite Breite (w2).
  2. Transistorbauelement gemäß Anspruch 1, bei dem die zweite Breite (w2) kleiner ist als 60% der ersten Breite (w1).
  3. Transistorbauelement gemäß einem der Ansprüche 1 und 2, bei dem die Feldelektrode (31) an die Bodyregion (12) angrenzt.
  4. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem das Feldelektrodendielektrikum benachbart zu der Driftregion (11) eine erste Dicke und benachbart zu der Bodyregion (12) eine zweite Dicke aufweist, und bei dem die erste Dicke größer ist als die zweite Dicke.
  5. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem die Feldelektrode (31) benachbart zu der Driftregion (11) eine erste Breite und benachbart zu der Bodyregion (12) eine zweite Breite aufweist, und bei dem die erste Breite geringer ist als die zweite Breite.
  6. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem sich in einer Richtung weg von der Bodyregion (11) eine Breite der Feldelektrode (31) verringert und eine Dicke des Feldelektrodendielektrikums (32) vergrößert.
  7. Transistorbauelement gemäß einem der vorangehenden Ansprüche, das weiterhin aufweist: eine Drainregion (14); und eine Feldstoppregion (15), die zwischen der Driftregion (11) und der Drainregion (14) angeordnet ist, wobei die Feldstoppregion (15) eine höhere Dotierungskonzentration als die Driftregion (11) und eine geringere Dotierungskonzentration als die Drainregion (14) aufweist.
  8. Transistorbauelement gemäß Anspruch 7, bei dem die Dotierungskonzentration der Feldstoppregion (15) zwischen dem 5-fachen und dem 20-fachen der Dotierungskonzentration der Driftregion (11) liegt.
  9. Transistorbauelement gemäß einem der vorangehenden Ansprüche, das weiterhin aufweist: eine Sourceelektrode (43), die mit der Sourceregion (13), der Bodyregion (12) und der Feldelektrode (31) elektrisch gekoppelt ist.
  10. Transistorbauelement gemäß Anspruch 9, bei dem die Sourceelektrode (43) einen Kontaktstöpsel mit einem vorderen Ende und einer Seitenwand aufweist, wobei das vordere Ende die Feldelektrode (31) kontaktiert und wobei die Seitenwand die Bodyregion (12) kontaktiert.
  11. Transistorbauelement gemäß Anspruch 10, bei dem die Bodyregion (12) einen Kontaktbereich (13) aufweist, der an den Kontaktstöpsel angrenzt und der höher dotiert ist als ein an das Gatedielektrikum (22) angrenzender Bereich der Bodyregion (12).
  12. Verfahren zur Herstellung eines Transistorbauelements, wobei das das Verfahren aufweist: Erzeugen einer Feldelektrodenanordnung (30) durch Erzeugen eines Grabens (110) in einer ersten Oberfläche (101) eines Halbleiterkörpers (100), Erzeugen einer Schutzschicht (321) auf Seitenwänden des Grabens (110) in einem oberen Grabenabschnitt, Erzeugen einer dielektrischen Schicht (322) auf einem Boden des Grabens und auf nicht von der Schutzschicht (321) bedeckten Seitenwandabschnitten, und Erzeugen einer Feldelektrode (31) zumindest auf der dielektrischen Schicht; Erzeugen einer Gateelektrode (21) und eines Gateelektrodendielektrikums (22), die horizontal bezüglich der ersten Oberfläche von der Feldelektrodenanordnung (30) beabstandet sind; Erzeugen einer zu der Gateelektrode (21) benachbarten und durch das Gateelektrodendielektrikum (22) dielektrisch von der Gateelektrode isolierten Bodyregion (12); und Erzeugen einer Sourceregion (13) in der Bodyregion (12).
  13. Verfahren gemäß Anspruch 12, das weiterhin aufweist: Erzeugen der Feldelektrode (31) auf der Schutzschicht (321).
  14. Verfahren gemäß einem der Ansprüche 12 und 13, bei dem das Erzeugen der dielektrischen Schicht (322) das thermische Oxidieren des Bodens und der nicht bedeckten Seitenwände des Grabens (100) umfasst.
  15. Verfahren gemäß Anspruch 14, bei dem die Schutzschicht (321) eine Nitridschicht ist.
  16. Verfahren gemäß einem der Ansprüche 12-15, das weiterhin aufweist: Entfernen der Schutzschicht (321) vor dem Erzeugen der Feldelektrode (31), und Erzeugen der Feldelektrode (31) derart, dass sie an Seitenwände angrenzt, die nach dem Entfernen der Schutzschicht (321) unbedeckt sind.
  17. Verfahren gemäß einem der Ansprüche 12-16, bei dem das Erzeugen der Feldelektrode (31) aufweist: Füllen des Grabens (110) entlang der dielektrischen Schicht (322) mit einer Ätzmaske (200); und Ätzen der Ätzmaske (200) und der dielektrischen Schicht (322).
  18. Verfahren gemäß Anspruch 17, bei dem das Ätzen der Ätzmaske (200) und der dielektrischen Schicht (322) die Verwendung eines Ätzmittels umfasst, das die Ätzmaske (200) um das 10-fache bis 20-fache schneller ätzt als die dielektrische Schicht (322).
  19. Verfahren gemäß einem der Ansprüche 12-18, das weiterhin aufweist: Erzeugen einer Sourceelektrode (43), die mit der Feldelektrode (31) und mit der Bodyregion in einem oberen Bereich des Grabens (110) elektrisch verbunden ist.
DE102014113746.9A 2013-09-24 2014-09-23 Transistorbauelement mit einer feldelektrode Active DE102014113746B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/034,782 2013-09-24
US14/034,782 US9111766B2 (en) 2013-09-24 2013-09-24 Transistor device with a field electrode

Publications (2)

Publication Number Publication Date
DE102014113746A1 DE102014113746A1 (de) 2015-03-26
DE102014113746B4 true DE102014113746B4 (de) 2021-11-25

Family

ID=52623770

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113746.9A Active DE102014113746B4 (de) 2013-09-24 2014-09-23 Transistorbauelement mit einer feldelektrode

Country Status (3)

Country Link
US (2) US9111766B2 (de)
CN (1) CN104465771B (de)
DE (1) DE102014113746B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799046B2 (ja) * 2013-03-22 2015-10-21 株式会社東芝 半導体装置
DE102015106790B4 (de) * 2015-04-30 2020-08-06 Infineon Technologies Austria Ag Halbleitervorrichtung und Trench-Feldplatten-Feldeffekttransistor mit einem thermisch gewachsene und abgelagerte Teile aufweisenden Felddielektrikum
DE102018109950B4 (de) * 2018-04-25 2022-09-29 Infineon Technologies Ag Transistorbauelement
EP3624201B1 (de) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistorvorrichtung
JP7270575B2 (ja) * 2020-04-15 2023-05-10 株式会社東芝 半導体装置
EP4210114A1 (de) * 2022-01-11 2023-07-12 Nexperia B.V. Metalloxidhalbleiter- feldeffekttransistor, mosfet, sowie verfahren zur herstellung eines solchen mosfets

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359308B1 (en) 1999-07-22 2002-03-19 U.S. Philips Corporation Cellular trench-gate field-effect transistors
US20030047792A1 (en) 2001-09-07 2003-03-13 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US20030173619A1 (en) 2002-03-15 2003-09-18 Martin Feldtkeller Circuit configuration and method for the switch-on/off control of a field-effect transistor
US20050167749A1 (en) 2001-09-07 2005-08-04 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US20100155773A1 (en) 2008-12-23 2010-06-24 Power Integrations, Inc. VTS insulated gate bipolar transistor
US20110169103A1 (en) 2010-01-12 2011-07-14 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
DE102005009000B4 (de) 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
WO2008039459A1 (en) * 2006-09-27 2008-04-03 Maxpower Semiconductor, Inc. Power mosfet with recessed field plate
DE102006049043B4 (de) 2006-10-18 2011-03-17 Infineon Technologies Austria Ag Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
CN101641763B (zh) * 2007-01-09 2012-07-04 威力半导体有限公司 半导体器件及其制造方法
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US8487370B2 (en) 2010-07-30 2013-07-16 Infineon Technologies Austria Ag Trench semiconductor device and method of manufacturing
JP5627494B2 (ja) * 2011-02-09 2014-11-19 株式会社東芝 半導体装置およびその製造方法
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP5849882B2 (ja) * 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
JP2013115225A (ja) * 2011-11-29 2013-06-10 Toshiba Corp 電力用半導体装置およびその製造方法
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359308B1 (en) 1999-07-22 2002-03-19 U.S. Philips Corporation Cellular trench-gate field-effect transistors
US20030047792A1 (en) 2001-09-07 2003-03-13 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US20050167749A1 (en) 2001-09-07 2005-08-04 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US20030173619A1 (en) 2002-03-15 2003-09-18 Martin Feldtkeller Circuit configuration and method for the switch-on/off control of a field-effect transistor
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US20100155773A1 (en) 2008-12-23 2010-06-24 Power Integrations, Inc. VTS insulated gate bipolar transistor
US20110169103A1 (en) 2010-01-12 2011-07-14 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge

Also Published As

Publication number Publication date
US9324817B2 (en) 2016-04-26
US9111766B2 (en) 2015-08-18
CN104465771A (zh) 2015-03-25
DE102014113746A1 (de) 2015-03-26
CN104465771B (zh) 2018-11-09
US20150084121A1 (en) 2015-03-26
US20150318361A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113746B4 (de) Transistorbauelement mit einer feldelektrode
DE102014114836B4 (de) Halbleitervorrichtung
DE102015104504B4 (de) Grabentransistorbauelement
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102014107325A1 (de) Halbleiterbauelement
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102016107714A1 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102013105134B4 (de) Transistorvorrichtung, transistorstruktur, verfahren zur herstellung einer transistorstruktur und mosfet
DE102013216011B4 (de) Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative