DE102004056772B4 - Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben - Google Patents

Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102004056772B4
DE102004056772B4 DE102004056772A DE102004056772A DE102004056772B4 DE 102004056772 B4 DE102004056772 B4 DE 102004056772B4 DE 102004056772 A DE102004056772 A DE 102004056772A DE 102004056772 A DE102004056772 A DE 102004056772A DE 102004056772 B4 DE102004056772 B4 DE 102004056772B4
Authority
DE
Germany
Prior art keywords
zone
drift
lateral direction
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004056772A
Other languages
English (en)
Other versions
DE102004056772A1 (de
Inventor
Armin Dipl.-Phys. Willmeroth
Franz Dr. Hirler
Markus Dipl.-Phys. Schmitt
Michael Dr. Rüb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102004056772A priority Critical patent/DE102004056772B4/de
Publication of DE102004056772A1 publication Critical patent/DE102004056772A1/de
Application granted granted Critical
Publication of DE102004056772B4 publication Critical patent/DE102004056772B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement mit hoher Spannungsfestigkeit, die einen Halbleiterkörper (1) mit einer Oberseite (2) und einer Unterseite (3) aufweisen, wobei unterhalb der Oberseite (2) eine in mehrere Driftbereiche (4 bis 7) unterteilte Driftzone (8) eines ersten Leitungstyps angeordnet ist und wobei sich die Driftbereiche (4 bis 7) der Driftzone (8) in einer ersten lateralen Richtung (9) erstrecken und von einer hochdotierten langgestreckten ersten Anschlusszone (10), die sich nahezu senkrecht zu der ersten lateralen Richtung (9) in eine zweite laterale Richtung (11) erstreckt, einseitig begrenzt sind und wobei eine der ersten Anschlusszone (10) nahezu parallel gegenüberliegend angeordnete zweite Anschlusszone (12) derart strukturiert ist, dass die Driftbereiche (4 bis 7) der Driftzone (8) in die zweite Anschlusszone (12) in der Draufsicht des Halbleiterelements lateral hineinragen, wobei zwischen den Driftbereichen (4 bis 7) der Driftzone (8) Grabenstrukturen (39) in der ersten lateralen Richtung (9) angeordnet sind und Feldplatten (17 bis 19) aufweisen.

Description

  • Die Erfindung betrifft laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben. Derartige laterale Halbleiterbauelemente mit einer in lateraler Richtung des Halbleiterkörpers verlaufenden Driftzone und einem in lateraler Richtung verlaufenden Strompfad sind aus der Druckschrift US 6,717,230 B2 bekannt. Solche lateralen Halbleiterbauelemente können sowohl als bipolare Bauelemente, wie beispielsweise PIN-Dioden oder IGBT-Transistoren, oder als unipolare Bauelemente, wie beispielsweise MOSFET-Transistoren oder Schottky-Dioden, ausgebildet sein.
  • Bei PIN-Dioden sind die beiden Anschlusszonen komplementär dotiert und die Driftzone bzw. Basiszone ist vom selben Leitungstyp wie eine der Anschlusszonen, jedoch schwächer dotiert. Die beiden komplementär dotierten Anschlusszonen bilden die Anoden- und Kathodenanschlusszonen der PIN-Diode.
  • Ein Beispiel eines bekannten unipolaren Halbleiterbauelements mit hoher Spannungsfestigkeit gemäß dem obigen Stand der Technik zeigt 1 in schematischer Draufsicht am Beispiel eines MOSFET-Transistors 100. Dieses bekannte Halbleiterbauelement mit hoher Spannungsfestigkeit weist einen Halbleiterkörper 1 mit einer Oberseite 2 und einer hier nicht gezeigten Unterseite auf. Dabei liegt die hier gezeigte Struktur des Halbleiterbauteils teilweise unterhalb der Oberseite 2 und weist eine in mehrere Driftbereiche 4 bis 7 unterteilte, Driftzone 8 eines ersten Leitungstyps auf. Dabei sind die Driftbereiche 4 bis 7 der Driftzone 8 in einer ersten latera len Richtung 9 ausgerichtet und von einer hochdotierten, langgestreckten ersten Anschlusszone 10, die sich senkrecht zu der ersten lateralen Richtung 9 in eine zweite laterale Richtung 11 erstreckt, einseitig begrenzt.
  • Parallel gegenüber liegend zu der ersten Anschlusszone ist eine zweite Anschlusszone 12 angeordnet, die sich ebenfalls in die zweite laterale Richtung 11 erstreckt und eine langgestreckte Wanne 26 aus einem zu der Driftzone 8 komplementären Leitungstyp besteht. In diese Wanne 26, die auch als Bodyzone 27 bezeichnet wird, ist eine hochdotierte, streifenförmige Insel 28 eingebettet, die den gleichen Leitungstyp wie die Driftzone 8 aufweist. Diese hochdotierte streifenförmige Insel 28 bildet den Source-Anschluss des MOSFET-Transistors. Die erste streifenförmige Anschlusszone 10 bildet den Drain-Anschluss des MOSFET-Transistors.
  • Zwischen Source und Drain erstreckt sich in gleicher Richtung die komplementär dotierte Wanne 26, welche von einer Gate-Struktur in Richtung auf den Drain-Anschluss 25 der ersten Anschlusszone 10 überbrückt wird. Unterhalb der Gate-Struktur bildet die komplementär dotierte Wanne 26 einen MOSFET-Kanal aus. Dieser Kanal hat eine Kanallänge L. Der Drain-Strom, die Steilheit und der Ausgangsleitwert des MOSFET-Transistors sind umgekehrt proportional zu dieser Kanallänge L, d.h., je kleiner die Kanallänge L ist, desto größer ist der durch das Gate-Potential an der Gate-Elektrode 33 steuerbare Drain-Strom.
  • Die Driftzone 8, durch die dieser Drain-Strom in Form von Strompfaden 34 führt, ist in Driftbereiche 4 bis 7 unterteilt, zwischen denen Kompensationsgebiete 13, 14 und 15 angeordnet sind, die in der ersten lateralen Richtung 9 ausge richtet sind und die Breite B des Kanals auf die Summe der Breiten b der Driftbereiche 4 bis 7 begrenzen. Da der Drain-Strom, die Steilheit und der Ausgangsleitwert direkt proportional zu der Breite B des Kanals ist, werden durch die Kompensationsgebiete 13, 14 und 15 der Drain-Strom bzw. die Strompfade, die Steilheit und der Ausgangsleitwert eines aus dem Stand der Technik bekannten, lateral strukturierten MOSFET-Transistors deutlich begrenzt.
  • Aus der DE 197 02 102 A1 ist ein Halbleiterbauteil bekannt, dessen Driftregion eine Mehrzahl unterteilter Driftregionen eines ersten Leitungstyps und eine Mehrzahl von Zwischenregionen eines zweiten Leitungstyps aufweist. Die Zwischenregionen sind parallel zur Oberfläche des Bauteils und zu den Driftregionen ausgerichtet, so dass sich eine gestapelte Schichtstruktur ergibt.
  • Auch die aus der Druckschrift US 6,538,849 B1 bekannte Struktur für einen lateralen Hochvolt-Seitenwand-Transistor weist eine begrenzte Kanalbreite B und damit einen begrenzten Drain-Strom, eine entsprechend verminderte Steilheit und einen geringen Ausgangsleitwert auf. Auch die in der Patentanmeldung DE 10 33 94 88.5 vorgestellten lateralen Halbleiterbauteile mit einer Feldplattenkonstruktion überwinden nicht diesen Nachteil einer beschränkten oder begrenzten Kanalbreite B.
    •
  • Aufgabe der Erfindung ist es, laterale Halbleiterbauelemente anzugeben, die verbesserte Parameter in Bezug auf den maximalen Durchlassstrom von lateralen PIN-Dioden oder unipolaren Schottky-Dioden sowie in Bezug auf verbesserte Durchlassströme, Steilheiten und verbesserte Ausgangsleitwerte für latera le MOSFET-Transistoren und laterale IGBT-Transistoren aufweisen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauelement mit hoher Festigkeit geschaffen, das einen Halbleiterkörper mit einer O berseite und einer Unterseite aufweist. Unterhalb der Oberseite ist eine in mehrere Driftbereiche unterteilte Driftzone eines ersten Leitungstyps angeordnet. Dabei erstrecken sich die Driftbereiche der Driftzone in einer ersten lateralen Richtung und werden von einer hochdotierten, langgestreckten ersten Anschlusszone, die sich nahezu senkrecht zu der ersten lateralen Richtung in einer zweiten lateralen Richtung erstreckt, einseitig begrenzt. Eine der ersten Anschlusszone nahezu parallel gegenüber liegend angeordnete zweite Anschlusszone ist derart strukturiert, dass die Driftbereiche der Driftzone in die zweite Anschlusszone, bezogen auf die Draufsicht auf das Halbleiterelement, lateral hineinragen.
  • Unter nahezu senkrecht bzw. nahezu parallel werden senkrechte bzw. parallele Strukturen verstanden, die in der Halbleitertechnologie übliche Toleranzen aufweisen und somit nicht exakt senkrecht zueinander oder exakt parallel zueinander angeordnet sind.
  • Halbleiterbauelemente mit einer derartigen Bauelementstruktur haben den Vorteil, dass der Übergang von der zweiten Anschlusszone zu den Driftbereichen der Driftzone in seiner Breite beliebig vergrößert werden kann und davon abhängig ist, wie weit die Driftbereiche der Driftzone in die zweite Anschlusszone lateral hineinragen. Dadurch ist es möglich, im Gegensatz zum Stand der Technik, bei dem die Breite B des Übergangs von der zweiten Anschlusszone zu der Driftzone aus der Summe der Breiten b der Driftbereiche bestehen. Diese Breiten b in Abhängigkeit von der Gestaltung des lateralen Hineinragens der Driftbereiche der Driftzone in die zweite Anschlusszone zu vergrößern.
  • Bei Transistorstrukturen hat dieses den Vorteil, dass die Steilheit, der Ausgangsleitwert und der steuerbare Durchlassstrom, die parallel zu der Breite B dieses Übergangs sind, gegenüber herkömmlichen Halbleiterbauelemente mit hoher Spannungsfestigkeit deutlich verbessert werden können. Bei Diodenstrukturen, für die in dieser Weise der Übergang von dem zweiten Anschlussbereich zu den Driftbereichen verbreitert wird, lässt sich ein höherer Durchlassstrom erzielen. Im Prinzip wird mit der erfindungsgemäßen Struktur der Übergang von der zweiten Anschlusszone zu den Driftbereichen je nach Konstruktion des Hineinragens der Driftbereiche in die zweite Anschlusszone um einen vorgegebenen Winkel gegenüber der ersten lateralen Richtung gedreht.
  • Je mehr sich dieser Winkel einem Winkel von 90° nähert, desto breiter kann die Breite des Übergangs zwischen der zweiten Anschlusszone und den Driftbereichen gestaltet werden. Vorzugsweise ist dieser Winkel, um den der Übergang von der zweiten Anschlusszone zu den Driftbereichen gegenüber der herkömmlichen Technik gedreht ist, 90°. In diesem Fall ergeben sich in zweiter lateraler Richtung angeordnete, jedoch voneinander getrennte zweite Anschlussbereiche in dem Halbleiterkörper, die über entsprechende langgestreckte Metallstreifen in zweiter lateraler Ausrichtung elektrisch miteinander verbunden werden können.
  • In einer ersten Ausführungsform der Erfindung sind zwischen den Driftbereichen der Driftzone Kompensationsgebiete in der ersten lateralen Richtung angeordnet und weisen einen zu der Driftzone komplementären Leitungstyp auf. Diese Kompensationsgebiete unterstützen die Sperrfähigkeit der Halbleiterbauelemente mit hoher Spannungsfestigkeit und sorgen dafür, dass die Driftbereiche von frei beweglichen Ladungsträgern im Sperrfall geräumt werden, indem sich die Raumladungszone zwischen Kompensationsgebieten in die Driftbereiche derart ausdehnt, dass der Driftbereich vollständig eingeschnürt bzw. abgeschnürt wird und lediglich ein minimaler Sperrstrom über die Minoritätsladungsträger beispielsweise bei PIN-Dioden und/oder bei Schottky-Dioden bestehen bleibt.
  • Die Kompensationsgebiete können unterschiedlich in dem Halbleiterkörper angeordnet sein. In einer bevorzugten Ausführungsform der Erfindung bilden die Kompensationsgebiete parallel zueinander in der ersten lateralen Richtung ausgerichtete Platten, die sich senkrecht zu der Oberseite des Halbleiterbauelements in dem Halbleiterkörper erstrecken. Entsprechend wird damit die Driftzone in plattenförmige Driftbereiche unterteilt, die sich ebenfalls senkrecht zu der Oberseite des Halbleiterkörpers in erster lateraler Richtung erstrecken.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung bilden die Kompensationsgebiete Platten, die parallel zueinander in der ersten lateralen Richtung ausgerichtet sind, und sich jedoch parallel zu der Oberseite des Halbleiterkörpers erstrecken und im Wechsel mit den Driftbereichen der Driftzone in dem Halbleiterkörper stapelförmig angeordnet sind. Der Vorteil dieser Ausführungsform der Erfindung gegenüber der vorher genannten Ausführungsform liegt darin, dass dieser plattenförmige Stapel von einem Wechsel von Driftbereichen und Kompensationsgebieten mit Hilfe einer Epitaxie-Technologie in relativ einfacher Weise auf einem Halbleiterwafer für eine Vielzahl von Halbleiterbauelementen realisiert werden kann.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung werden die Driftbereiche der Driftzone durch Grabenstrukturen unterteilt, die in der ersten lateralen Richtung angeordnet sind und Feldplatten aufweisen, wobei derartige Feldplatten aus einer Isolationsschicht auf den Wand- und Bodenbereichen der Grabenstrukturen bestehen und die derart isolierten Grabenstrukturen von einem leitenden Material gefüllt sind. Diese Feldplatten sorgen dafür, dass im Sperrfall die Driftbereiche derart eingeschnürt werden, dass ein Durchlassstrom sowohl bei Dioden als auch bei Transistoren durch die Driftzone abgeschnürt wird.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung nimmt die Dicke der Isolationsschicht in den Wand- und Bodenbereichen der Feldplatten zu der ersten Anschlusszone hin zu. Damit wird eine höhere Spannungsfestigkeit erreicht, zumal die Spannungsdifferenz zwischen Feldplatte und erster Anschlusszone in Richtung auf die erste Anschlusszone hin zunimmt. Durch die zunehmende Dicke der Isolationsschicht wird einem Spannungsdurchbruch der Isolationsschicht vorgebeugt.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung wird eine Schottky-Diode in der Weise realisiert, dass die erste Anschlusszone einen Metallstreifen aufweist, der einen ohmschen Kontakt mit der hochdotierten, langgestreckten ersten Anschlusszone gleichen Leitungstyps wie die Driftzone bildet, und dass die zweite Anschlusszone grabenförmige Aussparungen aufweist, die mit einem Schottky-Metall beschichtet und zwischen denen die Bereiche der Driftzone angeordnet sind. Die Aussparungen sind dabei vorzugsweise voneinander beabstandet und werden über einen langgestreckten Kontaktstreifen in der zweiten lateralen Richtung elektrisch miteinander verbunden. Diese Konstruktion der hochspannungsfesten Schottky-Diode hat den Vorteil, dass der Übergang vom Schottky-Metall zum Halbleiterkörper gegenüber der herkömmlichen Konstruktion sowohl in der Breite als auch in der Fläche vergrößert werden kann, was einen höheren Durchlassstrom bei gleichbleibend hoher Spannungsfestigkeit ermöglicht.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung wird mit der erfindungsgemäßen Struktur eine PIN-Diode realisiert. Dazu bildet die erste Anschlusszone eine erste Elektrode einer PIN-Diode und weist einen Metallstreifen auf, der einen ohmschen Kontakt mit der hochdotierten, langgestreckten ersten Anschlusszone gleichen Leitungstyps wie die Driftzone bildet. Die zweite Anschlusszone weist implantierte und/oder diffundierte Wannen mit komplementärem Leitungstyp zu der Driftzone auf, wobei zwischen den Wannen die Driftbereiche der Driftzone angeordnet sind. Die Wannen erstrecken sich wie Perlen auf einer Perlenschnur in zweiter lateraler Richtung und sind über eine gemeinsame Streifenelektrode auf der Oberseite des Halbleiterbauelements zu einer zweiten Elektrode der PIN-Diode zusammengeschaltet. Diese Struktur einer PIN-Diode hat den Vorteil, dass durch die Ausbildung der Wannen und die Ausbildung von Strompfaden, die sich zwischen den Wannen vertikal zur ersten lateralen Ausrichtung der Driftbereiche erstrecken, der Übergang von der Elektrode mit komplementärem Leitungstyp gegenüber der Driftzone zu den Driftbereichen sowohl in seiner Breite als auch in seiner flächigen Erstreckung vergrößert wird und somit ein höherer Durchlassstrom der PIN-Diode bei mindestens gleichbleibender hoher Sperrfähigkeit der PIN-Diode möglich wird.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, einen lateralen MOSFET-Transistor zu verbessern. Dazu ist die erste Anschlusszone ein Drain-Anschluss eines latera len MOSFET-Transistors und weist einen Metallstreifen auf, der einen ohmschen Kontakt mit der hochdotierten, langgestreckten ersten Anschlusszone, welche den gleichen Leitungstyp wie die Driftzone aufweist, bildet. Während der Drain-Anschluss relativ konventionell vorgesehen ist, weist die zweite Anschlusszone implantierte und/oder diffundierte Wannen mit komplementärem Leitungstyp zu der Driftzone auf. Dabei sind zumindest teilweise zwischen den Wannen die Driftbereiche der Driftzone angeordnet. In diesem Fall bilden die Wannen die Bodyzone eines lateralen MOSFET-Transistors und weisen eine hochdotierte Insel gleichen Leitungstyps wie die Driftzone als Source-Bereich auf, wobei diese hochdotierte Insel innerhalb der Wanne angeordnet ist und einen PN-Übergang zu dem Wannenmaterial bildet.
  • Auf der Oberfläche sind diese hochdotierten Inseln über entsprechende Leiterbahnen zu einer Source-Elektrode zusammengeschaltet. Um den Strom zwischen Source-Elektrode und Drain-Elektrode zu steuern, sind auf der Oberseite oberhalb der Bodyzone ein Gateoxid und eine Gate-Elektrode derart angeordnet, dass sich ein Kanal mit erhöhter Kanalbreite zu den mindestens teilweise zwischen den Wannen angeordneten Bereichen der Driftzone ausbildet. Dieser Kanal ist über ein Gate-Potential steuerbar und verursacht Strompfade in der Driftzone, die sich zunächst senkrecht oder zumindest in einem Winkel zu der ersten lateralen Richtung ausbilden, bevor sie sich sowohl in der Tiefe als auch in der Breite der Driftbereiche ausdehnen. Die erhöhte Kanalbreite wird durch das erfindungsgemäße Hineinragen der Driftbereiche in die zweite Anschlusszone ermöglicht. Sowohl die Steilheit als auch der Ausgangsleitwert sowie der Drain-Strom sind direkt proportional zur Kanalbreite, sodass mit Hilfe der erfindungsgemäßen Struktur die Eigenschaften und Parameter eines lateralen MOS FET-Transistors mit hoher Spannungsfestigkeit verbessert werden.
  • In einer weiteren Ausführungsform der Erfindung hängen die implantierten und/oder diffundierten Wannen mit komplementärem Leitungstyp zu der Driftzone streifenförmig in der zweiten lateralen Richtung zusammen. Dabei weisen die zusammenhängenden Wannen Ausbuchtungen in erster lateraler Richtung auf, wobei zwischen den Ausbuchtungen teilweise die Driftbereiche der Driftzone angeordnet sind. Diese Ausführungsform der Erfindung hat den Vorteil, dass nicht eine Vielzahl von isolierten Wannen über eine auf der Oberseite des Halbleiterbauteils angeordnete Metallelektrode miteinander zu verbinden ist, sondern dass es möglich ist, in den streifenförmig zusammengefügten Wannen auch eine zusammenhängende streifenförmige hochdotierte Insel komplementären Leitungstyps einzubringen, die dann eine langgestreckte Source-Elektrode aufnimmt. Dabei folgt der hochdotierte Inselbereich der Kontur der langgestreckten Wannen mit lateralen Ausbuchtungen in Richtung der ersten lateralen Ausrichtung.
  • Somit entstehen an den Ausbuchtungen Übergänge zwischen den Rändern der Wanne und den Driftbereichen der Driftzone, womit die Kanalbreite des MOSFET-Transistors gegenüber der herkömmlichen Struktur mehr als verdreifacht werden kann.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, die implantierten und/oder diffundierten Wannen mit komplementärem Leitungstyp zu der Driftzone streifenförmig in der zweiten lateralen Richtung zusammenhängend anzuordnen und Ausbuchtungen in erster lateraler Ausrichtung vorzusehen, die Ränder aufweisen, welche in einem Winkel α zu den Driftbereichen der Driftzone angeordnet sind. Je spitzwinkliger die ser Winkel α wird, desto breiter wird der Übergangsbereich und damit die Kanalbreite zwischen der hochdotierten Insel und den in die zweite Anschlusszone hineinragenden Driftbereichen.
  • In einer weiteren Ausführungsform der Erfindung bilden die Halbleiterbauelemente einen IGBT-Transistor (isolated gate bipolar transistor). Auch hier hat die Vergrößerung des isolierten Gate-Bereichs den Vorteil, dass höhere Ströme in dem IGBT-Transistor zum Kollektor hin gesteuert werden können. Auch die Steilheit und der Ausgangsleitwert, die beide direkt proportional zur Basisbreite sind, werden mit der erfindungsgemäßen Struktur verbessert.
  • Ein Verfahren zur Herstellung der oben beschriebenen Halbleiterbauelemente weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein monokristalliner Silizium-Halbleiterwafer als Substrat für Halbleiterbauelemente mit hoher Spannungsfestigkeit hergestellt. Anschließend wird auf dieses Substrat mindestens eine monokristalline Epitaxieschicht eines ersten Leitungstyps als Halbleiterkörper für eine Driftzone auf den monokristallinen Halbleiterwafer aufgebracht. Anschließend wird der Halbleiterwafer in Halbleiterbauelementpositionen, die in Zeilen und Spalten auf dem Halbleiterwafer angeordnet werden, strukturiert, wobei die Driftzone der Halbleiterbauelementpositionen jeweils in mehrere in einer ersten lateralen Richtung ausgerichtete Driftbereiche entweder durch benachbarte Kompensationsgebiete eines zum ersten Leitungstyp komplementären zweiten Leitungstyp oder durch Grabenstrukturen mit einer Feldplatte unterteilt wird.
  • Im Falle, dass die Driftbereiche durch Kompensationsgebiete voneinander getrennt sind, können auch eine Vielzahl von Epi taxieschichten im Wechsel mit Maskierungs- und Diffusions- bzw. Implantationsschritten zum Einbringen der komplementiert dotierten Kompensationsgebiete auf den Wafer in den Halbleiterbauteilpositionen eingebracht werden.
  • Im Falle der Feldplatten genügt eine Epitaxieschicht ausreichender Dicke, in welche die Grabenstrukturen eingebracht werden.
  • Nach dieser Unterteilung der Driftzone des Halbleiterkörpers in Driftbereiche wird eine erste hochdotierte, langgestreckte Anschlusszone, die sich senkrecht zu der ersten lateralen Richtung in eine zweite laterale Richtung erstreckt, und die Driftzone der Halbleiterbauelementpositionen jeweils einseitig begrenzt, eingebracht. Anschließend, vorher oder gleichzeitig kann eine der ersten Anschlusszone parallel gegenüberliegend angeordnete zweite Anschlusszone eingebracht werden, die derart strukturiert ist, dass die Driftbereiche der Driftzone in die zweite Anschlusszone in Bezug auf eine Draufsicht auf ein Halbleiterbauelement lateral hineinragen. Schließlich wird der Halbleiterwafer unter Aufbringen weiterer Strukturen in den Halbleiterbauelementpositionen zur Herstellung von lateral strukturierten MOS-Feldeffekttransistoren, Schottky-Dioden, PIN-Dioden oder IGBT-Transistoren fertiggestellt und anschließend wird der Halbleiterwafer in einzelne Halbleiterbauelemente aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass die neue erfindungsgemäße Struktur für laterale MOSFET-Transistoren, IGBT-Transistoren, Schottky-Dioden und PIN-Dioden im Prinzip die bisherigen Fertigungsschritte und Fertigungsanlagen weiter verwenden kann, lediglich die Maskenstrukturen sind der neuen Struktur anzupassen.
  • Dabei wird das Einbringen einer hochdotierten, langgestreckten ersten Anschlusszone, die sich senkrecht zu der ersten lateralen Richtung in eine zweite laterale Richtung erstreckt und die Driftzone der Halbleiterbauelementpositionen jeweils einseitig begrenzt, dadurch hergestellt, dass zunächst eine Diffusionsmaske oder Implantationsmaske mittels Photolithographie auf dem Wafer angeordnet wird und anschließend eine Diffusion bzw. Ionenimplantation mit nachfolgender Rekristallisation und Diffusion von Störstellen, welche den gleichen Leitungstyp wie der Leitungstyp der Driftzone aufweisen, durchgeführt wird. Dazu können sogar herkömmliche Diffusions- oder Implantationsmasken eingesetzt werden, zumal die erste Anschlusszone sich nicht von den bisher üblichen Halbleiterbauelementstrukturen für laterale hochspannungsfeste Halbleiterbauelemente unterscheidet.
  • Für die Herstellung der zweiten Anschlusszone sind jedoch bereits erhebliche Änderungen in dem Maskendesign vorzusehen. Als zweite Anschlusszone werden nämlich Wannen mit komplementärem Leitungstyp zu der Driftzone implantiert und/oder diffundiert. Dabei werden zwischen den Wannen die Driftbereiche der Driftzone zumindest teilweise angeordnet. Diese Wannen bilden einen PN-Übergang für eine PIN-Diode oder die Bodyzone eines lateralen MOSFET-Transistors. Im Falle des MOSFET-Transistors wird jeweils eine hochdotierte Insel gleichen Leitungstyps wie die Driftzone als Source-Bereich in die Wannen eingebracht. Diese hochdotierten Inseln werden über eine streifenförmige Leiterbahn auf der Oberseite des Halbleiterkörpers zu einer Source-Elektrode zusammengeschaltet, die sich in der zweiten lateralen Richtung erstreckt, während die erste Anschlusszone den Drain-Anschluss des lateralen MOSFET-Transistors bildet.
  • Damit ist zwar die Grundstruktur eines MOSFET-Transistors geschaffen, jedoch fehlt noch eine entsprechende Gate-Elektrode. Dazu wird auf der Oberseite oberhalb der Bodyzone ein Gateoxid und eine Gate-Elektrode in den Halbleiterbauteilpositionen derart auf dem Wafer angeordnet, dass ein Kanal mit vergrößerter Kanalbreite zu den mindestens teilweise zwischen den Wannen angeordneten Driftbereichen der Driftzonen entsteht. Dieser Kanal mit vergrößerter Kanalbreite wird über ein Gate-Potential gesteuert, wobei Strompfade in der Driftzone verursacht werden, die sich zunächst senkrecht zu der ersten lateralen Richtung ausbilden. Damit wird in vorteilhafter Weise erreicht, dass das Volumen der Driftzone besser von den Strompfaden genutzt wird, zumal durch die vergrößerte Kanalbreite sowohl der Drain-Strom als auch die Steilheit und der Ausgangsleitwert des MOSFET-Transistors verbessert wird, weil diese Parameter unmittelbar proportional zu der Kanalbreite sind.
  • Das Gateoxid, das mit unter 100 nm relativ dünn und durchschlagempfindlich ist und somit sehr perfekt ausgebildet sein muss, wird vorzugsweise durch thermische Oxidation auf der Waferoberfläche erzeugt und in späteren Prozessschritten zu den Gateoxidbereichen strukturiert. Auf diesem Gateoxid kann dann eine Gate-Elektrode in jeder der Halbleiterbauelementpositionen des Halbleiterwafers durch Aufsputtern und anschließendem Strukturieren einer polykristallinen Siliziumschicht auf der Waferoberfläche hergestellt werden. Diese polykristalline Siliziumschicht wirkt aufgrund ihrer hohen Störstellenkonzentration praktisch wie ein metallischer Leiter.
  • Wenn anstelle eines MOS-Feldeffekttransistors lediglich eine Schottky-Diode herzustellen ist, so werden als zweite An schlusszone Grabenstrukturen in Form von Aussparungen in der Siliziumoberfläche hergestellt. Diese Grabenstrukturabschnitte bzw. Aussparungen weisen Grabenwände und Grabenböden auf, wobei auf die Oberfläche der Grabenabschnitte, die sich perlenkettenförmig in der zweiten lateralen Richtung aneinander reihen, ein Schottky-Metall aufgebracht wird, das aufgrund der unterschiedlichen Austrittsarbeiten zwischen Halbleitermaterial und Metall eine Diodenwirkung in der Grenzfläche zwischen Metall und Halbleiter erzeugt.
  • Diese Diodeneigenschaft wird ausgenutzt, um durch entsprechende Formgebung der Grabenstruktur in der zweiten Anschlusszone gegenüber dem ohmschen Kontakt in der ersten Anschlusszone nun eine voll funktionsfähige hochspannungsfeste Schottky-Diode zu realisieren. Mit den Innenflächen der Aussparungen werden die Flächen der Schottky-Übergänge gegenüber der herkömmlichen Technik vergrößert, womit es möglich ist, einen höheren Durchlassstrom mit einer derart strukturierten Schottky-Diode zu schalten.
  • Für die Herstellung von PIN-Dioden werden als zweite Anschlusszone Wannen mit komplementärem Leitungstyp zu der Driftzone implantiert und/oder diffundiert. Dabei werden die Wannen derart dimensioniert, dass die Driftbereiche der Driftzone zumindest teilweise zwischen den Wannen angeordnet sind. Anschließend werden die Wannen über eine streifenförmige Leiterbahn, die sich in der zweiten lateralen Richtung erstreckt und einen ohmschen Kontakt zu den komplementär dotierten Wannen herstellt, zu einer Elektrode der PIN-Diode zusammengeschaltet. Sind die Wannen teilweise zusammengeschaltet und bilden Ausbuchtungen in Richtung der ersten lateralen Richtung der erfindungsgemäßen Struktur, so kann eine langgestreckte Elektrode auf der zusammenhängenden, sich in der zweiten lateralen Richtung erstreckenden Wanne angeordnet werden. Dabei verbessern bzw. vergrößern die Ränder der Ausbuchtungen die Breite der PIN-Übergänge zu den Driftbereichen der Driftzone und ermöglichen somit, dass ein höherer Durchlassstrom der PIN-Dioden gegenüber herkömmlichen Strukturen erreicht wird.
  • Soll anstelle eines MOSFET-Transistors ein IGBT-Transistor mit der erfindungsgemäßen Struktur hergestellt werden, so werden als zweite Anschlusszone Wannen mit komplementärem Leitungstyp zu der Driftzone implantiert und/oder diffundiert. Zwischen den Wannen werden dann Driftbereiche der Driftzone zumindest teilweise so angeordnet, dass die Wannen eine Basiszone eines lateralen IGBT-Transistors bilden können. In diesen Wannen wird jeweils eine hochdotierte Insel gleichen Leitungstyps wie die Driftzone als Emitterbereich eingebracht, wobei die hochdotierten Inseln über eine streifenförmige Leiterbahn, die sich in der zweiten lateralen Richtung erstreckt, zu einer Emitterelektrode zusammengeschaltet werden. Die erste Anschlusszone hingegen bildet dann den Kollektoranschluss des lateralen IGBT-Transistors.
  • Zusammenfassend ist festzustellen, dass mit der vorliegenden Erfindung das Problem gelöst wird, eine Transistorzelle zur Verfügung zu stellen, die den Elektronenstrom in geeigneter Weise in die Driftstrecke eines lateralen Kompensations- oder Feldplatten-Halbleiterbauelements einspeist. Insbesondere geht es bei der Erfindung darum, die Verteilung des Stroms in die Tiefe des Bauelements einzubringen, da der Stromfluss in der Driftstrecke nicht nur oberflächennah, sondern nun auch in der Tiefe erfolgen kann.
  • Außerdem wird eine verbesserte Steilheit gegenüber herkömmlichen lateralen Transistoren erreicht, da eine vergrößerte Kanalbreite der Transistoren mit dieser Erfindung möglich wird, die direkt proportional zu der Steilheit eines Transistors ist. Ein weiterer Vorteil insbesondere des erfindungsgemäßen Verfahrens ist es, dass die gesamte Struktur mit Hilfe von Epitaxie und Diffusions- und/oder Implantationsschritten realisiert werden kann, während bei herkömmlichen Zellkonzepten eine Grabenstruktur benötigt wird, die stets mit relativ großem technologischem Aufwand verbunden ist und somit auch erhöhte Kosten verursacht.
  • Mit der vorliegenden Erfindung wird ein planares Zellkonzept vorgeschlagen, bei dem der Kanal teilweise um 90° gegenüber herkömmlichen planaren und lateralen Strukturen gedreht ist. Der Strom fließt also zunächst im Wesentlichen senkrecht zur Source-Drain-Richtung an der Oberfläche. Ist der Strom aus dem Kanal ausgetreten, so ändern die Elektronen ihre Flussrichtung in Richtung Drain und können sich auf dem Weg zur eigentlichen Driftstrecke wesentlich besser in die Tiefe verteilen als bei einem herkömmlichen lateralen Halbleiterbauteil. Außerdem hat die vorliegende Erfindung die Möglichkeit, dass die Source- und die Bodygebiete wie im konventionellen "CoolMOS-Prozess" selbstjustierend durch "double-diffused" hergestellt werden können.
  • Ein weiterer Vorteil der erfindungsgemäßen Struktur ist die große Kanalbreite, die durch Verlängerung der Zellstruktur auf der vom Drain abgewandten Seite der zweiten Anschlusszone fast nach Belieben vergrößert werden kann. Zum anderen können die vom Drain-Anschluss abgewandten sog. Hinteren Teile des Kanals einen relativ großen Abstand von der Driftstrecke ausmachen. Die Elektronen haben somit die Möglichkeit, sich vor Erreichen der Driftstrecke in die Tiefe zu verteilen, was bei einer planaren Zellkonstruktion, bei der das Kanalende unmittelbar an die Driftstrecke grenzt, nicht möglich ist.
  • Die für laterale spannungsfeste Bauelemente vorgesehenen Kompensationsschichten können bei der vorliegenden Erfindung an das Substrat angeschlossen sein. In diesem Fall braucht die Bodyzone nicht an die Platten angeschlossen zu werden. Die horizontalen Platten der Kompensationsschicht müssen auch nicht ganzflächig ausgeführt sein, sondern können Aussparungen aufweisen, damit der Kompensationsgrad lateral variiert werden kann.
  • Die unterschiedlichen möglichen Kombinationen der verschiedenen Zellgeometrien der vorliegenden Erfindung werden nun anhand der angefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement gemäß dem Stand der Technik;
  • 2 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement gemäß einer ersten Ausführungsform der Erfindung;
  • 3 zeigt eine schematische Draufsicht auf das laterale Halbleiterbauelement der 2 mit Kennzeichnung von Kanalgebieten gemäß der ersten Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt entlang der in 3 gezeigten Schnittlinie A-A gemäß der ersten Ausführungsform der Erfindung;
  • 5 zeigt eine schematische Draufsicht auf das laterale Halbleiterbauelement der 2, bei der Gateoxid und Gate-Elektrode weggelassen sind;
  • 6 zeigt eine schematische Draufsicht auf das laterale Halbleiterbauelement gemäß einer zweiten Ausführungsform der Erfindung;
  • 7 zeigt eine prinzipielle perspektivische Ansicht eines lateralen Halbleiterbauelements gemäß der ersten Ausführungsform der Erfindung;
  • 8 zeigt eine prinzipielle perspektivische Ansicht eines lateralen Halbleiterbauelements gemäß einer dritten Ausführungsform der Erfindung;
  • 9 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement gemäß einer vierten Ausführungsform der Erfindung;
  • 10 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement gemäß einer fünften Ausführungsform der Erfindung;
  • 11 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement gemäß einer sechsten Ausführungsform der Erfindung;
  • 12 zeigt eine perspektivische Ansicht des lateralen Halbleiterbauelements gemäß 11;
  • 13 zeigt eine perspektivische Ansicht eines lateralen Halbleiterbauelements gemäß einer siebten Ausführungsform der Erfindung;
  • 14 zeigt eine perspektivische Ansicht eines lateralen Halbleiterbauelements gemäß einer achten Ausführungsform der Erfindung.
    •
  • 2 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 20 gemäß einer ersten Ausführungsform der Erfindung. Dieses Halbleiterbauelement 20 ist ein MOSFET-Transistor 41 mit hoher Spannungsfestigkeit. Er weist einen Halbleiterkörper 1 mit einer Oberseite 2 auf, wobei unterhalb der Oberseite 2 eine in mehrere Driftbereiche 4 bis 7 unterteilte Driftzone 8 eines ersten Leitungstyps angeordnet ist. Diese Driftbereiche 4 bis 7 sind in dieser ersten Ausführungsform der Erfindung n-leitend. Diese Driftbereiche 4 bis 7 der Driftzone 8 sind in einer ersten lateralen Richtung 9 ausgerichtet und werden von einer hochdotierten, langgestreckten ersten Anschlusszone 10, die sich senkrecht zu der ersten lateralen Richtung 9 in eine zweite laterale Richtung 11 erstreckt, einseitig begrenzt.
  • Diese hochdotierte, langgestreckte erste Anschlusszone 10 weist demnach ebenfalls eine n-Leitung auf. Die erste Anschlusszone 10 ist streifenförmig und weist einen Metallstreifen 24 auf, der den Drain-Anschluss 25 des lateralen MOSFET-Transistors 41 bildet. Parallel gegenüber liegend zu der ersten Anschlusszone 10 ist eine zweite Anschlusszone 12 angeordnet. Diese Anschlusszone 12 weist bei diesem beispielhaften MOSFET-Transistor 41 mehrere elektrisch leitende Lagen oberhalb der Oberseite 2 des Halbleiterbauelements 20 und mehrere unterschiedlich dotierte Halbleiterstrukturen innerhalb des Halbleiterkörpers 1 unterhalb der Oberseite 2 auf.
  • Die n-leitenden Driftbereiche 4 bis 7 werden in der ersten lateralen Richtung 9 durch p-Kompensationsgebiete 13, 14 und 15 unterteilt. Diese Kompensationsgebiete 13, 14 und 15 sind in der Lage, bei einer entsprechenden Sperrspannung zwischen Source und Drain ihre Raumladungsladungszone des PN-Übergangs zwischen Kompensationsgebiet 13, 14 bzw. 15 und Driftzone 8 soweit auszudehnen, dass die Driftbereiche 4, 5, 6 und 7 ausgeräumt werden und keinen Strom mehr leiten können, außer einem minimalen Minoritätsladungsträgerstrom. Die zweite Anschlusszone 12 ist komplexer aufgebaut und weist einzelne Wannen 26 auf, deren flächige Erstreckung durch eine strichpunktierte Linie begrenzt wird, und die mit einem komplementären Leitungstyp zu der Driftzone 8 dotiert sind. Diese komplementär dotierten Wannen 26 werden auch Bodyzonen 27 genannt und bilden im Zusammenwirken mit einer hochdotierten Insel 29 ein Kanalgebiet 42 aus, das sich auf drei Randseiten der Wannen 26 erstreckt. Die hochdotierten Inseln 28 haben den gleichen Leitungstyp wie die Driftzonen 8 und bilden den Source-Bereich 29 des MOS-Feldeffekttransistors 20.
  • Die hochdotierten Inseln 28 werden über einen langgestreckten Metallstreifen 24, der sich in der zweiten lateralen Richtung 11 erstreckt, zu einer gemeinsamen Source-Elektrode 31 zusammengeschaltet. Unterhalb des Metallstreifens 24 der Source-Elektrode 31 ist eine streifenförmige Gate-Elektrode 33 parallel zu der streifenförmigen Source-Elektrode 31 angeordnet, wobei sich die Gate-Elektrode 33 unterhalb des Metallstreifens 24 der Source-Elektrode 31 rund um den Source-Bereich 29 erstreckt und den verbleibenden Wannenbereich abdeckt, der unterhalb der Gate-Elektrode 33 Kanalgebiete 42 ausbildet. Da sich die Driftbereiche 4, 5, 6 und 7 zwischen den Wannen 26, welche die Bodyzonen 27 bilden, erstrecken, zeigt diese Ausführungsform der Erfindung Kanalgebiete 42, die parallel zur ersten lateralen Richtung 9 verlaufen und somit Strompfade ermöglichen, die zunächst senkrecht zu dieser ersten lateralen Richtung 9 die Bodyzone 21 überbrücken und erst danach in die erste laterale Richtung 9 abgebogen werden.
  • Damit ist es möglich, je nach Länge der Wannen 26 in Richtung der ersten lateralen Ausrichtung 9 beliebig breite Kanalbereiche 42 zu schaffen und somit die Parameter, wie Steilheit, Ausgangsleitwert und steuerbaren Drain-Strom, die unmittelbar proportional zur Kanalbreite B sind, mit dieser Ausführungsform der Erfindung zu verbessern. Auch in der zum Drain-Kontakt abgewandten Seite der Wannen 26 bildet sich ein Kanalgebiet 42 aus, das zusätzlich zu der bereits mindestens verdoppelten Kanalbreite noch hinzu kommt, so dass bei dieser ersten Ausführungsform der Erfindung fast die dreifache Kanalbreite gegenüber einem MOSFET-Transistor 41 des Standes der Technik erreicht wird.
  • Im Prinzip kann die Kanalbreite beliebig erweitert werden, indem die Wannen 26 in der ersten lateralen Richtung 9 weiter ausgedehnt werden, sodass die Übergänge von den hochdotierten Inseln 28 als Source-Bereiche 29 zu den Driftbereichen 4, 5, 6 und 7 weiter vergrößert werden. Da die Steilheit des MOSFET-Transistors 41 und die Ausgangsleitfähigkeit sowie der steuerbare Drain-Strom direkt proportional zu der Kanalbreite sind, vergrößern bzw. verbessern sich entsprechend diese Parameter des erfindungsgemäßen MOSFET-Transistors 41 gegenüber MOSFET-Transistoren des Standes der Technik. Die Gesamtkanalbreite B für den MOSFET-Transistor 41 dieser Ausführungsform der Erfindung ergibt sich aus der Summe der Kanalbreiten b, die sich rund um die komplementär dotierten Wannen 26 erstreckt. Deutlicher wird dieses in der nächsten 3.
  • 3 zeigt eine schematische Draufsicht auf das laterale Halbleiterbauelement 20 der 2 mit Kennzeichnung von Kanalgebieten 42 gemäß der ersten Ausführungsform der Erfindung. Um die Kanalgebiete 42 zu kennzeichnen, ist unterhalb der 3 ein Schraffurblock 44 angeordnet, der die Schraffur der Kanalgebiete 42 in 3 markiert. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Wie 3 zeigt, ist das Kanalgebiet 42 U-förmig angeordnet, wobei die Kanalseiten einen Strompfad zulassen, der zunächst nicht in der ersten lateralen Richtung 9 verläuft, sondern senkrecht zu dieser ersten lateralen Richtung 9. Außerdem bildet sich durch die U-förmige Form des Kanalgebietes 42 ein Kanalbereich aus, der zunächst einen Strompfad in entgegengesetzter Richtung zur Drain-Elektrode verursacht und dann in Richtung auf die Driftbereiche 4, 5, 6 und 7 abgebogen wird, wobei der Halbleiterkörper 1 in seiner Tiefe besser genutzt wird als bei den herkömmlichen lateralen MOSFET-Transistoren 41.
  • 4 zeigt einen schematischen Querschnitt entlang der in 3 gezeigten Schnittlinie A-A gemäß der ersten Ausführungsform der Erfindung. Dieser Querschnitt zeigt deutlich die oberhalb und unterhalb der Oberseite 2 des Halbleiterkörpers 1 angeordneten Strukturen. Unterhalb der Oberseite 2 des Halbleiterkörpers 1 sind in diesem Querschnitt die Driftbereiche 4, 5 und 6 aus n–-leitendem Halbleitermaterial ange ordnet, wobei die Driftbereiche 4 bis 6 durch entsprechende p-leitende Kompensationsgebiete 13 und 14 unterteilt werden.
  • Der derart strukturierte Halbleiterkörper 1 weist darüber hinaus p-leitende Wannen 26 auf, die von der Oberseite 2 aus in den Halbleiterkörper 1 entweder eindiffundiert oder mit einer Ionenimplantation und einer anschließenden Rekristallisation eingebracht wurden. Innerhalb dieser p-leitenden Wannen 26, die auch Bodyzonen 27 genannt werden, sind hochdotierte n+-leitende Inseln 28 angeordnet, die als Source-Bereiche 29 des MOSFET-Transistors 41 dienen. Oberhalb der Oberseite 2 des Halbleiterkörpers 1 sind mehrere Schichten angeordnet; zunächst eine Oxidschicht, die als Gateoxid 32 dient. Über der Gateoxidschicht 32 ist eine Polysiliziumschicht als Gate-Elektrode 33 angeordnet. Diese ist wiederum durch eine weitere Isolationsschicht 45 aus Siliziumoxid oder Siliziumnitrid von einem als Source-Elektrode 31 dienenden Aluminiumstreifen isoliert, der über Öffnungen 46 bzw. Fenster in der Isolationsschicht 45 aus Siliziumnitrid oder Siliziumoxid die Source-Bereiche 29 elektrisch miteinander verbindet.
  • Um die Struktur dieser zweiten Anschlusszone 12 zu verdeutlichen, sind seitlich von 4 Schraffurblöcke angeordnet, wobei der Schraffurblock 51 das Polysilizium der Gate-Elektrode 33 darstellt, der Schraffurblock 52 die p-leitende Bodyzone 27, der Schraffurblock 53 den n+-dotierten Source-Bereich 29, der Schraffurblock 54 die Isolationsschichten 32 und 45 in Form eines Oxids und der Schraffurblock 55 die Schraffur des Aluminiummetalls der Source-Elektrode 31 darstellt.
  • 5 zeigt eine schematische Draufsicht auf das laterale Halbleiterbauelement 20 der 2, bei der Gateoxid und Gate-Elektrode weggelassen sind. Hier ist somit die Struktur der Oberseite 2 des Halbleiterbauelements 20 mit hoher Spannungsfestigkeit gemäß der ersten Ausführungsform der Erfindung gezeigt. Dabei sind die einzelnen hochdotierten Inseln 28 als Source-Bereiche 29 von dem Wannenmaterial 26 umgeben, sodass sich auf drei Seiten dieser Wannen 26, die gleichzeitig die Bodyzonen 27 bilden, ein MOS-Kanal ausbildet und somit die Breite des MOS-Kanals gegenüber bisherigen Lösungen bedeutend vergrößert wird.
  • Der Nachteil dieser Lösung besteht darin, dass die p-leitenden Wannen 26 nicht zusammenhängend angeordnet sind und somit für den Anschluss der Source-Bereiche 29 eine spezielle Maske vorgesehen werden muss, um die Fenster zur Kontaktierung der Source-Bereiche 29 zu öffnen. Dieser Nachteil wird in den späteren zu erörternden Ausführungsformen durch entsprechende Formgebung der Wannen 26 und insbesondere der hochdotierten Inseln 28 gelöst. Diese erste Ausführungsform ist, wie 5 zeigt, jedoch elektrisch besonders effektiv, weil sie die größte Verbreiterung der Kanalgebiete 42 ermöglicht.
  • 6 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 30 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Diese zweite Ausführungsform der Erfindung unterscheidet sich von der ersten Ausführungsform der Erfindung gemäß 2 dadurch, dass sich die p-Kompensationsgebiete 13, 14 und 15 streifenförmig in der ersten lateralen Ausrichtung durch den Halbleiterkörper 1 erstrecken und somit auch streifenförmige Driftbereiche 4 bis 7 bilden, die sich sowohl in Richtung 9 auf den Drain-Anschluss 25 hin als auch in die entgegengesetzte Richtung erstrecken, sodass sich hier die Kanalgebiete 42 lediglich zweiseitig zu den Kompensationsgebieten 13, 14 und 15 ausdehnen können. Da jedoch die Längserstreckung der Wannen 26 in der ersten lateralen Ausrichtung beliebig vergrößert werden kann, ist es auch mit dieser Lösung möglich, die Kanalbreite entsprechend den Erfordernissen an Steilheit, Ausgangsleitwert und Drain-Strom anzupassen.
  • 7 zeigt eine prinzipielle perspektivische Ansicht eines lateralen Halbleiterbauelements 20 gemäß der ersten Ausführungsform der Erfindung. In dieser Darstellung wird der Verlauf der Strompfade 34 in der Tiefe gezeigt, wenn die Kompensationsgebiete 13, 14 und 15 und damit auch die Driftbereiche 4, 5, 6 und 7 plattenförmig in den Halbleiterkörper 1 eingebracht sind und sich senkrecht zu der Oberseite 2 des Halbleiterbauelements 20 in dem Halbleiterkörper 1 erstrecken.
  • 8 zeigt eine prinzipielle perspektivische Ansicht eines lateralen Halbleiterbauelements 40 gemäß einer dritten Ausführungsform der Erfindung. Diese dritte Ausführungsform der Erfindung unterschiedet sich von der ersten Ausführungsform der Erfindung gemäß 7 dadurch, dass die Kompensationsgebiete 13 bis 15 parallel zueinander in der ersten lateralen Richtung 9 ausgerichtete Platten 16 bilden, die sich parallel zu der Oberseite 2 des Halbleiterbauelements 40 erstrecken und im Wechsel mit den Driftbereichen 4, 5 und 6 in dem Halbleiterkörper 1 gestapelt angeordnet sind.
  • In diesem Fall sind die Kompensationsgebiete 13, 14 und 15 nicht an das Substrat angeschlossen, sodass auch die Bodyzo nen 27 nicht an die Platten 16 angeschlossen zu werden brauchen. Dabei müssen die horizontal ausgerichteten Platten 16 in dieser Ausführungsform auch nicht ganzflächig sein, sondern können Aussparungen enthalten, damit der Kompensationsgrad lateral variiert werden kann. Diese Ausführungsform der Erfindung hat den Vorteil, dass sie herstellungstechnisch leichter zu realisieren ist, zumal diese plattenförmige Stapelung durch entsprechende Stapelfolge von Epitaxieschichten realisiert werden kann.
  • 9 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 50 gemäß einer vierten Ausführungsform der Erfindung. In dieser Ausführungsform der Erfindung ist nicht nur der Drain-Anschluss 25 mit seinem Metallstreifen 24 in der ersten Anschlusszone 10 streifenförmig ausgebildet, sondern auch die Wannen 26 sind teilweise in Form eines Streifens realisiert, der hier zwar begrenzt dargestellt ist, jedoch sich auch auf die gesamte Breite des Halbleiterbauelements 50 erstrecken kann. Diese streifenförmige Wanne 26 weist Ausbuchtungen 35 in Richtung der ersten lateralen Ausrichtung 9 auf und mit Hilfe dieser Ausbuchtungen 35 wird praktisch die Breite des Kanalgebiets 42 gegenüber der herkömmlichen Technologie erhöht. Man erreicht auch hier mindestens die dreifache Breite für den Kanal gegenüber einem herkömmlichen lateralen MOSFET-Transistor 41. Außerdem hat diese Ausführungsform der Erfindung den Vorteil, dass der Source-Bereich 29 wie der Drainbereich über eine streifenförmige Leiterbahn 43 angeschlossen werden kann.
  • 10 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 60 gemäß einer fünften Ausführungsform der Erfindung. Auch bei dieser Ausführungsform der Erfindung sind die Wannen 26, welche die Bodyzone 27 bilden, streifen förmig in der zweiten lateralen Richtung 11 aneinander gehängt und bilden einen zusammenhängenden Streifen 38 der Bodyzone 27. Außerdem weist die Bodyzone 27 Ausbuchtungen 35 in erster lateraler Richtung 9 auf, wobei die Ränder 36 und 37 der Ausbuchtungen 35 der Wannen 26 einen Winkel α zu den Driftbereichen 4 bis 7 der Driftzone 8 bilden. Somit ragen die Driftbereiche 4, 5, 6 und 7 in den zweiten Anschlussbereich 12 hinein und vergrößern die Kanalbreite entsprechend.
  • Je spitzwinkliger der Winkel α gewählt wird, desto größer wird die daraus resultierende Kanalbreite. In dieser fünften Ausführungsform der Erfindung sind entsprechend zu den Ausbuchtungen 35 einzelne Source-Bereiche 29 als hochdotierte Inseln 28 eingebracht, die über einen gemeinsamen Metallstreifen 24 zu einer Source-Elektrode letztendlich zu verbinden sind.
  • 11 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 70 gemäß einer sechsten Ausführungsform der Erfindung. Dabei entspricht die Struktur der ersten Anschlusszone 10 und der zweiten Anschlusszone 12 exakt den entsprechenden Anschlusszonen 10 und 12 der ersten Ausführungsform der Erfindung gemäß 2. Jedoch werden die Driftbereiche 4, 5, 6 und 7 nicht durch Kompensationsgebiete mit komplementärem Leitungstyp unterteilt, sondern zwischen den Driftbereichen 4, 5, 6 und 7 erstrecken sich in erster lateraler Ausrichtung 9 Feldplatten 17, 18 und 19, die in Grabenstrukturen 39 des lateralen Halbleiterbauelements 70 eingebracht sind. Derartige Grabenstrukturen 39 weisen Feldplatten 17, 18 und 19 auf, wobei die Grabenstruktur 39 Randbereiche 22 aufweist, die von einer Isolationsschicht 21 beschichtet sind, wobei ein plattenförmiger Streifen aus leitendem Material 23 die Grabenstruktur 39 auffüllt. In dieser speziellen Form der Feldplatten 17, 18 und 19 nimmt die Dicke der Isolationsschicht 21 vom Source-Bereich 29 zum Drain-Anschluss 25 hin zu, die Dicke des leitenden Materials 23 nimmt entsprechend ab. Bei dieser Zunahme der Dicke der Isolationsschicht 21 wird berücksichtigt, dass die Spannungsdifferenz der Feldplatten 17, 18 und 19 zum umgebenden Driftbereich 4, 5, 6 und 7 in Richtung des Drain-Anschlusses zunimmt.
  • 12 zeigt eine perspektivische Ansicht des lateralen Halbleiterbauelements 70 gemäß der 11. Mit der 12 wird gezeigt, in welcher Form die Grabenstruktur 39 in den Halbleiterkörper 1 eingebracht ist und mit Hilfe der Isolationsschicht 21 im Randbereich 22 der Feldplatten 17, 18 und 19 sowie mit dem leitenden Material 23 die Driftbereiche 4, 5, 6 und 7 der Driftzone 8 des Halbleiterkörpers 1 unterteilt ist. Dazu endet die Unterseite 3 des Halbleiterkörpers 1 auf einem Substrat, das ebenfalls aus einem Halbleitermaterial, jedoch mit niedriger Dotierung und komplementärem Leitungstyp zu der Driftzone 8 besteht. Auch die Zunahme der Dicke der Isolationsschicht 21 zum Drain-Anschluss 25 hin wird in dieser perspektivischen Ansicht in 12 verdeutlicht.
  • 13 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 80 einer siebten Ausführungsform der Erfindung. Diese siebte Ausführungsform der Erfindung entspricht in ihrer Struktur der in 9 gezeigten Ausführungsform und unterscheidet sich von dieser dadurch, dass Feldplatten 17, 18 und 19 die Driftbereiche 4, 5, 6 und 7 voneinander trennen, wobei in dieser Ausführungsform der Erfindung die Grabenstrukturen 39 von der ersten Anschlusszone 10 und von der zweiten Anschlusszone 12 beabstandet angeordnet sind, während sie in der vorher diskutierten Ausführungsform der 11 und 12 an die ersten und zweiten Anschlusszonen 10 bzw. 12 anstoßen.
  • 14 zeigt eine schematische Draufsicht auf ein laterales Halbleiterbauelement 90 gemäß einer achten Ausführungsform der Erfindung. Diese achte Ausführungsform der Erfindung entspricht in ihrer Struktur der Struktur der fünften Ausführungsform der Erfindung, die in 10 gezeigt wird mit dem Unterschied, dass anstelle der p-Kompensationsgebiete 13 bis 15 zwischen den Driftbereichen 4, 5, 6 und 7 Feldplatten 17, 18, 19, 47, 48 und 49 angeordnet sind, wobei die Feldplatten 17 und 47 hintereinander in einem Abstand in der ersten lateralen Ausrichtung 9 beabstandet angeordnet sind ebenso die Feldplatten 18 und 48 sowie die Feldplatten 19 und 49. Mit dieser Unterteilung der Feldplatten kann der Kompensationsgrad für ein derartiges laterales Halbleiterbauelement 90 mit hoher elektrischer Spannungsfestigkeit eingestellt bzw. variiert werden. Die Anzahl der in Richtung 9 hintereinander angeordneten Feldplatten kann beliebig vergrößert werden mit dem Vorteil, dass je kürzer die Platte in Richtung 9 ist, umso dünner kann das Oxid des Wandbereichs 22 ausgelegt werden.
    • 1
    Halbleiterkörper
    2
    Oberseite des Halbleiterkörpers
    3
    Unterseite des Halbleiterkörpers
    4
    Driftbereich
    5
    Driftbereich
    6
    Driftbereich
    7
    Driftbereich
    8
    Driftzone
    9
    erste laterale Richtung
    10
    erste Anschlusszone
    11
    zweite laterale Richtung
    12
    zweite Anschlusszone
    13
    Kompensationsbereich bzw. -gebiet
    14
    Kompensationsbereich bzw. -gebiet
    15
    Kompensationsbereich bzw. -gebiet
    16
    Platten
    17
    Feldplatte (sechste und siebte Ausführungsform)
    18
    Feldplatte (sechste und siebte Ausführungsform)
    19
    Feldplatte (sechste und siebte Ausführungsform)
    20
    Halbleiterbauelement (erste Ausführungsform)
    21
    Isolationsschicht
    22
    Wandbereich
    23
    leitendes Material
    24
    Metallstreifen
    25
    Drain-Anschluss
    26
    Wannen
    27
    Bodyzone
    28
    hochdotierte Insel
    29
    Source-Bereich
    30
    Halbleiterbauelement (zweite Ausführungsform)
    31
    Source-Elektrode
    32
    Gateoxid
    33
    Gate-Elektrode
    34
    Strompfad
    35
    Ausbuchtung der Wannen
    36
    Rand der Ausbuchtung
    37
    Rand der Ausbuchtung
    38
    Streifen aus Wannen
    39
    Grabenstruktur der Feldplatte
    40
    Halbleiterbauelement (dritte Ausführungsform)
    41
    lateraler MOSFET-Transistor
    42
    Kanalgebiet
    43
    streifenförmige Leiterbahn
    44
    Schraffurblock für Kanalzone
    45
    Isolationsschicht bzw. Oxidschicht oder
    Siliziumnitridschicht
    46
    Öffnungen
    47
    Feldplatte (achte Ausführungsform)
    48
    Feldplatte (achte Ausführungsform)
    49
    Feldplatte (achte Ausführungsform)
    50
    Halbleiterbauelement (vierte Ausführungsform )
    51
    Schraffurblock (Poly)
    52
    Schraffurblock (Bodyzone)
    53
    Schraffurblock (Source)
    54
    Schraffurblock (Oxid)
    55
    Schraffurblock (Aluminium)
    60
    Halbleiterbauelement (fünfte Ausführungsform)
    70
    Halbleiterbauelement (sechste Ausführungsform)
    80
    Halbleiterbauelement (siebte Ausführungsform)
    90
    Halbleiterbauelement (achte Ausführungsform)
    100
    Halbleiterbauelement (Stand der Technik)
    α
    Winkel der Ränder der Wanne zu der Diffusionszone

Claims (24)

  1. Halbleiterbauelement mit hoher Spannungsfestigkeit, die einen Halbleiterkörper (1) mit einer Oberseite (2) und einer Unterseite (3) aufweisen, wobei unterhalb der Oberseite (2) eine in mehrere Driftbereiche (4 bis 7) unterteilte Driftzone (8) eines ersten Leitungstyps angeordnet ist und wobei sich die Driftbereiche (4 bis 7) der Driftzone (8) in einer ersten lateralen Richtung (9) erstrecken und von einer hochdotierten langgestreckten ersten Anschlusszone (10), die sich nahezu senkrecht zu der ersten lateralen Richtung (9) in eine zweite laterale Richtung (11) erstreckt, einseitig begrenzt sind und wobei eine der ersten Anschlusszone (10) nahezu parallel gegenüberliegend angeordnete zweite Anschlusszone (12) derart strukturiert ist, dass die Driftbereiche (4 bis 7) der Driftzone (8) in die zweite Anschlusszone (12) in der Draufsicht des Halbleiterelements lateral hineinragen, wobei zwischen den Driftbereichen (4 bis 7) der Driftzone (8) Grabenstrukturen (39) in der ersten lateralen Richtung (9) angeordnet sind und Feldplatten (17 bis 19) aufweisen.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass zwischen den Driftbereichen (4 bis 7) der Driftzone (8) Kompensationsgebiete (13 bis 15) in der ersten lateralen Richtung (9) angeordnet sind und einen zu der Driftzone (8) komplementären Leitungstyp aufweisen.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass die Kompensationsgebiete (13 bis 15) parallel zueinander in der ersten lateralen Richtung (9) ausgerichtete Platten (16) bilden, die sich senkrecht zu der Oberseite (2) des Halbleiterbauelementes (20) in dem Halbleiterkörper (1) erstrecken.
  4. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass die Kompensationsgebiete (13 bis 15) parallel zueinander in der ersten lateralen Richtung (9) ausgerichtete Platten (16) bilden, die sich parallel zu der Oberseite (2) des Halbleiterbauelementes (40) erstrecken und im Wechsel mit den Driftbereichen (4 bis 7) der Driftzone (8) in dem Halbleiterkörper (1) stapelförmig angeordnet sind.
  5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Grabenstrukturen (39) der Feldplatten (17 bis 19) eine Isolationsschicht (21) auf Wand- (22) und Bodenbereichen der Gräben aufweisen und die Gräben von einem leitenden Material (23) gefüllt sind.
  6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass die Dicke der Isolationsschicht (21) in den Wand- (22) und Bodenbereichen der Feldplatten (17 bis 19) zu der ersten Anschlusszone (10) hin zunimmt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste Anschlusszone (10) einen Metallstreifen (24) aufweist, der einen ohmschen Kontakt mit der hochdotierten langgestreckten ersten Anschlusszone (10) gleichen Leitungstyps wie die Driftzone (8) bildet und dass die zweite Anschlusszone (12) grabenförmige Aussparungen aufweist, die mit einem Schottky-Metall beschichtet sind, und zwischen denen die Driftbereiche (4 bis 7) der Driftzone (8) angeordnet sind.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste Anschlusszone (10) eine erste Elektrode einer PIN-Diode bildet und einen Metallstreifen (24) aufweist, der einen ohmschen Kontakt mit der hochdotierten langgestreckten ersten Anschlusszone (10) gleichen Leitungstyps wie die Driftzone (8) bildet, und dass die zweite Anschlusszone (12) implantierte und/oder diffundierte Wannen (26) mit komplementärem Leitungstyp zu der Driftzone (8) aufweist, wobei zwischen den Wannen (26) die Driftbereiche (4 bis 7) der Driftzone (8) angeordnet sind, und wobei die Wannen (26) über eine gemeinsame Streifenelektrode auf der Oberseite (2) des Halbleiterbauelementes zu einer zweiten Elektrode einer PIN-Diode zusammengeschaltet sind.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste Anschlusszone (10) ein Drain-Anschluss (25) eines lateralen MOS-Transistors (41) ist und einen Metallstreifen (24) aufweist, der einen ohmschen Kontakt mit der hochdotierten langgestreckten ersten Anschluss zone (10), welche den gleichen Leitungstyp wie die Driftzone (8) aufweist, bildet.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweite Anschlusszone (12) implantierte und/oder diffundierte Wannen (26) mit komplementärem Leitungstyps zu der Driftzone (8) aufweist, wobei zumindest teilweise zwischen den Wannen (26) die Driftbereiche (4 bis 7) der Driftzone (8) angeordnet sind, und wobei die Wannen (26) die Bodyzone (27) eines lateralen MOS-Transistors bilden und jeweils eine hochdotierte Insel (28) gleichen Leitungstyps wie die Driftzone (8) als Source-Bereich (29) aufweisen, wobei die hochdotierten Inseln (28) über Leiterbahnen (43) zu einer Source-Elektrode (31) zusammengeschaltet.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf der Oberseite (2) oberhalb der Bodyzone (27) ein Gateoxid (32) und eine Gate-Elektrode (33) derart angeordnet sind, dass sich ein Kanal mit erhöhter Kanalbreite zu den mindestens teilweise zwischen den Wannen (26) angeordneten Driftbereichen (4 bis 7) der Driftzone (8) ausbildet, der über ein Gatepotential steuerbar ist und Strompfade (34) in der Driftzone (8) verursacht, die sich zunächst senkrecht zu der ersten lateralen Richtung (9) ausbilden.
  12. Halbleiterbauelement nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass die implantierten und/oder diffundierten Wannen (26) mit komplementärem Leitungstyp zu der Driftzone (8), strei fenförmig in der zweiten lateralen Richtung (11) zusammenhängen und Ausbuchtungen (35) in erster lateraler Ausrichtung (9) aufweisen, zwischen denen teilweise die Driftbereiche (4 bis 7) der Driftzone (8) angeordnet sind.
  13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die implantierten und/oder diffundierten Wannen (26) mit komplementärem Leitungstyp zu der Driftzone (8), streifenförmig in der zweiten lateralen Richtung (11) zusammenhängen und Ausbuchtungen (35) in erster lateraler Richtung (9) aufweisen, die Ränder (36, 37) aufweisen, welche in einem Winkel (α) zu den Driftbereichen (4 bis 7) der Driftzone (8) angeordnet sind.
  14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die implantierten und/oder diffundierten Wannen (26) mit komplementärem Leitungstyp zu der Driftzone (8), einen Streifen (38) entlang der zweiten lateralen Richtung (11) bilden und die Driftbereiche (4 bis 7) der Driftzone (8) spitzwinklig in den Streifen (38) hineinragen.
  15. Halbleiterbauelement nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass die in der zweiten lateralen Richtung (11) sich erstreckende hochdotierte langgestreckte erste Anschlusszone (10) einen zu der Driftzone (8) komplementären Leitungstyp aufweist und einen Kollektor eines IGBT (isolated gate bipolar transistor) bildet.
  16. Verfahren zur Herstellung eines Halbleiterbauelementes mit Merkmalen gemäß einem der Ansprüche 1 bis 16, wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines monokristallinen Silizium-Halbleiterwafers als Substrat für Halbleiterbauelemente (20) mit hoher Spannungsfestigkeit, – Aufbringen von mindestens einer monokristallinen Epitaxieschicht eines ersten Leitungstyps als Halbleiterkörper (1) für eine Driftzone (8) auf den monokristallinen Halbleiterwafer, – Strukturieren des Halbleiterwafers in Halbleiterbauelementpositionen, die in Zeilen und Spalten auf dem Halbleiterwafer angeordnet werden, wobei die Driftzone (8) der Halbleiterbauelementpositionen jeweils in mehrere in einer ersten lateralen Richtung (9) ausgerichteten Driftbereiche (4 bis 7) durch Grabenstrukturen (39) mit Feldplatten (17 bis 19) unterteilt wird, – Einbringen einer hochdotierten langgestreckten ersten Anschlusszone (10), die sich senkrecht zu der ersten lateralen Richtung (9) in eine zweite laterale Richtung (11) erstreckt und die Driftzone (8) der Halbleiterbauelementpositionen jeweils einseitig begrenzt und – Einbringen einer der ersten Anschlusszone (10) parallel gegenüberliegend angeordneten zweiten Anschlusszone (12), die derart strukturiert ist, dass die Driftbereiche (4 bis 7) der Driftzone (8) in die zweite Anschlusszone (12) in Bezug auf die Draufsicht des Halbleiterbauelementes lateral hineinragen, – Fertigstellen des Halbleiterwafers unter Aufbringen weiterer Strukturen in den Halbleiterbauelementpositionen zur Herstellung von lateralstrukturierten MOS-Feldeffekttransistoren, Schottkydioden, PIN-Dioden oder IGBT-Transistoren, und – Auftrennen des Halbleiterwafers in einzelne Halbleiterbauelemente (20).
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Einbringen einer hochdotierten langgestreckten ersten Anschlusszone (10), die sich senkrecht zu der ersten lateralen Richtung (9) in eine zweite laterale Richtung (11) erstreckt und die Driftzone (8) der Halbleiterbauelementpositionen jeweils einseitig begrenzt dadurch erfolgt, dass zunächst eine Diffusionsmaske oder Implantationsmaske mittels Photolithographie auf dem Wafer angeordnet wird und anschließend eine Diffusion bzw. Ionenimplantation mit nachfolgender Rekristallisation und Diffusion von Störstellen, welche den gleichen Leitungstyps wie der Leitungstyp der Driftzone (8) bereitstellen, durchgeführt wird.
  18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass als zweite Anschlusszone (12) Wannen (26) mit komplementärem Leitungstyps zu der Driftzone (8) implantiert und/oder diffundiert werden, wobei zwischen den Wannen (26) die Driftbereiche (4 bis 7) der Driftzone (8) zumindest teilweise angeordnet werden, und wobei die Wannen (26) die Bodyzone (27) eines lateralen MOS-Transistors (41) bilden, in der jeweils eine hochdotierte Insel (28) gleichen Leitungstyps wie die Driftzone (8) als Source-Bereich (29) eingebracht wird, wobei die hochdotierten Inseln (28) über eine streifenförmige Leiterbahn, die sich in der zweiten lateralen Richtung (11) erstreckt, zu einer Source-Elektrode (31) zusammengeschaltet werden, während die erste Anschlusszone (10) den Drain-Anschluss (25) des lateralen MOS-Transistors (41) bildet.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass auf der Oberseite (2) oberhalb der Bodyzone (27) ein Gateoxid (32) und Gate-Elektroden (33) in den Halbleiterbauelementpositionen derart angeordnet werden, dass ein Kanal (42) mit erhöhter Kanalbreite zu den mindestens teilweise zwischen den Wannen (26) angeordneten Driftbereichen (4 bis 7) der Driftzone (8) entsteht, der über ein Gatepotential gesteuert wird und Strompfade (34) in der Driftzone (8) verursacht, die sich zunächst senkrecht zu der ersten lateralen Richtung (9) ausbilden.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Gateoxid (32) durch eine thermische Oxidation auf der Waferoberfläche erzeugt wird.
  21. Verfahren nach Anspruch 19 oder Anspruch 20, dadurch gekennzeichnet, dass die Gate-Elektroden (33) durch Aufsputtern und anschließendes Strukturieren einer polykristallinen Siliziumschicht auf der Waferoberfläche hergestellt werden.
  22. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass als zweite Anschlusszone (12) zur Herstellung von Schottkydioden Grabenstrukturabschnitte mit Grabenwänden in die Oberseite (2) des Halbleiterwafers eingebracht werden, wobei sich die Grabenabschnitte in der zweiten lateralen Richtung (11) erstrecken, und die Grabenwände mit einem Schottky-Metall beschichtet werden.
  23. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass als zweite Anschlusszone (12) zur Herstellung von PIN-Dioden Wannen (26) mit komplementärem Leitungstyps zu der Driftzone (8) implantiert und/oder diffundiert werden, wobei zwischen den Wannen (26) die Driftbereiche (4 bis 7) der Driftzone (8) zumindest teilweise angeordnet werden, und wobei die Wannen (26) über eine streifenförmige Leiterbahn (43), die sich in der zweiten lateralen Richtung (11) erstreckt, zu einer Elektrode der PIN-Diode zusammengeschaltet werden.
  24. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass als zweite Anschlusszone (12) Wannen (26) mit komplementärem Leitungstyps zu der Driftzone (8) implantiert und/oder diffundiert werden, wobei zwischen den Wannen (26) die Driftbereiche (4 bis 7) der Driftzone (8) zumindest teilweise angeordnet werden, und wobei die Wannen (26) die Basiszone eines lateralen IGBT-Transistors bilden, in der jeweils eine hochdotierte Insel (28) gleichen Leitungstyps wie die Driftzone (8) als Emitterbereich eingebracht wird, wobei die hochdotierten Inseln (28) über eine streifenförmige Leiterbahn (43), die sich in der zweiten lateralen Richtung (11) erstreckt, zu einer Emitter-Elektrode zusammengeschaltet werden, während die erste Anschlusszone (10) den Kollektoranschluss des lateralen IGBT-Transistors bildet.
DE102004056772A 2004-11-24 2004-11-24 Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben Expired - Fee Related DE102004056772B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004056772A DE102004056772B4 (de) 2004-11-24 2004-11-24 Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004056772A DE102004056772B4 (de) 2004-11-24 2004-11-24 Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE102004056772A1 DE102004056772A1 (de) 2006-06-01
DE102004056772B4 true DE102004056772B4 (de) 2007-01-11

Family

ID=36371229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004056772A Expired - Fee Related DE102004056772B4 (de) 2004-11-24 2004-11-24 Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben

Country Status (1)

Country Link
DE (1) DE102004056772B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
DE102014113741B4 (de) * 2013-10-02 2016-08-11 Infineon Technologies Austria Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US10355087B2 (en) 2013-10-02 2019-07-16 Infineon Technologies Ag Semiconductor device including a transistor with a gate dielectric having a variable thickness

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020659B4 (de) 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
WO2010046795A1 (en) * 2008-10-20 2010-04-29 Nxp B.V. Semiconductor device and method of manufacturing such a device
DE102015112414A1 (de) * 2015-07-29 2017-02-02 Infineon Technologies Ag Verfahren zum herstellen einer halbleiterstruktur und halbleitervorrichtung
CN105810739A (zh) * 2016-03-18 2016-07-27 电子科技大学 一种横向soi功率ldmos

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702102A1 (de) * 1996-01-22 1997-07-24 Fuji Electric Co Ltd Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
US6538849B1 (en) * 1999-02-11 2003-03-25 Seagate Technology Llc Diamond-pattern directed tipping slip magnetic head
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702102A1 (de) * 1996-01-22 1997-07-24 Fuji Electric Co Ltd Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
US6538849B1 (en) * 1999-02-11 2003-03-25 Seagate Technology Llc Diamond-pattern directed tipping slip magnetic head
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
DE102014113741B4 (de) * 2013-10-02 2016-08-11 Infineon Technologies Austria Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
US9660055B2 (en) 2013-10-02 2017-05-23 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device with lateral FET cells and field plates
US10355087B2 (en) 2013-10-02 2019-07-16 Infineon Technologies Ag Semiconductor device including a transistor with a gate dielectric having a variable thickness
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
US9893178B2 (en) 2013-10-15 2018-02-13 Infineon Technologies Ag Semiconductor device having a channel separation trench

Also Published As

Publication number Publication date
DE102004056772A1 (de) 2006-06-01

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10220810B4 (de) Halbleiterbauteil
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE112008002677T5 (de) FET hoher Dichte mit integriertem Schottky
DE102004029435A1 (de) Feldplattentrenchtransistor
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE102014013947A1 (de) Halbleiterbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE10060428A1 (de) Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee