DE102013105110B4 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013105110B4
DE102013105110B4 DE102013105110.3A DE102013105110A DE102013105110B4 DE 102013105110 B4 DE102013105110 B4 DE 102013105110B4 DE 102013105110 A DE102013105110 A DE 102013105110A DE 102013105110 B4 DE102013105110 B4 DE 102013105110B4
Authority
DE
Germany
Prior art keywords
trenches
conductivity type
semiconductor device
doped
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013105110.3A
Other languages
English (en)
Other versions
DE102013105110A1 (de
Inventor
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013105110A1 publication Critical patent/DE102013105110A1/de
Application granted granted Critical
Publication of DE102013105110B4 publication Critical patent/DE102013105110B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Halbleitervorrichtung, umfassend:
ein Halbleitersubstrat(10) mit einem ersten Bereich (70) eines ersten Leitfähigkeitstyps und einem Bodybereich (60) eines zweiten Leitfähigkeitstyps, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist und der Bodybereich (60) auf einer Seite einer ersten Oberfläche (11) des Halbleitersubstrats (10) angeordnet ist,
eine Vielzahl von Trenches (20), die in der ersten Oberfläche (11) des Halbleitersubstrats (10) angeordnet sind, wobei die Trenches (20) sich in einer ersten Richtung erstrecken, die eine Komponente senkrecht zu der ersten Oberfläche (11) hat,
dotierte Teile (51) des zweiten Leitfähigkeitstyps, die benachbart zu einem unteren Teil einer Seitenwand der Trenches (20) sind, wobei die dotierten Teile (51) elektrisch mit dem Bodybereich (60) über Kontaktbereiche (14) gekoppelt sind, und
eine Gateelektrode (54), die in einem oberen Teil der Trenches (20) angeordnet ist, wobei
die Kontaktbereiche (14) Halbleiterbereiche vom zweiten Leitfähigkeitstyp sind, die in dem Halbleitersubstrat (10) vergraben und zwischen dem Bodybereich (60) und den dotierten Bereichen (51) angeordnet sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • HINTERGRUND
  • Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) sind Beispiele von Halbleitervorrichtungen mit hoher Durchbruchspannung, die zum Schalten von Leistungs- bzw. Energiequellen, Invertervorrichtungen oder dergleichen verwendet werden. Beispielsweise sind diese MOSFETs gestaltet, um hohe Spannungen bei niederohmigen Lasten zu schalten, so dass ein sehr kleiner Schalt- und Leitungsverlust vorliegt und damit ein kleiner Ein-Widerstand (Ron) und eine hohe Durchbruchspannung benötigt werden, wenn ein Ausschalten vorgenommen wird. Beispielsweise sollte ein Leistungs-MOSFET eine Drain-Source-Spannung VDS von einigen zehn bis einigen hundert Volt aushalten, wenn ein Ausschalten erfolgt. Als ein weiteres Beispiel leiten Leistungs-MOSFETs einen sehr großen Strom, der bis zu einigen hundert Amperes bei einer Gate-Source-Spannung von etwa 10 bis 20 V unter einem niedrigen Spannungsabfall VDS betragen kann.
  • Die Druckschrift DE 10 2007 036 147 A1 beschreibt ein Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone sowie ein Halbleiterbauelement mit einer Rekombinationszone.Die Offenlegungsschrift US 2009 / 0 057 713 A1 beschreibt eine Halbleitervorrichtung mit Gatetrenches. Die Patentschrift US 7 482 220 B2 beschreibt ein Halbleiterbauelement mit Kompensationszonen, die in einem Trench angeordnet sind.
  • Weitere Halbleiterbauelemente sind aus den Offenlegungsschriften US 2010 / 0 314 682 A1 sowie US 2009 / 0 072 301 A1 bekannt.
  • Um den zunehmenden Forderungen nach einem kleinen Ron und einer hohen Durchbruchspannung zu genügen, ist es wünschenswert, neue Konzepte einer Halbleitervorrichtung, beispielsweise eine Vertikal-Halbleitervorrichtung, zu entwickeln.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, welche jeweils obigen Forderungen genügen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese ein Halbleitersubstrat mit einem ersten Bereich eines ersten Leitungstyps bzw. Leitfähigkeitstyps und einem Bodybereich eines zweiten Leitfähigkeitstyps, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist. Der Bodybereich ist auf einer Seite einer ersten Oberfläche des Halbleitersubstrats gelegen. Die Halbleitervorrichtung umfasst weiterhin eine Vielzahl von Gräben bzw. Trenches, die in der ersten Oberfläche des Halbleitersubstrats angeordnet sind, wobei sich die Trenches in einer ersten Richtung erstrecken, welche eine Komponente senkrecht zu der ersten Oberfläche hat. Dotierte Teile des zweiten Leitfähigkeitstyps sind angrenzend an einen unteren Teil einer Seitenwand der Trenches. Die dotierten Teile sind elektrisch mit dem Bodenbereich über Kontaktbereiche gekoppelt. Die Halbleitervorrichtung umfasst weiterhin eine Gateelektrode, die in einem oberen Teil der Trenches gelegen ist.
  • Gemäß einem Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung umfasst dieses ein Bilden einer Vielzahl von Trenches in einer ersten Oberfläche eines Halbleitersubstrats. Das Halbleitersubstrat umfasst einen ersten Bereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist. Die Trenches sind gebildet, um sich in einer ersten Richtung zu erstrecken, die eine Komponente senkrecht zu der ersten Oberfläche aufweist. Das Verfahren umfasst weiterhin ein Bilden von dotierten Teilen des zweiten Leitfähigkeitstyps benachbart zu einem unteren Teil einer Seitenwand der Trenches. Das Verfahren umfasst außerdem ein elektrisches Koppeln der dotierten Teile des Bodybereiches über Kontaktbereiche. Das Verfahren umfasst weiterhin ein Bilden einer Gateelektrode in einem oberen Teil der Trenches.
  • Gemäß einem Ausführungsbeispiel einer Superübergangs- bzw. Superjunction-Halbleitervorrichtung umfasst diese eine Ladungskompensationszone. Die Superjunction-Halbleitervorrichtung umfasst weiterhin ein Halbleitersubstrat mit einer ersten Oberfläche und einer zweiten Oberfläche, einem Sourcebereich benachbart zu der ersten Oberfläche und einem Drainbereich benachbart zu der zweiten Oberfläche. Die Superjunction-Halbleitervorrichtung umfasst außerdem Trenches in der ersten Oberfläche des Halbleitervorrichtungssubstrats. Die Superjunction-Halbleitervorrichtung umfasst weiterhin eine Driftzone zwischen dem Sourcebereich und dem Drainbereich. Die Superjunction-Halbleitervorrichtung umfasst außerdem einen dotierten Bereich benachbart zu einem unteren Teil der Trenches. Der dotierte Bereich und ein Teil der Driftzone der an den dotierten Bereich angrenzt, bilden einen Teil der Ladungskompensationszone. Die Superjunction-Halbleitervorrichtung umfasst außerdem eine Gateelektrode, die in den Trenches angeordnet ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in der Offenbarung beinhaltet und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
    • 1 zeigt eine Darstellung in Perspektive von einem Vertikal-Halbleitervorrichtung-Schaltkreis gemäß einem Ausführungsbeispiel.
    • 2 zeigt verschiedene Ansichten einer Vertikal-Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
    • 3 bis 13 veranschaulichen Schritte zum Herstellen einer Vertikal-Halbleitervorrichtung.
    • 14 zeigt ein Diagramm, das ein Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung veranschaulicht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie „oben“, „unten“, „vorne“, „hinten“, „vorlaufend“, „nachlaufend“ usw. unter Hinweis auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der vorliegenden Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Veranschaulichungszwecke und keineswegs begrenzend benutzt. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen werden und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Die folgende Detailbeschreibung ist daher nicht in einem begrenzenden Sinn aufzufassen, und der Bereich der vorliegenden Erfindung wird durch die beigefügten Patentansprüche festlegt.
  • In der vorliegenden Offenbarung wird Bezug genommen auf dotierte Teile Diese Teile können durch allgemein bekannte Dotierverfahren mittels Dotierstoffen, wie beispielsweise As, P, S, Sb als ein n-Dotierstoff für Silizium-Material gebildet sein. Beispiele für einen p-Dotierstoff für Silizium-Material umfassen B, Al oder In.
  • Die hierin verwendeten Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“ erfordern keine direkte Kopplung, sondern lassen Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen zu. Der Ausdruck „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen angeben.
  • 1 zeigt eine perspektivische Darstellung einer Vertikal-Halbleitervorrichtung. Die Vertikal-Halbleitervorrichtung kann ein diskreter Halbleiter oder ein Teil einer integrierten Schaltung sein. Wie in 1 gezeigt ist, umfasst die Vertikal-Halbleitervorrichtung ein Halbleitersubstrat 10 mit einem ersten Bereich 70 eines ersten Leitungstyps bzw. Leitfähigkeitstyps und einem Bodybereich 60 eines zweiten Leitfähigkeitstyps, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist. Der Bodybereich 60 ist auf einer Seite einer ersten Oberfläche 11, beispielsweise einer Front- oder Vorderfläche des Halbleitersubstrats 10 angeordnet. Die Vertikal-Halbleitervorrichtung umfasst weiterhin eine Vielzahl von Trenches 20, die in der ersten Oberfläche 11 des Halbleitersubstrats 10 angeordnet sind, dotierte Teile 51 eines zweiten Leitfähigkeitstyps neben oder angrenzend an einen bzw. benachbart zu einem unteren Teil der Seitenwand der Trenches 20. Die dotierten Teile 51 sind elektrisch mit dem Bodybereich 60 über Kontaktbereiche 14 gekoppelt. Die Vertikal-Halbleitervorrichtung umfasst außerdem eine Gateelektrode 54, die in einem oberen Teil der Trenches 20 gelegen ist.
  • In dem Zusammenhang der vorliegenden Erfindung bezieht sich der Ausdruck „oberer Teil des Trenches“ auf einen Teil, in welchem der dotierte Bodybereich 60 gelegen ist. Der Ausdruck „unterer Teil des Trenches“ entspricht einem Teil benachbart zu dem Trenchboden. Beispielsweise kann der untere Teil des Trenches 20 unterhalb einer Bodenseite des Bodybereiches 60 angeordnet sein. Beispielsweise kann der erste Bereich 70 des Halbleitersubstrats 10 n-dotiert sein, und die dotierten Bereiche 51 angrenzend an oder benachbart zu der Trench-Seitenwand können p-dotiert sein.
  • Die Trenches 20 erstrecken sich in einer ersten Richtung mit einer Komponenten senkrecht zu der ersten Oberfläche 11 des Halbleitersubstrats 10. Die erste Richtung kann sich in die Tiefenrichtung bezüglich der ersten oder Front- bzw. Vorderfläche 11 des Halbleitersubstrats 10 erstrecken. Beispielsweise können sich die Trenches 20 senkrecht bezüglich der ersten oder Front- bzw. Vorderfläche 11 des Halbleitersubstrats 10 erstrecken. Die Trenches 20 können angeordnet sein, um sich in einer zweiten Richtung parallel zu der ersten Oberfläche 11 des Halbleitersubstrats 10 zu erstrecken. Die dotierten Teile 51 des zweiten Leitfähigkeitstyps können die Seitenwand und eine Bodenseite von jedem der Trenches 20 auskleiden. Mit anderen Worten ausgedrückt, diese dotierten Teile können konform mit dem unteren Trenchteil gebildet sein. Beispielsweise kann die Vertikal-Halbleitervorrichtung eine Superjunction-Vorrichtung sein, welche eine Ladungskompensationszone umfasst, die aus den dotierten Teilen 51 an entgegengesetzten Seitenwänden von benachbarten Trenches 20 und einem Teil der Driftzone 59 zwischen benachbarten Trenches 20 gebildet ist. Die Driftzone 59 ist in einem ersten Bereich 70 gebildet, der den ersten Leitfähigkeitstyp hat.
  • Sourcebereiche 16b können angrenzend an oder benachbart zu der ersten Oberfläche 11 des Halbleitersubstrats 10 sein. Weiterhin ist der Bodybereich 60 des zweiten Leitfähigkeitstyps angrenzend an oder benachbart zu der Gateelektrode 54, wobei die Gateelektrode 54 von dem Bodybereich 60 durch ein Gate-Isoliermaterial 53 isoliert ist. Teile des Bodybereiches 60 mit dem zweiten Leitfähigkeitstyp sind benachbart zu der Driftzone 59 mit dem ersten Leitfähigkeitstyp. Ein Kanalbereich 15 eines Transistors 61 ist in dem Bodybereich 60 angeordnet. Der Kanalbereich 15 ist benachbart zu der Gateelektrode 54, wobei die Gateelektrode 54 von dem Kanalbereich 15 durch das Gate-Isoliermaterial 53 isoliert ist.
  • Die Kontaktbereiche 14 können mit dem zweiten Leitfähigkeitstyp dotiert und elektrisch mit dem Bodybereich 60 gekoppelt sein.
  • Wie unten in 2 gezeigt ist, können die Kontaktbereiche 14 in einer Distanz von der ersten Oberfläche 11 des Halbleitersubstrats angeordnet sein, und die Kontaktbereiche 14 des zweiten Leitfähigkeitstyps können abwechselnd mit Teilen der Driftzone 59 angeordnet sein, die mit dem ersten Leitfähigkeitstyp dotiert ist. Die Kontaktbereiche 14 können so angeordnet sein, dass sie sich längs einer dritten Richtung erstrecken, die die zweite Richtung schneidet, entlang der sich die Trenches 20 erstrecken. Beispielsweise kann die dritte Richtung senkrecht zu der zweiten Richtung sein. Weiterhin können sich die Kontaktbereiche 14 in Streifen oder Teilen von Streifen längs der dritten Richtung erstrecken. Beispielsweise können sich die Kontaktbereiche 14 zwischen benachbarten Trenches 20 erstrecken. Wie sofort zu verstehen ist, müssen sich die Kontaktbereiche 14 nicht zwischen benachbarten Trenches 20 erstrecken, sondern sie können in einer beliebigen Weise angeordnet sein. Der Sourcebereich 16b kann elektrisch mit einer Sourcemetallschicht 55 gekoppelt sein. Weiterhin können die Gateelektroden 54 elektrisch mit einer Gatemetallschicht 56 (in 2C gezeigt) gekoppelt sein. Aufgrund des Vorhandenseins der Kontaktbereiche 14 sind die mit dem zweiten Leitfähigkeitstyp dotierten Teile benachbart zu der Seitenwand der Trenches 51 elektrisch mit dem Bodybereich 60 gekoppelt. Weiterhin grenzen Teile des Bodybereiches 60 an die Driftzone 59 an. Wenn eingeschaltet ist, wird demgemäß eine Inversionsschicht an der Grenze zwischen dem Kanalbereich 15 und dem Gate-Isoliermaterial 53 gebildet. Entsprechend ist der Transistor in einem leitenden Zustand von dem Sourcebereich 16b zu dem Drainbereich 75 über die Driftzone 59. Im Falle eines Ausschaltens sind in der Superjunction-Halbleitervorrichtung ladungskompensierte Gebiete an Ladungsträgern der Driftzone 59 und Ladungsträgern des dotierten Teiles 51 benachbart zu dem unteren Teil der Seitenwand der Trenches 20 verarmt. Dies erlaubt ein verbessertes Abgleichen zwischen einer hohen Durchbruchspannung und einem niedrigen Ein-Widerstand RON. Aufgrund der Anordnung der Gateelektrode 54 in dem oberen Teil des Trenches 20 kann das Zellgebiet der Vorrichtung reduziert werden, was zu einer gesteigerten Packungsdichte führt.
  • Gemäß einem Ausführungsbeispiel umfasst eine Superjunction-Halbleitervorrichtung 61 eine Ladungskompensationszone. Die Superjunction-Halbleitervorrichtung 61 umfasst ein Halbleitersubstrat 10 mit einer ersten Oberfläche 11, beispielsweise einer Front- oder Vorderfläche, und einer zweiten Oberfläche 12, beispielsweise einer Rückfläche, einem Sourcebereich 16b benachbart zu der ersten Oberfläche 11, einem Drainbereich 75 benachbart zu der zweiten Oberfläche 12, Trenches 20 in der ersten Oberfläche 11 des Halbleitersubstrats 10 und einem dotierten Teil 51 benachbart zu einem unteren Teil der Trenches 20. Der dotierte Teil 51 und ein Teil der Driftzone 59, der an den dotierten Teil 51 angrenzt, bilden eine Ladungskompensationszone. Eine Driftzone 59 wird zwischen dem Sourcebereich 16b und dem Drainbereich 75 gebildet, und eine Gateelektrode 54 ist in den Trenches 20 benachbart zu dem Kanalgebiet 15 angeordnet.
  • Die 2a bis 2d zeigen verschiedene Ansichten der Vertikal-Halbleitervorrichtung, die in 1 dargestellt ist. 2a zeigt eine Draufsicht auf die Vertikal-Halbleitervorrichtung. Auf einem Teil eines Halbleitersubstrats sind eine Sourcemetallschicht 55 und eine Gatemetallschicht 56 angeordnet. Die Sourcemetallschicht 55 und die Gatemetallschicht 56 sind durch ein Isoliermaterial 23 isoliert. 2b zeigt eine Schnittdarstellung I-I der Vertikal-Halbleitervorrichtung. In dem in 2b gezeigten Bereich ist die Sourcemetallschicht 55 elektrisch mit den Sourcebereichen 16b und dem Bodybereich 60 gekoppelt. Ein Transistor 61 ist gebildet, um den Sourcebereich 16b, einen in dem Kanalbereich 15 gebildeten Kanal und den oberen Teil der Driftzone 59 zu umfassen. Ein durch die Gateelektrode 54 gesteuerter Strom fließt zu dem Drainbereich 75, welcher an einer Rückseite des Halbleitersubstrats 10 angeordnet ist. Die dotierten Teile 51 des zweiten Leitfähigkeitstyps benachbart zu der Seitenwand der Trenches 20 sind unter einer Entfernung von der Bodenseite des dotierten Bodybereichs 60 angeordnet. Die Driftzone 59 und der Kanalbereich 15 sind zwischen dem Sourcebereich 16b und dem Drainbereich 75 angeordnet. Die Gateelektrode 54 ist in den Trenches 20 benachbart zu dem Kanal angeordnet.
  • 2c zeigt eine Schnittdarstellung II-II. In dieser Schnittdarstellung ist die Gateelektroden-Metallschicht 56 elektrisch mit den Gateelektroden 54 gekoppelt. Weiterhin sind die dotierten Teile 51 elektrisch über den Kontaktbereich 14 mit Teilen des Bodybereichs 60 gekoppelt. Demgemäß können im Fall eines Ausschaltens des Transistors Ladungsträger in der Driftzone 59 verarmt sein. In dem in 2 veranschaulichten Ausführungsbeispiel ist die Sourcemetallschicht 55 in einem Bereich zwischen I und I angeordnet. Weiterhin ist die Gatemetallschicht 56 zwischen II und II angeordnet, d.h. in einem Teil, in welchem der Kontaktbereich 14 angeordnet ist. Wie klar zu verstehen ist, ist die Position der Gatemetallschicht 56 und der Sourcemetallschicht 55 beliebig und kann verändert werden.
  • 2d zeigt eine Schnittdarstellung III-III. Der untere Teil dieser Darstellung zeigt den dotierten Teil 51, der in den 2b und 2c gezeigt ist. Ein Bereich des dotierten Teiles 51 ist elektrisch mit Kontaktbereichen 14 gekoppelt, wobei die Kontaktbereiche 14 elektrisch mit dem Bodybereich 60 gekoppelt sind. Als ein Beispiel kann ein oberer Teil der Kontaktbereiche 14 den Bodybereich 60 überlappen, und ein unterer Teil der Kontaktbereiche 14 kann den dotierten Teil 51 überlappen. Darüber hinaus grenzen in einer Schnittdarstellung vor und hinter der Zeichenebene von 2d Teile des Bodybereichs 60 an die Driftzone 59 an, was einen Stromfluss von dem Kanalbereich 15 in die Driftzone 59 erlaubt. Wie insbesondere gezeigt ist, sind in einem Teil über dem dotierten Teil 51 die Kontaktbereiche 14 abwechselnd mit Teilen der Driftzone 59 angeordnet.
  • Ein Beispiel eines Verfahrens zum Herstellen einer solchen Halbleitervorrichtung wird anhand der 3 bis 14 veranschaulicht. In den folgenden Figuren sind verschiedene Verarbeitungs- bzw. Prozessschritte dargestellt. Wie sofort zu verstehen ist, sind diese Verarbeitungs- bzw. Prozessschritte lediglich als Beispiele angeführt. Insbesondere können diese Verarbeitungsschritte durch andere Prozesse ersetzt werden, welche in den gleichen oder in ähnlichen Strukturen enden. Als ein Beispiel sind Implantationsschritte zum Dotieren von Halbleitersubstratteilen beispielhaft angeführt. Wie allgemein bekannt ist, können auch alternative Methoden verwendet werden, beispielsweise alternative Dotiermethoden oder auch Methoden, wie beispielsweise ein epitaktisches Aufwachsen einer entsprechend dotierten Schicht über dem Halbleitersubstrat.
  • Ein Beispiel eines Ausgangs- oder Startmaterials ist ein Halbleitersubstrat 10 mit einer homogenen Dotierung. Optional kann auf einer Rückseite des Halbleitersubstrats 10 ein Grund- oder Basisdotierteil 13 gebildet sein. Beispielsweise kann das Halbleitersubstrat 10 n-dotiert sein, und der Grunddotierteil 13 kann eine höhere Dotierungskonzentration von n-Typ-Dotierstoffen haben. Wie klar zu verstehen ist, kann der GrundDotierteil 13 bei einer beliebigen Prozessstufe gebildet werden. Zur Vereinfachung der Darstellung wird der Grund-Dotierteil in den folgenden Zeichnungen nicht weiter veranschaulicht. Mittels einer Streifenmaske mit Öffnungen, die sich in einer dritten Richtung (X-Richtung) erstrecken, kann ein Bereich definiert werden, in welchem eine tiefe p-Implantation vorgenommen wird, um einen Kontaktbereich 14 zu bilden. Die Tiefe und die Konzentration des Kontaktbereiches 14 hängen von den weiteren Eigenschaften der Halbleitervorrichtung ab.
  • 3a zeigt eine Draufsicht des sich ergebenden Halbleitersubstrats. Wie gezeigt ist, erstrecken sich die Kontaktbereiche 14 in der X-Richtung, abwechselnd mit Bereichen (n-dotierten Bereichen), in denen kein tiefer p-Implantationsschritt durchgeführt wurde. 3b zeigt eine Schnittdarstellung des Halbleitersubstrats zwischen I und I, in welchem kein Kontaktbereich 14 gebildet wurde.
  • 3c zeigt eine Schnittdarstellung zwischen II und II, in welchem der Kontaktbereich gebildet wurde.
  • Danach wird ein flacher p-Implantationsschritt durchgeführt, um einen Bodybereich 60 zu bilden, der benachbart zu einer ersten Oberfläche 11 des Halbleitersubstrats 10 ist. 4a zeigt eine Draufsicht der sich ergebenden Struktur. Ein Bodybereich 60 ist benachbart zu der Halbleitersubstratoberfläche 11 über dem gesamten Gebiet der Halbleitervorrichtung gebildet. 4b zeigt eine Schnittdarstellung I-I. Der flache p-implantierte Bodybereich 60 ist gebildet, um in Kontakt mit dem n-dotierten Halbleitersubstratteil zu sein, der einen ersten Bereich 70 des Halbleitersubstrats 10 definiert. 4c zeigt, dass zwischen II und II ein Kontaktbereich 14 zwischen dem Bodybereich 60 und dem n-dotierten ersten Bereich 70 des Halbleitersubstrats 10 gebildet ist. Die spezielle Sequenz der oben gegebenen Prozesse führt zu einer Struktur, in welcher, wie auch in 2d gezeigt ist, Kontaktbereiche 14 und n-dotierte erste Bereiche 70 in abwechselnder Reihenfolge angeordnet sind. Jegliche beliebige Sequenz von Verfahren durch Mustern und Dotieren entsprechender Gebiete können verwendet werden, wobei beispielsweise ein Dotieren und Gegendotieren von jeweiligen Halbleitersubstratteilen eingeschlossen ist, um ein entsprechendes Muster zu erzeugen.
  • Danach wird eine weitere Streifenmaske verwendet, um Sourceimplantationsbereiche zu bilden. Die zum Definieren der Sourceimplantationsbereiche 16 verwendete Maske erstreckt sich in einer zweiten Richtung (Y-Richtung) parallel zu der ersten Oberfläche 11 des Halbleitersubstrats 10. Die n-dotierten Bereiche sind gebildet durch Dotieren, wie dieses gewöhnlich für Leistungsvorrichtungen verwendet wird. 5a zeigt eine Draufsicht der sich ergebenden Struktur. Wie gezeigt ist, werden die implantierten Sourcebereiche so gebildet, dass sie sich in einer zweiten Richtung erstrecken, und die Kontaktbereiche 14 erstrecken sich in einer dritten Richtung (X-Richtung), die senkrecht zu der zweiten Richtung ist.
  • 5b zeigt eine Schnittdarstellung I-I. Wie zu ersehen ist, werden die n-implantierten Sourcebereiche 16 benachbart zu einer ersten Oberfläche 11 des Halbleitersubstrats gebildet. 5c zeigt eine Schnittdarstellung II-II, wie dies in 5a angegeben ist.
  • In einem nächsten Schritt wird eine Siliziumnitridschicht 17 mit der Funktion einer Pad- bzw. Kissennitridschicht über der Halbleitersubstratoberfläche 11 gebildet. Danach werden Trenches 20 in dem Halbleitersubstrat 10 gebildet. Die Trenches erstrecken sich in einer ersten Richtung mit einer Komponenten senkrecht zu der ersten Oberfläche des Halbleitersubstrats und somit in einer Tiefenrichtung. Beispielsweise können die Trenches senkrecht zu der Halbleitersubstratoberfläche 11 sein. Weiterhin können die Trenches 20 gebildet sein, um sich in der zweiten Richtung zu erstrecken. Die Tiefe der Trenches hängt von der Durchbruchspannung ab, die zu erreichen ist. Als eine grobe Maßnahme kann eine Tiefe von etwa 8 µm gewählt werden, um eine Durchbruchspannung von 100 V zu erreichen. Demgemäß kann eine Tiefe der Trenches von 40 bis 50 µm für Vorrichtungen mit einer Durchbruchspannung von ungefähr 600 V verwendet werden. Die Trenches 20 werden gebildet, um eine Bodenseite zu haben, die unter einer Bodenseite des Kontaktbereiches 14 gelegen ist. Eine Teilung zwischen benachbarten Trenches kann ungefähr 0,5 bis 20 µm betragen. Die Breite der Trenches ist gewählt, um diese Teilung zu erzielen. Es ist zu betonen, dass je kleiner die Breite von jedem der Trenches 20 ist, desto breiter die Driftzone zwischen den Trenches 20 wird, was den Widerstand Ron der Vorrichtung weiter vermindert. Insbesondere nimmt aufgrund der gesteigerten Breite der Driftzone die Dotierungskonzentration je Gebiet ab, wodurch die Trägerbeweglichkeit ansteigt und der Widerstand weiter verringert wird. Die Trenches können gebildet werden, wie dies üblich ist.
  • 6a zeigt eine Draufsicht auf die sich ergebende Struktur. 6b zeigt eine Schnittdarstellung zwischen I und I, und 6c zeigt eine Schnittdarstellung zwischen II und II. Aufgrund der Bildung der Trenches 20 sind die n-implantierten Sourcebereiche 16 isoliert, um Sourcebereiche 16b zu bilden. Ein Oxidationsschritt wird durchgeführt, um eine Siliziumoxidschicht 21 auf einer Seitenwand des Trenches zu bilden. Beispielsweise kann diese Oxidation durch einen Ofenprozess vorgenommen werden, wie beispielsweise eine ISSG (in-situ Dampferzeugung) oder ein so genanntes Radox-Verfahren. Danach kann ein Polysiliziummaterial 22 in die Trenches gefüllt werden. Beispielsweise kann dies durch ein LPCVD-(chemische Dampfabscheidung unter niedrigem Druck)-Verfahren erreicht werden. Nach Bilden der Polysiliziumfüllung wird ein Aussparungsschritt durchgeführt, um die Höhe der Polysiliziumfüllung 22 einzustellen. Beispielsweise kann dieser Schritt so durchgeführt werden, dass eine erste Oberfläche der Polysiliziumfüllung 22 zwischen den Oberflächen des Kontaktbereiches 14 angeordnet ist.
  • 7a zeigt eine Schnittdarstellung, die zwischen I und I genommen ist, und 7b zeigt eine Schnittdarstellung, die zwischen II und II genommen ist. Wie gesehen werden kann, ist die erste Oberfläche der Polysiliziumfüllung 22 unter der niedrigeren Oberfläche des Bodybereiches 60 und über der ersten Oberfläche des n-dotierten Halbleitersubstratbereiches 70 angeordnet.
  • Dann wird ein Oxid-Abstandshalter bzw. -Spacer 23 auf die Oberfläche der Siliziumoxidschicht 21 aufgetragen. Beispielsweise kann der Spacer durch ein LPCVD-Verfahren gebildet werden, das TEOS (Tetraethylorthosilikat) als ein Startmaterial verwendet. Danach wird ein Ätzschritt vorgenommen, um die Siliziumoxidschicht 21 lediglich über dem Polysiliziummaterial 22 in den Trenches 20 zu entfernen, wohingegen gemäß einem Ausführungsbeispiel die horizontalen Teile der Siliziumoxidschicht 21 über der ersten Oberfläche 11 des Halbleitersubstrats nicht entfernt werden. Weiterhin werden die vertikalen Teile des Oxid-Spacers 23 nicht entfernt.
  • 8 zeigt verschiedene Darstellungen der sich ergebenden Struktur. 8a zeigt eine Draufsicht des Halbleitersubstrats 10. Wie zu ersehen ist, erstrecken sich die Trenches 20 in Streifen in einer ersten Richtung des Halbleitersubstrats 10. 8b zeigt eine Schnittdarstellung zwischen I und I, und 8c zeigt eine Schnittdarstellung zwischen II und II. Der Siliziumoxid-Spacer 23 ist an einer oberen Seitenwand der Trenches 20 angeordnet. Die Polysiliziumfüllung 22 ist in einem unteren Teil der Trenches 22 vorgesehen.
  • Danach wird die Polysiliziumfüllung 22 von den Trenchs 20 entfernt. Beispielsweise kann dies durch einen herkömmlichen nass-chemischen oder trocken-chemischen Ätzschritt vorgenommen werden. Ein weiterer Ätzschritt kann durchgeführt werden, um die Siliziumoxidschicht 21 zu dünnen. Dann wird eine Dotierung vorgenommen, um den seitenwand-dotierten Teil 51 zu bilden. Beispielsweise kann Bor als ein Dotierstoff verwendet werden. Dies kann erreicht werden, indem ein dotiertes Material, wie beispielsweise eine Schicht, die Bor enthält, abgelagert oder abgeschieden wird. Dann wird ein thermischer Schritt vorgenommen, um die p-dotierte Seitenwandschicht 51 zu erhalten.
  • Die 9a und 9b zeigen Schnittdarstellungen der sich ergebenden Struktur. Wie ersehen werden kann, wird der seitenwanddotierte Teil 51 an dem Teil der Trenches 20 gebildet, in welchem die Polysiliziumfüllung 22 zuvor vorhanden war. Demgemäß erstreckt sich ein oberer Teil des seitenwand-dotierten Teiles 51 zu dem Kontaktbereich 14 und erreicht nicht die Schicht 15.
  • Danach werden die Trenches 20 mit einem Oxidmaterial, wie beispielsweise Siliziumoxid, gefüllt. Beispielsweise kann ein Spin-on-Glas in die Trenches 20 durch einen herkömmlichen Prozess gefüllt werden. Danach wird die Oxidschicht 21 rückgeätzt, so dass eine erste Oberfläche der Oxidfüllung 52 innerhalb der Trenches 20 über der unteren Seite des dotierten Seitenwandteiles 51 und unterhalb der ersten Oberfläche des Kontaktbereiches 14 gelegen ist.
  • 10 zeigt Schnittdarstellungen von Beispielen der sich ergebenden Strukturen. 10a zeigt eine Schnittdarstellung zwischen I und I, und 10b zeigt eine Schnittdarstellung zwischen II und II. Wie ersehen werden kann, ist eine erste Oberfläche der Oxidfüllung 52 unterhalb der unteren Seite des Bodybereiches 60 und unterhalb einer ersten Oberfläche des p-implantierten Kontaktbereiches 14 angeordnet. Danach wird die Gateelektrode in den Trenches 20 gebildet. Zuerst wird ein Gateoxid 53 an den Seitenwänden der Trenches 20 vorgesehen. Dies kann beispielsweise durch einen Voroxidationsschritt erreicht werden, der durch einen TEOS-(Tetraethylorthosilikat-)Prozess gefolgt ist. Die Gateoxidschicht 53 kann eine Dicke von etwa 50 bis 80 nm haben, wenn Gatespannungen von 10 bis 80 nm haben, wenn Gatespannungen von 10 bis 20 V anzulegen sind. Dann wird das Polysiliziummaterial 54 in die Trenches 20 gefüllt, wie dies üblich ist. Danach wird ein Polyaussparungsätzschritt vorgenommen, wie dies üblich ist. Die 11a und 11b zeigen Schnittdarstellungen der sich ergebenden Struktur. 11a zeigt eine Schnittdarstellung zwischen I und I und 11b zeigt eine Schnittdarstellung zwischen II und II. Die untere Seite der Gateelektrode 54 erstreckt sich unter eine untere Oberfläche des Bodybereiches 60. Eine erste Oberfläche der Gateelektrode 54 ist über einer unteren Oberfläche der Sourcebereiche 16b angeordnet.
  • Danach werden Kontaktlöcher zu den Sourcebereichen 16b und zu der Gateelektrode 54 gebildet. In einem ersten Schritt wird eine Siliziumoxidschicht aufgetragen, um den oberen Teil der Gateelektrode 54 zu bedecken. Dann wird ein Planarisierungsschritt vorgenommen, um einen oberen horizontalen Teil der Siliziumoxidschicht zu entfernen. Als ein Ergebnis sind verbleibende Teile der Siliziumnitridschicht nicht bedeckt. Dann werden Sourcekontaktöffnungen 24 definiert, um die Siliziumnitridschicht in einem Teil in dem Gebiet zu öffnen, in welchem der Sourcebereich zu bilden ist. Darüber hinaus werden Gatekontaktöffnungen 25 gebildet, um die Gateelektrode 54 zu kontaktieren.
  • 12a zeigt eine Draufsicht der sich ergebenden Struktur zwischen I und I. Wie ersehen werden kann, sind in dem Gebiet, in welchem die Schnittdarstellung zwischen I und I genommen ist, Teile der Sourcebereiche 16b nicht bedeckt. 12b zeigt eine Schnittdarstellung zwischen II und II. In den Gebieten, in welchen die Schnittdarstellungen zwischen II und II genommen ist, ist die Gateelektrode 54 nicht bedeckt, so dass eine Gatekontaktöffnung 25 in der Oxidschicht 23 gebildet ist.
  • Danach wird eine Metallschicht abgeschieden oder aufgetragen. Geeignete Metalle umfassen Metalle, die gewöhnlich verwendet werden, wie Aluminium, Kupfer, Wolfram und andere. Weiterhin kann die Metallschicht durch herkömmliche Verfahren, wie beispielsweise Nass- oder Trockenätzen gemustert werden.
  • 13 zeigt Darstellungen von Beispielen der sich ergebenden Struktur. Wie aus 13a ersehen werden kann, welche eine Draufsicht zeigt, ist das Gebiet, in welchem das Sourcemetall vorliegt, von dem Gebiet, in dem das Gatemetall vorhanden ist, durch ein Isoliermaterial 23 isoliert. Weiterhin zeigt 13b eine Schnittdarstellung zwischen I und I. Wie ersehen werden kann, ist das Sourcemetall 55 in Kontakt mit den Sourcebereichen 16b. Darüber hinaus zeigt 13c eine Schnittdarstellung zwischen II und II. Das Gatemetall 56 ist in Kontakt mit den Gateelektroden 64.
  • Die Halbleitervorrichtung kann weiter in einer Weise verarbeitet werden, wie diese üblich ist. Insbesondere kann ein Metallabscheidungsprozess, wie dieser allgemein bekannt ist, durchgeführt werden, um die Elektrode, die elektrisch mit dem Drainbereich 75 gekoppelt ist, zu bilden, wobei die Elektrode auf der Rückseite des Halbleitersubstrats angeordnet ist.
  • Wie oben erläutert wurde, kann die integrierte Schaltung mit einer Vertikal-Halbleitervorrichtung durch einen einfachen Prozess hergestellt werden. Aufgrund der Verwendung von mehreren Streifenmasken kann das Verfahren weiter vereinfacht werden, was zu einer Kostenreduktion führt.
  • 14 veranschaulicht schematisch ein Verfahren zum Herstellen einer integrierten Schaltung.
  • Wie gezeigt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer Vielzahl von Trenches in einer ersten Oberfläche eines Halbleitersubstrats (S2), wobei das Halbleitersubstrat einen ersten Bereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps aufweist, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist, und wobei die Trenches so gebildet sind, dass sie sich in einer ersten Richtung mit einer Komponenten senkrecht zu der ersten Oberfläche erstrecken. Das Verfahren umfasst weiterhin ein Bilden von dotierten Teilen eines zweiten Leitfähigkeitstyps (S3) benachbart zu einem unteren Teil einer Seitenwand der Trenches, wobei die dotierten Teile mit dem Bodybereich über Kontaktbereiche (S1) elektrisch gekoppelt sind, und ein Bilden einer Gateelektrode (S4) in einem oberen Teil der Trenches. Gemäß einem Ausführungsbeispiel kann das Bilden der Kontaktbereiche (S1) vor einem Bilden der Trenches vorgenommen werden. Beispielsweise können die Kontaktbereiche durch Bilden von Bereichen gebildet werden, die mit dem zweiten Leitfähigkeitstyp dotiert sind, wobei die Kontaktbereiche so gebildet werden, dass sie in Kontakt mit Bereichen der dotierten Teile benachbart zu einem Teil einer Seitenwand der Trenches sind. Wie klar zu verstehen ist, kann eine beliebige Verarbeitungssequenz verwendet werden. Beispielsweise können die Kontaktbereiche ebenso nach einem Bilden der Trenches gebildet werden, oder Teile der einzelnen Prozesse können miteinander verschachtelt sein.

Claims (21)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat(10) mit einem ersten Bereich (70) eines ersten Leitfähigkeitstyps und einem Bodybereich (60) eines zweiten Leitfähigkeitstyps, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist und der Bodybereich (60) auf einer Seite einer ersten Oberfläche (11) des Halbleitersubstrats (10) angeordnet ist, eine Vielzahl von Trenches (20), die in der ersten Oberfläche (11) des Halbleitersubstrats (10) angeordnet sind, wobei die Trenches (20) sich in einer ersten Richtung erstrecken, die eine Komponente senkrecht zu der ersten Oberfläche (11) hat, dotierte Teile (51) des zweiten Leitfähigkeitstyps, die benachbart zu einem unteren Teil einer Seitenwand der Trenches (20) sind, wobei die dotierten Teile (51) elektrisch mit dem Bodybereich (60) über Kontaktbereiche (14) gekoppelt sind, und eine Gateelektrode (54), die in einem oberen Teil der Trenches (20) angeordnet ist, wobei die Kontaktbereiche (14) Halbleiterbereiche vom zweiten Leitfähigkeitstyp sind, die in dem Halbleitersubstrat (10) vergraben und zwischen dem Bodybereich (60) und den dotierten Bereichen (51) angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der erste Bereich (70) eine Driftzone benachbart zu den dotierten Teilen (51) umfasst.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die dotierten Teile (51) des zweiten Leitfähigkeitstyps die Seitenwand und eine Bodenseite von jedem der Trenches (20) auskleiden.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die Halbleitervorrichtung eine Ladungskompensationszone aufweist, die durch die dotierten Teile (51) an entgegengesetzten Seitenwänden von benachbarten Trenches (20) und einem Teil der Driftzone dazwischen gebildet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der ein Teil der Trenches (20) unterhalb der Gateelektrode (54) mit einem isolierenden Material (52) gefüllt ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der ein Kanalbereich (15) benachbart zu der Gateelektrode (54) angeordnet ist, wobei der Kanalbereich (15) von der Gateelektrode (54) elektrisch isoliert ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der sich die Trenches (20) weiterhin in einer zweiten Richtung parallel zu der ersten Oberfläche (11) des Halbleitersubstrats (10) erstrecken.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der: die Kontaktbereiche (14) elektrisch mit dem Bodybereich (60) gekoppelt sind, und Bereiche der dotierten Teile (51) benachbart zu einem Teil einer Seitenwand der Trenches (20) elektrisch mit den Kontaktbereichen (14) gekoppelt sind.
  9. Halbleitervorrichtung nach Anspruch 8, bei der sich die Kontaktbereiche (14) in einer dritten Richtung parallel zu der ersten Oberfläche (11) des Halbleitersubstrats (10) erstrecken, wobei die dritte Richtung die zweite Richtung schneidet.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der ein oberer Teil der Kontaktbereiche (14) den Bodybereich (60) überlappt und ein unterer Teil der Kontaktbereiche (14) die dotierten Teile (51) überlappt.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der ein Kanalbereich (15) in dem Bodybereich (60) angeordnet ist und an den ersten Bereich (70) des ersten Leitfähigkeitstyps angrenzt.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, bei der eine untere Seite der Gateelektrode (54) über einer oberen Seite der dotierten Teile (51) des zweiten Leitfähigkeitstyps benachbart zu dem unteren Teil der Seitenwand der Trenches (20) angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei ein Sourcebereich (16b) benachbart zu der ersten Oberfläche und ein Drainbereich benachbart zu einer zweiten Oberfläche des Halbleitersubstrats (10) angeordnet ist.
  14. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 1 bis 13.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die folgenden Schritte: Bilden einer Vielzahl von Trenches (20) in einer ersten Oberfläche (11) eines Halbleitersubstrats (10), das einen ersten Bereich (70) eines ersten Leitfähigkeitstyps und einen Bodybereich (60) eines zweiten Leitfähigkeitstyps aufweist, wobei der erste Leitfähigkeitstyp von dem zweiten Leitfähigkeitstyp verschieden ist und die Trenches so gebildet werden, dass sie sich in einer ersten Richtung erstrecken, die eine Komponente senkrecht zu der ersten Oberfläche (11) aufweist, Bilden von dotierten Teilen (51) des zweiten Leitfähigkeitstyps benachbart zu einem unteren Teil einer Seitenwand der Trenches (20), Ausbilden von Halbleiterbereichen vom zweiten Leitfähigkeitstyp, die in dem Halbleitersubstrat (10) vergraben und zwischen dem Bodybereich (60) und den dotierten Bereichen (51) angeordnet sind, als Kontaktbereiche (14), elektrisches Koppeln der dotierten Teile (51) mit dem Bodybereich (60) über Kontaktbereiche (14), und Bilden einer Gateelektrode (54) in einem oberen Teil der Trenches (20).
  16. Verfahren nach Anspruch 15, bei dem die Trenches (20) gebildet werden, um sich weiter in einer zweiten Richtung parallel zu der ersten Oberfläche (11) des Halbleitersubstrats (10) zu erstrecken.
  17. Verfahren nach Anspruch 15 oder 16, bei dem das Bilden der Kontaktbereiche umfasst: Bilden von Bereichen, um mit dem Bodybereich (60) elektrisch gekoppelt zu sein, und Bilden der Kontaktbereiche (14), um elektrisch mit Bereichen der dotierten Teile (51) benachbart zu einem Teil der Seitenwand der Trenches elektrisch gekoppelt zu sein.
  18. Verfahren nach Anspruch 17, bei dem die Kontaktbereiche gebildet werden, um sich in einer dritten Richtung parallel zu der ersten Oberfläche (11) des Halbleitersubstrats (10) zu erstrecken, wobei die dritte Richtung die zweite Richtung schneidet.
  19. Verfahren nach Anspruch 18, bei dem die Kontaktbereiche mittels einer Streifenmaske gebildet werden, die sich in der dritten Richtung erstreckt.
  20. Verfahren nach Anspruch 15, bei dem die Trenches (20) mittels einer Streifenmaske gebildet werden, die sich in der zweiten Richtung erstreckt.
  21. Verfahren nach Anspruch 15, bei dem das Bilden der dotierten Teile (51) des zweiten Leitfähigkeitstyps ein Auskleiden der Seitenwand und der Bodenseite von jedem der Trenches (20) mit einem Material, das Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, umfasst.
DE102013105110.3A 2012-05-21 2013-05-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102013105110B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/476,613 US9685511B2 (en) 2012-05-21 2012-05-21 Semiconductor device and method for manufacturing a semiconductor device
US13/476,613 2012-05-21

Publications (2)

Publication Number Publication Date
DE102013105110A1 DE102013105110A1 (de) 2013-11-21
DE102013105110B4 true DE102013105110B4 (de) 2018-10-31

Family

ID=49511092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013105110.3A Active DE102013105110B4 (de) 2012-05-21 2013-05-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9685511B2 (de)
CN (1) CN103426929B (de)
DE (1) DE102013105110B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449968B2 (en) * 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
DE102015111347B4 (de) * 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
JP6679703B2 (ja) * 2018-12-11 2020-04-15 ローム株式会社 ＳｉＣ半導体装置
IT201900013416A1 (it) * 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
US20210384346A1 (en) * 2020-06-03 2021-12-09 Nami MOS CO., LTD. Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482220B2 (en) 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
DE102007036147A1 (de) 2007-08-02 2009-03-05 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone, Halbleiterbauelement mit einer Rekombinationszone und Verfahren zum Herstellen eines solchen Halbleiterbauelements
US20090057713A1 (en) 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US20090072301A1 (en) 2005-02-11 2009-03-19 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US20100314682A1 (en) 2009-06-12 2010-12-16 Hamza Yilmaz Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP4088033B2 (ja) 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US7951676B2 (en) 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device
US8022471B2 (en) * 2008-12-31 2011-09-20 Force-Mos Technology Corp. Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures
DE102009060072B4 (de) 2009-12-22 2017-05-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
CN102194880B (zh) * 2010-03-05 2015-01-14 万国半导体股份有限公司 带有沟槽-氧化物-纳米管超级结的器件结构及制备方法
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072301A1 (en) 2005-02-11 2009-03-19 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US7482220B2 (en) 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
DE102007036147A1 (de) 2007-08-02 2009-03-05 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone, Halbleiterbauelement mit einer Rekombinationszone und Verfahren zum Herstellen eines solchen Halbleiterbauelements
US20090057713A1 (en) 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US20100314682A1 (en) 2009-06-12 2010-12-16 Hamza Yilmaz Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions

Also Published As

Publication number Publication date
US9685511B2 (en) 2017-06-20
CN103426929A (zh) 2013-12-04
CN103426929B (zh) 2016-08-17
US20130307059A1 (en) 2013-11-21
DE102013105110A1 (de) 2013-11-21

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE10220810B4 (de) Halbleiterbauteil
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE102012216969A1 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt
DE102014112379A1 (de) Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102014105964A1 (de) Halbleitervorrichtung mit einer Superübergangsstruktur, die auf einer Kompensationsstruktur mit Kompensationsschichten beruht und einen Kompensationsrate-Gradienten hat
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative