IT201900013416A1 - Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica - Google Patents

Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica Download PDF

Info

Publication number
IT201900013416A1
IT201900013416A1 IT102019000013416A IT201900013416A IT201900013416A1 IT 201900013416 A1 IT201900013416 A1 IT 201900013416A1 IT 102019000013416 A IT102019000013416 A IT 102019000013416A IT 201900013416 A IT201900013416 A IT 201900013416A IT 201900013416 A1 IT201900013416 A1 IT 201900013416A1
Authority
IT
Italy
Prior art keywords
region
semiconductor body
trench
gate
conductivity
Prior art date
Application number
IT102019000013416A
Other languages
English (en)
Inventor
Antonello Santangelo
Giuseppe Longo
Lucio Renna
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000013416A priority Critical patent/IT201900013416A1/it
Priority to EP20188653.8A priority patent/EP3772110A1/en
Priority to CN202010756416.1A priority patent/CN112310194A/zh
Priority to US16/945,220 priority patent/US11538903B2/en
Priority to CN202021557669.8U priority patent/CN212676274U/zh
Publication of IT201900013416A1 publication Critical patent/IT201900013416A1/it
Priority to US18/062,524 priority patent/US20230107611A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Current-Collector Devices For Electrically Propelled Vehicles (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“DISPOSITIVO DI POTENZA A BILANCIAMENTO DI CARICA E PROCEDIMENTO DI FABBRICAZIONE DEL DISPOSITIVO DI POTENZA A BILANCIAMENTO DI CARICA”
La presente invenzione è relativa ad un dispositivo di potenza a bilanciamento di carica e ad un procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica.
L’invenzione riguarda, in particolare, ma non esclusivamente, un dispositivo di potenza a conduzione verticale (ad esempio un dispositivo Power MOS oppure un dispositivo del tipo “Insulated-Gate Bipolar Transistor” oppure un dispositivo del tipo “Bipolar Junction Transistor” oppure diodi bipolari o diodi Schottky) e la descrizione che segue si riferisce a questo campo di applicazione con il solo scopo di semplificarne l’esposizione.
Dispositivi MOSFET a corrente verticale sono utilizzati in varie applicazioni, che tipicamente richiedono di dissipare poco calore anche quando operano in condizioni di elevata corrente. In pratica, il dispositivo deve presentare bassa resistenza sorgente-pozzo (“source-drain”) in conduzione (ovvero bassa resistenza Rds in stato acceso “on” - Rdson), pur essendo in grado di sostenere un'elevata tensione inversa di polarizzazione (elevata BVdss).
Nei dispositivi a corrente verticale, i requisiti relativi ai due parametri sopra indicati (Rdson e BVdss) sono in conflitto in quanto per ottenere un'elevata tensione inversa è necessario incrementare lo spessore del corpo semiconduttore che sostiene tale corrente (cioè, aumentando lo spessore dello strato epitassiale cresciuto sul substrato) e/o aumentare la resistività dello strato epitassiale stesso. In entrambi i casi, si verifica un aumento della Rdson in quanto un aumento di spessore determina un maggior percorso della corrente nello stato acceso, mentre una maggiore resistività dello strato epitassiale comporta una resistenza più elevata al flusso di corrente.
Per ridurre la resistenza source-drain in conduzione è possibile utilizzare una struttura a colonne che permette di aumentare il perimetro di body-drain, in modo tale da poter sfruttare tutto il volume dello strato epitassiale. Tale tecnica permette di utilizzare uno strato epitassiale più drogato avente quindi minore resistività, a parità di valori di tensione inversa, riducendo la componente della Rdson dovuta allo strato epitassiale (in seguito definita resistenza epitassiale in conduzione Repi).
Questo tipo di struttura prevede la fabbricazione di terminali di gate a trincea, separati tra loro da colonne di tipo P, come ad esempio illustrato in figura 1.
In particolare, la figura 1 è relativa ad un dispositivo 1 a canale N avente uno strato epitassiale 3a cresciuto su un substrato 3b, entrambi di tipo N; lo strato epitassiale 3a alloggia colonne 2 di tipo P al di sotto di regioni di body 4. Le regioni di body 4 sono di tipo P ed includono una porzione con drogaggio aumentato P+ per favorire il contatto elettrico. Regioni di sorgente 5 sono formate in contatto elettrico con le regioni di body 4, mentre regioni di porta 6 si estendono in profondità nello strato epitassiale 3a, tra regioni di body 4. Una metallizzazione di pozzo (“drain”) si estende sul lato del substrato 3b opposto al lato su cui si estende lo strato epitassiale 3a.
Le regioni di porta 6 comprendono una regione di metallizzazione 6a circondata completamente da un rispettivo strato di ossido di porta 6b. Una regione di metallizzazione 8 collega elettricamente le regioni di sorgente 5 e le regioni di body 4 (in particolare, la porzione 4a), ed è isolata elettricamente dalle regioni di porta 6 tramite lo strato di ossido di porta 6b.
In dispositivi con struttura colonnare è possibile ottenere il bilancio o compensazione di carica fra il drogante delle colonne 2, di tipo P, e la carica dello strato epitassiale 3a, di tipo N, in modo che la carica totale delle colonne 2 sia uguale e di segno opposto alla carica totale dello strato epitassiale 3a. La condizione del bilanciamento di carica da sola non è sufficiente. Occorre anche fare sì che la carica dello strato epitassiale 3a (N), pari alla carica delle colonne 2 (P), sia contenuta entro certi valori (che dipendono dalla struttura 3D del dispositivo). Tali condizioni comportano il completo svuotamento dei portatori liberi sia nello strato epitassiale 3a che nelle colonne 2, in modo tale da realizzare una zona priva di portatori che, comportandosi come uno strato isolante, permette elevati valori di tensione inversa (breakdown), con un campo elettrico di estensione quasi uniforme sia in modulo che in direzione attraverso l'intera regione comprendente lo strato epitassiale 3a e le colonne 2. In particolare, è possibile polarizzare il dispositivo in modo che il campo elettrico sia prossimo al campo elettrico critico, che è il massimo campo elettrico che una giunzione P-N può reggere all’interfaccia, superato il quale si innesca il processo di conduzione a valanga (breakdown).
Utilizzando il concetto di bilancio di carica, è possibile, quindi, scegliere una elevata concentrazione di drogante nello strato epitassiale 3a opportunamente bilanciata dal drogante nelle colonne. Esistono tuttavia dei limiti a tale scelta, in quanto è necessario calibrare la distanza intercolonnare per garantire lo svuotamento completo di tutta la regione epitassiale, comprese le colonne 2.
Un altro tipo di dispositivo a bilanciamento di carica può essere realizzato implementando un condensatore MOS invece di una colonna drogata di tipo P. Le figure 2A e 2B mostrano rispettive soluzioni tecniche per implementare un VDMOS a supergiunzione 1’ e 1”, rispettivamente. Elementi illustrati nelle figure 2A e 2B che sono comuni alla figura 1 sono indicati con gli stessi numeri di riferimento e non sono ulteriormente descritti.
Analogamente ad una giunzione PN, un condensatore MOS induce nello strato epitassiale 3a una regione svuotata quando polarizzato negativamente rispetto alla polarizzazione dello strato epitassiale. Le cariche positive fisse degli atomi donatori (“donor atoms”) ionizzati nella regione di svuotamento controbilanciano le cariche negative (elettroni) del field plate conduttivo. Differentemente dal caso del bilanciamento di carica di una giunzione PN, in un VDMOS a supergiunzione, un condensatore con elettrodo sepolto 11 (figura 2A) viene utilizzato per indurre lo svuotamento nella regione di deriva (“drift”) dello strato epitassiale 3a. Tale elettrodo 11 è tipicamente realizzato in forma sepolta al di sotto della metallizzazione di gate 6a, circondato completamente da uno strato di ossido 6b (soluzione altresì nota come “split gate trench”); oppure utilizzando un filed plate sepolto 14 in un design a doppio trench 16 (soluzione illustrata in figura 2B).
In entrambe le implementazioni delle figure 2A e 2B, la carica totale dello strato epitassiale 3a deve rispondere al criterio di bilanciamento di carica, ovvero la regione di deriva deve svuotarsi completamente prima che la giunzione verticale body-strato epitassiale-substrato (numeri di riferimento 4-3a-3b) raggiunga il suo campo elettrico critico, e si instauri un trasporto di portatori per effetto valanga.
Inoltre, in entrambi i casi delle figure 2A e 2B, gli elettrodi in polisilicio 11 e 14 vengono collegati elettricamente al potenziale più basso, ovvero a quello di source. Nella soluzione di figura 2A, questo aspetto è particolarmente complesso dal punto di vista del processo di fabbricazione. L’elettrodo di gate e il field plate devono coesistere all’interno dello stesso trench ma devono essere elettricamente isolati. Inoltre, bisogna anche prevedere che, saltuariamente, l’elettrodo di gate venga interrotto per realizzare il contatto sul field plate. Ciò rende complicati i processi e l’affidabilità dell’intero sistema.
A differenza della supergiunzione con giunzione PN in cui la carica di tipo P deve soddisfare i criteri di bilanciamento di carica, nella supergiunzione indotta da MOS, l'unico requisito è che l'isolamento del field plate sopporti la piena tensione di blocco del dispositivo attraverso il dielettrico in corrispondenza del fondo della trincea, un criterio che fissa gli spessori di ossido nell'intervallo di alcuni micrometri.
Di conseguenza, è necessario prestare particolare attenzione per evitare il diradamento degli angoli inferiori della trincea e per prevenire la formazione di difetti indotti dallo stress lungo i bordi e gli angoli inferiori della trincea.
Nell’esempio di tecnica nota presentante il filed plate, le dimensioni orizzontali del trench aumenterebbero all’aumentare della tensione di breakdown, mentre l’elettrodo in polisilicio interno impone un ulteriore incremento dimensionale.
In conclusione, il trench viene ad assumere delle dimensioni orizzontali che superano la parte di epitassia compresa tra gli scavi. Questo ovviamente causa un maggior consumo dell’area orizzontale del dispositivo finale, area che non contribuisce alla conduzione e che, da questo punto di vista, è da considerarsi parassita.
La soluzione di figura 2A è inoltre limitata dalle componenti di capacità parassita che si instaurano tra il field plate sepolto e il terminale di drain sottostante (questa capacità si carica e si scarica ad ogni accensione e spegnimento del dispositivo, con ovvi svantaggi associati in termini di consumo e ritardo).
In conclusione, è sentita la necessità di una soluzione alternativa alle soluzione note, ed in grado di superare i summenzionati svantaggi, in modo da ridurre ulteriormente la resistenza sorgente-pozzo in conduzione (Rdson) senza impattare negativamente sulla tensione di breakdown.
Secondo la presente invenzione vengono realizzati UN dispositivo di potenza a bilanciamento di carica e un procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione dell’invenzione, ne vengono ora descritte forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- le figure 1, 2A e 2B illustrano rispettive viste in sezione trasversale di dispositivi MOS di potenza noti;
- la figura 3 è una vista in sezione trasversale di un esempio di realizzazione di un dispositivo MOS secondo l'invenzione;
- le figure 4-12 mostrano sezioni trasversali di una metà del dispositivo di figura 3 in successive fasi di fabbricazione;
- la figura 13 è una vista in sezione trasversale di un ulteriore esempio di realizzazione di un dispositivo MOS secondo l'invenzione; e
- le figure 14A e 14B mostrano sezioni trasversali di una metà del dispositivo di figura 13, durante fasi di fabbricazione intermedie.
La figura 3 mostra, in un sistema triassiale di assi X, Y, Z tra loro ortogonali (sistema Cartesiano), una porzione di un dispositivo MOS 20 del tipo a compensazione di carica.
Il dispositivo MOS 20 comprende uno strato epitassiale 22 (es., di Si) di tipo N sovrastante un substrato 21, di tipo N+ (es., anch’esso di Si). Lo strato epitassiale 22 si estende lungo la direzione dell’asse Z, tra una superficie, o faccia, superiore 22a ed un superficie, o faccia, inferiore 22b, tra loro opposte lungo Z. Lo spessore, misurato lungo la direzione Z tra la superiore 22a e la superficie 22b, dello strato epitassiale 22 è, ad esempio, compreso tra 6 µm e 13 µm. Il drogaggio dello strato epitassiale 22 (es., nell’intervallo 5·10<16>cm<-3>-1.5·10<16>cm<-3 >è progettato in modo tale da conferire allo strato epitassiale 22 una resistività compresa tra 0.15 e 0.35 Ohm·cm.
La superficie inferiore 22b è in contatto diretto con una faccia superiore 21a del substrato 21, mentre una faccia inferiore 21b del substrato 21 (opposta alla faccia 21a lungo Z) è a contatto con una metallizzazione di pozzo (“drain”) 24. Pertanto, il substrato 21 e la metallizzazione di pozzo 24 formano, insieme, un terminale di pozzo del dispositivo MOS 20. Il dispositivo MOS 20 è dunque un dispositivo a canale verticale.
Il dispositivo MOS 20 comprende inoltre una o più regioni di porta (“gate”) 28 (in figura 3 sono illustrate esemplificativamente due regioni di porta 28), di tipo a trincea. In particolare, le regioni di porta 28 comprendono ciascuna una regione conduttiva di porta 28a circondata completamente da un rispettivo strato di dielettrico di porta 28b. La regione conduttiva di porta 28a può essere, ad esempio, di materiale metallico, oppure di polisilicio drogato. Lo strato di dielettrico di porta 28b è, ad esempio, un ossido quale SiO2.
Ciascuna trincea che alloggia la rispettiva regione di porta 28 ha, esemplificativamente, profondità, misurata lungo la direzione Z a partire dalla superficie 22a, compresa tra 4 e 10 µm e larghezza, misurata lungo la direzione X, compresa tra 0.5 e 1.5 µm. La distanza (anche nota come “pitch”) tra una regione di porta 28 e la regione di porta 28 immediatamente successiva (o precedente) lungo la direzione X è, ad esempio, compresa tra 1.2 µm e 4 µm.
In ciascuna regione di porta 28, lo strato di dielettrico di porta 28b si estende in profondità (lungo Z) nello strato epitassiale 22 a copertura completa della pareti e del fondo della rispettiva trincea. Ciascuna regione conduttiva di porta 28a si estende in profondità (lungo Z) nello strato epitassiale 22, ed è elettricamente isolata dallo strato epitassiale 22 mediante lo strato di dielettrico di porta 28b. Lo spessore di ciascuna regione conduttiva di porta 28a, misurato lungo la direzione Z, è ad esempio compreso tra 0.4 e 1.1 µm. Ciascuna regione conduttiva di porta 28a si estende tra un proprio lato superiore ed un proprio lato inferiore; in una forma di realizzazione, il lato superiore di ciascuna regione conduttiva di porta 28a è allineato alla superficie 22a, cosicché il lato inferiore di ciascuna regione conduttiva di porta 28a raggiunge una profondità, nella rispettiva trincea, compresa tra 0.4 e 1.1 µm a partire dalla superficie 22a.
Regioni di body 25, di tipo P, si estendono all'interno dello strato epitassiale 22 lateralmente (lungo la direzione X) a ciascuna regione di porta 28 ed affacciate alla superficie superiore 22a dello strato epitassiale 22. La profondità massima, lungo la direzione Z, raggiunta da ciascuna regione di body 25 nello strato epitassiale 22, è pari alla o minore profondità raggiunta da ciascuna regione conduttiva di porta 28a (ovvero, in un esempio non limitativo, pari a o minore di 0.4-1.1 µm).
Le regioni di body 25 alloggiano inoltre, in modo di per sé noto, regioni di sorgente (“source”) 26, di tipo N, affacciate alla superficie superiore 22a.
Una regione di contatto elettrico (es., regione di metallizzazione) 27 si estende al di sopra delle regioni di body 25 e di sorgente 26, in contatto elettrico con esse, per polarizzarle durante l’uso.
Regioni colonnari 30, di tipo P, si estendono nello strato epitassiale 22 lateralmente affacciate a ciascuna regione di porta 28. In altre parole, le regioni colonnari 30 si estendono lungo lati, tra loro opposti lungo la direzione X, di ciascuna regione di porta 28. In particolare, le regioni colonnari 30 confinano con lo, e sono adiacenti allo, strato di dielettrico di porta 28b della rispettiva regione di porta 28. Nell’area attiva (ovvero, nell’area in cui si forma, in uso, il canale conduttivo, le regioni colonnari 30 si estendono ad una distanza (lungo Z) sia dalle regioni di body 25 sovrastanti sia dal terminale di pozzo sottostante. Le regioni colonnari 30 sono, in particolare, tra loro speculari rispetto ad un asse di simmetria passante per il centro geometrico della regione di porta 28.
Ciascuna regione colonnare 30 ha una carica nell’intervallo 0.5·10<12 >- 5·10<12 >cm<-2>, progettato per compensare localmente il drogaggio dello strato epitassiale 22.
Inoltre, secondo la forma di realizzazione di figura 3, tali regioni colonnari 30 sono raccordate tra loro in corrispondenza del fondo della regione di porta 28 mediante una regione 30’ di tipo P. Anche le regione 30’ si estendono a distanza dal terminale di pozzo sottostante, cosicché le regioni colonnari 30 e le porzione di raccordo 30’ sono completamente contenute all'interno dello strato epitassiale 22. Ciascuna regione di raccordo 30’ ha valore di drogaggio pari al drogaggio delle regioni colonnari 30. L’insieme delle regioni colonnari 30 e della regione di raccordo 30’ è anche identificato, nel seguito nelle figure, con il numero di riferimento 36.
Secondo la forma di realizzazione di figura 3, ciascuna regione di porta 28a è parzialmente circondata da una rispettiva regione 36 avente conducibilità (P) opposta alla conducibilità (N) dello strato epitassiale. A questo riguardo, si nota che l’intera regione 36 è a distanza (ovvero, elettricamente scollegata) sia dalle regioni di body 25 che dal substrato 21 (che, da un punto di vista elettrico, è parte del terminale di drain).
La distanza dB in figura 3 indica la distanza (misurata lungo Z) tra ciascuna regione colonnare 30 e la regione di body 25 al di sopra di essa. La distanza dE in figura 3 indica la distanza (misurata lungo Z) tra ciascuna regione colonnare 30 e la superficie superiore 22a dello strato epitassiale 22. La distanza dG in figura 3 indica la spaziatura (misurata lungo Z) tra ciascuna regione colonnare 30 e il lato di fondo della regione conduttiva di porta 28a. Esemplificativamente, dE è compresa nell’intervallo 1-2 µm e dG è compresa nell’intervallo 0.4-0.8 µm. Di conseguenza, la distanza dB varia tra 0. 6 µm e 1.2 µm. Si nota che la distanza dB può variare rispetto ai valori summenzionati a causa di una concentrazione non uniforme dei droganti del body, che conferiscono alla regione di body una forma non uniforme, con profondità che aumenta in allontanamento dalla trincea di gate. In particolare, tale distanza dB può essere maggiore di 1.2 µm nel caso in cui il body abbia una conformazione che presenta un recesso al di sopra della rispettiva regione colonnare 30. Ad esempio, dB può essere compresa tra 0.6 µm e 1.8 µm.
Se la distanza dG fosse pari a 0, o se la regione 30 fosse, nell’area attiva, in contatto con il body 25, allora cesserebbe di esistere il MOSFET (che potrebbe condurre solo in condizioni di polarizzazioni del drain maggiori di zero). Ciò accade perché la regione di inversione di tipo N che si forma nel body 25 per effetto della polarizzazione positiva della regione conduttiva di porta 28a e che inizia dalla regione di source 26, non finirebbe in una regione di tipo N (fatto che garantirebbe la continuità elettrica), ma in una regione di tipo P (appunto, la regione 30), non più sotto il controllo elettrostatico da parte della regione conduttiva di porta 28a.
La distanza dB (misurata anch’essa lungo Z) tra ciascuna regione colonnare 30 e la regione di body 25 soprastante ha valore pari al, o maggiore del, valore di dG.
La distanza, identificata in figura 3 con il riferimento dS, tra ciascuna regione di raccordo 30’ (fondo della rispettiva regione 36) e la superfice superiore 21a del substrato 21 è compresa tra 0.4 µm e 1 µm. La distanza dS è misurata lungo l’asse Z. La scelta del valore della distanza dS è, in generale, effettuata in modo da garantire, in uso, lo svuotamento della regione dello strato epitassiale 22 che è compresa tra ciascuna regione di raccordo 30’ ed il substrato 21 (d’altronde, come evidente al tecnico del ramo, se la regione 36 fosse troppo vicina al substrato 21 – o terminale di drain - si avrebbe un crollo indesiderato del valore di breakdown).
Le regioni 36 del dispositivo MOS 20 di figura 3 vengono realizzate come descritto qui di seguito e rappresentato nelle figure 4-12 solo relativamente ad una regione 36, per semplicità di rappresentazione.
Con riferimento alla figura 4, dopo aver cresciuto lo strato epitassiale 22 sul substrato 21 di una fetta, “wafer”, a semiconduttore (non illustrata nella sua totalità), si esegue una fase di attacco mascherato (usando una maschera 39, es. di SiO2) per formare una trincea 40 nello strato epitassiale 22. La trincea 40 (che al termine delle fasi di fabbricazione formerà la trincea di porta) è delimitata da un fondo 40’ e da pareti laterali 40”. Il fondo 40’ termina a distanza dal substrato 21.
Mantenendo la stessa maschera 39, viene quindi eseguito un impianto di specie droganti di tipo P (es., boro, rappresentato dalle frecce 41), in modo da localizzare le specie droganti in corrispondenza del fondo 40’ della trincea 40, formando una regione impiantata 42 nello strato epitassiale 22.
Quindi, figura 5, mantenendo la maschera 39, si esegue una fase di formazione di un multistrato 44 nella trincea 40, a copertura completa delle pareti laterali 40” e del fondo 40’ della trincea 40. Il multistrato 44 include un primo strato di ossido 44a, uno strato di nitruro di silicio (Si3N4) 44b sul primo strato di ossido 44a, ed un secondo strato di ossido 44c sullo strato di nitruro di silicio 44b. In particolare, il primo strato di ossido viene cresciuto o depositato mediante tecniche note (es., Thermal oxidation or CVD) fino a raggiungere uno spessore pari ad alcuni nanometri (es., 10 nm); lo strato di nitruro di silicio 44b viene depositato mediante tecniche note (es., CVD) fino a raggiungere uno spessore uno spessore pari ad alcuni nanometri (es., 20 nm); il secondo strato di ossido 44c viene depositato mediante tecniche note (es., VCD) fino a raggiungere uno spessore di circa 10-30 nm.
Quindi, figura 6, si sottopone la fetta ad un processo di impiantazione ionica (es., utilizzando ioni pesanti quali As, Ar, ecc.) con inclinazione α rispetto alle pareti laterali 40” della trincea 40. In questo modo, un fascio di ioni 45 impatta sul multistrato 44 in corrispondenza di una porzione di quest’ultimo che si estende lungo le pareti laterali 40” in prossimità della superficie superiore 22a dello strato epitassiale 22. In particolare, l’angolo di inclinazione α viene scelto in modo tale per cui gli ioni impattino su una regione del secondo strato di ossido 44c che si estende, a partire dalla superficie 22a dello strato epitassiale 22 verso il fondo 40’ della trincea 40, per circa 1-2 µm. Tale estensione corrisponde sostanzialmente alla distanza dE.
Il summenzionato processo di impiantazione ionica viene eseguito per entrambe le pareti laterali 40” della trincea 40.
Inoltre, un analogo processo di impiantazione ionica viene opzionalmente eseguito in corrispondenza del fondo 40’ della trincea 40.
Le summenzionate fasi di impianto hanno la funzione di danneggiare localmente il secondo strato di ossido 44c; a questo fine, le condizioni di impianto sono scelte in modo opportuno per creare un danno a livello di legame molecolare e stechiometrico del secondo strato di ossido 44c, per facilitarne la rimozione in una fase successiva. A titolo di esempio, l’energia di impianto è compresa nell’intervallo 20-40 keV, ed il processo di impianto viene eseguito ad una temperatura nell’intervallo 30-50°C.
Quindi, figura 7, si esegue una fase di attacco chimico in vapore di HF oppure BHF (wet), che rimuove selettivamente le regioni del secondo strato di ossido 44c sottoposte ad impianto nella fase di figura 6. Infatti, il tasso di attacco (“etch rate”) dell’ossido sottoposto a impianto nella fase di figura 6 è molto maggiore (si può arrivare fino a 100:1 in vapore di HF) del relativo tasso di attacco dell’ossido non sottoposto a impianto nella fase di figura 6.
Si espongono così regioni selettive dello strato di nitruro di silicio 44b che si estendono nella trincea 40 in prossimità della superficie 22a e in corrispondenza del fondo della trincea.
Si nota che la fase di impianto di figura 6, essendo eseguita in assenza di una maschera, rende selettivamente attaccabili anche le porzioni dello strato di ossido 44c che si estendono al di fuori della trincea 40 (sul lato frontale della fetta). Tali porzioni esterne vengono quindi anch’esse rimosse durante la fase di figura 7.
Quindi, figura 8, si procede con un ulteriore attacco chimico per rimuovere lo strato di nitruro di silicio 44b, laddove scoperto. Questa fase può ad esempio essere eseguita con un attacco wet utilizzando H3PO4.
Successivamente, si esegue una fase di attacco (es., attacco isotropico di tipo wet) in HF per rimuovere completamente il secondo strato di ossido 44c e la parte esposta dello strato 44a. All’interno della trincea 40 rimane quindi un doppio strato 44a-44b che copre parte delle pareti laterali 44”, senza raggiungere la superficie 22a dello strato epitassiale 22 e lasciando libero il fondo 40’. In particolare, lo strato epitassiale 22 è scoperto in corrispondenza di regioni delle pareti laterali 44” prossime alla superficie 22a ed in corrispondenza del fondo 40’. In seguito, figura 9, una fase di ossidazione termica (es., mediante tecnica LOCOS) consente di crescere un rispettivo strato di protezione 48, di ossido di silicio, in corrispondenza delle regioni esposte dello strato epitassiale 22 all’interno della trincea 40 (ovvero, tra la superficie 22a e il doppio strato 44a-44b). Tale strato di protezione 48 ha spessore misurato lungo X, ad esempio tra 80 nm e 120 nm. Uno strato di protezione 49, analogo allo strato 48, è altresì cresciuto in corrispondenza del fondo 40’ della tricnea 40.
Quindi, figura 10, il doppio strato 44a-44b viene completamente rimosso mediante una doppia fase di attacco che comprende un attacco in H3PO4 per rimuovere lo strato 44b di Si3N4, ed un attacco in HF per rimuovere lo strato 44a di SiO2. Questo secondo attacco rimuove, in parte, anche lo strato di protezione 48/49, tuttavia, dato il maggior spessore dello strato di protezione 48/49 rispetto a quello dello strato di ossido 44a, la rimozione completa dello strato di ossido 44a non impatta in modo significativo sullo strato di protezione 48/49. Vengono così esposte, attraverso la trincea 40, regioni dello strato epitassiale 22 comprese tra lo strato di protezione 48 ed il fondo 40’ della trincea 40.
Quindi, figura 11, si esegue una fase di impianto di specie droganti di tipo P (es., Boro) per formare le regioni colonnari 30 in corrispondenza delle porzioni delle pareti laterali 40” non protette dallo strato di protezione 48/49 (ovvero, che si estendono tra lo strato di protezione 48 ed il fondo 40’ della trincea 40).
Questo impianto è eseguito con un angolo di impianto β (inclinazione rispetto alla parete laterale 40” su cui avviene l’impianto) pari a circa 8°, e viene ripetuto per entrambe le pareti laterali 40” della trincea 40.
Esemplificativamente, l’energia di impianto è scelta nell’intervallo 10-25 keV, ed il processo di impianto è eseguito ad una temperatura nell’intervallo 3-20°C. Si formano così, in corrispondenza di entrambe le pareti laterali 40” della trincea 40, regioni impiantate 52, aventi ciascuna concentrazione di droganti compresa tra 10<13 >e 10<14 >cm<-2>.
Lo strato di protezione 49 ha la funzione di proteggere, in questa fase di figura 11, il fondo della trincea 40 da un impianto indesiderato di specie droganti derivanti da una riflessione di ioni droganti che impattano sulle pareti laterali 40” durante l’impianto, ma non vengono completamente assorbiti dalle pareti laterali 40”, o vengono rilasciati dalle pareti laterali 40”, in modo indesiderato.
La fase di impianto di figura 11 può essere sostituita da ulteriori procedimenti adatti a formare regioni drogate, di tipo P, del tipo delle regioni 52 di figura 11, ovvero estendentisi nello strato epitassiale 22 lungo le pareti laterali 40” della trincea 40, tra lo strato di protezione 48 ed il fondo 40’ della trincea 40. Ad esempio, tali ulteriori procedimenti includono, ad esempio:
- un processo di diffusione di Boro nello strato epitassiale 22 a partire da un vetro borosilicato (“Borosilicate Glass” - BSG) utilizzando un trattamento termico rapido (“Rapid Thermal Processing” - RTP), come descritto da M. Miyake, “Diffusion of Boron into Silicon from Borosilicate Glass Using Rapid Thermal Processing”, J. Electrochem. Soc. 1991, vol. 138, issue 10, 3031-3039;
- un processo di drogaggio mediante impiantazione ionica per immersione in plasma (“Plasma-Immersion Ion Implantation” - PIII);
- un processo di drogaggio mediante tecnica di drogaggio monostrato (“Monolayer Doping” - MLD).
Nel caso in cui la fase di figura 11 sia sostituita dai processi summenzionati, le fasi che portano alla formazione dello strato di protezione 49 non sono necessarie; dunque, lo strato di protezione 49 in questo caso non viene formato. Infine, figura 12, si procede con la rimozione completa degli strati di protezione 48 e 49, e della maschera 39.
Una fase di trattamento termico, o thermal annealing, viene eseguita per favorire la diffusione dei droganti delle regioni impiantate 42 e 52, formando così la regione 36 descritta con riferimento alla figura 3.
Ulteriori fasi di riempimento della trincea 40 mediante il dielettrico di porta 28b e la regione conduttiva di porta 28a sono eseguite in modo di per sé noto e qui non ulteriormente descritto. Si procede altresì con le ulteriori fasi di fabbricazione del dispositivo 20 (formazione delle regioni di body 25, di source 26, ecc.). Tali ulteriori fasi, di per sé note, non vengono ulteriormente descritte.
Si nota che la fase di trattamento termico per formare la regione 36 può essere eseguita al termine del processo di fabbricazione, in modo da attivare contestualmente tutti i droganti impiantati in fasi successive rispetto a quella di figura 11 (es., i droganti delle regioni di body e/o di source).
Una fase di formazione della metallizzazione 27 consente di formare il dispositivo MOS 30 di figura 3.
La figura 13 illustra, in vista in sezione nel riferimento triassiale X, Y, Z, una porzione di un dispositivo MOS 50 del tipo a compensazione di carica, secondo una ulteriore forma di realizzazione della presente invenzione.
Il dispositivo MOS 50 comprende uno strato strutturale 52 (es., di Si), di tipo N, sovrastante un substrato 51, di tipo N++ (es., anch’esso di Si). Lo strato strutturale 52 è formato da un primo strato epitassiale 52’ estendentesi sul substrato 51 e da un secondo strato epitassiale 52” estendentesi sul primo strato epitassiale 52’. Il primo strato epitassiale 52’ è di tipo N+ ed il secondo strato epitassiale 52” è di tipo N-. La densità di drogaggio del primo strato epitassiale 52’ è maggiore di circa il 10% di quella del secondo strato epitassiale 52”. Lo strato strutturale 52 si estende lungo la direzione dell’asse Z, tra una superficie, o faccia, superiore 52a ed un superficie, o faccia, inferiore 52b, tra loro opposte lungo Z. Lo spessore dello strato strutturale 52, misurato lungo la direzione Z tra la superiore 52a e la superficie 52b, è ad esempio compreso tra 6 µm e 14 µm. Gli spessori del primo e del secondo strato epitassiale 52’, 52” sono circa uguali tra loro.
La superficie inferiore 52b è in contatto diretto con una faccia superiore 51a del substrato 51, mentre una faccia inferiore 51b del substrato 51 (opposta alla faccia 51a lungo Z) è a contatto con una metallizzazione di pozzo (“drain”) 54. Pertanto, il substrato 51 e la metallizzazione di pozzo 54 formano, insieme, un terminale di pozzo del dispositivo MOS 50.
Il dispositivo MOS 50 comprende inoltre una o più regioni di porta (“gate”) 58 (in figura 13 sono illustrate esemplificativamente due regioni di porta 58), di tipo a trincea. In particolare, le regioni di porta 58 comprendono ciascuna una regione conduttiva di porta 58a circondata completamente da un rispettivo strato di dielettrico 58b (che, in corrispondenza della regione conduttiva di porta 58a forma il dielettrico di porta del transistore). La regione conduttiva di porta 58a può essere, ad esempio, di materiale metallico, oppure di polisilicio drogato. Lo strato di dielettrico 58b è, ad esempio, un ossido quale SiO2.
Ciascuna trincea si estende in profondità nel corpo strutturale 52 attraverso l’intero spessore del corpo strutturale 52 e penetra in parte nel substrato 51 sottostante, terminando all’interno del substrato 51. Si nota che solo lo strato di dielettrico 58b (e non la regione conduttiva di porta 58a) si estende all’interno del substrato 51.
Ciascuna trincea che alloggia la rispettiva regione di porta 58 ha, esemplificativamente, profondità, misurata lungo la direzione Z a partire dalla superficie 52a, compresa tra 4 e 10 µm e larghezza, misurata lungo la direzione X, compresa tra 0.5 e 1.5 µm. La distanza (anche nota come “pitch”) tra una regione di porta 58 e la regione di porta 58 immediatamente successiva (o precedente) lungo la direzione X è, ad esempio, compresa tra 1.2 e 4 µm.
In ciascuna regione di porta 58, lo strato di dielettrico 58b si estende in profondità (lungo Z) nello strato strutturale 52 a copertura completa della pareti laterali e del fondo della rispettiva trincea.
Lo spessore di ciascuna regione conduttiva di porta 58a, misurato lungo la direzione Z, è ad esempio compreso tra 0.4 e 1.1 µm. Ciascuna regione conduttiva di porta 58a si estende tra un proprio lato superiore ed un proprio lato inferiore; in una forma di realizzazione, il lato superiore di ciascuna regione conduttiva di porta 58a è allineato alla superficie 52a, cosicché il lato inferiore di ciascuna regione conduttiva di porta 58a raggiunge una profondità, nella rispettiva trincea, compresa tra 0.4 e 1.1 µm a partire dalla superficie 52a. Regioni di body 55, di tipo P, si estendono all'interno dello strato strutturale 52 lateralmente (lungo la direzione X) a ciascuna regione di porta 58 ed affacciate alla superficie superiore 52a dello strato strutturale 52. La profondità massima, lungo la direzione Z, raggiunta da ciascuna regione di body 55 nello strato strutturale 52, misurata a contatto con la parete della trincea con cui la regione di body 55 confina, è pari alla o minore profondità raggiunta da ciascuna regione conduttiva di porta 58a (ovvero, in un esempio non limitativo, pari a o minore di 0.4-1.1 µm).
Le regioni di body 55 alloggiano inoltre, in modo di per sé noto, regioni di sorgente (“source”) 56, di tipo N, affacciate alla superficie superiore 52a.
Una regione di contatto elettrico (es., regione di metallizzazione) 57 si estende al di sopra delle regioni di body 25 e di sorgente 26, in contatto elettrico con esse, per polarizzarle durante l’uso.
Regioni colonnari 60, di tipo P, si estendono nello strato strutturale 52 (in particolare, nel primo e nel secondo strato epitassiale 52’, 52”) lateralmente affacciate a ciascuna regione di porta 58. In altre parole, le regioni colonnari 60 si estendono lungo lati, tra loro opposti lungo la direzione X, di ciascuna regione di porta 58. In particolare, le regioni colonnari 60 confinano con lo, e sono adiacenti allo, strato di dielettrico 58b della rispettiva regione di porta 58. Le regioni colonnari 60 si estendono ad una distanza (lungo Z) sia dalle regioni di body 55 sovrastanti sia dal terminale di pozzo sottostante (ovvero, a distanza dal substrato 51).
Ciascuna delle regioni colonnari 60 si estende in parte nel primo strato epitassiale 52’ e in parte nel secondo strato epitassiale 52”. La porzione delle regioni colonnari 60 si estende nel primo strato epitassiale 52’ ha una carica o dose P- (es., nell’intervallo 0.5·10<12 >- 510<12 >cm<-2>), mentre la porzione delle regioni colonnari 60 che si estende nel primo strato epitassiale 52’ ha drogaggio P+ (es. il 10% maggiore).
La presenza del primo e del secondo strato epitassiale 52’, 52” consente di aumentare la concentrazione media in tutta l’epitassia 52 rispetto al caso in cui essa venisse realizzata ad un’unica concentrazione. Questo permette di ridurre la Ron mantenendo inalterato il valore di BV. Inoltre, secondo la forma di realizzazione di figura 13, poiché lo strato di dielettrico di porta 58b delle regione di porta 58 penetra all’interno del substrato 51, le regioni colonnari 60 non sono raccordate tra loro in corrispondenza del fondo della regione di porta 58 come illustrato in figura 3. Secondo la forma di realizzazione di figura 13, due regioni colonnari 60 si estendono lungo pareti laterali tra loro opposte di ciascuna regione di porta 58, a distanza sia dalle regioni di body soprastanti che dal drain sottostante. Ciascuna regione colonnari 60 ha conducibilità (P) opposta alla conducibilità (N) dello strato strutturale 52 che la contiene completamente.
La distanza dB in figura 13 (distanza, misurata lungo Z, tra ciascuna regione colonnare 60 e la regione di body 55 al di sopra di essa) corrisponde alla distanza dB in figura 3 (distanza, misurata lungo Z, tra ciascuna regione colonnare 30 e la regione di body 25 al di sopra di essa); valgono pertanto le stesse considerazioni e dimensionamenti precedentemente discussi.
Analogamente, anche la distanza dE in figura 13 (distanza, misurata lungo Z, tra ciascuna regione colonnare 60 e la superficie superiore 52a dello strato strutturale 52) corrisponde alla distanza dE in figura 3 (distanza, misurata lungo Z, tra ciascuna regione colonnare 30 e la superficie superiore 22a dello strato epitassiale 22), e valgono pertanto le medesime considerazioni e dimensionamenti precedentemente discussi.
La distanza dG in figura 13 indica, analogamente a quanto descritto per la figura 3, la spaziatura (misurata lungo Z) tra ciascuna regione colonnare 60 e il lato di fondo della regione conduttiva di porta 58a. Esemplificativamente, dG è compresa nell’intervallo 0.4-0.8 µm. La distanza dB ha valore pari al, o maggiore del, valore di dG.
La distanza dS in figura 13 indentifica la distanza, lungo Z, tra il fondo di ciascuna regione colonnare 60 e la superfice superiore 51a del substrato 51, ed ha valore esemplificativamente compreso tra 0.4 µm e 0.8 µm. La scelta del valore della distanza dS è, in generale, effettuata in modo da garantire, in uso, lo svuotamento della regione dello strato strutturale 52 che è compresa tra ciascuna regione colonnare 30 ed il substrato 51 (d’altronde, come evidente al tecnico del ramo, se le regioni colonnari 60 fossero troppo vicine al substrato 51 – terminale di drain - si avrebbe un crollo indesiderato del valore di breakdown).
Il dispositivo MOS 50 è fabbricato in modo analogo a quanto descritto con riferimento alle figure 4-12 per il dispositivo MOS 30.
La formazione della regione strutturale 52 prevede una doppia crescita epitassiale, con rispettivo drogaggio. La formazione delle regioni colonnari 60 avviene secondo il procedimento delle figure 14A e 14B, in cui è illustrato lo strato strutturale 52 in una fase intermedia di fabbricazione, presentante una trincea 70 avente un fondo 70’ e pareti laterali 70”. La trincea 70 alloggia uno strato di protezione 48 formato secondo quanto descritto con riferimento alle figure 5-10 ed identificato pertanto con lo stesso numero di riferimento.
Si eseguono, in particolare, due impianti successivi, in cui un primo impianto di specie droganti di tipo P (es., Boro) viene eseguito (figura 14A) in modo da formare una regione impiantata 72, con drogaggio P-, in corrispondenza di porzioni delle parete laterale 70” della trincea 70 dove si desidera formare le regioni colonnari 60.
L’angolo di impianto γ (angolo tra la direzione di impianto indicata dalle frecce 74 e la parete laterale 70” in corrispondenza della quale avviene l’’impianto) è scelto in modo opportuno e di per sé evidente al tecnico del ramo, al fine di rispettare i vincoli precedentemente descritti rispetto alle distanze dB, dG, dE e dS. L’impianto viene eseguito per entrambe le superfici laterali 70” della trincea 70.
Quindi, si esegue (figura 14B) un secondo impianto di specie droganti di tipo P (es., Boro), con angolo δ>γ definito come l’angolo tra la direzione di impianto indicata dalle frecce e la parete laterale 70” in corrispondenza della quale avviene l’’impianto. L’angolo δ è scelto in modo opportuno e di per sé evidente al tecnico del ramo, al fine di rispettare i vincoli precedentemente descritti rispetto alle distanze dB, dG, dE e dS e impiantare specie droganti di tipo P esclusivamente in corrispondenza del secondo strato epitassiale 52” (ovvero, laddove si desidera formare la porzione drogata P+ delle regioni colonnari 60).
Una fase di trattamento termico consente di attivare e diffondere le specie droganti impiantate nelle fasi delle figure 14A e 14B.
Risulta infine evidente che al dispositivo e al processo di fabbricazione descritti possono essere apportate modifiche e varianti, senza uscire dall’ambito della presente invenzione.
In particolare, lo strato di protezione 48 può essere formato utilizzando altre tecniche diverse dall’ossidazione LOCOS, quali ad esempio un deposito non conforme con tecnica di deposizione a strato atomico (ALD) di SiO2, o uno sputtering non conforme di SiO2. L’utilizzo dell’ossido di silicio è vantaggioso in quanto selettivamente attaccabile rispetto al silicio e di facile processamento; tuttavia, altri materiali possono essere utilizzabili per lo strato di protezione 48 quali ad esempio Si3N4 o Titanio. Inoltre, i materiali del multistrato 44 possono essere diversi da quelli indicati, a patto che le relative caratteristiche di selettività all’attacco, precedentemente descritte, siano mantenute.
Inoltre, seppure la presente invenzione sia stata descritta con esplicito riferimento al silicio come materiale semiconduttore, altri materiali semiconduttori possono essere utilizzati per fabbricare i dispositivi MOS 20, 50, quali ad esempio SiC.
I vantaggi conseguiti dalla presente invenzione sono evidenti dalla precedente descrizione.
In particolare, la presenza delle regioni 30, 60 consente di evitare un degrado del BV.
Inoltre, le difficoltà tecniche precedentemente identificate con riferimento alle figure 2A e 2B sono superate.

Claims (14)

  1. RIVENDICAZIONI 1. Dispositivo di potenza a bilanciamento di carica (20; 50), comprendente: un corpo semiconduttore (22; 52) avente un primo tipo di conducibilità (N) ed una superficie superiore (22a; 52a) ed una superficie inferiore (22b; 52b) opposte tra loro lungo una prima direzione (Z); una gate a trincea (28; 58) estendentesi nel corpo semiconduttore (22; 52) a partire dalla superficie superiore (22a; 52a) verso la superficie inferiore (22b; 52b) una regione di body (25; 55), avente una seconda conducibilità (P) opposta alla prima conducibilità (N), estendentesi in corrispondenza di un primo lato e di un secondo lato, opposti tra loro lungo una seconda direzione (X) ortogonale alla prima direzione (Z), di detta gate a trincea (28; 58) ed affacciata alla superficie superiore (22a; 52a); regioni di sorgente (26; 56), aventi la prima conducibilità (N), estendentisi nella regione di body (25; 55) ed affacciate alla superficie superiore (22a; 52a); e un terminale di drain (21, 24; 51, 54) estendentesi in corrispondenza della superficie inferiore (22b; 52b) del corpo semiconduttore (22; 52), caratterizzato dal fatto di comprendere inoltre una prima ed una seconda regione colonnare (30; 60) aventi la seconda conducibilità (P), estendentisi nel corpo semiconduttore (22; 52) adiacenti a detti primo e, rispettivamente, secondo lato della gate a trincea (28; 58), a distanza (dB, dS) sia dalla regione di body (25; 55) che dal terminale di drain (21, 24; 51, 54).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui dette prima e seconda regione colonnare (30; 60) si estendono ad una distanza (dB) dalla regione di body (25; 55) compresa tra 0.6 µm e 1.8 µm lungo la prima direzione (Z), e ad una distanza (dS) dal terminale di drain (21, 24; 51, 54) compresa tra 0.4 µm e 0.8 µm lungo la prima direzione (Z).
  3. 3. Dispositivo secondo la rivendicazione 1 o 2, in cui dette prima e seconda regione colonnare (30; 60) si estendono inoltre ad una distanza (dE) dalla superficie superiore (22a; 52a) del corpo semiconduttore (22; 52) compresa tra 1 µm e 2 µm lungo la prima direzione (Z).
  4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui la gate a trincea (28; 58) include una regione conduttiva di gate (28a; 58a) ed uno strato dielettrico di gate (28b; 58b) circondante completamente la regione conduttiva di gate (28a; 58a), dette prima e seconda regione colonnare (30; 60) estendendosi adiacenti allo strato di dielettrico di gate (28b; 58b) ed essendo separate dalla regione conduttiva di gate (28a; 58a) mediante detto strato di dielettrico di gate (28b; 58b).
  5. 5. Dispositivo secondo la rivendicazione 4, in cui la regione conduttiva di gate (28a; 58a) si estende a partire dalla superficie superiore (22a; 52a) del corpo semiconduttore (22; 52) verso la superficie inferiore (22b; 52b) fino a raggiungere una prima profondità nel corpo semiconduttore (22; 52) lungo detta prima direzione (Z), dette prima e seconda regione colonnare (30; 60) estendendosi a partire da una seconda profondità, nel corpo semiconduttore (22; 52) lungo detta prima direzione (Z), maggiore di detta prima profondità.
  6. 6. Dispositivo secondo la rivendicazione 5, in cui la differenza tra la seconda e la prima profondità è compresa tra 0.4 µm e 0.8 µm.
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui dette regioni colonnari (30; 60) sono tra loro speculari rispetto ad un asse di simmetria passante per il centro geometrico di detta gate a trincea (28; 58).
  8. 8. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta gate a trincea (28) termina all’interno del corpo semiconduttore (22) a distanza dal terminale di drain (21, 24), il dispositivo comprendendo inoltre una regione di raccordo (30’), avente la seconda conducibilità (P), sepolta nel corpo semiconduttore (22) in corrispondenza di un lato di fondo di detta gate a trincea (28), in collegamento elettrico con dette prima e seconda regione colonnare (30) e a distanza (dS) dal terminale di drain (21, 24).
  9. 9. Dispositivo secondo una qualsiasi delle rivendicazioni 1-6, in cui il terminale di drain (51, 54) comprende un substrato (51) di materiale semiconduttore avente la prima conducibilità (N) ed estendentesi in contatto con la superficie inferiore (52b) del corpo semiconduttore (52), ed una metallizzazione di drain (54) estendentesi in contatto elettrico con il substrato (51), in cui detta gate a trincea (28) attraversa completamente il corpo semiconduttore (58) e termina all’interno del substrato (51).
  10. 10. Dispositivo secondo la rivendicazione 9, in cui detto corpo semiconduttore (22) include una prima regione epitassiale (52’) estendentesi in contatto con il substrato (51) ed avente una prima concentrazione di drogaggio (N+), ed una seconda regione epitassiale (52”) estendentesi sulla prima regione epitassiale (52’) ed avente una seconda concentrazione di drogaggio (N-) inferiore alla prima concentrazione di drogaggio (N+), dette prima e seconda regione colonnare (60) estendendosi nella prima e nella seconda regione epitassiale (52’, 52”) ed avendo una terza concentrazione di drogaggio (P-) in corrispondenza della prima regione epitassiale (52’) ed una quarta concentrazione di drogaggio (P+), maggiore della terza concentrazione di drogaggio (P-), in corrispondenza della seconda regione epitassiale (52”).
  11. 11. Procedimento per la fabbricazione di un dispositivo di potenza a bilanciamento di carica (20; 50), comprendente le fasi di: formare, in un corpo semiconduttore (22; 52) avente un primo tipo di conducibilità (N) ed una superficie superiore (22a; 52a) ed una superficie inferiore (22b; 52b) opposte tra loro lungo una prima direzione (Z), una gate a trincea (28; 58) che si estende a partire dalla superficie superiore (22a; 52a) verso la superficie inferiore (22b; 52b); formare, nel corpo semiconduttore (22; 52) in corrispondenza di un primo e di un secondo lato di detta gate a trincea (28; 58), opposti tra loro lungo una seconda direzione (X) ortogonale alla prima direzione (Z), ed affacciata alla superficie superiore (22a; 52a), una regione di body (25; 55) avente una seconda conducibilità (P) opposta alla prima conducibilità (N); formare, nella regione di body (25; 55) ed affacciata alla superficie superiore (22a; 52a), regioni di sorgente (26; 56) aventi la prima conducibilità (N); e formare un terminale di drain (21, 24; 51, 54) in corrispondenza della superficie inferiore (22b; 52b) del corpo semiconduttore (22; 52), caratterizzato dal fatto di comprendere inoltre la fase di formare, nel corpo semiconduttore (22; 52) adiacenti a detti primo e secondo lato della gate a trincea (28; 58), una prima e una seconda regione colonnare (30; 60) aventi la seconda conducibilità (P), a distanza (dB, dS) sia dalla regione di body (25; 55) che dal terminale di drain (21, 24; 51, 54).
  12. 12. Procedimento secondo la rivendicazione 11, in cui la fase di formare dette prima e seconda regione colonnare (30; 60) comprende: - formare, nel corpo semiconduttore, una trincea (40; 70) a partire dalla superficie superiore (22a; 52a) verso la superficie inferiore (22b; 52b); - formare, su pareti laterali (40”; 70”) della trincea (40; 70) una maschera (44); - rimuovere porzioni selettive della maschera (44) in prossimità della superficie superiore (22a; 52a), esponendo rispettive porzioni del corpo semiconduttore nella trincea (40; 70); - formare una regione protettiva (48) in corrispondenza delle porzioni del corpo semiconduttore esposte nella trincea (40; 70), detta regione protettiva (48) essendo selettivamente attaccabile rispetto alla maschera (44); - rimuovere completamente detta maschera (44), esponendo porzioni del corpo semiconduttore nella trincea (40; 70) non coperte dalla regione protettiva (48); - introdurre specie droganti aventi la seconda conducibilità (P) nel corpo semiconduttore, attraverso la trincea (40; 70) ed in corrispondenza delle porzioni del corpo semiconduttore non coperte dalla regione protettiva (48).
  13. 13. Procedimento secondo la rivendicazione 12, in cui formare la maschera (44) comprende formare un multistrato includente un primo strato di maschera (44a) estendentesi a contatto con il corpo semiconduttore (22; 52) nella trincea (40; 70), un secondo strato di maschera (44b) sul primo strato di maschera (44a) ed un terzo strato di maschera (44c) sul secondo strato di maschera (44b), in cui il primo ed il terzo strato di maschera sono selettivamente rimovibili rispetto al secondo strato di maschera (44b), le fasi di rimuovere porzioni selettive dello strato di maschera (44) e formare la regione protettiva (48) comprendendo: - rimuovere porzioni selettive del terzo strato di maschera (44c) in prossimità della superficie superiore (22a; 52a), esponendo rispettive porzioni del secondo strato di maschera (44b); - rimuovere le porzioni del secondo strato di maschera (44b) precedentemente esposte, esponendo rispettive porzione del primo strato di maschera (44a) sottostante; - rimuovere completamente il terzo strato di maschera (44c) e le porzioni del primo strato di maschera (44a) precedentemente esposte, esponendo rispettive porzioni del corpo semiconduttore (22; 52) nella trincea (40; 70); e - formare la regione protettiva (48) mediante tecnica di ossidazione locale delle porzioni del corpo semiconduttore precedentemente esposte.
  14. 14. Procedimento secondo la rivendicazione 13, in cui la fase di introdurre specie droganti nel corpo semiconduttore attraverso la trincea (40; 70) include uno tra: - un impianto inclinato (“tilted”) di specie droganti aventi la seconda conducibilità (P); - un processo di diffusione di specie droganti aventi la seconda conducibilità (P) a partire da un vetro borosilicato e mediante trattamento termico rapido; - un processo di drogaggio mediante impiantazione ionica per immersione in plasma, PIII; - un processo di drogaggio mediante tecnica di drogaggio monostrato, MLD.
IT102019000013416A 2019-07-31 2019-07-31 Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica IT201900013416A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102019000013416A IT201900013416A1 (it) 2019-07-31 2019-07-31 Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
EP20188653.8A EP3772110A1 (en) 2019-07-31 2020-07-30 Charge-balance power device, and process for manufacturing the charge-balance power device
CN202010756416.1A CN112310194A (zh) 2019-07-31 2020-07-31 电荷平衡功率器件以及用于制造电荷平衡功率器件的方法
US16/945,220 US11538903B2 (en) 2019-07-31 2020-07-31 Charge-balance power device, and process for manufacturing the charge-balance power device
CN202021557669.8U CN212676274U (zh) 2019-07-31 2020-07-31 电荷平衡功率器件
US18/062,524 US20230107611A1 (en) 2019-07-31 2022-12-06 Charge-balance power device, and process for manufacturing the charge-balance power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000013416A IT201900013416A1 (it) 2019-07-31 2019-07-31 Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica

Publications (1)

Publication Number Publication Date
IT201900013416A1 true IT201900013416A1 (it) 2021-01-31

Family

ID=68807272

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000013416A IT201900013416A1 (it) 2019-07-31 2019-07-31 Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica

Country Status (4)

Country Link
US (2) US11538903B2 (it)
EP (1) EP3772110A1 (it)
CN (2) CN212676274U (it)
IT (1) IT201900013416A1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
CN113066865B (zh) * 2021-03-15 2022-10-28 无锡新洁能股份有限公司 降低开关损耗的半导体器件及其制作方法
CN115084236B (zh) * 2022-07-27 2022-11-22 上海瞻芯电子科技有限公司 沟槽栅功率mosfet及其制造方法
CN117673163B (zh) * 2024-02-01 2024-06-07 深圳天狼芯半导体有限公司 高短路耐量的超结mosfet及其制备方法、芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289928A1 (en) * 2003-10-06 2006-12-28 Hidefumi Takaya Insulated gate type semiconductor device and manufacturing method thereof
US20080150073A1 (en) * 2006-12-21 2008-06-26 Infineon Technologies Austria Ag Integrated circuit including a charge compensation component
US20130309824A1 (en) * 2012-05-18 2013-11-21 Electronics And Telecommunications Research Institute Method of manufacturing semiconductor device
US20130307059A1 (en) * 2012-05-21 2013-11-21 Infineon Technologies Austria Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234735A1 (de) 2002-07-30 2004-02-12 Infineon Technologies Ag Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
JP4491307B2 (ja) * 2004-09-21 2010-06-30 トヨタ自動車株式会社 半導体装置およびその製造方法
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5842896B2 (ja) * 2013-11-12 2016-01-13 トヨタ自動車株式会社 半導体装置
JP6231396B2 (ja) * 2014-02-10 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6193163B2 (ja) * 2014-03-25 2017-09-06 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP6231422B2 (ja) * 2014-04-09 2017-11-15 トヨタ自動車株式会社 半導体装置
US20170077292A1 (en) * 2015-09-10 2017-03-16 Kabushiki Kaisha Toyota Jidoshokki Trench-gate semiconductor device and manufacturing method thereof
JP6606007B2 (ja) * 2016-04-18 2019-11-13 トヨタ自動車株式会社 スイッチング素子
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
JP2019040954A (ja) * 2017-08-23 2019-03-14 トヨタ自動車株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289928A1 (en) * 2003-10-06 2006-12-28 Hidefumi Takaya Insulated gate type semiconductor device and manufacturing method thereof
US20080150073A1 (en) * 2006-12-21 2008-06-26 Infineon Technologies Austria Ag Integrated circuit including a charge compensation component
US20130309824A1 (en) * 2012-05-18 2013-11-21 Electronics And Telecommunications Research Institute Method of manufacturing semiconductor device
US20130307059A1 (en) * 2012-05-21 2013-11-21 Infineon Technologies Austria Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. MIYAKE: "Diffusion of Boron into Silicon from Borosilicate Glass Using Rapid Thermal Processing", J. ELECTROCHEM. SOC., vol. 138, no. 10, 1991, pages 3031 - 3039, XP000248010

Also Published As

Publication number Publication date
CN112310194A (zh) 2021-02-02
US20210036104A1 (en) 2021-02-04
CN212676274U (zh) 2021-03-09
US20230107611A1 (en) 2023-04-06
US11538903B2 (en) 2022-12-27
EP3772110A1 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
US20160020315A1 (en) Semiconductor Device Comprising a Plurality of Transistor Cells and Manufacturing Method
IT201900013416A1 (it) Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
US9269806B2 (en) Semiconductor device and method of fabricating same
US8432013B2 (en) Semiconductor device and a method of manufacturing the same
US8067800B2 (en) Super-junction trench MOSFET with resurf step oxide and the method to make the same
US8362551B2 (en) Semiconductor device
US8183666B2 (en) Semiconductor device including semiconductor zones and manufacturing method
US20150021685A1 (en) Semiconductor device and manufacturing method of the same
US9525043B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20140084362A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
JP2000101082A (ja) 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法
US9312337B2 (en) Semiconductor device
US20140284700A1 (en) Semiconductor device
US20170213907A1 (en) Switching device
US20160351384A1 (en) Semiconductor devices including semiconductor structures and methods of fabricating the same
US20160043205A1 (en) Semiconductor device
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
US20130307127A1 (en) Semiconductor Device Including A Silicate Glass Structure and Method of Manufacturing A Semiconductor Device
CN108695393B (zh) 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
US20220293786A1 (en) An improved shielded gate trench mosfet with low on-resistance
US10991815B2 (en) Semiconductor device
US8901651B2 (en) Power semiconductor device
IT201800000928A1 (it) Dispositivo elettronico a semiconduttore con porta a trincea e relativo metodo di fabbricazione
JP6968042B2 (ja) ＳｉＣ−ＳＯＩデバイスおよびその製造方法