JP6784921B2 - スイッチング素子とその製造方法 - Google Patents

スイッチング素子とその製造方法 Download PDF

Info

Publication number
JP6784921B2
JP6784921B2 JP2017028107A JP2017028107A JP6784921B2 JP 6784921 B2 JP6784921 B2 JP 6784921B2 JP 2017028107 A JP2017028107 A JP 2017028107A JP 2017028107 A JP2017028107 A JP 2017028107A JP 6784921 B2 JP6784921 B2 JP 6784921B2
Authority
JP
Japan
Prior art keywords
region
trench
insulating layer
contact
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017028107A
Other languages
English (en)
Other versions
JP2018133528A (ja
Inventor
理俊 辻村
理俊 辻村
克博 朽木
克博 朽木
佐智子 青井
佐智子 青井
泰 浦上
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017028107A priority Critical patent/JP6784921B2/ja
Priority to US15/855,081 priority patent/US10326015B2/en
Publication of JP2018133528A publication Critical patent/JP2018133528A/ja
Application granted granted Critical
Publication of JP6784921B2 publication Critical patent/JP6784921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に開示の技術は、スイッチング素子とその製造方法に関する。
特許文献１には、スイッチング素子（より詳細には、ＭＯＳＦＥＴ）が開示されている。このスイッチング素子では、半導体基板の上面に、複数のトレンチが設けられている。各トレンチ内に、ゲート絶縁層とゲート電極が配置されている。２つのトレンチの間の半導体層に、ｎ型の上部ｎ型領域（ソース領域）と、ｐ型のボディ領域と、ｎ型の下部ｎ型領域（ドリフト領域）が設けられている。２つのトレンチの間の間隔は、チャネルが形成されるときにボディ領域が完全に空乏化されるように、狭くなっている。
特開２０１１−０２３６７５号公報
一般に、ゲート型のスイッチング素子では、チャネルが形成されている状態において、ゲート絶縁層からボディ領域に空乏層が広がる。さらに、チャネルが形成されている状態において、ｐ型のボディ領域を挟む一対のｎ型領域（上部ｎ型領域と下部ｎ型領域）からもボディ領域に空乏層が広がる。一対のｎ型領域からボディ領域に伸びる空乏層内に存在する固定電荷（アクセプタイオン）の影響によって、チャネルの形成され易さが変化する。一対のｎ型領域から伸びる空乏層の影響が大きいほど、チャネルが形成され易くなり、スイッチング素子のゲート閾値（チャネルを形成するために必要な最小限のゲート電圧）が低くなる。また、チャネル長が長いと、ゲート絶縁層から伸びる空乏層の影響に対して一対のｎ型領域から伸びる空乏層の影響が相対的に低くなるので、ゲート閾値が高くなる。逆に、チャネル長が短いと、ゲート絶縁層から伸びる空乏層の影響に対して一対のｎ型領域から伸びる空乏層の影響が相対的に高くなるので、ゲート閾値が低くなる。このように、チャネル長によって、ゲート閾値が変化する。このため、スイッチング素子の量産時にチャネル長にばらつきが生じると、ゲート閾値にもばらつきが生じる。特に、チャネル長を所定値よりも短くすると、ゲート閾値のばらつきが極めて大きくなる（いわゆる、短チャネル効果）。
上述したように、特許文献１のスイッチング素子では、２つのトレンチの間の間隔が狭くなっている。このため、チャネルが形成されるときに、各ゲート絶縁層からボディ領域に伸びる空乏層によって、ボディ領域全体が空乏化される。このようにボディ領域全体を空乏化させることで、一対のｎ型領域からボディ領域に広がる空乏層の影響を抑制することができる。したがって、特許文献１の構造によれば、チャネル長のばらつきによるゲート閾値のばらつきを抑制することができる。
しかしながら、２つのトレンチの間の間隔を狭くすると、２つのトレンチの間の半導体層に接続するためのコンタクトホールを形成することが難しくなる。つまり、トレンチの間の間隔が狭いと、コンタクトホール自体の幅を狭くする必要があり、コンタクトホールの形状精度が悪くなる。また、狭い間隔に正確にコンタクトホールを形成することが難しく、コンタクトホールの位置ずれが生じる場合もある。このため、適切にコンタクトホールを形成することが難しい。例えば、コンタクトホールの位置ずれによって、半導体基板とゲート電極が短絡するおそれがある。
特許文献１のスイッチング素子では、複数のトレンチが設けられている範囲の外部にコンタクトホールが設けられており、そのコンタクトホール内で上部ｎ型領域（ソース領域）とボディ領域が電極に接続されている。なお、ボディ領域は、ボディコンタクト領域（高濃度のｐ型領域）を介して電極に接続されている。この構成によれば、広いコンタクトホールを設けることができるので、適切にコンタクトホールを形成することができる。しかしながら、この構造では、トレンチの間に位置する半導体領域（上部ｎ型領域及びボディ領域）からコンタクトホールまでの距離が長くなる。トレンチの間に位置する上部ｎ型領域からコンタクトホールまでの距離が長いと、オン抵抗が高くなるという問題が生じる。また、トレンチの間に位置するボディ領域からコンタクトホールまでの距離が長いと、ボディ領域の下部のドリフト領域でアバランシェ効果により電荷が発生したときに、電荷がコンタクトホールへ流れ難い。その結果、ドリフト領域でアバランシェ効果による過電流が生じやすく、アバランシェ耐量が低いという問題が生じる。
したがって、本明細書では、スイッチング素子において、トレンチの間の間隔を狭くすることでゲート閾値のばらつきを抑制することが可能であるとともに、トレンチの間に位置する半導体層に対して好適にコンタクトすることが可能な技術を提供する。
本明細書が開示するスイッチング素子は、半導体基板と、前記半導体基板の上面に設けられた第１トレンチと、前記半導体基板の前記上面に設けられているとともに前記第１トレンチから間隔を開けて配置されている第２トレンチと、前記第１トレンチの内面を覆う第１ゲート絶縁層と、前記第２トレンチの内面を覆う第２ゲート絶縁層と、前記第１トレンチ内に配置されているとともに前記第１ゲート絶縁層によって前記半導体基板から絶縁されている第１ゲート電極と、前記第２トレンチ内に配置されているとともに前記第２ゲート絶縁層によって前記半導体基板から絶縁されている第２ゲート電極と、前記第１ゲート電極の上面と前記第２ゲート電極の上面と前記半導体基板の前記上面を覆う層間絶縁層と、前記層間絶縁層上に配置されている第１電極と、第２電極を有している。前記半導体基板の前記上面において、前記第１トレンチと前記第２トレンチの間に、幅広部と、前記幅広部よりも前記第１トレンチと前記第２トレンチの間の間隔が狭い幅狭部とが交互に配置されている。前記層間絶縁層が、前記幅広部上にコンタクトホールを有している。前記第１電極が、前記コンタクトホール内で前記半導体基板に接している。前記半導体基板が、上部ｎ型領域と、ボディコンタクト領域と、ボディ領域と、下部ｎ型領域を有している。前記上部ｎ型領域は、前記幅広部から前記幅狭部まで伸びており、前記幅狭部内で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記幅広部内で前記コンタクトホール内の前記第１電極に接している。前記ボディコンタクト領域は、前記幅広部内で前記コンタクトホール内の前記第１電極に接しているｐ型領域である。前記ボディ領域は、前記幅狭部内の前記上部ｎ型領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記ボディコンタクト領域に接続されており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型領域である。前記下部ｎ型領域は、前記幅狭部内の前記ボディ領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記第２電極に接している。
このスイッチング素子では、第１トレンチと第２トレンチの間に、幅広部と幅狭部が配置されている。幅狭部内に上部ｎ型領域、ボディ領域及び下部ｎ型領域が設けられている。第１ゲート電極と第２ゲート電極の電位を高くすると、幅狭部内のボディ領域にチャネルが形成される。すると、チャネルによって上部ｎ型領域と下部ｎ型領域が接続されて、スイッチング素子がオンする。幅狭部では、第１トレンチと第２トレンチの間の間隔（すなわち、ボディ領域の横方向の幅）が狭いので、上部ｎ型領域及び下部ｎ型領域からボディ領域に伸びる空乏層の影響が小さい。したがって、このスイッチング素子の量産時に、スイッチング素子の間でチャネル長にばらつきが生じても、スイッチング素子の間でゲート閾値にばらつきが生じ難い。また、このスイッチング素子では、各幅広部に上部ｎ型領域とボディコンタクト領域が設けられている。幅広部内の上部ｎ型領域とボディコンタクト領域は、コンタクトホール内の第１電極に接している。幅広部の幅が広いので、コンタクトホールのサイズを大きくすることができる。したがって、幅広部において、第１電極がボディコンタクト領域とソース領域に対して好適にコンタクトすることができる。また、このスイッチング素子では、幅広部と幅狭部が交互に設けられている。このため、各幅狭部内の上部ｎ型領域及びボディ領域に対して近い位置にコンタクトホールが設けられている。したがって、オン抵抗やアバランシェ耐量の問題が抑制される。
スイッチング素子１０の平面図。 図１のＩＩ−ＩＩ線における断面図。 図１のＩＩＩ−ＩＩＩ線における断面図。 実施形態における空乏層の分布を示す説明図。 比較例における空乏層の分布を示す説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。 実施形態の製造方法の説明図。
図１〜３に示す実施形態のスイッチング素子１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。スイッチング素子１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、ＳｉＣ（炭化シリコン）を主材料とするＳｉＣ基板である。
半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。図１に示すように、各トレンチ２２は、上面１２ａにおいてｙ方向に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。各トレンチ２２は、ｘ方向における幅が狭い部分２２ａと、ｘ方向における幅が広い部分２２ｂを有している。各トレンチ２２において、幅が狭い部分２２ａと幅が広い部分２２ｂとがｙ方向に沿って交互に配置されている。図２に示すように、幅が狭い部分２２ａでは、トレンチ２２の上端から下端までトレンチ２２の幅が狭い。図３に示すように、幅が広い部分２２ｂでは、トレンチ２２の上端から下端までトレンチ２２の幅が広い。図１に示すように、トレンチ２２の間で、幅が狭い部分２２ａ同士のｙ方向の位置が略一致しており、幅が広い部分２２ｂ同士のｙ方向の位置が略一致している。このため、各トレンチ２２の幅が狭い部分２２ａ同士の間の間隔が広く、各トレンチ２２の幅が広い部分２２ｂ同士の間の間隔が狭い。以下では、隣接するトレンチ２２の間の間隔が広い部分（トレンチ２２の幅が狭い部分２２ａに挟まれた部分）の半導体層を、幅広部２０ａという。また、以下では、隣接するトレンチ２２の間の間隔が狭い部分（トレンチ２２の幅が広い部分２２ｂに挟まれた部分）の半導体層を、幅狭部２０ｂという。各トレンチ２２の間において、複数の幅広部２０ａと複数の幅狭部２０ｂが、ｙ方向（すなわち、各トレンチ２２の長手方向）に沿って交互に配置されている。
図２、３に示すように、各トレンチ２２の内面は、ゲート絶縁層２４によって覆われている。ゲート絶縁層２４は、底部絶縁層２４ａと側面絶縁層２４ｂを有している。底部絶縁層２４ａは、トレンチ２２の底部に設けられている。底部絶縁層２４ａは、トレンチ２２の底面と、その底面近傍のトレンチ２２の側面を覆っている。側面絶縁層２４ｂは、底部絶縁層２４ａよりも上側のトレンチ２２の側面を覆っている。底部絶縁層２４ａの厚みは、側面絶縁層２４ｂの厚みよりも厚い。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁層２４によって半導体基板１２から絶縁されている。側面絶縁層２４ｂの厚みは、位置によらず略一定である。このため、ゲート電極２６の幅は、トレンチ２２の幅が広い部分２２ｂ内で、トレンチ２２の幅が狭い部分２２ａ内よりも広い。
図２、３に示すように、半導体基板１２の上面１２ａには、層間絶縁層２８が配置されている。層間絶縁層２８は、各ゲート電極２６の上面を覆っている。また、層間絶縁層２８は、幅狭部２０ｂ内の半導体基板１２の上面１２ａ全体を覆っている。幅広部２０ａ上の層間絶縁層２８には、コンタクトホール２８ａが設けられている。幅狭部２０ｂ上の層間絶縁層２８には、コンタクトホール２８ａが設けられていない。
図２、３に示すように、層間絶縁層２８上に上部電極７０が配置されている。上部電極７０は、層間絶縁層２８によって各ゲート電極２６から絶縁されている。上部電極７０は、コンタクトホール２８ａ内で半導体基板１２の上面１２ａに接している。
半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
図１〜３に示すように、半導体基板１２の内部には、複数のソース領域３０、複数のボディコンタクト領域３１、複数のボディ領域３２、ドリフト領域３３、ドレイン領域３４、複数の底部ｐ型領域３６及び複数の接続ｐ型領域３８が設けられている。
ソース領域３０、ボディコンタクト領域３１、ボディ領域３２及び接続ｐ型領域３８は、トレンチ２２の間の各半導体層に設けられている。トレンチ２２の間の各半導体層の構造は互いに等しいので、以下では、トレンチ２２の間の１つの半導体層について、ソース領域３０、ボディコンタクト領域３１、ボディ領域３２及び接続ｐ型領域３８の構造を説明する。
図１に示すように、幅広部２０ａ内に、一対の接続ｐ型領域３８が配置されている。接続ｐ型領域３８は、幅狭部２０ｂ内には配置されていない。図２に示すように、接続ｐ型領域３８は、幅広部２０ａの両側のトレンチ２２の側面に沿ってｚ方向に伸びている。各接続ｐ型領域３８は、トレンチ２２の上端から下端まで伸びている。各接続ｐ型領域３８は、側面絶縁層２４ｂと底部絶縁層２４ａに接している。
ソース領域３０は、ｎ型不純物濃度が高いｎ型領域である。図１に示すように、ソース領域３０は、半導体基板１２の上面１２ａに露出する範囲に配置されている。ソース領域３０は、上面１２ａに露出する範囲において、幅広部２０ａと幅狭部２０ｂに跨って分布している。図３に示すように、ソース領域３０は、幅狭部２０ｂ内で、幅狭部２０ｂの両側の側面絶縁層２４ｂに接している。図２に示すようにソース領域３０は、幅広部２０ａ内で、コンタクトホール２８ａ内の上部電極７０に接している。ソース領域３０は、上部電極７０にオーミック接触している。
ボディコンタクト領域３１は、ｐ型不純物濃度が高いｐ型領域である。図１に示すように、ボディコンタクト領域３１は、半導体基板１２の上面１２ａに露出する範囲に配置されている。ボディコンタクト領域３１は、幅広部２０ａ内に配置されている。上面１２ａにおいて、ボディコンタクト領域３１は、ソース領域３０に囲まれている。図２に示すように、ボディコンタクト領域３１は、幅広部２０ａ内で、コンタクトホール２８ａ内の上部電極７０に接している。ボディコンタクト領域３１は、上部電極７０にオーミック接触している。
ボディ領域３２は、ボディコンタクト領域３１よりもｐ型不純物濃度が低いｐ型領域である。図２、３に示すように、ボディ領域３２は、幅広部２０ａと幅狭部２０ｂに跨って分布している。幅狭部２０ｂ内では、ボディ領域３２は、ソース領域３０の下側に配置されている。幅狭部２０ｂ内では、ボディ領域３２は、ソース領域３０の下側で、幅狭部２０ｂの両側の側面絶縁層２４ｂに接している。幅広部２０ａ内では、ボディ領域３２は、ボディコンタクト領域３１とソース領域３０の下側に配置されている。幅広部２０ａ内において、ボディ領域３２は、各接続ｐ型領域３８に接している。
次に、ボディ領域３２よりも下側の半導体層について説明する。図２、３に示すように、各底部ｐ型領域３６は、対応するトレンチ２２の底面に臨む範囲に配置されている。各底部ｐ型領域３６は、対応するトレンチ２２の底面において、底部絶縁層２４ａに接している。各底部ｐ型領域３６は、対応するトレンチ２２の底面に沿ってｙ方向に長く伸びている。各底部ｐ型領域３６は、対応するトレンチ２２の底面全域で底部絶縁層２４ａに接している。各底部ｐ型領域３６は、その上部の接続ｐ型領域３８を介して、ボディ領域３２に接続されている。
ドリフト領域３３は、ソース領域３０よりもｎ型不純物濃度が低いｎ型領域である。図２、３に示すように、ドリフト領域３３は、幅広部２０ａと幅狭部２０ｂに跨って分布している。また、ドリフト領域３３は、各トレンチ２２の間の領域から各トレンチ２２の下端よりも下側の領域まで分布している。ドリフト領域３３は、幅広部２０ａ及び幅狭部２０ｂにおいて、ボディ領域３２の下側に配置されている。ドリフト領域３３は、ボディ領域３２によって、ソース領域３０から分離されている。幅狭部２０ｂ内のドリフト領域３３は、ボディ領域３２の下側で、幅狭部２０ｂの両側の側面絶縁層２４ｂに接している。幅広部２０ａ内のドリフト領域３３は、ボディ領域３２の下側で、各接続ｐ型領域３８に接している。また、ドリフト領域３３は、各底部ｐ型領域３６に接している。
ドレイン領域３４は、ドリフト領域３３よりもｎ型不純物濃度が高いｎ型領域である。図２、３に示すように、ドレイン領域３４は、ドリフト領域３３の下側に配置されている。ドレイン領域３４は、半導体基板１２の下面１２ｂに露出する範囲に配置されている。ドレイン領域３４は、下部電極７２にオーミック接触している。
次に、スイッチング素子１０の動作について説明する。スイッチング素子１０の使用時には、スイッチング素子１０と負荷（例えば、モータ）と電源が直列に接続される。スイッチング素子１０と負荷の直列回路に対して、電源電圧（本実施形態では、約８００Ｖ）が印加される。スイッチング素子１０のドレイン側（下部電極７２）がソース側（上部電極７０）よりも高電位となる向きで、電源電圧が印加される。ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加すると、幅狭部２０ｂ内で側面絶縁層２４ｂに接する範囲のボディ領域３２にチャネル（反転層）が形成され、スイッチング素子１０がオンする。ゲート電極２６にゲートオフ電位（ゲート閾値以下の電位）を印加すると、チャネルが消失し、スイッチング素子１０がオフする。以下、スイッチング素子１０の動作について、詳細に説明する。
スイッチング素子１０をターンオフさせる場合には、ゲート電極２６の電位をゲートオン電位からゲートオフ電位に引き下げる。すると、チャネルが消失し、下部電極７２の電位が上昇する。下部電極７２の電位が上昇する過程において、ドレイン領域３４及びドリフト領域３３の電位が上昇する。ドリフト領域３３の電位が上昇すると、ドリフト領域３３と底部ｐ型領域３６の間の容量結合によって、底部ｐ型領域３６の電位が上昇しようとする。しかしながら、ドリフト領域３３の電位が上昇する過程において、底部ｐ型領域３６から、接続ｐ型領域３８、ボディ領域３２及びボディコンタクト領域３１を介して、コンタクトホール２８ａ内の上部電極７０へホールが流れる。したがって、底部ｐ型領域３６の電位はボディ領域３２の電位と略同電位に維持される。したがって、ドリフト領域３３の電位が上昇すると、ボディ領域３２、接続ｐ型領域３８及び底部ｐ型領域３６により構成されるｐ型領域とドリフト領域３３との界面のｐｎ接合に逆電圧が印加される。このため、このｐ型領域からドリフト領域３３に空乏層が広がる。底部ｐ型領域３６からドリフト領域３３に空乏層が広がることで、ゲート電極２６の下端近傍のゲート絶縁層２４に高い電界が印加されることが抑制される。
スイッチング素子１０をターンオンさせる場合には、ゲート電極２６の電位をゲートオフ電位からゲートオン電位に引き上げる。すると、幅狭部２０ｂ内でゲート絶縁層２４に接する範囲のボディ領域３２にチャネルが形成される。チャネルによって、ソース領域３０とドリフト領域３３が接続される。すると、ドリフト領域３３の電位が低下する。すると、ボディ領域３２からドリフト領域３３に広がっていた空乏層が収縮する。このため、電子が、コンタクトホール２８ａ内の上部電極７０から、ソース領域３０、チャネル、ドリフト領域３３及びドレイン領域３４を介して下部電極７２へ流れる。また、ドリフト領域３３の電位が低下すると、ドリフト領域３３と底部ｐ型領域３６の間の容量結合によって、底部ｐ型領域３６の電位が低下しようとする。しかしながら、ドリフト領域３３の電位が低下する過程において、コンタクトホール２８ａ内の上部電極７０から、ボディコンタクト領域３１、ボディ領域３２及び接続ｐ型領域３８を介して底部ｐ型領域３６へホールが流れる。したがって、底部ｐ型領域３６の電位はボディ領域３２の電位と略同電位に維持される。したがって、ドリフト領域３３の電位が低下すると、底部ｐ型領域３６とドリフト領域３３の間の電位差が小さくなり、底部ｐ型領域３６からドリフト領域３３に広がっていた空乏層が収縮する。このため、ドリフト領域３３内の電子が流れることが可能な領域が広くなる。したがって、ドリフト領域３３の抵抗が低下し、上部電極７０から下部電極７２に向かって電子が流れ易くなる。このため、ドリフト領域３３で生じる損失が抑制される。
以上に説明したように、スイッチング素子１０では、底部ｐ型領域３６が接続ｐ型領域３８によってボディ領域３２に接続されているので、底部ｐ型領域３６からドリフト領域３３に広がっていた空乏層が、スイッチング素子１０がターンオンした後に短時間で収縮する。したがって、スイッチング素子１０は、オンした直後におけるオン抵抗が低い。
また、スイッチング素子１０では、各トレンチ２２の間に、幅広部２０ａと幅狭部２０ｂが交互に配置されており、各幅広部２０ａの上部にコンタクトホール２８ａが設けられている。このため、各幅狭部２０ｂ内のソース領域３０からコンタクトホール２８ａまでの各電流経路が短く、したがって、これらの各電流経路の抵抗が小さい。これによって、スイッチング素子１０のオン抵抗が低減されている。
また、スイッチング素子１０のオフ状態において、ボディ領域３２の下部のドリフト領域３３内に電界が集中し、ドリフト領域３３内でアバランシェ効果によってホールが発生する場合がある。スイッチング素子１０では、各幅狭部２０ｂ内のボディ領域３２からコンタクトホール２８ａまでの各電流経路が短く、したがって、これらの各電流経路の抵抗が小さい。このため、ドリフト領域３３内でアバランシェ効果によって発生したホールが、ボディ領域３２とボディコンタクト領域３１を介してコンタクトホール２８ａへ流れ易い。このため、アバランシェ効果によって発生したホールがドリフト領域３３内に滞留し難く、ドリフト領域３３内でアバランシェ効果による過電流が生じ難い。したがって、このスイッチング素子１０は、高いアバランシェ耐量を有する。
また、スイッチング素子１０では、幅狭部２０ｂ内のボディ領域３２のｘ方向の幅が狭い。このため、スイッチング素子１０がオンするときに、幅狭部２０ｂ内のボディ領域３２の全体が空乏化される。このため、スイッチング素子１０のゲート閾値が安定し易い。以下、図４、５を用いて詳細に説明する。図４は、実施形態のスイッチング素子１０のオン状態における空乏層の分布を示している。図４に示すように、オン状態において、幅狭部２０ｂ内の側面絶縁層２４ｂ近傍のボディ領域３２にチャネル１００が形成される。また、チャネル１００に隣接する範囲に、側面絶縁層２４ｂから伸びる空乏層１０２、１０４が広がっている。また、ソース領域３０からボディ領域３２へ空乏層１０６が広がっており、ドリフト領域３３からボディ領域３２へ空乏層１０８が広がっている。両側の側面絶縁層２４ｂから伸びる空乏層１０２、１０４はボディ領域３２の中央で繋がっており、このため、ボディ領域３２の全域が空乏化されている。このため、ソース領域３０及びドリフト領域３３からの空乏層１０６、１０８の伸びが抑制される。特に、トレンチ２２の間の間隔が狭いことで、ドリフト領域３３とボディ領域３２の界面のｐｎ接合に印加される電界が抑制されるので、ドリフト領域３３からボディ領域３２への空乏層１０８の伸びが抑制される。
これに対し、図５は、比較例として、トレンチ２２の間の間隔が広い場合（すなわち、ボディ領域３２のｘ方向の幅が広い場合）を示している。図５では、側面絶縁層２４ｂから伸びる空乏層１０２、１０４が繋がっておらず、ボディ領域３２の中央に非空乏化領域１１０が存在している。この場合、ソース領域３０及びドリフト領域３３からボディ領域３２に空乏層１０６、１０８が広く伸びる。図５のようにソース領域３０及びドリフト領域３３からボディ領域３２に伸びる空乏層１０６、１０８の幅が広いと、これらの空乏層１０６、１０８内の固定電荷（アクセプタイオン）からの電界がスイッチング素子１０のゲート閾値に大きく影響する。すなわち、チャネル長（側面絶縁層２４ｂに接する範囲内のボディ領域３２の厚み（すなわち、ソース領域３０とドリフト領域３３の間の距離））が短いと、空乏層１０６、１０８の範囲が空乏層１０２、１０４の範囲に対して相対的に大きくなり、ゲート閾値が低くなる。反対に、チャネル長が長いと、空乏層１０６、１０８の範囲が空乏層１０２、１０４の範囲に対して相対的に小さくなり、ゲート閾値が高くなる。このため、図５の構成では、チャネル長がばらついたときに、ゲート閾値もばらつく。特に、ＳｉＣ基板においては、チャネル長が１μｍ以下の場合に短チャネル効果が顕著に生じ、ゲート閾値のばらつきが大きくなる。
これに対し、図４に示す本実施形態の構成では、ボディ領域３２の全域が空乏化されることで、ソース領域３０及びドリフト領域３３からの空乏層１０６、１０８の影響が抑制される。したがって、チャネル長がばらついても、ゲート閾値にばらつきが生じ難い。特に、チャネル長が１μｍ以下の場合にも、ゲート閾値のばらつきを抑制することができる。また、チャネル長を１μｍ以下とすることで、スイッチング素子１０のオン抵抗を効果的に低減することができる。
次に、実施形態のスイッチング素子１０の製造方法について説明する。スイッチング素子１０は、ドレイン領域３４と同程度のｎ型不純物濃度を有するｎ型の半導体基板１２（加工前の半導体基板１２）から製造される。図６〜１７は、スイッチング素子１０の製造過程における断面を示している。なお、図６〜１７において、左側の断面は図２に相当する範囲の断面を示しており、右側の断面は図３に相当する範囲の断面を示している。以下では、図２に相当する範囲（幅広部２０ａを形成すべき範囲）を第１範囲１１１といい、図３に相当する範囲（幅狭部２０ｂを形成すべき範囲）を第２範囲１１２という。
まず、エピタキシャル成長、イオン注入等によって、図６に示すように、ドレイン領域３４上に、ドリフト領域３３、ボディ領域３２、ソース領域３０及びボディコンタクト領域３１を形成する。なお、ボディコンタクト領域３１は、第１範囲１１１内にのみ形成する。次に、図７に示すように、半導体基板１２の上面１２ａ上に開口２００ａを有するマスク２００を形成し、開口２００ａ内の上面１２ａをエッチングする。これによって、トレンチ２２を形成する。なお、この段階では、第１範囲１１１内と第２範囲１１２内とで、トレンチ２２の幅は略等しい。
次に、図８に示すように、上面１２ａに対して傾斜した方向に沿って、トレンチ２２の側面にｐ型不純物を注入する。これによって、接続ｐ型領域３８を形成する。ここでは、半導体基板１２を、２００℃〜５００℃に加熱しながらｐ型不純物を注入する。また、ここでは、ｐ型不純物を注入する方向を変更することで、トレンチ２２の両側の側面に接続ｐ型領域３８を形成する。この段階では、第１範囲１１１と第２範囲１１２の両方に接続ｐ型領域３８が形成される。
次に、図９に示すように、マスク２００の表面とトレンチ２２の内部を覆うマスク２１０を形成する。次に、図１０に示すように、第２範囲１１２内のトレンチ２２の内部のマスク２１０をエッチングにより除去する。第１範囲１１１の全域は、マスク２１０に覆われた状態に維持される。また、第２範囲１１２のマスク２００の上面は、マスク２１０に覆われた状態に維持される。
次に、図１１に示すように、等方性エッチングによって、第２範囲１１２内のトレンチ２２の内面をエッチングする。これによって、第２範囲１１２内の接続ｐ型領域３８を除去する。また、これによって、第２範囲１１２内のトレンチ２２の幅を拡大する。その結果、第２範囲１１２内に、トレンチ２２の間の間隔が狭い幅狭部２０ｂが形成される。第１範囲１１１内の半導体基板１２は、マスク２１０に覆われているので、エッチングされない。このため、第１範囲１１１内では第２範囲１１２内よりも、トレンチ２２の間の間隔が広い。すなわち、第１範囲１１１内のトレンチ２２の間の領域が、幅広部２０ａとなる。その結果、図１に示すように、トレンチ２２の間に幅広部２０ａと幅狭部２０ｂがｙ方向に沿って交互に配置された構造が形成される。
次に、図１２に示すように、マスク２１０とマスク２００をエッチングにより除去する。次に、図１３に示すように、半導体基板１２の上面１２ａとトレンチ２２の内面に、保護酸化膜２２０を成長させる。次に、図１４に示すように、各トレンチ２２の底面にｐ型不純物を注入することによって、底部ｐ型領域３６を形成する。次に、図１５に示すように、保護酸化膜２２０を除去し、トレンチ２２内にゲート絶縁層２４とゲート電極２６を形成する。
次に、図１６に示すように、半導体基板１２の上面１２ａ上に、層間絶縁層２８を形成する。層間絶縁層２８は、上面１２ａの全域とゲート電極２６の上面の全域を覆うように形成される。次に、図１７に示すように、層間絶縁層２８の一部をエッチングすることによって、コンタクトホール２８ａを形成する。ここでは、幅広部２０ａを覆う部分の層間絶縁層２８にコンタクトホール２８ａを形成する。幅広部２０ａの幅が広いので、幅広部２０ａ上に比較的サイズが大きいコンタクトホール２８ａを形成することができる。したがって、コンタクトホール２８ａを高い形状精度で形成することができる。また、幅広部２０ａの幅が広いので、コンタクトホール２８ａとゲート電極２６との間のクリアランスを比較的広く設けることができる。したがって、コンタクトホール２８ａの位置ずれが生じても、コンタクトホール２８ａがゲート電極２６上に配置されることを防止することができる。このように、幅広部２０ａの幅が広いので、コンタクトホール２８ａを好適に形成することができる。
その後、コンタクトホール２８ａ内でボディコンタクト領域３１及びソース領域３０に接するように、上部電極７０を形成する。次に、半導体基板１２の下面１２ｂに、下部電極７２を形成する。以上の工程によって、図１〜３に示すスイッチング素子１０が完成する。
以上に説明したように、実施形態の製造方法では、幅広部２０ａにコンタクトホール２８ａを形成するので、コンタクトホール２８ａを安定して形成することができる。
また、この製造方法では、トレンチ２２の側面全域にｐ型不純物を注入して接続ｐ型領域３８を形成し、その後、接続ｐ型領域３８を部分的にエッチングすることで、トレンチ２２の側面の一部に接続ｐ型領域３８が存在する構造を形成する。別の方法として、トレンチ２２の側面の一部にｐ型不純物を注入することでこの構造を得ることもできるが、この場合、トレンチ２２の側面を部分的に覆うマスクが必要となる。このようにトレンチ２２の側面を部分的に覆うようにパターニングされたマスクは、一般に、レジスト樹脂により形成される。レジスト樹脂をマスクとして用いる場合には、半導体基板１２を加熱しながらイオン注入を行うことができない。したがって、この場合には、接続ｐ型領域中に高密度に結晶欠陥が形成される。このように形成された結晶欠陥は、ＳｉＣ基板においては、回復させることが難しい。これに対し、上記の実施形態では、トレンチ２２の側面にｐ型不純物を注入するときにレジスト樹脂のマスクを用いないので、半導体基板１２を加熱しながらイオン注入を実施することができる。したがって、結晶欠陥密度が低い接続ｐ型領域３８を形成することができる。このため、この方法によれば、リーク電流が少ないスイッチング素子１０を製造することができる。
また、この製造方法では、トレンチ２２の側面をエッチングすることでトレンチ２２の幅を広げ、幅を広げた部分がチャネル領域（チャネルが形成される領域）となる。トレンチ２２の側面をエッチングすると、そのエッチングした部分で側面の凹凸が低減される。このため、チャネルが形成されたときに、チャネルの電子移動度が高くなる。このため、この方法によれば、よりオン抵抗が低いスイッチング素子１０を製造することができる。
なお、上述した実施形態では、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）に本明細書に開示の技術を適用してもよい。例えば、上述したスイッチング素子１０において、下部電極７２に対して接触する部分にｐ型のコレクタ領域を設けることで、ＩＧＢＴを得ることができる。
また、上述した実施形態では、チャネルが形成されるときに幅狭部２０ｂ内のボディ領域３２全体が空乏化されるように、幅狭部２０ｂの幅が設定されていた。しかしながら、チャネルが形成されるときに、幅狭部２０ｂ内のボディ領域３２の一部に非空乏化領域が残存してもよい。このような構成でも、幅狭部２０ｂの幅が狭いことで、ゲート閾値のばらつきを抑制することができる。但し、チャネルが形成されるときに幅狭部２０ｂ内のボディ領域３２全体が空乏化される方が、ゲート閾値のばらつきをより効果的に抑制することができる。
また、上述した実施形態では、トレンチ２２の幅が変化することで、幅広部２０ａと幅狭部２０ｂが設けられていた。しかしながら、トレンチ２２が折れ曲がることで、幅広部２０ａと幅狭部２０ｂが設けられていてもよい。
また、上述した実施形態では、ボディ領域３２が幅狭部２０ｂから幅広部２０ａまで伸びており、幅広部２０ａ内でボディ領域３２がボディコンタクト領域３１に接続されていた。しかしながら、別の態様でボディ領域３２がボディコンタクト領域３１に接続されていてもよい。例えば、ボディコンタクト領域３１が幅広部２０ａから幅狭部２０ｂまで伸びており、幅狭部２０ｂ内でボディ領域３２がボディコンタクト領域３１に接続されていてもよい。この場合、ボディ領域３２が幅広部２０ｂまで伸びていなくてもよい。
上述した実施形態の構成要素と、請求項の構成要素との関係について説明する。実施形態のボディ領域３２を挟む一対のトレンチの一方は、請求項の第１トレンチの一例である。また、そのトレンチの内部及び周辺に設けられているゲート絶縁層、ゲート電極、底部ｐ型領域及び接続ｐ型領域は、請求項の第１ゲート絶縁層、第１ゲート電極、第１底部ｐ型領域及び第１接続ｐ型領域の一例である。実施形態のボディ領域３２を挟む一対のトレンチの他方は、請求項の第２トレンチの一例である。また、そのトレンチの内部及び周辺に設けられているゲート絶縁層、ゲート電極、底部ｐ型領域及び接続ｐ型領域は、請求項の第２ゲート絶縁層、第２ゲート電極、第２底部ｐ型領域及び第２接続ｐ型領域の一例である。実施形態の上部電極は、請求項の第１電極の一例である。実施形態の下部電極は、請求項の第２電極の一例である。実施形態のソース領域は、請求項の上部ｎ型領域の一例である。実施形態のドリフト領域及びドレイン領域は、請求項の下部ｎ型領域の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例のスイッチング素子では、ボディ領域と下部ｎ型領域が、幅広部から幅狭部まで伸びていてもよい。半導体基板が、第１トレンチの底面で第１ゲート絶縁層に接している第１底部ｐ型領域と、第２トレンチの底面で第２ゲート絶縁層に接している第２底部ｐ型領域と、幅広部内で第１トレンチの側面に沿って伸びているとともにボディ領域と第１底部ｐ型領域の間を接続している第１接続ｐ型領域と、幅広部内で第２トレンチの側面に沿って伸びているとともにボディ領域と第２底部ｐ型領域の間を接続している第２接続ｐ型領域をさらに有していてもよい。
この構造によれば、スイッチング素子がオフするときに、各底部ｐ型領域から下部ｎ型領域に伸びる空乏層によって、各トレンチの底部で各ゲート絶縁層に印加される電界が緩和される。また、スイッチング素子がオンするときに、各接続ｐ型領域を介して各底部ｐ型領域に電荷が供給されることで、各底部ｐ型領域から下部ｎ型領域に伸びていた空乏層が短時間で収縮する。したがって、下部ｎ型領域の電流経路が広く、スイッチング素子のオン抵抗が低くなる。
本明細書が開示する一例のスイッチング素子では、半導体基板がＳｉＣ基板であり、第１ゲート絶縁層に接する範囲及び第２ゲート絶縁層に接する範囲において、上部ｎ型領域と下部ｎ型領域の間のボディ領域の厚みが１μｍ以下であってもよい。
上記ボディ領域の厚みは、チャネル長に相当する。一般に、ＳｉＣ基板では、チャネル長が１μｍ以下になると、短チャネル効果が顕著に現れ、ゲート閾値のばらつきが極めて大きくなる。しかしながら、本明細書に開示の構造では、チャネル長を１μｍ以下としてもゲート閾値のばらつきが抑制される。また、このようにチャネル長を短くすることで、スイッチング素子のオン抵抗を低減できる。
また、本明細書では、スイッチング素子の製造方法を提供する。本明細書が開示する製造方法は、トレンチ形成工程と幅拡大工程を有する。前記トレンチ形成工程では、半導体基板の上面に、第１トレンチと、前記第１トレンチから間隔を開けて配置されている第２トレンチを形成する。前記幅拡大工程では、前記第１トレンチと前記第２トレンチの長手方向に沿ってエッチング領域と非エッチング領域とが交互に現れるように前記エッチング領域を設定し、前記エッチング領域内の前記第１トレンチと前記第２トレンチの側面をエッチングすることによって、前記エッチング領域内の前記第１トレンチと前記第２トレンチの幅を拡大する。前記幅拡大工程では、前記エッチング領域内の前記第１トレンチと前記第２トレンチの間に、前記非エッチング領域内の前記第１トレンチと前記第２トレンチの間に位置する幅広部よりも前記第１トレンチと前記第２トレンチの間の間隔が狭い幅狭部を形成する。前記製造方法により製造される前記スイッチング素子が、前記第１トレンチの内面を覆う第１ゲート絶縁層と、前記第２トレンチの内面を覆う第２ゲート絶縁層と、前記第１トレンチ内に配置されているとともに前記第１ゲート絶縁層によって前記半導体基板から絶縁されている第１ゲート電極と、前記第２トレンチ内に配置されているとともに前記第２ゲート絶縁層によって前記半導体基板から絶縁されている第２ゲート電極と、前記第１ゲート電極の上面と前記第２ゲート電極の上面と前記半導体基板の上面を覆うとともに前記幅広部上にコンタクトホールを有する層間絶縁層と、前記層間絶縁層上に配置されているとともに前記コンタクトホール内で前記半導体基板に接する第１電極と、第２電極を有している。製造される前記スイッチング素子の前記半導体基板が、上部ｎ型領域、ボディコンタクト領域、ボディ領域及び下部ｎ型領域を有している。前記上部ｎ型領域は、前記幅広部から前記幅狭部まで伸びており、前記幅狭部内で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記幅広部内で前記コンタクトホール内の前記第１電極に接している。前記ボディコンタクト領域は、前記幅広部内で前記コンタクトホール内の前記第１電極に接しているｐ型領域である。前記ボディ領域は、前記幅狭部内の前記上部ｎ型領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記ボディコンタクト領域に接続されており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型領域である。前記下部ｎ型領域は、前記幅狭部内の前記ボディ領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記第２電極に接している。
この製造方法によれば、製造されるスイッチング素子の間でゲート閾値のばらつきを抑制することができるとともに、各幅広部にコンタクトホールを好適に形成することができる。
本明細書が開示する一例の製造方法は、前記エッチング領域内の前記第１トレンチと前記第２トレンチの幅を拡大する前記工程よりも前に、前記第１トレンチと前記第２トレンチの側面にｐ型不純物を注入することによって、前記第１トレンチの側面に沿って伸びている第１接続ｐ型領域と前記第２トレンチの側面に沿って伸びている第２接続ｐ型領域を形成する工程と、前記第１トレンチと前記第２トレンチの底面にｐ型不純物を注入することによって、前記第１トレンチの底面に露出する第１底部ｐ型領域と前記第２トレンチの底面に露出する第２底部ｐ型領域を形成する工程をさらに有していてもよい。前記エッチング領域内の前記第１トレンチと前記第２トレンチの幅を拡大する前記工程では、前記エッチング領域内の前記第１接続ｐ型領域と前記第２接続ｐ型領域をエッチングにより除去してもよい。製造される前記スイッチング素子において、前記ボディ領域と前記下部ｎ型領域が前記幅広部から前記幅狭部まで伸びており、前記第１接続ｐ型領域が前記幅広部内で前記ボディ領域と前記第１底部ｐ型領域の間を接続しており、前記第２接続ｐ型領域が前記幅広部内で前記ボディ領域と前記第２底部ｐ型領域の間を接続していてもよい。
この製造方法では、各トレンチの側面にｐ型不純物を注入して形成した各接続ｐ型領域を、その後にエッチング領域内において除去し、非エッチング領域内に残存させる。このようにして、各トレンチの側面に部分的に各接続ｐ型領域を設けることができる。この方法では、トレンチの側面にｐ型不純物を注入するときにトレンチの側面を覆うマスクが不要であるので、マスクの耐熱性に制限されることなく、高温での不純物注入を行うことができる。このため、各接続ｐ型領域に結晶欠陥が生じ難い。したがって、各接続領域を介して漏れ電流が生じることを抑制することができる。また、エッチング領域内において、トレンチの幅を拡大する工程と接続ｐ型領域を除去する工程を同時に行うことができるので、効率的にスイッチング素子を製造することができる。
本明細書が開示する一例の製造方法では、前記半導体基板がＳｉＣ基板であってもよい。また、製造される前記スイッチング素子において、前記第１ゲート絶縁層に接する範囲及び前記第２ゲート絶縁層に接する範囲において、前記上部ｎ型領域と前記下部ｎ型領域の間の前記ボディ領域の厚みが１μｍ以下であってもよい。
この製造方法によれば、短チャネル効果によるゲート閾値のばらつきを抑制しながら、スイッチング素子のオン抵抗を低減することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：スイッチング素子
１２ ：半導体基板
２０ａ ：幅広部
２０ｂ ：幅狭部
２２ ：トレンチ
２４ ：ゲート絶縁層
２６ ：ゲート電極
２８ ：層間絶縁層
２８ａ ：コンタクトホール
３０ ：ソース領域
３１ ：ボディコンタクト領域
３２ ：ボディ領域
３３ ：ドリフト領域
３４ ：ドレイン領域
３６ ：底部ｐ型領域
３８ ：接続ｐ型領域
７０ ：上部電極
７２ ：下部電極

Claims (5)

  1. スイッチング素子であって、
    半導体基板と、
    前記半導体基板の上面に設けられた第１トレンチと、
    前記半導体基板の前記上面に設けられており、前記第１トレンチから間隔を開けて配置されている第２トレンチと、
    前記第１トレンチの内面を覆う第１ゲート絶縁層と、
    前記第２トレンチの内面を覆う第２ゲート絶縁層と、
    前記第１トレンチ内に配置されており、前記第１ゲート絶縁層によって前記半導体基板から絶縁されている第１ゲート電極と、
    前記第２トレンチ内に配置されており、前記第２ゲート絶縁層によって前記半導体基板から絶縁されている第２ゲート電極と、
    前記第１ゲート電極の上面と前記第２ゲート電極の上面と前記半導体基板の前記上面を覆う層間絶縁層と、
    前記層間絶縁層上に配置されている第１電極と、
    第２電極、
    を有しており、
    前記半導体基板の前記上面において、前記第１トレンチと前記第２トレンチの間に、幅広部と、前記幅広部よりも前記第１トレンチと前記第２トレンチの間の間隔が狭い幅狭部とが交互に配置されており、
    前記層間絶縁層が、前記幅広部上にコンタクトホールを有し、
    前記第１電極が、前記コンタクトホール内で前記半導体基板に接しており、
    前記半導体基板が、
    前記幅広部から前記幅狭部まで伸びており、前記幅狭部内で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記幅広部内で前記コンタクトホール内の前記第１電極に接している上部ｎ型領域と、
    前記幅広部内で前記コンタクトホール内の前記第１電極に接しているｐ型のボディコンタクト領域と、
    前記幅広部から前記幅狭部まで伸びており、前記幅狭部内の前記上部ｎ型領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記ボディコンタクト領域に接続されており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型のボディ領域と、
    前記幅広部から前記幅狭部まで伸びており、前記幅狭部内の前記ボディ領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記第２電極に接している下部ｎ型領域と、
    前記第１トレンチの底面で前記第１ゲート絶縁層に接している第１底部ｐ型領域と、
    前記第２トレンチの底面で前記第２ゲート絶縁層に接している第２底部ｐ型領域と、
    前記幅広部内で前記第１トレンチの側面に沿って伸びており、前記ボディ領域と前記第１底部ｐ型領域の間を接続している第１接続ｐ型領域と、
    前記幅広部内で前記第２トレンチの側面に沿って伸びており、前記ボディ領域と前記第２底部ｐ型領域の間を接続している第２接続ｐ型領域、
    を有する、
    ことを特徴とするスイッチング素子。
  2. 前記半導体基板がＳｉＣ基板であり、
    前記第１ゲート絶縁層に接する範囲及び前記第２ゲート絶縁層に接する範囲において、前記上部ｎ型領域と前記下部ｎ型領域の間の前記ボディ領域の厚みが１μｍ以下であることを特徴とする請求項１のスイッチング素子。
  3. スイッチング素子の製造方法であって、
    半導体基板の上面に、第１トレンチと、前記第１トレンチから間隔を開けて配置されている第２トレンチを形成する工程と、
    前記第１トレンチと前記第２トレンチの長手方向に沿ってエッチング領域と非エッチング領域とが交互に現れるように前記エッチング領域を設定し、前記エッチング領域内の前記第１トレンチと前記第２トレンチの側面をエッチングすることによって、前記エッチング領域内の前記第１トレンチと前記第２トレンチの幅を拡大する工程であって、前記エッチング領域内の前記第１トレンチと前記第２トレンチの間に、前記非エッチング領域内の前記第１トレンチと前記第２トレンチの間に位置する幅広部よりも前記第１トレンチと前記第２トレンチの間の間隔が狭い幅狭部を形成する工程、
    を有しており、
    製造される前記スイッチング素子が、
    前記第１トレンチの内面を覆う第１ゲート絶縁層と、
    前記第２トレンチの内面を覆う第２ゲート絶縁層と、
    前記第１トレンチ内に配置されており、前記第１ゲート絶縁層によって前記半導体基板から絶縁されている第１ゲート電極と、
    前記第２トレンチ内に配置されており、前記第２ゲート絶縁層によって前記半導体基板から絶縁されている第２ゲート電極と、
    前記第１ゲート電極の上面と前記第２ゲート電極の上面と前記半導体基板の上面を覆い、前記幅広部上にコンタクトホールを有する層間絶縁層と、
    前記層間絶縁層上に配置されており、前記コンタクトホール内で前記半導体基板に接する第１電極と、
    第２電極、
    を有しており、
    製造される前記スイッチング素子の前記半導体基板が、
    前記幅広部から前記幅狭部まで伸びており、前記幅狭部内で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記幅広部内で前記コンタクトホール内の前記第１電極に接している上部ｎ型領域と、
    前記幅広部内で前記コンタクトホール内の前記第１電極に接しているｐ型のボディコンタクト領域と、
    前記幅狭部内の前記上部ｎ型領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記ボディコンタクト領域に接続されており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型のボディ領域と、
    前記幅狭部内の前記ボディ領域の下側で前記第１ゲート絶縁層と前記第２ゲート絶縁層に接しており、前記第２電極に接している下部ｎ型領域、
    を有する、
    ことを特徴とする製造方法。
  4. 前記エッチング領域内の前記第１トレンチと前記第２トレンチの幅を拡大する前記工程よりも前に、前記第１トレンチと前記第２トレンチの側面にｐ型不純物を注入することによって、前記第１トレンチの側面に沿って伸びている第１接続ｐ型領域と前記第２トレンチの側面に沿って伸びている第２接続ｐ型領域を形成する工程と、
    前記第１トレンチと前記第２トレンチの底面にｐ型不純物を注入することによって、前記第１トレンチの底面に露出する第１底部ｐ型領域と前記第２トレンチの底面に露出する第２底部ｐ型領域を形成する工程、
    をさらに有しており、
    前記エッチング領域内の前記第１トレンチと前記第２トレンチの幅を拡大する前記工程では、前記エッチング領域内の前記第１接続ｐ型領域と前記第２接続ｐ型領域をエッチングにより除去し、
    製造される前記スイッチング素子において、
    前記ボディ領域と前記下部ｎ型領域が、前記幅広部から前記幅狭部まで伸びており、
    前記第１接続ｐ型領域が、前記幅広部内で前記ボディ領域と前記第１底部ｐ型領域の間を接続しており、
    前記第２接続ｐ型領域が、前記幅広部内で前記ボディ領域と前記第２底部ｐ型領域の間を接続している、
    ことを特徴とする請求項３の製造方法。
  5. 前記半導体基板がＳｉＣ基板であり、
    製造される前記スイッチング素子において、
    前記第１ゲート絶縁層に接する範囲及び前記第２ゲート絶縁層に接する範囲において、前記上部ｎ型領域と前記下部ｎ型領域の間の前記ボディ領域の厚みが１μｍ以下であることを特徴とする請求項３または４の製造方法。
JP2017028107A 2017-02-17 2017-02-17 スイッチング素子とその製造方法 Active JP6784921B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017028107A JP6784921B2 (ja) 2017-02-17 2017-02-17 スイッチング素子とその製造方法
US15/855,081 US10326015B2 (en) 2017-02-17 2017-12-27 Switching element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017028107A JP6784921B2 (ja) 2017-02-17 2017-02-17 スイッチング素子とその製造方法

Publications (2)

Publication Number Publication Date
JP2018133528A JP2018133528A (ja) 2018-08-23
JP6784921B2 true JP6784921B2 (ja) 2020-11-18

Family

ID=63167605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017028107A Active JP6784921B2 (ja) 2017-02-17 2017-02-17 スイッチング素子とその製造方法

Country Status (2)

Country Link
US (1) US10326015B2 (ja)
JP (1) JP6784921B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6687504B2 (ja) * 2016-12-19 2020-04-22 トヨタ自動車株式会社 スイッチング素子の製造方法
IT201900013416A1 (it) * 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
EP4128362B8 (en) * 2021-03-22 2023-12-27 Hitachi Energy Ltd Power semiconductor device
CN113345965B (zh) * 2021-08-05 2021-11-09 浙江大学杭州国际科创中心 一种具有电场屏蔽结构的沟槽栅mosfet器件
CN116435338B (zh) * 2023-03-30 2024-04-05 芯联动力科技(绍兴)有限公司 一种半导体器件及电子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP2008288459A (ja) * 2007-05-18 2008-11-27 Toyota Industries Corp 半導体装置
JP5147341B2 (ja) * 2007-09-21 2013-02-20 パナソニック株式会社 半導体装置
JP2009259968A (ja) * 2008-04-15 2009-11-05 Nec Electronics Corp 半導体装置及びその製造方法
CN102037564B (zh) * 2008-05-20 2013-04-10 罗姆股份有限公司 半导体装置
JP2010206002A (ja) * 2009-03-04 2010-09-16 Fuji Electric Systems Co Ltd ｐチャネル型炭化珪素ＭＯＳＦＥＴ
US8653589B2 (en) * 2009-04-15 2014-02-18 Force Mos Technology Co., Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
JP5586887B2 (ja) 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
JP5717661B2 (ja) * 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
JP5866002B2 (ja) * 2012-04-23 2016-02-17 三菱電機株式会社 半導体装置及びその製造方法
JP5920010B2 (ja) * 2012-05-18 2016-05-18 住友電気工業株式会社 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP2017191817A (ja) 2016-04-11 2017-10-19 トヨタ自動車株式会社 スイッチング素子の製造方法

Also Published As

Publication number Publication date
JP2018133528A (ja) 2018-08-23
US10326015B2 (en) 2019-06-18
US20180240906A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
JP6784921B2 (ja) スイッチング素子とその製造方法
TWI605596B (zh) 絕緣閘切換裝置及其製造方法
US20170373154A1 (en) Semiconductor device and method of manufacturing the same
US9954096B2 (en) Switching device and method of manufacturing the same
JP2019519938A (ja) 短チャネルトレンチ型パワーｍｏｓｆｅｔ
JP2019087611A (ja) スイッチング素子とその製造方法
US10243035B2 (en) Method of manufacturing switching element
JP2017195224A (ja) スイッチング素子
US10121862B2 (en) Switching device and method of manufacturing the same
CN113826213A (zh) 碳化硅半导体装置及其制造方法
JP7127389B2 (ja) 炭化珪素半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2017174961A (ja) スイッチング素子の製造方法
TWI462294B (zh) Semiconductor element and manufacturing method thereof
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
JP7127315B2 (ja) 炭化珪素半導体装置およびその製造方法
CN109075197B (zh) 半导体开关元件
KR20160056636A (ko) 반도체 소자 및 그 제조 방법
JP6450659B2 (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子
JP2019165164A (ja) 炭化珪素半導体装置およびその製造方法
JP7151395B2 (ja) 半導体装置の製造方法
KR101875634B1 (ko) 반도체 소자 및 그 제조 방법
JP2017188562A (ja) スイッチング素子とその製造方法
JP2019040987A (ja) スイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200826

TRDD Decision of grant or rejection written
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R151 Written notification of patent or utility model registration

Ref document number: 6784921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151