JP5717661B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5717661B2
JP5717661B2 JP2012010731A JP2012010731A JP5717661B2 JP 5717661 B2 JP5717661 B2 JP 5717661B2 JP 2012010731 A JP2012010731 A JP 2012010731A JP 2012010731 A JP2012010731 A JP 2012010731A JP 5717661 B2 JP5717661 B2 JP 5717661B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
trench
conductivity type
carbide region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012010731A
Other languages
English (en)
Other versions
JP2012199515A (ja
Inventor
幸雄 中林
幸雄 中林
四戸　孝
孝 四戸
敦子 山下
敦子 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012010731A priority Critical patent/JP5717661B2/ja
Priority to US13/411,789 priority patent/US9041008B2/en
Publication of JP2012199515A publication Critical patent/JP2012199515A/ja
Application granted granted Critical
Publication of JP5717661B2 publication Critical patent/JP5717661B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置とその製造方法に関する。
次世代のパワー半導体デバイス材料として期待されている炭化珪素（ＳｉＣ）は、シリコン（珪素、Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、及び熱伝導率が約３倍と優れた物性値を有している。この特性を活用すれば、超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
このような炭化珪素の特性を利用した高耐圧半導体装置は、種々存在するが、ウェル領域とソース領域をイオン注入で形成するＤｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ(以下、ＤＩＭＯＳＦＥＴと称する)がよく知られている。ＤＩＭＯＳＦＥＴは、イオン注入法により精度良くチャネル形成ができるプレーナプロセスを用いるため、製造が容易である。また、ゲ−ト駆動が電圧制御であるためドライブ回路の電力を小さくでき、並列動作にも適した素子である。
しかしながら、シリコンＭＯＳＦＥＴの製造で行われている熱拡散によるセルフアラインプロセスが、炭化珪素では利用できない。このため、炭化珪素ＭＯＳＦＥＴのチャネル領域を形成する際、チャネル長を決定するウェル領域、ソース領域を２枚のマスクを用いて、個別にイオン注入を行っている。オン抵抗を低減するためには、チャネル部分の抵抗低減が必要である。しかしながら、チャネル長を２枚のマスクを用いて規定する際の合わせずれによるチャネル長のばらつきが生じ微細化の妨げとなっていた。
これに対し、ドライエッチングによりトレンチを形成し、その側壁にＭＯＳチャネルを設けるトレンチＭＯＳＦＥＴの製造においては、トレンチとｐウェル領域の重なった領域がチャネルとなる。このため、チャネル長はマスクの合わせ精度に依らない。したがって、ｐウェル領域とｎ＋ソース領域のイオン注入の深さを変更することによって、短チャネル化を容易に実現できる。しかしながら、トレンチ底部および端部のゲート絶縁膜に過大な電界が印加されるため、ゲート絶縁膜の絶縁破壊が懸念される。
特開２００３−６９０４２号公報
Ｊ．Ｔａｎ ｅｔ ａｌ．ＩＥＥＥ Ｅｌｅｃｔｏｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．，Ｖｏｌ．１９，ｐ．４８７，１９９８
本発明が解決しようとする課題は、ゲート絶縁膜の耐圧が向上する半導体装置およびその製造方法を提供することにある。
実施形態の半導体装置は、第１と第２の主面を有する第１導電型の炭化珪素基板と、炭化珪素基板の第１の主面上に形成された第１導電型の炭化珪素層と、炭化珪素層の表層部に形成された第２導電型の第１の炭化珪素領域と、第１の炭化珪素領域の表層部に形成された第１導電型の第２の炭化珪素領域と、を備える。そして、第１および第２の炭化珪素領域を貫通して形成されたトレンチと、トレンチの底部および側面部に形成され、第１の炭化珪素領域に接し、トレンチと炭化珪素層の間に挟まれて形成された第２導電型の第３の炭化珪素領域と、を備える。さらに、トレンチ内の第１の炭化珪素領域、第２の炭化珪素領域、および、第３の炭化珪素領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、第２の炭化珪素領域上に形成される第１の電極と、第２の主面上に形成される第２の電極と、を備え、トレンチの側面部の第３の炭化珪素領域の厚さｔが、下記（式１）をみたす。
ｔ≦(２εｓψｂｉＮｄ／ｑＮａ（Ｎａ＋Ｎｄ）) １／２ ・・・（式１）
（ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ ２ ）、Ｎｄは上記炭化珪素層の不純物濃度、Ｎａは上記第３の炭化珪素領域の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率）
第１の実施形態の半導体装置の模式図である。 第１の実施形態の半導体装置における空乏層の伸びを示す模式図である。 図１のＡＡ線におけるポテンシャル分布を示す図である。 第２の実施形態の半導体装置の製造方法を示す工程断面図である。 第２の実施形態の半導体装置の製造方法を示す工程断面図である。 第２の実施形態の半導体装置の製造方法を示す工程断面図である。 第２の実施形態の半導体装置の製造方法を示す工程断面図である。 第２の実施形態の半導体装置の製造方法を示す工程断面図である。 第３の実施形態の半導体装置の模式図である。 第３の実施形態の半導体装置における空乏層の伸びを示す模式図である。 図９のＢＢ線におけるポテンシャル分布を示す図である。 第４の実施形態の半導体装置の製造方法を示す工程断面図である。 第４の実施形態の半導体装置の製造方法を示す工程断面図である。 第４の実施形態の半導体装置の製造方法を示す工程断面図である。 第４の実施形態の半導体装置の製造方法を示す工程断面図である。 第４の実施形態の半導体装置の製造方法を示す工程断面図である。
以下、図面を参照しつつ実施形態について説明する。なお、図面は模式的なものであり、形状、厚みと平面寸法との関係、各層の厚みの比率などは、現実のものと異なる。ここでは、第１導電型をｎ型、第２導電型をｐ型として、ｎチャネル型ＭＯＳＦＥＴの例を挙げるが、ドーパント等を適切に変更すれば、第１導電型をｐ型、第２導電型をｎ型として、ｐチャネル型ＭＯＳＦＥＴにも適用可能である。また、文中の「上側」、「下側」とは、図面を基準としている。
（第１の実施形態）
図１は、第１の実施形態の半導体装置を示す模式図である。図１（ａ）は断面図、図１（ｂ）は斜視図である。
本実施形態の半導体装置１００は、炭化珪素（ＳｉＣ）のｎチャネル型の縦型ＭＯＳＦＥＴである。図１に示すように、半導体装置１００は、第１と第２の主面を備えるドレイン層（炭化珪素基板）１０を備えている。ここで、第１の主面はドレイン層１０の図の上側の面、第２の主面は図の下側の面である。ドレイン層１０は、たとえば、不純物濃度が５×１０１８〜１×１０１９ｃｍ−３程度のｎ＋型の六方晶炭化珪素である。
ドレイン層（炭化珪素基板）１０の第１の主面上には、ｎ型のドリフト層（炭化珪素層）１２が形成される。ドリフト層１２は、たとえば、不純物濃度５×１０１５〜２×１０１６ｃｍ−３程度のｎ―型の六方晶炭化珪素である。
ドリフト層（炭化珪素層）１２の表層部には、ｐ型のｐウェル領域（第１の炭化珪素領域）１４が形成されている。ｐウェル領域１４は、たとえば、不純物濃度が１×１０１７〜５×１０１７ｃｍ−３程度のｐ型の六方晶炭化珪素である。
ｐウェル領域（第１の炭化珪素領域）１４の表層部には、ｎ型のソース領域（第２の炭化珪素領域）１６が形成されている。ソース領域１６は、たとえば、不純物濃度１×１０２０程度のｎ＋型の六方晶炭化珪素である。
そして、ｐウェル領域（第１の炭化珪素領域）１４およびソース領域（第２の炭化珪素領域）１６を貫通するトレンチ１８が形成されている。
さらに、トレンチ１８の底部および側面部には、ｐ型の電界緩和領域（第３の炭化珪素領域）２０が形成されている。電界緩和領域２０は、ｐウェル領域１４にｐウェル領域１４の下側で接し、トレンチ１８とドリフト層１２の間に挟まれて形成されている。電界緩和領域２０は、例えば、不純物濃度が１×１０１６〜５×１０１７ｃｍ−３程度のｐ型の六方晶炭化珪素である。
トレンチ１８内のｐウェル領域１４（第１の炭化珪素領域）、ソース領域（第２の炭化珪素領域）１６、および、電界緩和領域（第３の炭化珪素領域）２０上に、ゲート絶縁膜２２が形成されている。ゲート絶縁膜２２は、例えば、シリコン酸化膜である。ゲート絶縁膜２２としては、シリコン酸化膜の他にも、たとえば、シリコン窒化膜、シリコン酸窒化膜を適用することが可能である。また、シリコン酸化膜、シリコン窒化膜、または、シリコン酸窒化膜のいずれかの膜の２層以上の積層膜を適用することも可能である。また、ゲート絶縁膜２２として、たとえば、タンタル酸化膜、ハフニウム酸化膜等の高誘電体膜を適用することも可能である。
ゲート絶縁膜２２上にはゲート電極２４が形成される。ゲート電極２４は、たとえば、ｎ型の多結晶シリコンである。なお、ゲート電極２４として、たとえば、アルミニウム（Ａｌ）等の金属電極を用いてもかまわない。
ソース領域１６上には、ソース電極（第１の電極）２６が形成される。ソース電極２６は、たとえば、バリアメタルとなるニッケルとアルミニウムの積層膜で形成される。
ドレイン層１０の第２の主面上には、ドレイン電極（第２の電極）２８が形成される。ドレイン電極２８は、たとえば、バリアメタルとなるニッケルとアルミニウムの積層膜で形成される。
また、半導体装置１００は、ｐウェル領域１４に電位を与えるための図示しないｐウェル電極を備えていてもかまわない。
なお、本実施形態において、ｎ型不純物は、例えば、窒素（Ｎ）やリン（Ｐ）が好ましいが、ヒ素（Ａｓ）等を適用することも可能である。また、ｐ型不純物は、例えば、アルミニウム（Ａｌ）が好ましいが、ボロン（Ｂ）等を適用することも可能である。
半導体装置１００は、ノーマリーオフ型の縦型ＭＯＳＦＥＴである。ソース領域１６とドレイン層１０との間に電圧が印可され、ゲート電極２４の印可電圧を制御することにより、ソース領域１６とドレイン層１０間に流れる電流が制御される。
特に、オフ状態の時にゲート絶縁膜２２に高電界が印可されるため、ゲート絶縁膜２２の絶縁破壊あるいはリーク電流の増大等が懸念される。特に、トレンチ１８底の角部では電界集中が生じることによる絶縁破壊あるいはリーク電流の増大が懸念される。
本実施形態の半導体装置１００では、トレンチ１８の底部および側面部に、ｐ型の電界緩和領域（第３の炭化珪素領域）２０を設けることにより、ゲート絶縁膜２２に印加される電界を緩和する。
図２は、本実施形態の半導体装置における空乏層の伸びを示す模式図である。図２は、ｐウェル領域１４および電界緩和領域２０とドリフト層１２との間のｐｎ接合に形成される空乏層のうち、ｐウェル領域１４および電界緩和領域２０側の空乏層の等ポテンシャル線を点線で示している。
本実施形態では、トレンチ１８の下部、すなわち、トレンチ１８底部とトレンチ１８底部近傍のトレンチ１８側面部を、ｐ型の電界緩和領域２０で囲んでいる。これにより、トレンチ１８の下部のゲート絶縁膜２２が、直接ドリフト層１２に接することのないように構成している。
なお、ｐウェル領域１４と電界緩和領域２０は、ｐウェル領域１４の下側で直接接することで、ｐウェル領域１４の電圧が電界緩和領域２０にも印加されることになる。
この構成により、ゲート電極２４とドレイン電極２８間に電圧が印可された場合であっても、ｐ型の電界緩和領域２０とドリフト層１２とのｐｎ接合に空乏層が形成されることで空乏層内に電界が形成され、ゲート絶縁膜に印加される電界が減少する。したがって、ゲート絶縁膜の絶縁破壊耐性が向上するとともにリーク電流の増大も抑制される。
半導体装置１００において、ｐ型の電界緩和領域（第３の炭化珪素領域）２０のｐ型不純物濃度がｐウェル領域（第２の炭化珪素領域）１４のｐ型不純物濃度よりも低いことが望ましい。電界緩和領域２０のｐ型不純物濃度がｐウェル領域１４よりも高くなると、電界緩和領域２０でのＭＯＳＦＥＴの閾値がｐウェル領域１４よりも高くなり、オン電流が低減したり、ＭＯＳＦＥＴがターンオンしなくなったりするおそれがあるからである。
なお、電界緩和領域２０のｐ型不純物濃度は、トレンチ１８側面部の電界緩和領域２０の最大不純物濃度、ｐウェル領域１４のｐ型不純物濃度はｐウェル領域１４の最大不純物濃度で代表させるものとする。
図３は、図１のＡＡ線におけるポテンシャル分布を示す図である。図中点線がトレンチ１８側面部の電界緩和領域２０にｐ型中性領域が形成される場合の伝導帯下端のポテンシャルを示す。また、図中実線が、ｐ型中性領域が形成されない場合の伝導帯下端のポテンシャルを示す。
半導体装置１００において、トレンチ１８側面部のｐ型の電界緩和領域２０では、ＭＯＳＦＥＴがオン状態となる際に、トレンチ１８側面部にｐ型中性領域が形成されないことが望ましい。これは、ｐ型中性領域が形成されると、ｐウェル領域１４のゲート絶縁膜２２下に形成されるチャネル領域から、ドリフト層１２に流れる電荷に対するポテンシャル障壁が大きくなり、オン電流が低下する恐れがあるからである。
オン状態で、電界緩和領域２０にｐ型中性領域が形成されないようにするためには、トレンチ１８側面部のｐ型の電界緩和領域２０の厚さｔ（図１（ａ）参照）が、熱平衡状態、すなわち、電界緩和領域２０とドリフト層１２間がゼロバイアスの場合において、下記（式１）をみたすことが望ましい。
ｔ≦(２εｓψｂｉＮｄ／ｑＮａ（Ｎａ＋Ｎｄ）)１／２・・・（式１）
ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ２）、Ｎｄはドルフト層（炭化珪素層）１２の不純物濃度、Ｎａは電界緩和領域（第３の炭化珪素領域）２０の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率である。
不等式の右辺は、ドリフト層１２側から電界緩和領域２０に伸びる空乏層幅を示す。熱平衡状態において（式１）がみたされていれば、電界緩和領域２０とドリフト層１２間にバイアス電圧が印可された場合でも、より空乏層が伸びるため、ｐ型中性領域が形成されないことが保証される。
なお、Ｎｄはドリフト層（炭化珪素層）１２の最大不純物濃度、Ｎａは電界緩和領域（第３の炭化珪素領域）２０のトレンチ側面部での最大不純物濃度で代表させるものとする。
以上、本実施形態の半導体装置１００によれば、トレンチ１８下部にｐ型の電界緩和領域２０を設けることにより、電界緩和領域２０とドリフト層１２との間のｐｎ接合に空乏層が形成される。このため、ゲート絶縁膜２２に印加される電界が、電界緩和領域２０を設けない場合に比較して緩和される。よって、ゲート絶縁膜２２の耐圧が向上し、ゲート絶縁膜２２のリーク電流も低減する。また、ゲート絶縁膜２２の信頼性も向上する。
（第２の実施形態）
本実施形態は、第１の実施形態の半導体装置１００の製造方法の一例である。図４〜図８は本実施形態の半導体装置の製造方法を示す工程断面図である。以下、図４〜図８を参照しつつ、本実施形態について説明する。第１の実施形態と重複する内容については記述を省略する。
まず、図４に示すように、第１と第２の主面を備えるｎ型の炭化珪素基板１０の第１の主面上に、ｎ型のドリフト層（炭化珪素層）１２をエピタキシャル成長により形成する。ｎ型の炭化珪素基板１０はドレイン層１０となる。ドリフト層１２は、たとえば、厚さが５〜１０μｍ程度である。
そして、ｎ型のドリフト層（炭化珪素層）１２上に、たとえば、シリコン窒素化膜のマスク材３０を堆積し、パターニングする。このマスク材３０をマスクに、たとえば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法より、トレンチ１８を形成する。
次に、図５に示すように、トレンチ１８内を、炭化珪素と比較してイオン注入時のイオン阻止能の低い埋め込み材３２、たとえば、シリコン酸化膜で埋め込む。なお、炭化珪素と比較してイオン注入時のイオン阻止能の低い埋め込み材であれば、シリコン酸化膜以外の埋め込み材を適用できる。
次に、図６に示すように、ドリフト層（炭化珪素層）１２にｐ型の不純物、たとえば、アルミニウム（Ａｌ）をイオン注入して、ｐウェル領域（第１の炭化珪素領域）１４を形成する。ｐウェル領域１４の深さが、トレンチ１８の浅くなるようにイオン注入条件を設定する。
イオン注入は、炭化珪素の結晶性を劣化させないように、たとえば、３００℃〜６００℃での高温イオン注入によることが望ましい。また、ｐウェル領域１４を形成するイオン注入は、深さをかえて複数回に分けて行われてもかまわない。
このイオン注入の際、トレンチ１８内には、炭化珪素と比較してイオン注入時のイオン阻止能の低い埋め込み材が埋め込まれている。このため、トレンチ１８近傍では、トレンチ１８より深い領域までｐ型不純物が導入される。これにより、ｐウェル領域（第１の炭化珪素領域）１２と同時に、かつ、自己整合的にｐ型の電界緩和領域（第３の炭化珪素領域）２０が形成される。電界緩和領域２０は、トレンチ１８の底部および側面部に形成され、ｐウェル領域（第１の炭化珪素領域）１４に接し、トレンチ１８とドリフト層（炭化珪素層）１２の間に挟まれる。
なお、トレンチ１８下部の側面部にも十分な厚さおよび濃度でｐ型の電界緩和領域２０が形成されるように、ｐ型不純物の導入は斜めイオン注入によることが望ましい。
また、電界緩和領域２０の厚さや濃度は、たとえば、埋め込み材３２のトレンチ１８内の量を調整することにより制御可能である。たとえば、同一のイオン注入条件で電界緩和領域２０の厚さを厚くし、濃度を濃くしたい場合には、トレンチ１８上部の埋め込み材３２をエッチバックプロセスにより除去した後に、イオン注入すればよい。
次に、図７に示すように、ドリフト層（炭化珪素層）１２にｎ型の不純物、たとえば、窒素（Ｎ）をイオン注入して、ウェル領域（第１の炭化珪素領域）１４よりも浅いｎ型のソース領域（第２の炭化珪素領域）１６を形成する。ｐウェル領域１４とソース領域１６との深さの差が半導体装置１００のチャネル長となる。
次に、図８に示すように、マスク材３０と埋め込み材３２を、たとえば、ウェットエッチングにより剥離する。そして、たとえば、１７００℃〜１９００℃の温度でアニール処理を行い、イオン注入により導入した不純物を活性化する。
その後、トレンチ１８内に、たとえば、熱酸化法によりシリコン酸化膜のゲート絶縁膜２２を形成する。そしてゲート絶縁膜上２２に、たとえば、ＣＶＤ法により多結晶シリコンを堆積してパターニングすることでゲート電極２４を形成する。
さらに、たとえば、図示しない保護絶縁膜を形成した後、ソース領域１６（第２の炭化珪素領域）上の保護絶縁膜にコンタクトホールを形成する。そして、ソース領域１６（第２の炭化珪素領域）上にソース電極（第１の電極）２６が形成される。また、ドレイン層１０の第２の主面上には、ドレイン電極（第２の電極）２８が形成される。
以上の製造方法により、図１に示す半導体装置１００が製造される。本実施形態の半導体装置の製造方法によれば、図１に示す半導体装置１００のｐ型の電界緩和領域（第３の炭化珪素領域）２０を、自己整合的に少ないプロセスステップで形成することが可能である。よって、ゲート絶縁膜２２の耐圧が向上し、ゲート絶縁膜２２のリーク電流も低減し、ゲート絶縁膜２２の信頼性が向上する半導体装置１００を容易に製造することが可能である。
また、本実施形態の半導体装置の製造方法によれば、均一濃度のｎ型領域をエッチングして、トレンチ１８が形成される。したがって、トレンチ１８側面のラフネスを抑制することができ、ゲート絶縁膜２２の信頼性の向上、チャネル領域での移動度劣化の抑制による閾値安定性の向上も実現する。
（第３の実施形態）
本実施形態の半導体装置は、電界緩和領域がｎ型である点、トレンチ底部とドリフト層との間にドリフト層と接して上側に凸に形成される点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図９は、第２の実施形態の半導体装置を示す模式図である。図９（ａ）は断面図、図９（ｂ）は斜視図である。
本実施形態の半導体装置２００は、炭化珪素（ＳｉＣ）のｎチャネル型の縦型ＭＯＳＦＥＴである。図９に示すように、半導体装置２００は、第１と第２の主面を備えるドレイン層（炭化珪素基板）１０を備えている。ここで、第１の主面はドレイン層１０の図の上側の面、第２の主面は図の下側の面である。ドレイン層１０は、たとえば、不純物濃度が５×１０１８〜１×１０１９ｃｍ−３程度のｎ＋型の六方晶炭化珪素である。
ドレイン層（炭化珪素基板）１０の第１の主面上にはｎ型のドリフト層（炭化珪素層）１２が形成される。ドリフト層１２は、たとえば、不純物濃度５×１０１５〜２×１０１６ｃｍ−３程度のｎ―型の六方晶炭化珪素である。
ドリフト層（炭化珪素層）１２の表層部には、ｐ型のｐウェル領域（第１の炭化珪素領域）１４が形成されている。ｐウェル領域１４は、たとえば、不純物濃度が１×１０１７〜５×１０１７ｃｍ−３程度のｐ型の六方晶炭化珪素である。
ｐウェル領域（第１の炭化珪素領域）１４の表層部には、ｎ型のソース領域（第２の炭化珪素領域）１６が形成されている。ソース領域１６は、たとえば、不純物濃度１×１０２０程度のｎ＋型の六方晶炭化珪素である。
そして、ソース領域（第２の炭化珪素領域）１６を貫通するトレンチ１８が形成されている。トレンチ１８は、ｐウェル領域（第１の炭化珪素領域）１４より浅く形成される。
さらに、トレンチ１８下側には、ｎ型の電界緩和領域（第３の炭化珪素領域）４０が設けられている。電界緩和領域４０は、トレンチ１８の底部とドリフト層（炭化珪素層）１２の間に挟まれ、かつ、電界緩和領域４０の側面をｐウェル領域（第１の炭化珪素領域）１４に挟まれて形成される。
ｎ型のドリフト層１２の上側に接してｎ型の電界緩和領域４０を設けることで、ｎ型領域がトレンチ底部で上側に凸状に突出する形状となっている。電界緩和領域４０は、たとえば、不純物濃度５×１０１５〜２×１０１６ｃｍ−３程度のｎ―型の六方晶炭化珪素である。
トレンチ１８内のｐウェル領域１４（第１の炭化珪素領域）、ソース領域（第２の炭化珪素領域）１６、および、電界緩和領域（第３の炭化珪素領域）４０上にゲート絶縁膜２２が形成されている。ゲート絶縁膜２２は、例えば、シリコン酸化膜である。ゲート絶縁膜２２としては、シリコン酸化膜の他にも、たとえば、シリコン窒化膜、シリコン酸窒化膜を適用することが可能である。また、シリコン酸化膜、シリコン窒化膜、または、シリコン酸窒化膜のいずれかの膜の２層以上の積層膜を適用することも可能である。また、ゲート絶縁膜２２として、たとえば、タンタル酸化膜、ハフニウム酸化膜等の高誘電体膜を適用することも可能である。
ゲート絶縁膜２２上にはゲート電極２４が形成される。ゲート電極２４は、たとえば、ｎ型の多結晶シリコンである。なお、ゲート電極２４として、たとえば、アルミニウム（Ａｌ）等の金属電極を用いてもよい。
ソース領域１６上には、ソース電極（第１の電極）２６が形成される。ソース電極は、たとえば、バリアメタルとなるニッケルとアルミニウムの積層膜で形成される。
ドレイン層１０の第２の主面上には、ドレイン電極（第２の電極）２８が形成される。ドレイン電極２８は、バリアメタルとなるニッケルとアルミニウムの積層膜で形成される。
また、半導体装置２００は、ｐウェル領域１４に電位を与えるための図示しないｐウェル電極を備えていてもかまわない。
なお、本実施形態において、ｎ型不純物は例えば、窒素（Ｎ）やリン（Ｐ）が好ましいが、ヒ素（Ａｓ）等を適用することも可能である。また、ｐ型不純物は例えば、アルミニウム（Ａｌ）が好ましいが、ボロン（Ｂ）等を適用することも可能である。
半導体装置２００は、ノーマリーオフ型の縦型ＭＯＳＦＥＴである。ソース領域１６とドレイン層１０との間に電圧が印可され、ゲート電極２２の印可電圧を制御することにより、ソース領域１６とドレイン層１０間に流れる電流が制御される。
特に、オフ状態の時にゲート絶縁膜２２に高電界が印可されるため、ゲート絶縁膜２２の絶縁破壊あるいはリーク電流の増大等が懸念される。特に、トレンチ１８底の角部では電界集中が生じることによる絶縁破壊あるいはリーク電流の増大が懸念される。
本実施形態の半導体装置２００では、トレンチ１８の底部とドリフト層１２との間に、ｎ型の電界緩和領域（第３の炭化珪素領域）４０を設けることにより、ゲート絶縁膜２２に印加される電界を緩和する。
図１０は、本実施形態の半導体装置２００における空乏層の伸びを示す模式図である。図１０は、ｐウェル領域１４と、ドリフト層１２および電界緩和領域４０との間のｐｎ接合に形成される空乏層のうち、ドリフト層１２および電界緩和領域４０側の空乏層の等ポテンシャル線を点線で示している。
本実施形態では、トレンチ１８の下部、すなわち、トレンチ１８底部とドリフト層１２との間に、トレンチ１８底部およびドリフト層１２に接するｎ型の電界緩和領域４０を設けている。
そして、ドリフト層１２と電界緩和領域４０は、ドリフト層１２の上側で直接接することで、ドリフト層１２の電圧が電界緩和領域４０にも印加されることになる。
この構成により、ゲート電極２４とドレイン電極２８間にバイアス電圧が印可された場合であっても、ｐウェル領域１４側、すなわち、電界緩和領域４０の側面側からｎ型の電界緩和領域４０に空乏層が伸びることで、トレンチ１８底部のポテンシャルが持ち上がり、ゲート絶縁膜２２に印加される電界が減少する。したがって、ゲート絶縁膜２２の絶縁破壊耐性が向上するとともにリーク電流の増大も抑制される。
図１１は、図９のＢＢ線におけるポテンシャル分布を示す図である。図中点線が、電界緩和領域４０の両側面からトレンチ１８底部に伸びる空乏層が、トレンチ１８底部で互いに接しない場合の伝導帯下端のポテンシャルを示す。また、図中実線が、電界緩和領域４０の両側面からトレンチ１８底部に伸びる空乏層が、トレンチ１８底部で互いに接する場合の伝導帯下端のポテンシャルを示す。
トレンチ１８底部のゲート絶縁膜２２全体にかかる電界を緩和する観点から、電界緩和領域４０の両側面からトレンチ１８底部に伸びる空乏層が、トレンチ１８底部で互いに接することが望ましい。これは、空乏層が接しない領域が存在すると、その領域のゲート絶縁膜２２に印可される電界が緩和されないからである。
電界緩和領域４０の両側面から伸びる空乏層が接するためには、トレンチ１８底部の幅ｗ（図９（ａ）参照））が、熱平衡状態、すなわち、電界緩和領域とｐウェル領域間がゼロバイアスの場合において、下記（式１）をみたすことが望ましい。
ｗ≦２×(２εｓψｂｉＮａ／ｑＮｄ（Ｎａ＋Ｎｄ）)１／２・・・（式２）
ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ２）、Ｎｄは電界緩和領域（第３の炭化珪素領域）の不純物濃度、Ｎａはｐウェル領域（第１の炭化珪素領域）の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率である。
不等式の右辺は、ｐウェル領域１４側から電界緩和領域４０に伸びる空乏層幅の２倍の長さを示す。熱平衡状態において（式２）がみたされていれば、電界緩和領域４０とｐウェル領域１４間に電圧が印可された場合でも、より空乏層が伸びるため、電界緩和領域４０の両側面からトレンチ１８底部に伸びる空乏層が、トレンチ底部で互いに接することが保証される。
なお、Ｎｄは電界緩和領域（第３の炭化珪素領域）４０の最大不純物濃度、Ｎａはｐウェル領域（第１の炭化珪素領域）１４の最大不純物濃度で代表させるものとする。
電界緩和領域（第３の炭化珪素領域）４０のｎ型不純物濃度は、電界緩和領域４０の両側面からトレンチ１８底部に伸びる空乏層が、トレンチ１８底部で互いに接しやすくする観点から、低い方が望ましい。電界緩和領域（第３の炭化珪素領域）４０のｎ型不純物濃度がドリフト層（炭化珪素層）１２のｎ型不純物濃度よりも低いことが望ましい。
もっとも、ｎ型不純物濃度が低すぎると、ＭＯＳＦＥＴがオンした状態の際にドレイン側の寄生抵抗が大きくなりすぎるため望ましくない。この観点から、ｎ型不純物濃度が不純物濃度１×１０１５ｃｍ−３以上であることが望ましい。
また、ソース領域１６と電界緩和領域４０とのパンチスルーを抑制する観点から、ソース領域１６以深のトレンチ１８深さｄ（図９（ａ）参照）が、ＭＯＳＦＥＴのオフ状態のバイアス条件下で、下記（式３）をみたすことが望ましい。
ｄ＞(２εｓ(ψｂｉ＋Ｖ)Ｎｄ／ｑＮａ（Ｎａ＋Ｎｄ）)１／２・・・（式３）
ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ２）、Ｎｄは電界緩和領域（第３の炭化珪素領域）４０の不純物濃度、Ｎａはｐウェル領域（第１の炭化珪素領域）１４の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率である。
不等式の右辺は、電界緩和領域４０側からソース領域１６側に向けて、ｐウェル領域１４を伸びる空乏層幅の長さを示す。上記（式３）が充足されることで、ＭＯＳＦＥＴのオフ状態でのソース領域と電界緩和領域とのパンチスルーが抑制される。
以上、本実施形態の半導体装置２００によれば、トレンチ１８下部にｎ型の電界緩和領域４０を設けることにより、電界緩和領域４０中にｐウェル領域１４側から伸びる空乏層が形成される。このため、ゲート絶縁膜２２に印加される電界が電界緩和領域４０を設けない場合に比較して緩和される。よって、ゲート絶縁膜２２の耐圧が向上し、ゲート絶縁膜２２のリーク電流も低減する。また、ゲート絶縁膜２２の信頼性も向上する。
（第４の実施形態）
本実施形態は、第３の実施形態の半導体装置２００の製造方法の一例である。図１２〜図１６は本実施形態の半導体装置の製造方法を示す工程断面図である。以下、図１２〜図１６を参照しつつ、本実施形態について説明する。第２の実施形態と重複する内容については一部記述を省略する。
まず、図１２に示すように、第１と第２の主面を備えるｎ型の炭化珪素基板１０の第１の主面上に、ｎ型のドリフト層（炭化珪素層）１２をエピタキシャル成長により形成する。ｎ型の炭化珪素基板１０はドレイン層１０となる。ドリフト層１２は、たとえば、厚さが５〜１０μｍ程度である。
そして、ｎ型のドリフト層（炭化珪素層）１２上に、たとえば、シリコン窒化膜のマスク材３０を堆積し、パターニングする。このマスク材３０をマスクに、たとえば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法より、トレンチ１８を形成する。
次に、図１３に示すように、トレンチ１８内を、炭化珪素と比較してイオン注入時のイオン阻止能の高い埋め込み材４２、たとえば、シリコン窒化膜で埋め込む。シリコン窒化膜は炭化珪素よりもイオン注入時のイオン阻止能が約１．３倍高い。なお、炭化珪素と比較してイオン注入時のイオン阻止能の高い埋め込み材であれば、シリコン窒化膜以外の埋め込み材を適用できる。
次に、図１４に示すように、ドリフト層（炭化珪素層）１２にｐ型の不純物、たとえば、アルミニウム（Ａｌ）をイオン注入して、ｐウェル領域（第１の炭化珪素領域）１４を形成する。ｐウェル領域１４の深さが、トレンチ１８より深くなるようにイオン注入条件を設定する。
イオン注入は、炭化珪素の結晶性を劣化させないように、たとえば、３００℃〜６００℃での高温イオン注入によることが望ましい。また、ｐウェル領域１４を形成するイオン注入は、深さをかえて複数回に分けて行われてもかまわない。
このイオン注入の際、トレンチ１８内には、炭化珪素と比較してイオン注入時のイオン阻止能の高い埋め込み材４２が埋め込まれている。このため、トレンチ１８底部では、ｐ型不純物の導入が完全にまたは一部阻止される。これにより、ｐウェル領域（第１の炭化珪素領域）１４と同時に、かつ、自己整合的にｎ型の電界緩和領域（第３の炭化珪素領域）４０が形成される。電界緩和領域４０は、トレンチの底部とドリフト層（炭化珪素層）１２の間に挟まれ、かつ、側面をｐウェル領域（第１の炭化珪素領域）１４に挟まれて形成される。
また、電界緩和領域４０の濃度は、たとえば、埋め込み材４２のトレンチ１８内の量を調整することにより制御可能である。たとえば、トレンチ１８底部に導入されるｐ型不純物の量を増やし、同一のイオン注入条件で電界緩和領域４０のｎ型濃度を薄くしたい場合には、トレンチ１８上部の埋め込み材４２をエッチバックプロセスにより除去した後に、イオン注入すればよい。
また、埋め込み材４２だけでは、ｐ型不純物のイオン注入の阻止能が所望の電界緩和領域４０形成のために十分でない場合には、さらに、埋め込み材４２の上に、マスクとなる材料、たとえばシリコン酸化膜やシリコン窒化膜をパターニングして形成してもよい。
次に、図１５に示すように、ドリフト層（炭化珪素層）１２にｎ型の不純物、たとえば、窒素（Ｎ）をイオン注入して、ｐウェル領域（第１の炭化珪素領域）１４よりも浅いｎ型のソース領域（第２の炭化珪素領域）１６を形成する。電界緩和領域４０とソース領域１６との距離が半導体装置２００のチャネル長となる。
次に、図１６に示すように、マスク材３０と埋め込み材４２を、たとえば、ウェットエッチングにより剥離する。そして、たとえば、１７００℃〜１９００℃の温度でアニール処理を行い、イオン注入により導入した不純物を活性化する。
その後、トレンチ１８内に、たとえば、熱酸化法によりシリコン酸化膜のゲート絶縁膜２２を形成する。そしてゲート絶縁膜上２２に、たとえば、ＣＶＤ法により多結晶シリコンを堆積してパターニングすることでゲート電極２４を形成する。
さらに、たとえば、図示しない保護絶縁膜を形成した後、ソース領域１６（第２の炭化珪素領域）上の保護絶縁膜にコンタクトホールを形成する。そして、ソース領域１６（第２の炭化珪素領域）上にソース電極（第１の電極）２６が形成される。また、ドレイン層１０の第２の主面上には、ドレイン電極（第２の電極）２８が形成される。
以上の製造方法により、図９に示す半導体装置２００が製造される。本実施形態の半導体装置の製造方法によれば、図９に示す半導体装置２００のｎ型の電界緩和領域（第３の炭化珪素領域）４０を、自己整合的に、少ないプロセスステップで形成することが可能である。よって、ゲート絶縁膜２２の耐圧が向上し、ゲート絶縁膜２２のリーク電流も低減し、ゲート絶縁膜２２の信頼性が向上する半導体装置を容易に製造することが可能である。
また、本実施形態の半導体装置の製造方法によれば、均一濃度のｎ型領域をエッチングして、トレンチ１８が形成される。したがって、トレンチ１８側面のラフネスを抑制することができ、ゲート絶縁膜２２の信頼性の向上、チャネル領域での移動度劣化の抑制による閾値安定性の向上も実現する。
以上、具体例を参照しつつ本発明の実施形態について説明した。上記、実施形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施形態の説明においては、半導体装置や半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置や半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
たとえば、イオン注入により形成した層や領域をエピタキシャル成長によって形成しても良い。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々な発明を形成できる。たとえば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態による構成要素を適宜組み合わせても良い。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ ドレイン層（炭化珪素基板）
１２ ドリフト層（炭化珪素層）
１４ ｐウェル領域（第１の炭化珪素領域）
１６ ソース領域（第２の炭化珪素領域）
１８ トレンチ
２０ ｐ型の電界緩和領域（第３の炭化珪素領域）
２２ ゲート絶縁膜
２４ ゲート電極
２６ ソース電極（第１の電極）
２８ ドレイン電極（第２の電極）
３２ 埋め込み材
４０ ｎ型の電界緩和領域（第３の炭化珪素領域）
４２ 埋め込み材
１００ 半導体装置
２００ 半導体装置

Claims (7)

  1. 第１と第２の主面を有する第１導電型の炭化珪素基板と、
    前記炭化珪素基板の前記第１の主面上に形成された第１導電型の炭化珪素層と、
    前記炭化珪素層の表層部に形成された第２導電型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域の表層部に形成された第１導電型の第２の炭化珪素領域と、
    前記第１および第２の炭化珪素領域を貫通して形成されたトレンチと、
    前記トレンチの底部および側面部に形成され、前記第１の炭化珪素領域に接し、前記トレンチと前記炭化珪素層の間に挟まれて形成された第２導電型の第３の炭化珪素領域と、
    前記トレンチ内の前記第１の炭化珪素領域、前記第２の炭化珪素領域、および、前記第３の炭化珪素領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記第２の炭化珪素領域上に形成される第１の電極と、
    前記第２の主面上に形成される第２の電極と、
    を備え、
    前記トレンチの側面部の前記第３の炭化珪素領域の厚さｔが、下記（式１）をみたすことを特徴とする半導体装置。
    ｔ≦(２εｓψｂｉＮｄ／ｑＮａ（Ｎａ＋Ｎｄ）) １／２ ・・・（式１）
    （ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ ２ ）、Ｎｄは前記炭化珪素層の不純物濃度、Ｎａは前記第３の炭化珪素領域の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率）
  2. 前記第３の炭化珪素領域の不純物濃度が前記第１の炭化珪素領域の不純物濃度よりも低いことを特徴とする請求項１記載の半導体装置。
  3. 第１と第２の主面を有する第１導電型の炭化珪素基板の第１の主面上に、第１導電型の炭化珪素層を形成し、
    前記炭化珪素層にトレンチを形成し、
    前記トレンチ内を、炭化珪素と比較してイオン注入時のイオン阻止能の低い埋め込み材で埋め込み、
    前記炭化珪素層に第２導電型の不純物をイオン注入して、第２導電型の第１の炭化珪素領域、および、前記トレンチの底部および側面部に形成され、前記第１の炭化珪素領域に接し、前記トレンチと前記炭化珪素層の間に挟まれた第２導電型の第３の炭化珪素領域とを同時に形成し、
    前記炭化珪素層に第１導電型の不純物をイオン注入して、前記第１の炭化珪素領域よりも浅い第１導電型の第２の炭化珪素領域を形成し、
    前記埋め込み材を除去し、
    前記トレンチ内にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記第２の炭化珪素領域上に第１の電極を形成し、
    前記第２の主面上に第２の電極を形成し、
    前記トレンチの側面部の前記第３の炭化珪素領域の厚さｔが、下記（式１）をみたすことを特徴とする半導体装置の製造方法。
    ｔ≦(２εｓψｂｉＮｄ／ｑＮａ（Ｎａ＋Ｎｄ）) １／２ ・・・（式１）
    （ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ ２ ）、Ｎｄは前記炭化珪素層の不純物濃度、Ｎａは前記第３の炭化珪素領域の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率）
  4. 前記埋め込み材がシリコン酸化膜であることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 第１と第２の主面を有する第１導電型の炭化珪素基板と、
    前記炭化珪素基板の前記第１の主面上に形成された第１導電型の炭化珪素層と、
    前記炭化珪素層の表層部に形成された第２導電型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域の表層部に形成された第１導電型の第２の炭化珪素領域と、
    前記第２の炭化珪素領域を貫通し前記第１の炭化珪素領域より浅く形成されたトレンチと、
    前記トレンチの底部と前記炭化珪素層の間に挟まれ、かつ、側面を前記第１の炭化珪素領域に挟まれて形成された第１導電型の第３の炭化珪素領域と、
    前記トレンチ内の前記第１の炭化珪素領域、前記第２の炭化珪素領域、および、前記第３の炭化珪素領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記第２の炭化珪素領域上に形成される第１の電極と、
    前記第２の主面上に形成される第２の電極と、
    を備え、
    前記トレンチの幅ｗが、下記（式２）をみたすことを特徴とする半導体装置。
    ｗ≦２×(２εｓψｂｉＮａ／ｑＮｄ（Ｎａ＋Ｎｄ）) １／２ ・・・（式２）
    （ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ ２ ）、Ｎｄは前記第３の炭化珪素領域の不純物濃度、Ｎａは前記第１の炭化珪素領域の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率）
  6. 第１と第２の主面を有する第１導電型の炭化珪素基板の第１の主面上に、第１導電型の炭化珪素層を形成し、
    前記炭化珪素層にトレンチを形成し、
    前記トレンチ内を、炭化珪素と比較してイオン注入時のイオン阻止能の高い埋め込み材で埋め込み、
    前記炭化珪素層に第２導電型の不純物をイオン注入して、前記トレンチより深い第２導電型の第１の炭化珪素領域、および、前記トレンチの底部と前記炭化珪素層の間に挟まれ、かつ、側面を前記第１の炭化珪素領域に挟まれて形成された第１導電型の第３の炭化珪素領域を同時に形成し、
    前記炭化珪素層に第１導電型の不純物をイオン注入して、前記第１の炭化珪素領域よりも浅い第１導電型の第２の炭化珪素領域を形成し、
    前記埋め込み材を除去し、
    前記トレンチ内にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記第２の炭化珪素領域上に第１の電極を形成し、
    前記第２の主面上に第２の電極を形成し、
    前記トレンチの幅ｗが、下記（式２）をみたすことを特徴とする半導体装置の製造方法。
    ｗ≦２×(２εｓψｂｉＮａ／ｑＮｄ（Ｎａ＋Ｎｄ）) １／２ ・・・（式２）
    （ただし、ψｂｉ=（ｋＴ／ｑ）×ｌｎ（ＮｄＮａ／ｎｉ ２ ）、Ｎｄは前記第３の炭化珪素領域の不純物濃度、Ｎａは前記第１の炭化珪素領域の不純物濃度、ｎｉは真性キャリア密度、ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定数、εｓは炭化珪素の誘電率）
  7. 前記埋め込み材がシリコン窒化膜であることを特徴とする請求項６記載の半導体装置の製造方法。
JP2012010731A 2011-03-10 2012-01-23 半導体装置とその製造方法 Active JP5717661B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012010731A JP5717661B2 (ja) 2011-03-10 2012-01-23 半導体装置とその製造方法
US13/411,789 US9041008B2 (en) 2011-03-10 2012-03-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011052787 2011-03-10
JP2011052787 2011-03-10
JP2012010731A JP5717661B2 (ja) 2011-03-10 2012-01-23 半導体装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015045347A Division JP2015128184A (ja) 2011-03-10 2015-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2012199515A JP2012199515A (ja) 2012-10-18
JP5717661B2 true JP5717661B2 (ja) 2015-05-13

Family

ID=46794730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010731A Active JP5717661B2 (ja) 2011-03-10 2012-01-23 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US9041008B2 (ja)
JP (1) JP5717661B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128184A (ja) * 2011-03-10 2015-07-09 株式会社東芝 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960491B2 (ja) 2012-04-27 2016-08-02 キヤノンアネルバ株式会社 半導体装置およびその製造方法
TW201421683A (zh) * 2012-11-23 2014-06-01 Anpec Electronics Corp 具有低米勒電容之金氧半場效電晶體元件及其製作方法
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP6164604B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164636B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
TW201443999A (zh) * 2013-05-14 2014-11-16 Anpec Electronics Corp 溝渠式功率半導體元件的製作方法
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016076055A1 (ja) 2014-11-12 2016-05-19 富士電機株式会社 炭化珪素半導体スイッチング素子およびその製造方法
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP2016181618A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
WO2018088063A1 (ja) * 2016-11-11 2018-05-17 住友電気工業株式会社 炭化珪素半導体装置
JP6822088B2 (ja) * 2016-11-15 2021-01-27 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
DE102018103836B4 (de) * 2018-02-21 2020-07-30 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements
JP7073873B2 (ja) * 2018-04-13 2022-05-24 株式会社デンソー スイッチング素子
JP7207361B2 (ja) * 2020-04-22 2023-01-18 株式会社デンソー 半導体装置
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN112802753A (zh) * 2020-12-31 2021-05-14 广州粤芯半导体技术有限公司 半导体器件的制造方法
CN113745319B (zh) * 2021-09-06 2024-07-23 扬州扬杰电子科技股份有限公司 一种碳化硅半导体器件及加工方法
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法
CN117317026B (zh) * 2023-11-29 2024-03-01 山东大学 一种半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658267A (en) * 1979-10-17 1981-05-21 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field-effect transistor
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
JP4839548B2 (ja) 2001-08-29 2011-12-21 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128184A (ja) * 2011-03-10 2015-07-09 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9041008B2 (en) 2015-05-26
JP2012199515A (ja) 2012-10-18
US20120228637A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5717661B2 (ja) 半導体装置とその製造方法
JP6048317B2 (ja) 炭化珪素半導体装置
US9269806B2 (en) Semiconductor device and method of fabricating same
US8354715B2 (en) Semiconductor device and method of fabricating the same
US7508032B2 (en) High voltage device with low on-resistance
US9673288B2 (en) Silicon carbide semiconductor device including conductivity layer in trench
KR101279574B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US9245995B2 (en) Semiconductor device having power metal-oxide-semiconductor transistor
JP5102411B2 (ja) 半導体装置およびその製造方法
JP6937326B2 (ja) 短チャネルトレンチ型パワーｍｏｓｆｅｔ
US20140209999A1 (en) Semiconductor device
WO2017145595A1 (ja) 化合物半導体装置およびその製造方法
KR20160018322A (ko) 반도체 장치의 제조 방법
JP2013214551A (ja) 半導体装置及びその製造方法
KR101371495B1 (ko) 반도체 소자 및 그 제조 방법
US10658505B1 (en) High voltage device and a method for forming the high voltage device
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP2015128184A (ja) 半導体装置
JP7150609B2 (ja) 短チャネルのトレンチパワーｍｏｓｆｅｔ
JP5973135B2 (ja) 浅く幅狭なトレンチ型のｆｅｔの製造方法及び関連構造体
JP5448733B2 (ja) 半導体装置の製造方法
JP2016076729A (ja) 半導体装置
JP7462732B2 (ja) 横方向拡散金属酸化物半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150317

R151 Written notification of patent or utility model registration

Ref document number: 5717661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151