JP6937326B2 - 短チャネルトレンチ型パワーｍｏｓｆｅｔ - Google Patents

短チャネルトレンチ型パワーｍｏｓｆｅｔ Download PDF

Info

Publication number
JP6937326B2
JP6937326B2 JP2018567896A JP2018567896A JP6937326B2 JP 6937326 B2 JP6937326 B2 JP 6937326B2 JP 2018567896 A JP2018567896 A JP 2018567896A JP 2018567896 A JP2018567896 A JP 2018567896A JP 6937326 B2 JP6937326 B2 JP 6937326B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
forming
mask pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018567896A
Other languages
English (en)
Other versions
JP2019519938A (ja
Inventor
クノール，ラース
ミナミサワ，レナート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2019519938A publication Critical patent/JP2019519938A/ja
Application granted granted Critical
Publication of JP6937326B2 publication Critical patent/JP6937326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

発明の分野
本発明は、短チャネルトレンチ型パワーＭＯＳＦＥＴおよびその製造方法に関する。
発明の背景
ＵＳ２０１１／０１８００４Ａ１は、大きな阻止電圧を有する半導体装置を開示している。この半導体装置は、炭化ケイ素トレンチ型ＭＯＳＦＥＴを用いて、ｐボディ濃度が低い狭い領域とｐボディ濃度が高い広い領域の両方を処理することによって形成される。ゲート絶縁層上には、ドーピングレベルが低く、厚さが５０ｎｍであるチャネル領域が形成されている。
ＵＳ２００８／０２８３９０９Ａ１は、以下のような半導体装置を開示している。この半導体装置は、第１導電型の半導体層上に形成された第２導電型のベース領域と、第２導電型のベース領域上に形成された第１導電型のソース領域と、第２導電型のベース領域を通過して第１導電型の半導体層に達するトレンチの内壁を覆うゲート絶縁膜と、ゲート絶縁膜を介してトレンチ内に埋入されたゲート電極と、第１導電型のソース領域の下方の第２導電型のベース領域に隣接し、ゲート絶縁膜から離間され且つ第２導電型のベース領域よりも高い不純物濃度を有する第２導電型の領域とを含み、第１導電型のソース領域の上面からゲート電極の下端までの深さをｄで表し、第１導電型のソース領域の上面から第２導電型のベース領域の下面までの深さをｃで表す場合、ｃ≧ｄを満たす。
ＵＳ２０１２／００８０７４８Ａ１は、短チャネル長およびスーパーピンチオフ領域を有するトレンチ型ＭＯＳＦＥＴを公開している。これらのスーパーピンチオフ領域は、パンチスルーを防止するための少なくとも２種類のピンチオフ領域、すなわち、第１種類のピンチオフ領域および２種類のピンチオフ領域を形成することによって実装される。第１種類のピンチオフ領域は、２つの隣接するトレンチゲートの下部の間に且つ金属プラグで充填されたトレンチソース−ボディコンタクトの底部を囲むアンチパンチスルー領域の下方に形成され、広いメサ幅を有する。第２種類のピンチオフ領域は、ボディ領域の下方に且つトレンチソース−ボディコンタクトの側壁に沿って１つのトレンチゲートの上部とアンチパンチスルー領域との間に形成され、狭いメサ幅を有する。
ＵＳ２００８／０２０６９４４Ａ１によれば、既知の方法は、簡単なプロセスを用いて、トレンチ型ＤＭＯＳトランジスタおよびショットキーコンタクトを形成する。このプロセスにおいて、４つのマスクのみ、すなわち、トレンチパターンマスク、コンタクトホールパターンマスク、Ｐ＋コンタクトパターンマスク、および導線パターンマスクを適用することによって、所望のトレンチ型ＤＭＯＳトランジスタを形成する。トレンチ型ＤＭＯＳトランジスタの他に、追加のフォトリソグラフィプロセスを行うことがなく、トレンチ型ＤＭＯＳトランジスタの導電層とドープボディ領域との間の接合部にショットキーコンタクトが同時に形成される。
ＵＳ２００６／００８１９２０Ａ１は、トレンチ型ＭＯＳＦＥＴを製造するための方法を開示している。この方法において、トレンチは、第１種類の半導体基板と、半導体基板上に形成された第１種類の半導体領域と、半導体領域上に形成された第２種類のベース層と、ベース層の上面付近の第１種類のソース領域とのスタックに形成される。この先行技術に開示された方法によって製造された半導体装置は、第１種類の半導体基板と、半導体基板上に形成された第１種類の半導体領域と、半導体領域の一部に選択的に形成されたトレンチ内に部分的に存在し、段差部を介して幅が広くなるように延在する上端部を有するゲート電極と、トレンチの壁面に沿ってトレンチとゲート電極との間に形成されたゲート絶縁膜と、トレンチの底部を除いて側壁を取り囲むように膜を介して半導体領域上に形成された第２種類のベース層と、ベース層の上面の近くのトレンチの外側の膜に隣接する第１種類のソース領域と、上端部の底面とソース領域の上面との間に部分的に形成され、トレンチ内のゲート絶縁膜よりも大きい厚さを有する絶縁膜とを含む。
パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置のさまざまな構造のうち、トレンチ型パワーＭＯＳＦＥＴは、オン状態抵抗が比較的低いという利点を有する。トレンチ型パワーＭＯＳＦＥＴにおいて、電流は、ウエハの第１主面（すなわち、第１主側面）上のソース電極からウエハの第１主面の反対側の第２主面（すなわち、第２主側面）上のドレイン電極に垂直に伝導する。高駆動性能を達成するために、複数のトレンチは、ウエハの第１主面の下方のｐドープベース領域を貫通している。各トレンチの内側には、ゲート誘電体およびゲート電極が形成され、電界効果によって、ｎドープソース領域から、トレンチに隣接するｐドープベース領域内のチャネル領域を通って、ｎ−ドープドリフト領域への電流伝導を制御する。２つのトレンチ間の領域は、ＭＯＳＦＥＴセルに対応する。オン状態抵抗を低減するために、全てのＭＯＳＦＥＴセルは、ソース電極とドレイン電極との間に並列に接続されている。複数のＭＯＳＦＥＴセルのチャネル領域とドレイン電極に接触しているｎ＋ドープドレイン層との間のｎ−ドープドリフト領域は、オフ状態の時に大きな電圧を可能にする。オン状態の時に、電荷キャリアは、ｎ−ドリフト領域の電位差によって、ｎ−ドリフト領域を横切ってｎ＋ドープドレイン層に向かってドリフトする。
電力用半導体業界は、スケーリングへの強い動きを示しており、そのためには、装置の静電改善が必要である。既知のトレンチ型パワーＭＯＳＦＥＴのチャネル長を減すと、オン状態損失を大幅に減すことができるが、しかしながら、このことは、閾値電圧Ｖｔｈのシフトおよび逆阻止の早期破壊を犠牲にしている。
高逆阻止性能を得るために、空乏時にｎ＋ドープソース領域への漏れ電流を回避するようにｐドープベース領域を設計することが重要である。通常のトレンチ型パワーＭＯＳＦＥＴにおいて、ｐドープベース領域は、典型的に約１μｍの厚さおよび約１０１７ｃｍ−３の適度のドーピング濃度を有する半導体層として実装される。ｐドープベース領域の層厚を減すと、チャネル長が減されるため、必然的により高濃度のドーピングが必要とされる。その結果、チャネル移動度が、クーロン散乱およびＶｔｈの正極への大きなシフトによって低下される。
先行技術文献ＷＯ２０１５／１０４０８４Ａ１は、複数のトレンチ型ＭＯＳＦＥＴセルを有する炭化ケイ素（ＳｉＣ）トレンチ型ＭＯＳＦＥＴトランジスタを開示している。この装置において、残りのｐドープベース領域よりも高いドーピング濃度を有する追加のｐ＋ドープ領域は、隣接するトレンチ型ＭＯＳＦＥＴセルの間に配置され、ゲート誘電体が形成されているトレンチの下端に設けられたゲート誘電体に作用する電界を低減する。
先行技術文献ＵＳ８４７６６９７Ｂ１は、約０．５μｍのチャネル長を有するＳｉＣパワー二重拡散金属酸化物半導体電界効果トランジスタ（ＤＭＯＳＦＥＴ）を記載している。パンチスルーを回避するために、ｐドープベース領域は、約１×１０１８ｃｍ−３〜３×１０１８ｃｍ−３のピーク濃度を有する。ｐドープベース領域のドーピングプロファイルは、チャネル領域では約２．５×１０１７ｃｍ−３以上のｐ型ドーピング濃度、ｐドープベース領域とｎドープドリフト領域との間のｐ−ｎ接合の近傍では約１×１０１８ｃｍ−３〜約３×１０１８ｃｍ−３のｐ型ドーピング濃度を有する逆行性ドーピングプロファイルである。閾値における高酸化物電界を回避するために、チャネル領域は、約３×１０１７ｃｍ−３〜８×１０１７ｃｍ−３のドーピング濃度を有するｎ型ドーパントでカウンタードープされる。したがって、補償後、表面は、約１×１０１７ｃｍ−３〜３×１０１７ｃｍ−３の正味ドーピング濃度を有するｎ型になり、カウンタードーピングの深さが最大６０ｎｍになる。当該文献は、炭化ケイ素ＵＭＯＳＦＥＴ装置も記載している。この装置において、ｎ型の表面層は、トレンチエッチングの後に、トレンチ側壁にイオンを斜めに注入することによって得られる。しかしながら、ＵＳ８４７６６９７Ｂ１に開示されたパワーＭＯＳＦＥＴは、短チャネル効果および高いサブスレッショルドスロープという欠点を有する。
ＵＳ５５４７８８２Ａは、リンイオン注入を用いて、半導体装置の逆行性半導体基板チャネル不純物プロファイルを形成する方法を開示している。この方法は、半導体基板上に犠牲酸化物層を形成するステップと、装置の閾値電圧を調整するためにホウ素イオンを注入するステップと、犠牲酸化物層を除去するステップと、半導体基板上にゲート酸化物層を形成するステップと、ゲート酸化物層上にゲートポリシリコン層を堆積するステップと、ゲートポリシリコン層をエッチングすることによってゲートを形成するステップと、リンイオンを注入することによって、低濃度にドープされたドレイン領域を形成する第１イオン注入を行うステップと、リンイオンを半導体基板チャネルに注入することによって、逆行性チャネル不純物プロファイルを形成すると共に適正な閾値電圧を達成する第２イオン注入を行うステップとを含む。
発明の概要
本発明の目的は、短チャネル効果を回避しながら、低いサブスレッショルドスロープおよび低いオン状態抵抗を有する電力用半導体装置を提供することである。
本発明の目的は、請求項１に記載の電力用半導体装置によって達成される。本発明に係る電力用半導体装置は、第１導電型を有するドリフト層と、第１導電型とは異なる第２導電型を有するベース層と、第１導電型を有するソース層と、第２導電型を有するチャネル領域と、チャネル領域の導電率を制御するためのトレンチゲート構造とを備えたトレンチ型電界効果パワートランジスタである。ベース層は、ドリフト層上に設けられ、第１のｐ−ｎ接合を形成する。ソース層は、ベース層上に設けられ、第２のｐ−ｎ接合を形成する。チャネル領域は、ソース層からドリフト層まで延在する。したがって、チャネル領域は、ソース層と第３のｐ−ｎ接合を形成し且つドリフト層と第４のｐ−ｎ接合を形成する。トレンチゲート構造は、導電性のゲート電極と、ゲート電極をチャネル領域から電気的に絶縁するためのゲート絶縁層とを含む。チャネル領域内の全ての位置における第１局所ドーピング濃度は、１×１０１７ｃｍ−３未満である。ベース層において、ベース層内の全ての位置における第２局所ドーピング濃度は、少なくとも１×１０１７ｃｍ−３である。チャネル領域とベース層とは、互いに直接接触している。本発明において、チャネル領域とゲート絶縁層との間の界面に沿って、第３のｐ−ｎ接合から第４のｐ−ｎ接合までの最短経路の長さとして定義されたチャネル長ＬＣＨは、以下の不等式を満たし、
Figure 0006937326
式中、εＣＨは、チャネル領域の誘電率であり、εＧＩは、ゲート絶縁層の誘電率であり、ｔＣＨは、ゲート絶縁層とチャネル領域との間の界面に垂直な方向におけるチャネル領域の厚さであり、ｔＧＩは、ゲート絶縁層とチャネル領域との間の界面に垂直な方向におけるゲート絶縁層の厚さである。
不等式（１）を満たすことによって、トレンチ型パワー電界効果トランジスタ装置の短チャネル効果を回避することができ、サブスレッショルドスロープが比較的に小さくなる。本発明の電力用半導体装置を用いて、従来技術のトレンチ型パワー電界効果トランジスタが著しい短チャネル効果を示す短チャネル長の場合であっても、最適な閾値電圧を達成することができる。
チャネル領域の厚さｔＣＨは、１ｎｍ〜１０ｎｍの範囲にある。この例示的な実施形態において、短チャネル効果を回避しながら、良好なゲート制御を達成することができる。１ｎｍの下限は、閾値電圧Ｖｔｈの効率的な低減およびチャネルキャリア移動度の増大を保証する。一方、上限は、短チャネル効果を特に効率的に低減できることを保証する。他の例示的な実施形態において、チャネル領域の厚さｔＣＨは、２ｎｍ〜５ｎｍの範囲にある。
例示的な実施形態において、チャネル長ＬＣＨは、０．６μｍ未満、または０．５μｍ未満、または０．４μｍ未満、または０．３μｍ未満である。これらの例示的な実施形態のように短いチャネル長ＬＣＨは、低いオン状態抵抗をもたらす。より大きいチャネル長ＬＣＨを有する実施形態に比べて、例示的な実施形態のオン状態損失が比較的低いことを意味する。
例示的な実施形態において、チャネル領域の第１局所ドーピング濃度の平均値は、４×１０１６ｃｍ−３未満または２×１０１６ｃｍ−３未満である。これらの例示的な実施形態のようにチャネル領域の第１局所ドーピング濃度の低い平均値は、短チャネル効果を回避し、サブスレッショルドスロープを低減し、良好なオフ状態性能を達成するための有効な手段である。本明細書の全体において、ドーピング濃度という用語は、正味のドーピング濃度、すなわち、供与体濃度と受容体濃度との間の差の絶対値を指す。
例示的な実施形態において、ベース層の第２局所ドーピング濃度の平均値は、少なくとも５×１０１７ｃｍ−３、少なくとも１×１０１８ｃｍ−３、または少なくとも５×１０１８ｃｍ−３である。ベース層の高ドーピング濃度は、ブロッキングモード時のリーチスルー破壊を効率的に回避することができる。
例示的な実施形態において、ドリフト層、ベース層、チャネル領域およびソース層は、炭化ケイ素から構成される。炭化ケイ素は、大きいバンドギャップ、高い熱伝導率および高い融点を有する。これらの特性により、炭化ケイ素は、高温用途に理想的に適している。さらに、炭化ケイ素は、高い臨界磁場および高い電子飽和速度を有する。したがって、炭化ケイ素は、高電力装置に特に適している。炭化ケイ素は、シリコンに比べて、高い動作電界、高い動作温度、高いスイッチング周波数および低い損失を可能にする。
例示的実施形態において、ベース層の深さは、チャネル領域の深さよりも大きい。これは、第１のｐ−ｎ接合から第２のｐ−ｎ接合の反対側のドリフト層の表面（すなわち、装置のドレイン側のドリフト層の表面）までの最短距離が、第４のｐ−ｎ接合から第２のｐ−ｎ接合の反対側のドリフト層の表面までの最短距離よりも小さいことを意味する。このような例示的実施形態において、深いベース層は、装置の動作中に高電界からゲート絶縁層を保護することができる。
例示的な実施形態において、ベース電極領域が、ベース層を進入してベース層へのトレンチコンタクトを形成する。ベース層へのトレンチコンタクトを用いて、比較的低濃度にドープされた第２導電型の半導体層のトレンチを通って第２導電型の不純物を注入することによって、ベース層を形成することができる。第２導電型の不純物によってドープされていない第２導電型の低ドープ半導体層の部分は、最終装置のチャネル領域を形成する。したがって、ベース層へのトレンチコンタクトによって、効率的且つ信頼性のある方法で、横方向の逆行性ドーピングプロファイルを有する本発明の電力用半導体装置を製造することができる。
例示的な実施形態において、チャネル領域とベース層との間の界面における局所ドーピング濃度の勾配は、少なくとも１０１６ｃｍ−３／ｎｍである。チャネル領域とベース層との間の界面におけるドーピングレベルが急激に増加する実施形態において、良好なゲート制御を達成することができ、短チャネル効果を最も効率的に回避することができる。
本発明に係る電力用半導体装置は、請求項９〜１５のいずれか１項に記載の方法で製造することができる。
本発明の詳細な実施形態は、添付の図面を参照して以下に説明される。
本発明の第１実施形態に係る電力用半導体装置を示す部分断面図である。 図１の断面図の拡大部分を示す図である。 本発明の第２実施形態に係る電力用半導体装置を示す部分断面図である。 図３の断面図の拡大部分を示す図である。 本発明の第３実施形態に係る電力用半導体装置を示す部分断面図である。 図５の断面図の拡大部分を示す図である。 本発明の第４実施形態に係る電力用半導体装置を示す部分断面図である。 図７の断面図の拡大部分を示す図である。 比較を示す図である。 〜 図１の電力用半導体装置の製造方法の異なる工程を示す部分断面図である。
好ましい実施形態の詳細な説明
図面に使用されている参照符号およびその意味は、符号の説明にまとめられている。一般的に、本明細書の全体において、類似の要素は、同様の参照符号を有する。記載された実施形態は、例示であり、本発明の範囲を限定しない。
図１は、本発明の第１実施形態に係る電力用半導体装置の断面図を示す。図２は、図１の拡大部分を示す。本発明の第１実施形態に係る電力用半導体装置は、トレンチ型パワー金属酸化膜半導体電界効果トランジスタ（トレンチ型パワーＭＯＳＦＥＴ）１００である。この電力用半導体装置は、第１主面３および第２主面４を有する半導体ウエハ２を備える。例えば、半導体ウエハは、炭化ケイ素（ＳｉＣ）ウエハである。本明細書の全体において、炭化ケイ素という用語は、任意の多型炭化ケイ素を指すことができ、特に４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣを指すことができる。ＳｉＣウエハ２は、第１主面３から第２主面４に向かって順番に、ｎ＋ドープソース層５、ｐドープベース層６、ｎ−ドープドリフト層７およびｎ＋ドープドレイン層８を備える。ドリフト層７およびドレイン層８は、ｎドープ支持層９を形成する。ソース層５は、ベース層６によってドリフト層７から分離され、ベース層６は、ドリフト層７によってドレイン層８から分離される。具体的には、ベース層６は、ドリフト層７上に設けられ、第１のｐ−ｎ接合を形成し、ソース層５は、ベース層６上に設けられ、第２のｐ−ｎ接合を形成する。
複数のトレンチゲート構造は、ベース層６を貫通する。各ゲート電極構造は、導電性のゲート電極１０と、ゲート絶縁層１１とを含む。ゲート電極構造は、ゲート電極１０に電位を与える時に、電界を用いて隣接するチャネル領域１５の導電率を制御するように構成されている。各チャネル領域は、ソース層５からドリフト層７まで延在する。その結果、チャネル領域１５は、ソース層と第３のｐ−ｎ接合を形成し、ゲート電極１０と第４のｐ−ｎ接合を形成する。ゲート絶縁層１１は、ドリフト層７、チャネル領域１５およびソース層５からゲート電極１０を電気的に絶縁する。具体的には、ゲート絶縁層１１は、チャネル領域１５とゲート電極１０との間に挟まれ、チャネル領域１５およびゲート電極１０に各々直接接触している。本願の明細書の全体において、２つの層または領域が互いに直接接触していると記載された場合、２つの層または領域の間には他の要素が配置されていない。
第１主面３に平行ありで且つ第１主面３の下方に位置する平面において、ゲート電極１０は、任意形状の断面、例えば、縦走線状、ハニカム形、多角形、円形または楕円形の断面を有することができる。
チャネル領域１５内の全ての位置における第１局所ドーピング濃度、すなわち、チャネル領域１５の最大ドーピング濃度は、１×１０１７ｃｍ−３未満である（チャネル領域の位置における全ての局所ドーピング濃度は、第１局所ドーピング濃度と呼ばれる）。ベース層６における第２局所ドーピング濃度、すなわち、ベース層６の最小ドーピング濃度は、ベース層６の全ての位置において少なくとも１×１０１７ｃｍ−３である（ベースの位置における全ての局所ドーピング濃度は、第２局所ドーピング濃度と呼ばれる）。チャネル領域１５とベース層６とは、直接接触している。チャネル領域１５の最大ドーピング濃度は、ベース層６の最小ドーピング濃度よりも低い。
ゲート絶縁層１１とチャネル領域１５との間の界面に垂直な方向におけるチャネル領域１５の厚さｔＣＨ、ゲート絶縁層１１とチャネル領域１５との間の界面上で、ソース層５からドリフト層７まで（すなわち、第３のｐ−ｎ接合から第４のｐ−ｎ接合まで）の最短経路の長さとして定義されたチャネル長ＬＣＨ、およびゲート絶縁層１１とチャネル領域１５との間の界面に垂直な方向におけるゲート絶縁層１１の厚さｔＧＩは、以下の不等式を満たす。
Figure 0006937326
式中、εＣＲは、チャネル領域の誘電率であり、εＧＩは、ゲート絶縁層１１の誘電率である。
第１実施形態において、ゲート絶縁層１１とチャネル領域１５との界面に垂直な方向におけるチャネル領域１５の厚さｔＣＨは、ゲート絶縁層１１とチャネル領域１５との界面全体に沿って一定である。チャネル領域１５のｔＣＨは、１ｎｍ〜１０ｎｍの範囲または２ｎｍ〜５ｎｍの範囲にあってもよい。チャネル長ＬＣＨは、０．６μｍ未満、または０．５μｍ未満、または０．４μｍ未満、または０．３μｍ未満であってもよい。
第１実施形態において、チャネル長は、０．６μｍ未満、または０．５μｍ未満、または０．４μｍ未満、または０．３μｍ未満であってもよい。
Figure 0006937326
図１および２に示す第１実施形態において、ベース層６の深さは、チャネル領域１５の深さよりも大きい。ある層または領域の深さは、ＳｉＣウエハの第１主面３とＳｉＣウエハの第１主面３から最も離れた当該層または領域にある位置との間の距離として定義される。
第１実施形態において、チャネル領域１５とベース層６との間の界面の局所ドーピング濃度の勾配は、少なくとも１０１６ｃｍ−３／ｎｍであってもよい。
ドリフト層７の厚さは、公称電圧、すなわち、装置に設計された逆方向の最大阻止電圧に依存する。例えば、公称阻止電圧が１ｋＶである場合、約６μｍのドリフト層７の厚さが必要とされ、公称阻止電圧が５ｋＶである場合、約３６μｍのドリフト層７の厚さが必要とされる。ドリフト層７の理想的なドーピング濃度も、公称電圧に依存しており、例えば１×１０１５ｃｍ−３〜５×１０１６ｃｍ−３の範囲にある。ソース層５の厚さは、例えば０．５μｍ〜５μｍの範囲にあり、ソース層５のドーピング濃度は、例えば１×１０１８ｃｍ−３以上である。厚さは、第１主面３に垂直な方向に沿って測定される。
ソース電極１７は、ＳｉＣウエハ２の第１主面３上に配置されている。ソース電極１７は、ソース層５へのオーミックコンタクトを形成する。ベース層６、ソース層５およびドリフト層７によって形成された寄生バイポーラトランジスタのトリガを回避するために、ベース層６はまた、ソース電極１７に電気的に接続されている。ＳｉＣウエハ２の第２主面４には、ドレイン電極１８が配置されている。ドレイン電極１８は、ドレイン層８へのオーミックコンタクトを形成する。
次に、図３および４を参照して、第２実施形態に係る電力用半導体装置を説明する。図３は、第２実施形態に係る電力用半導体装置の部分断面図を示し、図４は、図３の断面図の拡大部分を示す。第２実施形態に係る電力用半導体装置は、図１および２を参照して上述した第１実施形態に係る電力用半導体装置と非常に類似しているため、以下、第１実施形態と第２実施形態との相違点のみを説明する。他の全ての特徴に関しては、上述した第１実施形態の説明を参照する。
第２実施形態に係る電力用半導体装置は、トレンチ型パワーＭＯＳＦＥＴ２００である。第２実施形態と第１実施形態とは、第２実施形態のベース層２６がチャネル領域１５の深さよりも深い深さを有するが、第１実施形態のベース層２６がチャネル領域１５の深さと同様の深さを有する点で相違する。本実施形態において、チャネル領域１５の深さは、ソース電極１７とソース電極１７から最も離れたチャネル領域１５の下端との間の垂直距離（すなわち、ソース電極１７からドレイン電極１８まで延在する最短線に平行な垂直方向の距離）として定義される。同様に、ベース層２６の深さは、ソース電極１７とソース電極１７から最も離れたベース層２６の下端との間の垂直距離（すなわち、ソース電極１７からドレイン電極１８まで延在する最短線に平行な垂直方向の距離）として定義される。本実施形態において、ソース電極１７からの垂直距離は、第１メイン電極１７からの垂直距離と同様である。換言すれば、第１のｐ−ｎ接合から第２のｐ−ｎ接合の反対側のドリフト層の表面（すなわち、装置のドレイン側のドリフト層の表面）までの最短距離は、第４のｐ−ｎ接合から第２のｐ−ｎ接合の反対側のドリフト層の表面までの最短距離よりも小さい。このような例示的実施形態において、チャネル領域１５よりも深いベース層２６は、トレンチ型パワーＭＯＳＦＥＴ２００の動作中に高電界からゲート絶縁層１１を保護することができる。
第２実施形態に係る電力用半導体装置は、上述した第１実施形態のベース領域６と第２実施形態のベース領域２６との間の深さ違いを除いて、第１実施形態と同様の特徴を有する。また、第２実施形態に係る電力用半導体装置は、第１実施形態について上述した全ての選択的な特徴を有してもよい。
次に、図５および６を参照して、第３実施形態に係る電力用半導体装置を説明する。図５は、第３実施形態に係る電力用半導体装置の部分断面図を示し、図６は、図５の断面図の拡大部分を示す。第３実施形態に係る電力用半導体装置は、図１および２を参照して上述した第１実施形態に係る電力用半導体装置と非常に類似しているため、以下、第１実施形態と第３実施形態との相違点のみを説明する。他の全ての特徴に関しては、上述した第１実施形態の説明を参照する。
トレンチ型パワーＭＯＳＦＥＴ３００は、ベース電極領域３２が半導体ウエハ２の第１主面３からベース層３６に進入している点で、第１実施の形態に係るトレンチ型パワーＭＯＳＦＥＴ１００と相違する。ベース電極領域３２は、導電性材料、例えば高濃度にｐドープされたポリシリコンから構成され、半導体ウエハ２の第１主面３上に形成されたソース電極１７と電気的に接触している。以下に説明するように、ベース電極領域３２がベース層３６へのトレンチコンタクトを形成することによって、横方向の逆行性ドーピングプロファイルを有する本発明の電力用半導体装置を効率的且つ信頼性のある方法で製造することができる。
第３実施形態に係る電力用半導体装置は、上述した第１実施形態と第３実施形態との相違点を除いて、第１実施形態と同様の特徴を有する。また、第３実施形態に係る電力用半導体装置は、第１実施形態について上述した全ての選択的な特徴を有してもよい。
次に、図７および８を参照して、第４実施形態に係る電力用半導体装置を説明する。図７は、第４実施形態に係る電力用半導体装置の部分断面図を示し、図８は、図７の断面図の拡大部分を示す。第４実施形態に係る電力用半導体装置は、図３および４を参照して上述した第２実施形態に係る電力用半導体装置と非常に類似しているため、以下、第２実施形態と第４実施形態との相違点のみを説明する。他の全ての特徴に関しては、上述した第１実施形態および第２実施形態の説明を参照する。
第４実施形態のトレンチ型パワーＭＯＳＦＥＴ４００は、ベース電極領域４２が半導体ウエハ２の第１主面３からベース層４６に進入している点で、第２実施形態に係るトレンチ型パワーＭＯＳＦＥＴ２００と相違する。ベース電極領域４２は、導電性材料、例えば高濃度にｐドープされたポリシリコンから構成され、半導体ウエハ２の第１主面３上に形成されたソース電極１７と電気的に接触している。以下に説明するように、ベース電極領域４２がベース層４６へのトレンチコンタクトを形成することによって、横方向の逆行性ドーピングプロファイルを有する本発明の電力用半導体装置を効率的且つ信頼性のある方法で製造することができる。また、第４実施形態に係るトレンチ型パワーＭＯＳＦＥＴ４００は、第２実施形態に係るトレンチ型パワーＭＯＳＦＥＴ２００と同様の特徴および利点を有する。第２実施形態と同様に、ベース層４６の深さは、チャネル領域１５の深さよりも大きい。したがって、第２実施形態と同様に、ベース層４６は、装置の動作中に高電界からゲート絶縁層１１を効率的に保護することができる。
第４実施形態に係る電力用半導体装置は、第２実施形態と第４実施形態との相違点を除いて、第２実施形態と同様の特徴を有する。また、第４実施形態に係る電力用半導体装置は、第１実施形態について上述した全ての選択的な（例示的な）特徴を有することができる。
図９は、ドレイン電圧が０．５Ｖであるときに、３つの異なるトレンチ型パワーＭＯＳＦＥＴ装置のドレイン電流ＩＤ−ゲート電圧ＶＧ特性を示している。曲線Ａは、本発明に係る第１トレンチ型パワーＭＯＳＦＥＴ装置のＩＤ−ＶＧ特性に関し、曲線Ｂは、本発明に係る第２トレンチ型パワーＭＯＳＦＥＴ装置のＩＤ−ＶＧ特性に関し、曲線Ｃは、本発明とは異なる構成を有する比較例に係るトレンチ型パワーＭＯＳＦＥＴ装置のＩＤ−ＶＧ特性に関する。２つのトレンチ型パワーＭＯＳＦＥＴ装置は、各々、０．２μｍのチャネル長および５０ｎｍのチャネル厚さｔＣＨを有する。曲線Ａは、ベース層において１×１０１９ｃｍ−３という一定のｐ型ドーピング濃度を有する第１パワーＭＯＳＦＥＴ装置に関し、曲線Ｂは、ベース層において１×１０１８ｃｍ−３という一定のｐ型ドーピング濃度を有する第２パワーＭＯＳＦＥＴ装置に関する。第１および第２パワーＭＯＳＦＥＴ装置の両方は、チャネル領域において１×１０１６ｃｍ−３という一定のｐ型ドーピング濃度を有した。比較例に係るパワーＭＯＳＦＥＴ装置は、横方向の逆行性ドーピングプロファイルを全く有さなかった。具体的には、比較例に係るパワーＭＯＳＦＥＴ装置は、ゲート絶縁層に直接隣接する領域を含むベース層において、１×１０１７ｃｍ−３という一定のｐ型ドーピング濃度を有する。
図９から分かるように、比較例に係るトレンチ型パワーＭＯＳＦＥＴ装置のＩＤ−ＶＧ特性（曲線Ａ）は、短チャネル効果の明らかな証拠として、約２５０ｍＶ／ｄｅｃの高いサブスレッショルドスロープを示している。また、比較例のチャネルは、正しく閉じない。第１および第２パワーＭＯＳＦＥＴ装置（曲線ＡおよびＢ）のように比較的低い濃度にドープされたチャネル領域および比較的高い濃度にドープされたベース層を用いて、本発明に係る横方向の逆行性ドーピングプロファイルを実現することによって、良好なオフ状態性能、最適な閾値電圧、約１２０ｍＶ／ｄｅｃという比較的低いサブスレッショルドスロープを達成することができ、本発明に係る設計の有効性を証明する。さらに、反転チャネル内の電子移動度を低下させることなく、ｐベース受容体濃度を用いて、閾値電圧を制御することができる。
図１０Ａ〜１０Ｆを参照して、本発明に係る電力用半導体装置を製造するための方法の第１実施形態を説明する。図１０Ａ〜１０Ｆは、当該製造方法の異なる段階における装置の部分断面図を示す。
図１０Ａに示すように、方法の第１ステップにおいて、半導体ウエハ５０を用意する。半導体ウエハ５０は、例えば炭化ケイ素ウエハである。半導体ウエハ５０は、第１主面５３と、第１主面５３の反対側の第２主面５４とを有する。半導体ウエハ５０は、第１主面５３から第２主面５４に向かって順番に、ｎ＋ドープ第１半導体層５０１、ｐドープ第２半導体層５０２、およびｎ−ドープ第３半導体層５０３を含む。半導体ウエハ５０は、第２主面５４上に設けられたｎドープドレイン層（図１０Ａ〜１０Ｇには示されていない）を含んでもよい。
図１０Ａに示すように、方法の第２ステップにおいて、半導体ウエハ５０の第１主面５３上に第１マスクパターン５０４を形成する。第１マスクパターン５０４の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンである。次に、図１０Ａに示すように、第１マスクパターン５０４の側壁に第１側壁スペーサ５０５を形成する。同様に、第１側壁スペーサ５０５の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンであってもよい。しかしながら、側壁スペーサ５０５の材料は、第１マスクパターン５０４の材料とは異なり、したがってこれらの材料間にエッチング選択性を有する必要がある。
その後、図１０Ｂに示すように、半導体ウエハ５０にトレンチ５０６をエッチングする。この場合、第１マスクパターン５０４および第１側壁スペーサ５０５は、エッチングマスクとして使用される。トレンチ５０６は、第１半導体層５０１および第２半導体層５０２を貫通して第３半導体層５０３に進入する。
次に、図１０Ｄに示すように、選択エッチングによって第１マスクパターン５０４を除去することによって、第１マスクパターン５０４の下方の半導体ウエハ５０を露出させ、第１側壁スペーサ５０５の側壁に第２側壁スペーサ５０７を形成する。その後、第１側壁スペーサ５０５および第２側壁スペーサ５０７をドーピングマスクとして使用して、ｐ型の第１不純物を半導体ウエハ５０に注入することによって、第２半導体層５０２にベース層５６およびチャネル領域５１５を形成する。チャネル領域５１５は、第２半導体層５０２の残りの部分、すなわち、ドーピング濃度が補償されていない部分である。換言すれば、ｐ型不純物の追加注入によって、ベース層５６は、チャネル領域５１５よりも高いドーピング濃度を有する。同時に、ｐドープウエル領域５０８がトレンチ５０６の下方に形成される。
図１０Ｅに示すように、その後、選択エッチングによって、第１側壁スペーサ５０５および第２側壁スペーサ５０７を含むドーピングマスクを除去する。次に、トレンチ５０６の側壁および底部に絶縁層を形成することによって、ゲート絶縁層５１１を形成する。この場合、ゲート絶縁層５１１は、マスクを用いてトレンチ５０６の内側のみに形成され、半導体ウエハ５０の他の部分には形成されない。代替的には、絶縁層は、最初に装置の全体に形成され、その後パターニングされてもよい。
その後、絶縁層上に導電層を形成することによって、導電性のゲート電極５１０を形成する。この場合、ゲート電極５１０は、マスクを用いて、トレンチ５０６の内側のみに形成され、半導体ウエハ５０の他の部分には形成されない。ゲート絶縁層を形成する時に使用されたマスクと同様のマスクは、使用されてもよい。代替的には、導電層は、最初に装置の全体に形成され、その後パターニングされてもよい。導電層は、絶縁層と共にパターニングされてもよい。ゲート絶縁膜５１１とゲート電極５１０は、チャネル領域５１５の導電率を制御するためのゲート構造を形成する。
図１０Ｆに示すように、ゲート電極５１０を覆うようにトップゲート絶縁層５１９を形成する。その後、トップゲート絶縁層５１９の開口を通ってソース層５５およびベース層５６に接触するようにソース電極５１７およびメタライズ層５２０を形成する。ソース電極５１７は、例えばシリサイド層である。
図１０Ｆに示されたトレンチ型ＭＯＳＦＥＴ装置は、図１および２に示されたトレンチ型ＭＯＳＦＥＴ装置１００と類似しているが、ゲート構造の下方に追加のｐ型ウエル５０８を含むという点のみで、トレンチ型ＭＯＳＦＥＴ装置１００と相違する。したがって、全ての層および領域の寸法およびドーピング濃度に関しては、上述したトレンチ型パワーＭＯＳＦＥＴ１００の説明を参照する。さらに、ドレイン層およびドレイン電極は、半導体ウエハ５０の第２主面５４上に形成されてもよい。上述したように、ドレイン層は、半導体ウエハ５０に含まれてもよい。
図１１Ａ〜１１Ｆを参照して、本発明に係る電力用半導体装置を製造するための方法の第２実施形態を説明する。図１１Ａ〜１１Ｆは、当該製造方法の異なる段階における装置の部分断面図を示す。
図１１Ａに示すように、方法の第１ステップにおいて、半導体ウエハ５０を用意する。この半導体ウエハ５０は、図１０Ａを参照して上述した半導体５０と同様である。また、この半導体ウエハ５０は、ｎドープドレイン層（図１１Ａ〜１１Ｇには示されていない）を含んでもよい。
図１１Ａに示すように、方法の第２ステップにおいて、半導体ウエハ５０の第１主面５３上に第１マスクパターン６０４を形成する。第１マスクパターン６０４の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンである。次に、図１１Ａに示すように、第１マスクパターン６０４の側壁に第１側壁スペーサ６０５を形成する。第１側壁スペーサ６０５の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンであってもよい。しかしながら、側壁スペーサ６０５の材料は、第１マスクパターン６０４の材料とは異なり、したがってこれらの材料間にエッチング選択性を有する必要がある。
その後、第１マスクパターン６０４および第１側壁スペーサ６０５をドーピングマスクとして使用して、ｐ型の第１不純物を半導体ウエハ５０に注入することによって、第２半導体層５０２にベース層５６およびチャンネル領域５１５を形成する。
その後、図１１Ｃに示すように、ドーピングマスクの開口に第２マスクパターン６０９を形成する。図１１Ｄに示すように、第２マスクパターン６０９および第１側壁スペーサ６０５をエッチングマスクとして使用して。半導体ウエハ５０にトレンチ６０６をエッチングする。トレンチ６０６は、第１半導体層５０１および第２半導体層５０２を貫通して第３半導体層５０３に進入する。チャネル領域５１５は、第２半導体層５０２の残りの部分、すなわち、ドーピング濃度が補償されていない部分である。換言すれば、ｐ型不純物の追加注入によって、ベース層５６は、チャネル領域５１５よりも高いドーピング濃度を有する。
図１１Ｄに示すように、トレンチを形成した後、第２マスクパターン６０９および第１側壁スペーサ６０５をドーピングマスクとして使用して、トレンチ６０６の底部からｐ型不純物を第３半導体層５０３に選択的に注入することによって、ｐドープウエル領域５０８を形成することができる。
その後、図１１Ｅに示すように、ゲート絶縁膜５１１およびゲート電極５１０を含むゲート構造をトレンチ６０６に形成し、選択エッチングによって第２マスクパターン６０９および第１側壁スペーサ６０５を除去する。最後に、図１０Ｆを参照して上述したステップと同様のステップを実行して、図１１Ｆに示された構造を形成する。
図１１Ｆに示されたトレンチ型ＭＯＳＦＥＴ装置は、図１および２に示されたトレンチ型ＭＯＳＦＥＴ装置１００と類似しているが、ゲート構造の下方に追加のｐ型ウエル５０８を含むという点のみで、トレンチ型ＭＯＳＦＥＴ装置１００と相違する。したがって、全ての層および領域の寸法およびドーピング濃度に関しては、上述したトレンチ型パワーＭＯＳＦＥＴ１００の説明を参照する。さらに、ドレイン層８およびドレイン電極１８は、図１に示されたトレンチ型パワーＭＯＳＦＥＴのように、半導体ウエハ５０の第２主面５４上に形成されてもよい。上述したように、ドレイン層８は、半導体ウエハ５０に含まれてもよい。
図１０Ｆに示されたトレンチ型パワーＭＯＳＦＥＴ装置は、図１および２に示されたトレンチ型ＭＯＳＦＥＴ装置１００と類似しているが、ゲート構造の下方に追加のｐ型ウエル５０８を含むという点のみで、トレンチ型ＭＯＳＦＥＴ装置１００と相違する。したがって、全ての層および領域の寸法およびドーピング濃度に関しては、上述したトレンチ型パワーＭＯＳＦＥＴ１００の説明を参照する。さらに、ドレイン層８およびドレイン電極１８は、図１に示されたトレンチ型パワーＭＯＳＦＥＴのように、半導体ウエハ５０の第２主面５４上に形成されてもよい。上述したように、ドレイン層８は、半導体ウエハ５０に含まれてもよい。
図１２Ａ〜１２Ｆを参照して、本発明に係る電力用半導体装置を製造するための方法の第３実施形態を説明する。図１２Ａ〜１２Ｆは、当該製造方法の異なる段階における装置の部分断面図を示す。
図１２Ａに示すように、方法の第１ステップにおいて、半導体ウエハ５０を用意する。この半導体ウエハ５０は、図１０Ａを参照して上述した半導体５０と同様である。また、この半導体ウエハ５０は、ｎドープドレイン層（図１２Ａ〜１２Ｇには示されていない）を含んでもよい。
図１２Ａに示すように、方法の第２ステップにおいて、半導体ウエハ５０の第１主面５３上に第１マスクパターン６０４を形成する。第１マスクパターン６０４の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンである。次に、図１２Ａに示すように、第１マスクパターン６０４の側壁に第１側壁スペーサ６０５を形成する。第１側壁スペーサ６０５の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンであってもよい。しかしながら、側壁スペーサ６０５の材料は、第１マスクパターン６０４の材料とは異なり、したがってこれらの材料間にエッチング選択性を有する必要がある。
その後、図１２Ａに示すように、第１マスクパターン６０４および第１側壁スペーサ６０５をドーピングマスクとして使用して、ｐ型の第１不純物を半導体ウエハ５０に注入することによって、第２半導体層５０２にベース層５６を形成する。
図１２Ｂに示すように、選択エッチングによって第１側壁スペーサ６０５を除去し、図１２Ｃに示すように、第１マスクパターン６０４の開口に第２マスクパターン７０９を形成する。例えば、構造の全体上に第２マスクパターン６０４の材料層を形成し、平坦化によって第１マスクパターン６０４の開口の外側の材料層を除去することによって、第２マスクパターン７０９を形成する。
その後、選択エッチングによって第１マスクパターン６０４を除去する。図１２Ｄに示すように、第２マスクパターン７０９をエッチングマスクとして使用して、半導体ウエハ５０にトレンチ７０６をエッチングする。トレンチ７０６は、第１半導体層５０１および第２半導体層５０２を貫通して第３半導体層５０３に進入する。図１２Ｄに示すように、トレンチを形成した後、第２マスクパターン７０９をドーピングマスクとして使用して、トレンチ７０６の底部からｐ型不純物を第３半導体層５０３に選択的に注入することによって、ｐドープウエル領域５０８を形成する。
その後、図１２Ｅに示すように、ゲート絶縁膜５１１およびゲート電極５１０を含むゲート構造をトレンチ７０６に形成し、選択エッチングによって第２マスクパターン７０９を除去する。最後に、図１０Ｆを参照して上述したステップと同様のステップを実行して、図１２Ｆに示す構造を形成する。
図１２Ｆに示されたトレンチ型パワーＭＯＳＦＥＴの構造は、図１および２に示されたトレンチ型パワーＭＯＳＦＥＴ１００と類似しているが、ゲート構造の下方に追加のｐ型ウエル５０８を含むという点のみで、トレンチ型パワーＭＯＳＦＥＴ１００と相違する。したがって、全ての層および領域の寸法およびドーピング濃度に関しては、上述したトレンチ型パワーＭＯＳＦＥＴ１００の説明を参照する。さらに、ドレイン層８およびドレイン電極１８は、図１に示されたトレンチ型パワーＭＯＳＦＥＴのように、半導体ウエハ５０の第２主面５４上に形成されてもよい。上述したように、ドレイン層８は、半導体ウエハ５０に含まれてもよい。
図１３Ａ〜１３Ｆを参照して、本発明に係る電力用半導体装置を製造するための方法の第４実施形態を説明する。図１３Ａ〜１３Ｆは、当該製造方法の異なる段階における装置の部分断面図を示す。
方法の第１ステップにおいて、半導体ウエハ８０を用意する。半導体ウエハ８０は、例えば、炭化ケイ素（ＳｉＣ）ウエハである。半導体ウエハ８０は、第１主面８３と、第１主面８３の反対側の第２主面８４とを有する。半導体ウエハ８０は、第１主面８３から第２主面８４に向かって順番に、ｎ＋ドープ第１半導体層８０１、ｐドープ第２半導体層８０２、およびｎ−ドープ第３半導体層８０３を含む。半導体ウエハ８０は、第２主面８４上に設けられたｎドープドレイン層（図１３Ａ〜１３Ｇには示されていない）を含んでもよい。
図１３Ａに示すように、方法の第２ステップにおいて、半導体ウエハ８０の第１主面８３上に第１マスクパターン８０４を形成する。第１マスクパターン８０４の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンである。次に、図１３Ａに示すように、第１マスクパターン８０４の側壁に第１側壁スペーサ８０５を形成する。第１側壁スペーサ８０５の材料は、例えば、酸化シリコン、フォトレジスト、窒化シリコン、アルミニウム（Ａｌ）またはポリシリコンであってもよい。しかしながら、側壁スペーサ８０５の材料は、第１マスクパターン８０４の材料とは異なり、したがってこれらの材料間にエッチング選択性を有する必要がある。
その後、図１３Ａに示すように、第１マスクパターン８０４および第１側壁スペーサ８０５をエッチングマスクとして使用して、半導体ウエハ８０に第１トレンチ８０６をエッチングする。第１トレンチ８０６は、第１半導体層５０１を貫通して、第２半導体層８０２と第３半導体層８０３との間の界面の近くの第２半導体層５０２に進入する。底部は、例えば、第２半導体層８０２と第３半導体層８０３との間の界面から１００ｎｍ未満である。
次に、図１３Ｂに示すように、第１マスクパターンおよび第１側壁スペーサ８０５をドーピングマスクとして使用して、ｐ型の第１不純物を第１トレンチ８０６内側の半導体ウエハ５０に注入することによって、第２半導体層５０２にベース層５６を形成する。具体的には、第１トレンチ８０６の側壁および底部にｐ型の第１不純物をそれぞれ注入することによって、少なくとも第２半導体層８０２にベース層８６を形成する。例示的な実施形態において、第１トレンチ８０６の側壁および底部に第１不純物を注入することは、斜めイオン注入またはプラズマ浸漬イオン注入（ＰＩＩＩ）によって行われる。プラズマ浸漬イオン注入によって、第１トレンチ８１６の側壁に平行な方向に沿って均一なドーピング濃度プロファイル、すなわち、深さ（すなわち、半導体ウエハ８０の第１主面８３からの距離）からほぼ独立したドーピング濃度プロファイルを有するベース層を形成することができる。
図１３Ｃに示すように、選択エッチングによって第１側壁スペーサ８０５を除去し、第１マスクパターン８０４の開口の内側および第１トレンチ８０６の内側に第２マスクパターン８０９を形成する。その後、半導体ウエハ８０に第２トレンチ８１６をエッチングする。この場合、第２マスクパターン８０９は、エッチングマスクとして使用される。第２トレンチ８１６は、第１半導体層８０１および第２半導体層８０２を貫通して第３半導体層８０３に進入する。第２トレンチ８１６を形成した後、第２マスクパターン８０９をドーピングマスクとして使用して、第２トレンチ８１６の底部からｐ型不純物を第３半導体層８０３に選択的に注入することによって、ｐドープウエル領域５０８を形成してもよい。
その後、第２マスクパターン８０９を除去し、第２溝８１６の側壁および底部に絶縁層を形成することによって、ゲート絶縁層５１１を形成する。この場合、ゲート絶縁層８１１は、マスクを用いて、第２トレンチ８１６の内側のみに形成され、半導体ウエハ５０の他の部分には形成されない。代替的には、絶縁層は、最初に装置の全体に形成され、その後パターニングされてもよい。
その後、ゲート絶縁層５１１上に導電層を形成することによって、導電性のゲート電極５１０を形成する。この場合、ゲート電極５１０は、マスクを用いて、第２トレンチ８１６の内側のみに形成され、半導体ウエハ５０の他の部分には形成されない。ゲート絶縁層５１１を形成する時に使用されたマスクと同様のマスクを使用してもよい。代替的には、導電層は、最初に装置の全体に形成され、その後パターニングされてもよい。導電層は、絶縁層と共にパターニングされてもよい。ゲート絶縁膜５１１とゲート電極５１０は、チャネル領域８１５の導電率を制御するためのゲート構造を形成する。
図１３Ｆに示すように、ゲート電極５１０を覆うようにトップゲート絶縁層５１９を形成し、導電性材料８３０を用いて第１トレンチ８０６を充填し、ソース層８５およびベース層８１５と電気的に接触するようにソース電極を形成する。最後に、ソース電極５１７およびトップゲート絶縁層５１９上にメタライズ層５２０を形成する。ソース電極５１７は、例えばシリサイド層である。
図１３Ｆに示されたトレンチ型ＭＯＳＦＥＴ装置は、図５および６に示されたトレンチ型ＭＯＳＦＥＴ装置３００と類似しているが、ゲート構造の下方に追加のｐ型ウエル８０８を含むという点のみで、トレンチ型ＭＯＳＦＥＴ装置３００と相違する。したがって、全ての層および領域の寸法およびドーピング濃度に関しては、上述したトレンチ型パワーＭＯＳＦＥＴ３００の説明を参照する。さらに、ドレイン層およびドレイン電極は、半導体ウエハ８０の第２主面８４上に形成されてもよい。上述したように、ドレイン層は、半導体ウエハ５０に含まれてもよい。
図１４を参照して、本発明に係る電力用半導体装置を製造するための方法の第２実施形態の変形例を説明する。第２実施形態の変形例は、側壁スペーサ６０５の代わりに薄いマスキング層９０５を使用する点のみで、図１１Ａ〜１１Ｆを参照して説明した第２実施形態と異なる。マスキング層９０５の厚さは、第１マスキングパターン６０４の開口の内側に形成されたマスキング層９０５の部分９０５Ａを通って、第１不純物を第２半導体層５０２に注入するのに十分に薄い。第１マスキングパターン６０４の開口の側壁上の部分９０５Ａは、本発明に係る電力用半導体装置を製造するための方法の第２実施形態における側壁スペーサ６０５と同様の効果を有する。
図１５を参照して、本発明に係る電力用半導体装置を製造するための方法の第２実施形態の他の変形例を説明する。第１マスクパターン６０４および側壁スペーサ６０５をドーピングマスクとして使用する代わりに、第１マスクパターン１６０４のみをドーピングマスクとして使用する。図１２Ｂに示された構造は、第１マスクパターン６０４の一部を等方性エッチングすることにより第１マスクパターン６０４の開口１０６０を拡大することによって、図１５に示された構造から形成される。方法の他の全てのステップは、第２実施形態の電力用半導体装置を製造するための方法と同様である。
上記の説明において、本発明の特定の実施形態を説明した。しかしながら、上述した実施形態の代替例および修正例が可能である。
上述した本発明に係る電力用半導体装置を製造するための方法の実施形態において、電力用半導体装置の動作中に高電界からゲート絶縁層５１１を保護するために、ｐドープウエル領域５０８は、ゲート構造の下方に形成される。しかしながら、この方法の変形例において、ｐドープウエル領域５０８は、ゲート構造の下方に形成されていない。本発明に係る電力用半導体装置を製造するための方法の第１実施形態において、ｐドープウエル領域５０８は、ベース層５６と共に形成された。したがって、ベース層５６を形成する時に、別のマスク層を用いてｐドープウエル領域の形成を防ぐ必要がある。例えば、図１０Ａ〜１０Ｆを参照して説明した方法は、トレンチ５０６の底部上に第２マスクパターンを形成することによって、図１および２に示されたトレンチ型パワーＭＯＳＦＥＴ１００を製造するように修正することができる。この場合、第１不純物を選択的に注入するステップにおいて、第２マスクパターンは、ドーピングマスクの一部として使用され、トレンチ（５０６）の側壁上に絶縁層（１１）を形成するステップの前に、第２マスクパターンは、除去される。
上記の説明において、トレンチ型パワーＭＯＳＦＥＴ１００、２００、３００および４００は、本発明の電力用半導体装置の実施形態として説明された。しかしながら、本発明は、トレンチ型パワーＭＯＳＦＥＴに限定されない。例えば、本発明の電力用半導体装置の他の実施形態は、トレンチ型絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。このトレンチ型ＩＧＢＴは、半導体ウエハ２の第２主面４上に追加のｐドープ層があることによって、上述したトレンチ型パワーＭＯＳＦＥＴ１００、２００、３００および４００と異なる。
上述した本発明に係る電力用半導体装置を製造するための方法の第１から第３の実施形態において、トレンチ５０６、６０６および７０６は、第１半導体層５０１および第２半導体層５０２を貫通して第３半導体層５０３に進入する。変形例において、トレンチ５０６、６０６および７０６は、第３半導体層５０３に延在しなくてもよい。本発明に係る電力用半導体装置を製造するための方法の第４実施形態の第２トレンチ８１６も同様である。
上記の実施形態は、特定の導電型を用いて説明された。上記の実施形態における半導体層の導電型を交換してもよい。したがって、特定の実施形態において、ｐ型層として記載された全ての層は、ｎ型層となり、ｎ型層として記載された全ての層は、ｐ型層となる。例えば、一変形例において、ソース層５は、ｐドープ層とすることができ、ベース層６は、ｎドープ層とすることができ、支持層９は、ｐドープ層とすることができる。
留意すべきことは、「含む」という用語は、他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は、複数形を排除するものではないことである。また、異なる実施形態に関連して説明した要素を組み合わせてもよい。
２，５０，８０ 半導体ウエハ、３，５３，８３ 第１主面、４，５４，８４ 第２主面、５，５５，８５ （ｎ＋ドープ）ソース層、６，２６，３６，４６，５６，８６ （ｐドープ）ベース層、７ （ｎ−ドープ）ドリフト層、８ （ｎ＋ドープ）ドレイン層、９ （ｎドープ）支持層、１０ ゲート電極、１１ ゲート絶縁層、１５ （ｐドープ）チャネル領域、１７，５１７ ソース電極、１８ ドレイン電極、１９ トップゲート絶縁層、２０ メタライズ層、３２，４２ ベース電極領域、１００，２００，３００，４００ トレンチ型パワーＭＯＳＦＥＴ、５０１，８０１ （ｎ＋ドープ）第１半導体層、５０２，８０２ （ｐドープ）第２半導体層、５０３，８０３ （ｎ−ドープ）第３半導体層、５０４，６０４，８０４，１６０４ 第１マスクパターン、５０５，６０５，８０５ 第１側壁スペーサ、５０６，６０６，７０６ トレンチ、５０７ 第２側壁スペーサ、５０８ （ｐ型）ウエル、５１０ ゲート電極、５１１ ゲート絶縁層、５１５ チャンネル領域、５１７ ソース電極、５１９ トップゲート絶縁層、５２０ メタライズ層、６０９，７０９，８０９ 第２マスクパターン、８０６ 第１トレンチ、８１５ チャンネル領域、８１６ 第２トレンチ、８３０ 導電性材料、１０６０ 開口、ＬＣＨ チャネル長、ｔＣＨ チャネル領域の厚さ。

Claims (14)

  1. 電力用半導体装置であって、
    第１導電型を有するドリフト層と、
    前記ドリフト層上に設けられ、前記第１導電型とは異なる第２導電型を有するベース層とを備え、前記ベース層は、前記ドリフト層と第１のｐ−ｎ接合を形成し、
    前記ベース層上に設けられ、前記第１導電型を有するソース層を備え、前記ベース層は、前記ソース層と第２のｐ−ｎ接合を形成し、
    前記第２導電型を有し、前記ソース層から前記ドリフト層まで延在するチャネル領域を備え、前記チャネル領域は、前記ソース層と第３のｐ−ｎ接合を形成し且つ前記ドリフト層と第４のｐ−ｎ接合を形成し、
    前記チャネル領域の導電率を制御するためのトレンチゲート構造を備え、前記トレンチゲート構造は、導電性のゲート電極と、前記チャネル領域から前記ゲート電極を電気的に絶縁するためのゲート絶縁層とを含み、
    前記チャネル領域内の全ての位置における第１局所ドーピング濃度が１×１０１７ｃｍ−３未満であり、前記チャネル領域の第１局所ドーピング濃度の平均値が４×１０１６ｃｍ−３未満であり、
    前記ベース層において、当該ベース層内の全ての位置における第２局所ドーピング濃度が、少なくとも１×１０１７ｃｍ−３であり、
    前記チャネル領域と前記ベース層とは、互いに直接接触しており、
    Figure 0006937326
    を特徴とし、
    式中、ＬＣＨは、チャネル長であり、前記チャネル長ＬＣＨは、前記チャネル領域と前記ゲート絶縁層との間の界面に沿って、前記第３のｐ−ｎ接合から前記第４のｐ−ｎ接合までの最短経路の長さとして定義され、εＣＨは、前記チャネル領域の誘電率であり、εＧＩは、前記ゲート絶縁層の誘電率であり、ｔＣＨは、前記ゲート絶縁層と前記チャネル領域との間の界面に垂直な方向における前記チャネル領域の厚さであり、ｔＧＩは、前記ゲート絶縁層と前記チャネル領域との間の界面に垂直な方向における前記ゲート絶縁層の厚さであり、
    前記チャネル領域の厚さｔＣＨは、１ｎｍ〜１０ｎｍの範囲にある、電力用半導体装置。
  2. 前記チャネル領域の厚さｔＣＨは、２ｎｍ〜５ｎｍの範囲にある、請求項１に記載の電力用半導体装置。
  3. 前記チャネル長ＬＣＨは、０．６μｍ未満、または０．５μｍ未満、または０．４μｍ未満、または０．３μｍ未満である、請求項１または請求項２に記載の電力用半導体装置。
  4. 前記チャネル領域の前記第１局所ドーピング濃度の平均値は、２×１０１６ｃｍ−３未満である、請求項１から請求項３のいずれか１項に記載の電力用半導体装置。
  5. 前記ベース層の前記第２局所ドーピング濃度の平均値は、少なくとも５×１０１７ｃｍ−３、または少なくとも１×１０１８ｃｍ−３、または少なくとも５×１０１８ｃｍ−３である、請求項１から請求項４のいずれか１項に記載の電力用半導体装置。
  6. 前記ベース層の深さが、前記チャネル領域の深さよりも大きい、請求項１から請求項５のいずれか１項に記載の電力用半導体装置。
  7. ベース電極領域が、前記ベース層を進入して前記ベース層へのトレンチコンタクトを形成する、請求項１から請求項６のいずれか１項に記載の電力用半導体装置。
  8. 前記チャネル領域と前記ベース層との間の界面における局所ドーピング濃度の勾配は、少なくとも１０１６ｃｍ−３／ｎｍである、請求項１から請求項７のいずれか１項に記載の電力用半導体装置。
  9. 請求項１から請求項８のいずれか１項に記載の前記電力用半導体装置を製造するための方法であって、当該方法は、以下のステップ、すなわち、
    半導体ウエハを用意するステップを含み、前記半導体ウエハは、前記半導体ウエハの第１主面から前記半導体ウエハの第２主面に向かって順番に、前記第１導電型を有する第１半導体層、前記第２導電型を有する第２半導体層、および前記第１導電型を有する第３半導体層を含み、前記第１半導体層は、前記電力用半導体装置において前記ソース層を形成し、前記第３半導体層は、前記電力用半導体装置において前記ドリフト層を形成し、
    前記半導体ウエハの前記第１主面上に第１マスクパターンを形成するステップと、
    前記第１マスクパターンの側壁に第１側壁スペーサを形成するステップと、
    前記第１半導体層および前記第２半導体層をエッチングすることによって、前記第１半導体層および前記第２半導体層にトレンチを形成するステップとを含み、前記第１マスクパターンおよび前記第１側壁スペーサは、エッチングマスクとして使用され、
    前記トレンチを形成した後、前記第１マスクパターンを選択的にエッチングすることによって、前記第１マスクパターンの下方の前記半導体ウエハを露出させるステップと、
    前記第１側壁スペーサを少なくともドーピングマスクの一部として使用して、前記第２導電型を有する第１不純物を前記半導体ウエハに選択的に注入することによって、前記第２半導体層に前記ベース層および前記チャネル領域を形成するステップと、
    前記第１側壁スペーサを含む前記ドーピングマスクを除去するステップと、
    前記トレンチの側壁および底部上に絶縁層を形成することによって、前記ゲート絶縁層を形成するステップと、
    前記絶縁層上に導電層を形成することによって、導電性の前記ゲート電極を形成するステップと、
    前記第１マスクパターンを選択的にエッチングした後、前記第１側壁スペーサの側壁上に第２側壁スペーサを形成するステップとを含み、前記第２側壁スペーサは、前記第１不純物を選択的に注入するステップにおいて、前記ドーピングマスクの一部として使用される、方法。
  10. 前記方法は、前記トレンチの底部に第２マスクパターンを形成するステップを含み、
    前記第２マスクパターンは、前記第１不純物を選択的に注入するステップにおいて、前記ドーピングマスクの一部として使用され、
    前記第２マスクパターンは、前記トレンチの側壁上に前記ゲート絶縁層を形成するステップの前に除去される、請求項９に記載の方法。
  11. 請求項１から請求項８のいずれか１項に記載の前記電力用半導体装置を製造するための方法であって、当該方法は、以下のステップ、すなわち、
    半導体ウエハを用意するステップを含み、前記半導体ウエハは、前記半導体ウエハの第１主面から前記半導体ウエハの第２主面に向かって順番に、前記第１導電型を有する第１半導体層、前記第２導電型を有する第２半導体層、および前記第１導電型を有する第３半導体層を含み、前記第１半導体層は、前記電力用半導体装置において前記ソース層を形成し、前記第３半導体層は、前記電力用半導体装置において前記ドリフト層を形成し、
    前記半導体ウエハの前記第１主面に第１マスクパターンを形成するステップを含み、前記第１マスクパターンは、第１開口を有し、
    前記第１マスクパターンを第１ドーピングマスクとして使用して、前記第１開口を通って前記第２導電型を有する第１不純物を前記半導体ウエハに選択的に注入することによって、前記第２半導体層に前記ベース層および前記チャネル領域を形成するステップと、
    前記第１マスクパターンの一部を除去することによって、前記第１マスクパターンの前記第１開口を拡大するステップと、
    残された前記第１マスクパターンの拡大された前記第１開口に第２マスクパターンを形成するステップと、
    残された前記第１マスクパターンを選択的にエッチングすることによって、残された前記第１マスクパターンの下方の前記半導体ウエハを露出させるステップと、
    前記第１半導体層および前記第２半導体層をエッチングすることによって、前記第１半導体層および前記第２半導体層に第１トレンチを形成するステップとを含み、前記第２マスクパターンは、エッチングマスクとして使用され、
    前記第２マスクパターンを除去するステップと、
    前記第１トレンチの側壁および底部上に絶縁層を形成することによって、前記ゲート絶縁層を形成するステップと、
    前記絶縁層上に導電層を形成することによって、導電性の前記ゲート電極を形成するステップとを含む、方法。
  12. 前記半導体ウエハの前記第１主面に前記第１マスクパターンを形成するステップは、
    第２開口を含む第１マスク部を形成するステップと、
    少なくとも前記第２開口の側壁上に第２マスク部を形成することによって、前記第１マスク部および前記第２マスク部を含む前記第１マスクパターンを形成するステップとを含み、
    前記第１マスクパターンの一部を除去することによって、前記第１マスクパターンの前記第１開口を拡大するステップは、前記第２マスク部を選択的にエッチングすることによって行われる、請求項１１に記載の方法。
  13. 前記方法は、前記第１不純物を選択的に注入するステップの前に、第２トレンチを形成するステップを含み、
    前記第１マスクパターンは、前記第２トレンチを形成するステップにおいて、エッチングマスクとして使用される、請求項１１または請求項１２に記載の方法。
  14. 前記方法は、前記第１トレンチの底部を介して前記第２導電型を有する第２不純物を前記半導体ウエハに選択的に注入するステップを含み、
    前記第２マスクパターンは、第２ドーピングマスクとして使用される、請求項１１から請求項１３のいずれか１項に記載の方法。
JP2018567896A 2016-06-29 2017-06-27 短チャネルトレンチ型パワーｍｏｓｆｅｔ Active JP6937326B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16176786.8 2016-06-29
EP16176786.8A EP3264470A1 (en) 2016-06-29 2016-06-29 Short channel trench power mosfet
PCT/EP2017/065852 WO2018002048A1 (en) 2016-06-29 2017-06-27 Short channel trench power mosfet

Publications (2)

Publication Number Publication Date
JP2019519938A JP2019519938A (ja) 2019-07-11
JP6937326B2 true JP6937326B2 (ja) 2021-09-22

Family

ID=56289400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018567896A Active JP6937326B2 (ja) 2016-06-29 2017-06-27 短チャネルトレンチ型パワーｍｏｓｆｅｔ

Country Status (5)

Country Link
US (1) US20190363166A1 (ja)
EP (2) EP3264470A1 (ja)
JP (1) JP6937326B2 (ja)
CN (1) CN110326109B (ja)
WO (1) WO2018002048A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2022136278A2 (en) 2020-12-21 2022-06-30 Hitachi Energy Switzerland Ag Power semiconductor device and method for manufacturing a power semiconductor device
EP4016644A1 (en) * 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device and method for manufacturing a power semiconductor device
CN113097298A (zh) * 2021-03-30 2021-07-09 全球能源互联网研究院有限公司 一种绝缘栅双极型晶体管及其制备方法
JP2023076986A (ja) * 2021-11-24 2023-06-05 株式会社デンソー 半導体装置とその製造方法
CN114242779B (zh) * 2022-02-24 2022-05-10 成都功成半导体有限公司 一种带有沟槽的碳化硅积累态mosfet
KR102446171B1 (ko) * 2022-03-03 2022-09-23 (주) 트리노테크놀로지 확장된 헤일로 영역을 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법
CN114883409B (zh) * 2022-03-29 2024-05-10 东莞清芯半导体科技有限公司 功率半导体器件及其应用

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5547882A (en) 1995-10-11 1996-08-20 Mosel Vitelic Inc. Method for forming retrograde channel profile by phosphorus implantation through polysilicon gate
GB9815021D0 (en) * 1998-07-11 1998-09-09 Koninkl Philips Electronics Nv Semiconductor power device manufacture
US8133789B1 (en) 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
CN101308870B (zh) * 2003-08-27 2011-05-18 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
JP2006114834A (ja) * 2004-10-18 2006-04-27 Toshiba Corp 半導体装置
US20080206944A1 (en) * 2007-02-23 2008-08-28 Pan-Jit International Inc. Method for fabricating trench DMOS transistors and schottky elements
JP4564514B2 (ja) * 2007-05-18 2010-10-20 株式会社東芝 半導体装置
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
US20120080748A1 (en) * 2010-09-30 2012-04-05 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions
JP5206824B2 (ja) * 2011-03-04 2013-06-12 株式会社明電舎 シャシーダイナモメータシステムの慣性検証装置
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20140306284A1 (en) * 2013-04-12 2014-10-16 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
JP6177154B2 (ja) * 2013-07-16 2017-08-09 株式会社東芝 半導体装置
DE102014200429A1 (de) 2014-01-13 2015-07-16 Robert Bosch Gmbh Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
DE102014114235B3 (de) * 2014-09-30 2016-01-28 Infineon Technologies Ag Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
US9484452B2 (en) * 2014-12-10 2016-11-01 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs
CN110366785B (zh) * 2017-03-03 2020-10-16 Iee国际电子工程股份公司 热电装置
US20190148487A1 (en) * 2017-11-15 2019-05-16 Sanken Electric Co., Ltd. Semiconductor device including partitioning layer extending between gate electrode and source electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP3479410A1 (en) 2019-05-08
CN110326109A (zh) 2019-10-11
EP3264470A1 (en) 2018-01-03
EP3479410B1 (en) 2020-08-05
CN110326109B (zh) 2022-09-13
US20190363166A1 (en) 2019-11-28
WO2018002048A1 (en) 2018-01-04
WO2018002048A8 (en) 2019-08-22
JP2019519938A (ja) 2019-07-11

Similar Documents

Publication Publication Date Title
JP6937326B2 (ja) 短チャネルトレンチ型パワーｍｏｓｆｅｔ
CN109638069B (zh) 半导体装置
JP4744958B2 (ja) 半導体素子及びその製造方法
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
JP5717661B2 (ja) 半導体装置とその製造方法
WO2015049838A1 (ja) 炭化珪素半導体装置
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
US10446649B2 (en) Silicon carbide semiconductor device
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
JP6715567B2 (ja) 半導体装置
KR102056037B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11245016B2 (en) Silicon carbide trench semiconductor device
JP2013214658A (ja) 炭化珪素半導体装置およびその製造方法
JP2017224719A (ja) 半導体装置
JP4447474B2 (ja) 半導体装置およびその製造方法
CN114744049A (zh) 碳化硅mosfet半导体器件及制作方法
US20120241817A1 (en) Semiconductor device
US20190035928A1 (en) Short channel trench power mosfet
US20140159058A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
US20210043735A1 (en) Short channel trench power mosfet and method
WO2014184839A1 (ja) 炭化珪素半導体装置
JP6606819B2 (ja) 半導体装置
JP2011109021A (ja) 半導体装置
KR102572194B1 (ko) 반도체 소자 및 그의 제조 방법
CN116779639A (zh) 碳化硅半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6937326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350