DE102014200429A1 - Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren - Google Patents

Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren Download PDF

Info

Publication number
DE102014200429A1
DE102014200429A1 DE102014200429.2A DE102014200429A DE102014200429A1 DE 102014200429 A1 DE102014200429 A1 DE 102014200429A1 DE 102014200429 A DE102014200429 A DE 102014200429A DE 102014200429 A1 DE102014200429 A1 DE 102014200429A1
Authority
DE
Germany
Prior art keywords
trench
region
substrate
conductivity type
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014200429.2A
Other languages
English (en)
Inventor
Christian Tobias Banzhaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102014200429.2A priority Critical patent/DE102014200429A1/de
Priority to PCT/EP2014/075092 priority patent/WO2015104084A1/de
Publication of DE102014200429A1 publication Critical patent/DE102014200429A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Abstract

Die vorliegende Erfindung schafft eine Trench-MOSFET-Transistorvorrichtung, ein Substrat für Trench-MOSFET-Transistorvorrichtung und ein entsprechendes Herstellungsverfahren. Die Trench-MOSFET-Transistorvorrichtung umfasst ein Substrat (1) eines ersten Leitungstyps (n+) mit einer Vorderseite (V) und einer Rückseite (R); einen Drainanschlussbereich (1a) des ersten Leitungstyps (n+) an der Rückseite (R) des Substrats (1), einen sich an den Drainanschlussbereich (1a) anschließenden Driftbereich (1b) des ersten Leitungstyps (n–), einen sich an den Driftbereich (1b) anschließenden ersten Dotierungsbereich (1c) des zweiten Leitungstyps (p) und einen Sourceanschlussbereich (5) des ersten Leitungstyps (n+) an der Vorderseite (V) des Substrats (1); einen ersten Graben (G) mit einer ersten Tiefenerstreckung (T), der ausgehend von der Vorderseite (V) des Substrats (1) in dem Sourceanschlussbereich (5), dem ersten Dotierungsbereich (1c) und dem Driftbereich (1b) gebildet ist und in dem eine Gatestruktur (3, 30) so angeordnet sind, dass durch Anlegen einer Spannung ein Kanalbereich (K) zwischen dem Driftbereich (1b) und dem Sourceanschlussbereich (5) in dem ersten Dotierungsbereich (1c) bildbar ist; einen zweiten Graben (G’; G1’, G2’, G3’) mit einer zweiten Tiefenerstreckung (T‘), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) angeordnet ist; und einen unterhalb des zweiten Grabens (G’; G1’, G2’, G3’) vergrabenen zweiten Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T‘‘), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist.

Description

  • Die vorliegende Erfindung betrifft eine Trench-MOSFET-Transistorvorrichtung, ein Substrat für eine Trench-MOSFET-Transistorvorrichtung und ein entsprechendes Herstellungsverfahren.
  • Obwohl auf beliebige Trench-MOSFET-Transistorvorrichtungen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von Trench-MOSFET-Transistorvorrichtungen auf Basis von einem Siliziumcarbid-Substrat erläutert.
  • Stand der Technik
  • Substrate, die eine Siliziumcarbidschicht umfassen, finden zunehmend Verwendung für Standardbauteile. Beispielsweise werden Leistungshalbleiter, die bis Spannungen von mehr als 1,2 kV sperren, als Graben-Metall-Oxid-Halbleiter-Feldeffekttransistor (Trench-MOSFET) unter Verwendung von solchen Substraten realisiert.
  • Solche Leistungshalbleiter finden beispielsweise in elektromobilen Anwendungen, also Kraftfahrzeugen mit Batterien, beispielsweise Lithium-Ionen-Zellen basierten Batterien oder in Photovoltaikanlagen Verwendung. Auch mikroelektromechanische Systeme können mit solchen Substraten realisiert werden.
  • Zur Realisierung eines Trench-MOSFET wird beispielsweise ein Substrat (n-dotiertes 4H-SiC-Substrat) verwendet, dessen Siliziumcarbidschicht eine hexagonale Kristallstruktur aufweist.
  • In einem derartigen Substrat wird senkrecht zur Substratoberfläche ein Graben in einem trockenchemischen Plasmaätzprozess strukturiert. Der Graben wird durch ein Gatedielektrikum und eine darüberliegende Gatemetallisierungsschicht zumindest teilweise gefüllt. Durch die vertikale Anordnung des Trench-MOSFET-Kanals kann die Packungsdichte von parallel verschalteten Transistoren z.B. im Vergleich mit lateral angeordneten VD-MOSFETs deutlich erhöht werden.
  • 7 zeigt eine schematische Querschnittsdarstellung einer aus der JP 2010-258385 A bekannten Trench-MOSFET-Transistorvorrichtung.
  • In 7 bezeichnet Bezugszeichen 1 ein Siliziumcarbid-Substrat, welches eine Vorderseite V und eine Rückseite R aufweist. Auf der Rückseite R weist das Substrat 1, welches eine Grunddotierung vom n+-Typ aufweist, einen Drainanschlussbereich 1a vom n+-Typ auf. Auf der Rückseite R ist auf dem Drainanschlussbereich 1a eine Drainmetallisierung 10 vorgesehen. An den Drainanschlussbereich 1a schließt sich ein epitaktischer Driftbereich 1b vom n–-Typ an. Auf der Vorderseite V ist im Anschluss an den Driftbereich 1b ein p-dotierter Bereich 1c vorgesehen, welcher beispielsweise durch Epitaxie oder Implantation gebildet ist. Von der Vorderseite V ausgehend erstreckt sich ein Graben G in das Innere des Substrats 1 bis in den Driftbereich 1b hinein. Im Inneren des Grabens G abgeschieden ist eine Gatedielektrikumsschicht 3 und darüber eine Gatemetallisierung 30. Seitlich des Grabens G in dem p-dotierten Bereich 1c vorgesehen ist ein Sourcebereich 5 vom n+-Typ mit einer Sourcemetallisierung 20. Wird eine Spannung an die Gatemetallisierung 30 angelegt, so bildet sich an der Seitenwand des Grabens G ein Kanalbereich K aus.
  • Üblicherweise werden Anordnungen mit einer Vielzahl von derartigen benachbarten Trench-MOSFET-Transistorvorrichtungen gebildet, von denen die Figuren jeweils nur eine einzige zeigen.
  • Bei der Trench-MOSFET-Transistorvorrichtung gemäß 7 kann der strukturbedingte Übergang von der Seitenwand des Grabens G zum Boden des Grabens G in der Anwendung zu sehr hohen Feldstärken in diesem Bereich führen, die höher sind als eine Durchbruchschwelle, bei der die Gatedielektrikumsschicht 3 im Sperrfall elektrisch durchbrochen und das Bauelement beschädigt wird.
  • 8 zeigt eine schematische Querschnittsdarstellung einer in der DE 10 2013 209 256.3 beschriebenen Trench-MOSFET-Transistorvorrichtung.
  • Bei der in 8 gezeigten Trench-MOSFET-Transistorvorrichtung ist ein zusätzlicher p+-dotierter Separationsbereich 1d zwischen benachbarten Gräben G vorgesehen, um die Belastung des Gatedielektrikums 3 speziell in den unteren Ecken des Grabens G zu reduzieren und somit eine ausreichende Sperrfähigkeit der Transistorvorrichtung zu gewährleisten.
  • Im Fall eines Siliziumcarbid-Substrats 1 muss hierfür eine Ionenimplantation mit großer Ionenenergie erfolgen, um eine ausreichend tiefe Erstreckung des p+-Separationsbereichs 1d ins Innere des Substrats 1 hinein zu erreichen, und zwar vorzugsweise bis mindestens zur Tiefenerstreckung des Grabens G oder sogar noch tiefer.
  • Solch eine Implantation ist sehr zeitaufwendig, denn mehrfach ionisierte Ionen müssen verwendet werden, wodurch nur ein sehr geringer Implantationsstrom zustande kommt. Zudem erfordert solch eine Implantation sehr große Beschleunigungsspannungen, welche nur wenige Implantationsvorrichtungen bzw. Produktionsumgebungen zur Verfügung stellen können. Des Weiteren führt eine derart große Kollisionsenergie der zu implantierenden Spezies zu extremen Kristallschäden, welche nur schwer durch Annealprozesse auszuheilen sind.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung schafft eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 1, ein Substrat für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 6 und ein entsprechendes Herstellungsverfahren nach Anspruch 10.
  • Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
  • Vorteile der Erfindung
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, in einem einzelnen trockenchemischen Plasmaätzschritt breitere, tiefere Gräben für die Gatestrukturen und schmalere, flachere Gräben zur Tiefenimplantation der Separationsbereiche anzulegen. Mit anderen Worten ist für die simultane Strukturierung aller Gräben nur ein einziger Plasmaätzschritt erforderlich.
  • Der für die Strukturierung der Gräben verwendete Plasmaätzschritt bedient sich des ARDE-Effekts (Aspect Ratio Dependent Etching) bzw. des RIE-Lags in Trockenätzprozessen, wodurch schmale Gräben mit hohem Aspektverhältnis mit einer geringeren Ätzrate strukturiert werden als breite Gräben mit einem niedrigen Aspektverhältnis. Bedingt ist dies durch die geringere Dichte an Radikalen und Ionen in schmalen Gräben. Bei einer bevorzugten Weiterbildung kann die nach dem Plasmaätzschritt verbleibende (teilweise verbrauchte) Maskierungsschicht beim Durchführen der anschließenden Tiefenimplantation für die Separationsgebiete als Implantationsmaske für alle angelegten Gräben gleichzeitig verwendet werden.
  • Die in die erfindungsgemäßen schmalen Gräben erfolgte Tiefenimplantation für die Separationsgebiete kann benachbarte Gräben mit Gatestrukturen derart separieren, dass ein Feld nicht mehr an das Gatedielektrikum angreifen kann, da es um das Gatedielektrikum herumgeleitet wird. Zudem kann die Bodydiode als reine pn-Diode ausgeführt werden.
  • Die erfindungsgemäße Trench-MOSFET-Transistorvorrichtung, das entsprechende Substrat für eine Trench-MOSFET-Transistorvorrichtung und das entsprechende Herstellungsverfahren erlauben es, den Aufwand für weitere Prozessschritte gering zu halten und gleichzeitig die Qualität des Bauelements stark zu erhöhen.
  • Gemäß einer bevorzugten Ausführungsform ist auf der Vorderseite des Substrats eine Sourcemetallisierung vorgesehen ist und der zweite Graben mit einem Metallisierungsbereich gefüllt, der in elektrischem Kontakt mit der Sourcemetallisierung steht. So läßt sich der vergrabene dotierte Separationsbereich vorteilhaft elektrisch anschließen.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist unterhalb des ersten Grabens ein vergrabener dritter Dotierungsbereich des zweiten Leitungstyps vorgesehen. So läßt sich das Kurzschlussrisiko weiter reduzieren.
  • Gemäß einer weiteren bevorzugten Ausführungsform sind mehrere beabstandete zweite Gräben mit der zweiten Tiefenerstreckung ausgehend von der Vorderseite in dem ersten Dotierungsbereich seitlich vom Sourceanschlussbereich angeordnet, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich des zweiten Leitungstyps mit der dritten Tiefenerstreckung angeordnet ist. So läßt sich ein breiter Separationsbereich bilden.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist das Substrat ein Siliziumcarbidsubstrat. Ein derartiges Substrat ist von guter Kurzschlussfestigkeit.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen
  • 1 eine schematische Querschnittsdarstellung einer Trench-MOSFET-Transistorvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2a), b) schematische Querschnittsdarstellungen eines Substrats für eine Trench-MOSFET-Transistorvorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien;
  • 3 eine schematische Querschnittsdarstellung einer Trench-MOSFET-Transistorvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 4a), b) schematische Querschnittsdarstellungen eines Substrats für eine Trench-MOSFET-Transistorvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien;
  • 5 eine schematische Querschnittsdarstellung einer Trench-MOSFET-Transistorvorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 6a), b) schematische Querschnittsdarstellungen eines Substrats für eine Trench-MOSFET-Transistorvorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien;
  • 7 eine schematische Querschnittsdarstellung einer aus der JP 2010-258385 A bekannten Trench-MOSFET-Transistorvorrichtung; und
  • 8 eine schematische Querschnittsdarstellung einer in der DE 10 2013 209 256.3 beschriebenen Trench-MOSFET-Transistorvorrichtung.
  • Ausführungsformen der Erfindung
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.
  • 1 zeigt eine schematische Querschnittsdarstellung einer Trench-MOSFET-Transistorvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Bei der ersten Ausführungsform ist im Unterschied zur bekannten Trench-MOSFET-Transistorvorrichtung nach 7 bzw. 8 ein vergrabener, vorzugsweise ringförmiger, Separationsbereich I im Substrat 1 vorgesehen, welcher vom p+-Typ sind und durch eine Ionenimplantation in die schmalen Gräben G‘ erzeugt worden ist.
  • Der vergrabene Separationsbereich I schließt sich an den von der Vorderseite V des Substrats 1 ausgehenden schmalen Graben G' an, der eine geringere Tiefenerstreckung T' aufweist als eine Tiefenerstreckung T des Grabens G für die Gatestruktur ist. Der sich an die Unterseite des Grabens G' angrenzende Separationsbereich I seinerseits weist eine Tiefenerstreckung T'' auf, welche mindestens so groß ist wie die Tiefenerstreckung T des Grabens G (vgl. 2a), b)).
  • Verfüllt ist der schmale Graben G' mit einem Metallisierungsbereich 20a, welche der Sourcemetallisierung 20 entspricht, wodurch der Separationsbereich I auf das gleiche Potenzial wie der Sourcebereich 5 gelegt ist.
  • Alternativ dazu könnte der Metallisierungsbereich 20a für den Graben G‘ auch mit einer anderen Metallisierung realisiert werden, welche dann in elektrischem Kontakt mit der Sourcemetallisierung 20 steht.
  • Aufgrund der Tatsache, dass zur Herstellung des Separationsbereichs I, welcher durch Implantation der ungefüllten schmalen Graben G' erfolgt, eine geringere Implantationstiefe und hiermit eine geringere Implantationsenergie notwendig ist, ist die Schädigung der Kristallstruktur im Bereich des Separationsbereichs I wesentlich geringer als beim Stand der Technik und kann somit wesentlich einfacher ausgeheilt werden, beispielsweise in einem entsprechenden Annealprozess.
  • 2a), b) sind schematische Querschnittsdarstellungen eines Substrats für eine Trench-MOSFET-Transistorvorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien.
  • Mit Bezug auf 2a) erfolgt die Strukturierung des Substrats 1 aus Siliziumcarbid zur Herstellung der Gräben G und G' in einem einzelnen anisotropen Plasmaätzschritt AE unter Verwendung einer Maske M, wobei der ARDE-Effekt ausgenutzt wird. Demzufolge ist die Tiefenerstreckung T des Grabens G für die Gatestruktur mit geringem Aspektverhältnis größer als die Tiefenerstreckung T' des schmalen Grabens G' für die Tiefenimplantation mit höherem Aspektverhältnis, also vorliegend geringerer Breite.
  • Durch geeignete Wahl der Prozessparameter des Plasmaätzprozesses lässt sich das Verhältnis der Tiefenerstreckungen T'/T entsprechend einstellen.
  • Weiter mit Bezug auf 2b) wird bei der ersten Ausführungsform die Maske M für den Plasmaätzschritt durch eine Maske M' für die Implantation des Separationsbereichs I ersetzt, welche insbesondere den Graben G für die Gatestruktur schützt.
  • Bei dem Implantationsschritt IS, welcher zur Herstellung des Separationsbereichs I erfolgt, wird demzufolge nur der Bereich unterhalb des Grabens G' implantiert und somit der Separationsbereich I vom p+-Typ erzeugt, welcher die Tiefenerstreckung T'' aufweist, die mindestens so groß ist wie die Tiefenerstreckung T des Grabens G.
  • Die übrigen Prozessschritte zur Herstellung der Trench-MOSFET-Transistorvorrichtung gemäß 1 erfolgen in bekannter Weise, wie beispielsweise aus der JP 2010/258385 A bekannt.
  • 3 zeigt eine schematische Querschnittsdarstellung einer Trench-MOSFET-Transistorvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Bei der zweiten Ausführungsform ist im Vergleich zur ersten Ausführungsform ein zusätzlicher Separationsbereich I1 vom p+-Typ unterhalb des Grabens G für die Gatestruktur vorgesehen. Dies vermindert zusätzlich Feldeffekte an den unteren Ecken des Grabens G.
  • Ansonsten ist die zweite Ausführungsform gleich der oben beschriebenen ersten Ausführungsform.
  • 4a), b) sind schematische Querschnittsdarstellungen eines Substrats für eine Trench-MOSFET-Transistorvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien.
  • Die Darstellung gemäß 4a) entspricht der Darstellung gemäß 2a). Weiter mit Bezug auf 4b) wird bei der zweiten Ausführungsform jedoch die Maske M für den Plasmaätzschritt nach der simultanen Herstellung der Gräben G, G' auf der Vorderseite V des Substrats 1 belassen, woran anschließend der Implantationsschritt IS durchgeführt wird, durch den simultan der Separationsbereich I unterhalb des schmalen Grabens G' sowie der Separationsbereich I1 unterhalb des Grabens G für die Gatestruktur erzeugt werden.
  • Somit entfällt bei der zweiten Ausführungsform der weitere Maskierungsschritt, was zu einer weiteren Vereinfachung des Verfahrens führt.
  • 5 zeigt eine schematische Querschnittsdarstellung einer Trench-MOSFET-Transistorvorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Die dritte Ausführungsform betrifft den Fall, in dem der p+-dotierte Separationsbereich I‘ eine größere Breitenerstreckung aufweisen soll.
  • In diesem Fall werden mehrere benachbarte schmale Gräben G1', G2', G3' vorgesehen, durch die der Implantationsschritt IE erfolgen kann. Aufgrund der lateralen Ausdehnung des Implantationsbereichs bildet sich somit ein lateral verbreiterter zusammenhängender Separationsbereich I' in der Peripherie des Grabens G für die Gatestruktur. Die Gräben G1', G2', G3' sind mit entsprechenden Metallisierungsbereichen 20a', 20a'', 20a''' verfüllt, welche entweder der Sourcemetallisierung 20 entsprechen oder eine separate Metallisierung in elektrischem Kontakt mit der Sourcemetallisierung 20 sind.
  • Auch bei der dritten Ausführungsform ist unterhalb des Grabens G für die Gatestruktur ein zusätzlicher Separationsbereich I1 vorgesehen.
  • Ansonsten ist die dritte Ausführungsform gleich wie die zweite Ausführungsform aufgebaut.
  • 6a), b) sind schematische Querschnittsdarstellungen eines Substrats für eine Trench-MOSFET-Transistorvorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien.
  • Wie in 6a) dargestellt, wird beim Plasmaätzschritt AE der Graben G für die Gatestruktur auch bei der dritten Ausführungsform simultan mit den Gräben G1', G2', G3' für die Implantation des Separationsbereichs I‘ hergestellt. Die dabei verwendete Maske M1 kann, wie in 6b) gezeigt, auch für den Ionenimplantationsschritt IS verwendet werden, in dem der zusammenhängende breite Separationsbereich I' vom p+-Typ unterhalb der Gräben G1', G2', G3' simultan mit dem zusätzlichen Separationsbereich I1 unterhalb des Grabens G für die Gatestruktur hergestellt wird.
  • Die sich an 6b) anschließenden Prozessschritte zur Fertigstellung der Trench-MOSFET-Transistorvorrichtung gemäß 5 erfolgen in an sich bekannter Weise nach Entfernen der Maske M1 für den Plasmaätzschritt AE und dem Implantationsschritt IS.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend vollständig beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Inbesondere sind die verwendeten Materialien und Topologien nur beispielshaft.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2010258385 A [0007, 0032, 0046]
    • DE 102013209256 [0011, 0033]

Claims (14)

  1. Trench-MOSFET-Transistorvorrichtung mit: einem Substrat (1) eines ersten Leitungstyps (n+) mit einer Vorderseite (V) und einer Rückseite (R); einem Drainanschlussbereich (1a) des ersten Leitungstyps (n+) an der Rückseite (R) des Substrats (1), einem sich an den Drainanschlussbereich (1a) anschließenden Driftbereich (1b) des ersten Leitungstyps (n–), einem sich an den Driftbereich (1b) anschließenden ersten Dotierungsbereich (1c) des zweiten Leitungstyps (p) und einem Sourceanschlussbereich (5) des ersten Leitungstyps (n+) an der Vorderseite (V) des Substrats (1); einem ersten Graben (G) mit einer ersten Tiefenerstreckung (T), der ausgehend von der Vorderseite (V) des Substrats (1) in dem Sourceanschlussbereich (5), dem ersten Dotierungsbereich (1c) und dem Driftbereich (1b) gebildet ist und in dem eine Gatestruktur (3, 30) so angeordnet sind, dass durch Anlegen einer Spannung ein Kanalbereich (K) zwischen dem Driftbereich (1b) und dem Sourceanschlussbereich (5) in dem ersten Dotierungsbereich (1c) bildbar ist; einem zweiten Graben (G’; G1’, G2’, G3’) mit einer zweiten Tiefenerstreckung (T‘), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) angeordnet ist; und einem unterhalb des zweiten Grabens (G’; G1’, G2’, G3’) vergrabenen zweiten Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T‘‘), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist.
  2. Trench-MOSFET-Transistorvorrichtung nach Anspruch 1, wobei auf der Vorderseite (V) des Substrats (1) eine Sourcemetallisierung (20) vorgesehen ist und der zweite Graben (G’; G1’, G2’, G3’) mit einem Metallisierungsbereich (20a; 20a’, 20a’’; 20a’’’) gefüllt ist, der in elektrischem Kontakt mit der Sourcemetallisierung (20) steht.
  3. Trench-MOSFET-Transistorvorrichtung nach Anspruch 1 oder 2, wobei unterhalb des ersten Grabens (G) ein vergrabener dritter Dotierungsbereich (I1) des zweiten Leitungstyps (p+) vorgesehen ist.
  4. Trench-MOSFET-Transistorvorrichtung nach Anspruch 1 oder 2, wobei mehrere beabstandete zweite Gräben (G1‘; G2‘; G3‘) mit der zweiten Tiefenerstreckung (T‘) ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) angeordnet sind, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit der dritten Tiefenerstreckung (T‘‘) angeordnet ist.
  5. Trench-MOSFET-Transistorvorrichtung nach einem der vorhergehenden Ansprüche, wobei das Substrat (1) ein Siliziumcarbidsubstrat ist.
  6. Substrat für eine Trench-MOSFET-Transistorvorrichtung mit: einer Vorderseite (V) und einer Rückseite (R); einem ersten Graben (G) mit einer ersten Tiefenerstreckung (T), der ausgehend von der Vorderseite (V) des Substrats (1) gebildet ist; einem zweiten Graben (G’; G1’, G2’, G3’) mit einer zweiten Tiefenerstreckung (T‘), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) seitlich des ersten Grabens (G) gebildet ist; und einem unterhalb des zweiten Grabens (G’; G1’, G2’, G3’) vergrabenen Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T‘‘), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist.
  7. Substrat für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 6, wobei unterhalb des ersten Grabens (G) ein vergrabener weiterer Dotierungsbereich (I1) des zweiten Leitungstyps (p+) vorgesehen ist.
  8. Substrat für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 6 oder 7, wobei mehrere beabstandete zweite Gräben (G1‘; G2‘; G3‘) mit der zweiten Tiefenerstreckung (T‘) ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom ersten Graben (G) angeordnet sind, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit der dritten Tiefenerstreckung (T‘‘) angeordnet ist.
  9. Substrat für eine Trench-MOSFET-Transistorvorrichtung nach einem der Ansprüche 6 bis 8, wobei das Substrat (1) ein Siliziumcarbidsubstrat ist.
  10. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung mit den Schritten: Bereitstellen von einem Substrat (1) eines ersten Leitungstyps (n+) mit einer Vorderseite (V) und einer Rückseite (R); Bilden von einem Drainanschlussbereich (1a) des ersten Leitungstyps (n+) an der Rückseite (R) des Substrats (1), einem sich an den Drainanschlussbereich (1a) anschließenden Driftbereich (1b) des ersten Leitungstyps (n–), einem sich an den Driftbereich (1b) anschließenden ersten Dotierungsbereich (1c) des zweiten Leitungstyps (p) und einem Sourceanschlussbereich (5) des ersten Leitungstyps (n+) an der Vorderseite (V) des Substrats (1); Ätzen von einem ersten Graben (G) mit einer ersten Tiefenerstreckung (T) in einem Ätzschritt (AE), der ausgehend von der Vorderseite (V) des Substrats (1) in dem Sourceanschlussbereich (5), dem ersten Dotierungsbereich (1c) und dem Driftbereich (1b) gebildet ist; gleichzeitiges Ätzen von einem zweiten Graben (G’; G1’, G2’, G3’) in dem mit einer zweiten Tiefenerstreckung (T‘), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) angeordnet ist; und Bilden von einem unterhalb des zweiten Grabens (G’; G1’, G2’, G3’) vergrabenen zweiten Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T‘‘), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist, in einem durch den zweiten Graben (G‘; G1’, G2’, G3’) hindurch ausgeführten Ionenimplantationsschritt (IS); wobei in dem ersten Graben (G) eine Gatestruktur (3, 30) so angeordnet wird, dass durch Anlegen einer Spannung ein Kanalbereich (K) zwischen dem Driftbereich (1b) und dem Sourceanschlussbereich (5) in dem ersten Dotierungsbereich (1c) bildbar ist.
  11. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 10, wobei auf der Vorderseite (V) des Substrats (1) eine Sourcemetallisierung (20) vorgesehen wird und der zweite Graben (G’; G1’, G2’, G3’) mit einem Metallisierungsbereich (20a; 20a’, 20a’’; 20a’’’) gefüllt wird, der in elektrischem Kontakt mit der Sourcemetallisierung (20) steht.
  12. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 10 oder 11, wobei unterhalb des ersten Grabens (G) ein vergrabener dritter Dotierungsbereich (I1) des zweiten Leitungstyps (p+) in dem parallel durch den ersten Graben (G) hindurch ausgeführten Ionenimplantationsschritt (IS) vorgesehen wird.
  13. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 10, 11 oder 12, wobei mehrere beabstandete zweite Gräben (G1‘; G2‘; G3‘) mit der zweiten Tiefenerstreckung (T‘) ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) in dem Ätzschritt (AE) simultan geätzt werden, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich (I; I’) des zweiten Leitungstyps (p+) mit der dritten Tiefenerstreckung (T‘‘) in dem durch die zweiten Graben (G‘; G1’, G2’, G3’) hindurch ausgeführten Ionenimplantationsschritt (IS) gebildet wird.
  14. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach einem der Ansprüche 10 bis 13, wobei das Substrat (1) ein Siliziumcarbidsubstrat ist.
DE102014200429.2A 2014-01-13 2014-01-13 Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren Withdrawn DE102014200429A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014200429.2A DE102014200429A1 (de) 2014-01-13 2014-01-13 Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
PCT/EP2014/075092 WO2015104084A1 (de) 2014-01-13 2014-11-20 Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014200429.2A DE102014200429A1 (de) 2014-01-13 2014-01-13 Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102014200429A1 true DE102014200429A1 (de) 2015-07-16

Family

ID=51945876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014200429.2A Withdrawn DE102014200429A1 (de) 2014-01-13 2014-01-13 Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren

Country Status (2)

Country Link
DE (1) DE102014200429A1 (de)
WO (1) WO2015104084A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3264470A1 (de) 2016-06-29 2018-01-03 ABB Schweiz AG Graben-leistungs-mosfet mit kurzem kanal
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
CN114695518B (zh) * 2022-06-02 2022-08-26 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258385A (ja) 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
DE102013209256A1 (de) 2013-05-17 2014-11-20 Robert Bosch Gmbh Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
DE102005020075A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstrukturhalbleitereinrichtung
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
TWI387105B (zh) * 2008-11-10 2013-02-21 Anpec Electronics Corp 降低切換轉換器中電壓耦合效應之功率元件
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258385A (ja) 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
DE102013209256A1 (de) 2013-05-17 2014-11-20 Robert Bosch Gmbh Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors

Also Published As

Publication number Publication date
WO2015104084A1 (de) 2015-07-16

Similar Documents

Publication Publication Date Title
DE112013000925B4 (de) Herstellung eines MOSFET-Abschlussgrabens und Halbleitervorrichtung mit diesem
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102014200429A1 (de) Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102011005691A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102018213635B4 (de) Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016202110A1 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102004024885A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015003603T5 (de) Split-Gate-Halbleitervorrichtung mit L-förmigem Gate
DE102016100128B4 (de) LDMOS-Hochspannungstransistor und Verfahren zu dessen Herstellung
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
WO2015032577A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
DE102015224035A1 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE102006055151B4 (de) Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE102013213007B4 (de) Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements
EP3676875A1 (de) Vertikaler leistungstransistor mit hoher leitfähigkeit und hohem sperrverhalten

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee