JP4564514B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4564514B2
JP4564514B2 JP2007133342A JP2007133342A JP4564514B2 JP 4564514 B2 JP4564514 B2 JP 4564514B2 JP 2007133342 A JP2007133342 A JP 2007133342A JP 2007133342 A JP2007133342 A JP 2007133342A JP 4564514 B2 JP4564514 B2 JP 4564514B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
trench
semiconductor device
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007133342A
Other languages
English (en)
Other versions
JP2008288462A (ja
JP2008288462A5 (ja
Inventor
誠和子 秋山
雄介 川口
好広 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007133342A priority Critical patent/JP4564514B2/ja
Priority to US12/122,165 priority patent/US7919811B2/en
Publication of JP2008288462A publication Critical patent/JP2008288462A/ja
Publication of JP2008288462A5 publication Critical patent/JP2008288462A5/ja
Application granted granted Critical
Publication of JP4564514B2 publication Critical patent/JP4564514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、縦型ＭＯＳゲートパワー型の半導体装置に関する。
低耐圧ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、ノートパソコンやＬＣＤ（Liquid Crystal Display）のＡＣアダプタ、サーバーのスイッチング電源などに幅広く用いられている。従来、トレンチ構造を有し、電流経路がトレンチ側壁部に沿った基板の厚さ方向である縦型ＭＯＳＦＥＴがある（例えば、特許文献１参照）。
このようなＭＯＳＦＥＴの重要なパラメータとして、ソース・ドレイン間の抵抗であるオン抵抗ＲＯＮと、スイッチング時のゲート・ドレイン間の電荷量ＱＳＷ（「Ｑスイッチ」などと呼ばれる）と、の積（ＲＯＮ×ＱＳＷ）がある。ＲＯＮとＱＳＷはトレード・オフ関係であるが、高速化のためには、両者ともにさらなる低減が望まれている。
特許第３６７７４８９号公報
本発明は、ＲＯＮおよびＱＳＷを低減し、高速化をはかった半導体装置を提供する。
本発明の一態様によれば、第１導電型半導体層の上に設けられた第２導電型ベース領域と、前記第２導電型ベース領域の上に設けられた第１導電型ソース領域と、前記第１導電型ソース領域と前記第２導電型ベース領域を貫通し前記第１導電型半導体層に至る第１のトレンチと、前記第１のトレンチの内壁を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記第１のトレンチに埋められたゲート電極と、前記第１導電型ソース領域よりも下方において前記第２導電型ベース領域に隣接し且つ前記ゲート絶縁膜から離間して設けられ前記第２導電型ベース領域よりも濃度が高い第２導電型領域と、を備え、前記第１導電型ソース領域の上面から前記ゲート電極の下端までの深さをｄとし、前記第１導電型ソース領域の上面から前記第２導電型ベース領域の下面までの深さをｃとしたとき、ｃ≧ｄであることを特徴とする半導体装置が提供される。
本発明によれば、ＲＯＮおよびＱＳＷを低減し、高速化をはかった半導体装置が提供される。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、本発明の実施の形態にかかる半導体装置の模式断面図である。
低抵抗の第１導電型基板（ｎ型半導体基板）１０の上に、第１導電型エピタキシャル層１１が形成され、この第１導電型エピタキシャル層１１の上には、ゲートトレンチを有するＵＭＯＳ構造が形成されている。すなわち、第２導電型ベース領域１２にトレンチ１３が形成され、ゲート酸化膜１４を介してゲート電極１５が埋め込まれている。また、第２導電型ベース領域１２の上には、高濃度の第１導電型（ｎ＋）ソース領域２０が形成されている。そして、本実施形態においては、第２導電型ベース領域１２に隣接して高濃度の第２導電型領域１７が設けられている。ここで、第２導電型ベース領域１２の不純物濃度は、１×１０１７ｃｍ−３程度とし、高濃度の第２導電型領域１７の不純物濃度は、１．８×１０１７〜３×１０１７ｃｍ−３程度とすることができる。第２導電型領域１７の上には、第２導電型のコンタクト領域２１が設けられている。
また、第１導電型基板１０の裏面側にはドレイン電極２２が設けられ、第１導電型ソース領域２０及び第２導電型コンタクト領域２１の上には、ソース電極２４が設けられている。なお、ゲート電極１５とソース電極２４とは、層間絶縁膜１６により絶縁されている。
本実施形態の半導体装置において、チャネルの長さを短くすることにより、第２導電型ベース領域１２における抵抗成分が下がるためオン抵抗ＲＯＮを小さくすることができるとともに、ゲート電極１５を浅くすることができるため、寄生容量を減らすことができ、これにより、ゲート・ドレイン間電荷量ＱＳＷも小さくすることができる。したがって、チャネル１８の長さを短くすることにより、ＲＯＮとＱＳＷをいずれも下げることができ、スイッチングの高速化をはかることができる。
チャネル長を短くすると、必然的に第２導電型ベース領域１２の体積が小さくなる。このため、短チャネル効果によって第１導電型エピタキシャル層１１から第２導電型ベース領域１２の中に空乏層が広がり、第２導電型ベース領域１２の直上の第１導電型ソース領域２０に到達する、いわゆる「パンチスルー」が生じる。この短チャネル効果は、第２導電型ベース領域１２から下方へのトレンチゲートの突き出し量が小さいときに顕著に現れる。パンチスルーが生じると、半導体装置をオフ状態にすることができない。
これに対して、本実施形態においては、高濃度の第２導電型領域１７を設けることにより、第１導電型エピタキシャル層１１から第２導電型ベース領域１２への空乏層の広がりを抑制し、短チャネル効果による第２導電型ベース領域１２のパンチスルーを防ぐことができる。つまり、チャネル長を短くしてもパンチスルーによる漏れ電流を抑制でき、ＲＯＮとＱＳＷをいずれも下げることによるスイッチングの高速化をはかることができる。
図２は、チャネル長とソース・ドレイン間の漏れ電流との関係を表すグラフ図である。 すなわち、図１に表したトレンチＭＯＳ構造の半導体装置（３０ボルト規格）において、第２導電型ベース領域１２とソース領域２０の合計の厚みｃを０．５μｍとし、チャネル長ｅを０．１８〜０．３３μｍとし、チャネル長と洩れ電流（ゲートとソースを短絡し、ドレインに定格電圧３０ボルトを加えたときにチャネルに流れる電流）を評価した。また、比較のため、図１に表した構造において高濃度第２導電型領域１７を設けない比較例についても同様の評価を行った。
その結果、高濃度の第２導電型領域１７を設けない比較例（Ｂ）では、チャネル長が０．２μｍ以下になると洩れ電流が急激に増加していることが分かった。これは、第２導電型ベース領域１２においてパンチスルーが生じるためであると考えられる。これに対して、高濃度第２導電型領域１７を設けた本実施形態の構造では、第２導電型ベース領域 １２における空乏層の広がりを抑制することができ、図２に表したように、チャネル長を０．１８μｍまで短くしても、洩れ電流がほとんど生じない。
また、トレンチゲートの酸化膜１４から高濃度の第２導電型領域１７までの間の距離ｘが洩れ電流を抑制する上で重要であることが分かった。
図３は、ゲート酸化膜１４の膜厚を５０ｎｍ、６０ｎｍ、７０ｎｍと変化させたときの距離ｘと洩れ電流との関係を表すグラフ図である。
ここでは、隣接するトレンチゲートの間隔が１．５μｍとなる構造について計算を行った。すなわち、ｘ＝０．７５μｍは、高濃度の第２導電型領域１７が設けられていない場合に対応する。また、ゲート酸化膜１４の厚みを厚くすると閾値（ドレイン電流１μＡのときのゲート電圧）が上がるため、閾値が一定となるように第２導電型ベース領域１２の濃度を調節した。ｘ＝０．７５μｍのときの閾値を１．３Ｖ、１．１Ｖとし、高濃度の第２導電型領域１７の濃度は２．３×１０１７ｃｍ−３と一定としている。
図３（ａ）は、閾値を１．３Ｖ、図３（ｂ）は、閾値を１．１Ｖとした場合の計算結果を表す。いずれの酸化膜厚においても、距離ｘが０．３μｍよりも大きい場合には、漏れ電流は大きく、距離ｘが０．３μｍ以下となると、漏れ電流が急激に低下することが分かる。つまり、ゲート酸化膜１４の厚みや、第２導電型ベース領域１２の濃度によらずに、距離ｘを０．３μｍ以下とすると、漏れ電流を低下させることができる。
図４は、高濃度の第２導電型領域１７のドーズ量を変化させた時の距離ｘと漏れ電流との関係を表すグラフ図である。ここでは、第２導電型領域１７のドーズ量を、１．８×１０１７ｃｍ−３、２．３×１０１７ｃｍ−３、２．８×１０１７ｃｍ−３、３．０×１０１７ｃｍ−３とした。なお、これらいずれの場合も、第２導電型ベース領域１２の濃度は１．０×１０１７ｃｍ−３とし、ゲート酸化膜１４の膜厚は６０ｎｍとした。
第２導電型領域１７のドーズ量を増加させると、洩れ電流が減少する効果がより顕著になる傾向がみられる。そして、いずれの場合も、トレンチゲートの酸化膜１４から高濃度の第２導電型領域１７までの間の距離ｘ≦０．３μｍでは確実に洩れ電流は減少し始めることが分かる。図４に表した結果から、第２導電型領域１７のドーズ量ｆと距離ｘとの関係は、次式により表すことができる。

ｘ＝０．１４×ｆ×１０−１７＋０．０２２

図５は、トレンチゲートの酸化膜１４から高濃度の第２導電型領域１７までの間の距離ｘに対するオン抵抗ＲＯＮの関係を表すグラフ図である。
ここでは閾値が一定となるように第２導電型ベース領域１２の濃度を調節しているため、距離ｘが小さくなるにつれて第２導電型ベース領域１２の濃度は低くしている。また、高濃度の第２導電型領域１７の濃度は、３．０×１０１７ｃｍ−３と一定として計算した。図５に表したように、距離ｘが０．３μｍ以下でオン抵抗ＲＯＮが顕著に減少し始めていることが分かる。
再び図１に戻って説明を続けると、第２導電型コンタクト領域２１の幅ａと第２導電型領域１７の幅ｂとの関係は、ａ＜ｂとすることが望ましい。これは例えば、第２導電型コンタクト領域２１を埋め込むためのトレンチをマスクにより形成する際、多少ずれることがあり、その場合ｎ型ソース領域２０に第２導電型コンタクト領域２１のｐ型が重なるとｎ型の抵抗値が高くなってしまうことがあるからである。つまり、第２導電型コンタクト領域２１が多少ずれてもｎ型ソース領域２０に悪影響を及ぼさないようにするために、ａ＜ｂとすることが望ましい。
また、ゲート電極１５の深さをｄ、第２導電型ベース領域１２と第２導電型コンタクト領域２１との合計厚みをｃとしたとき、ｃ≧ｄとすることが望ましい。このようにすると、ゲート電極１５が第２導電型ベース領域１２から第１導電型エピタキシャル層１１に突き出すことがなくなり、チャネル長を短くできる。また、この時、上述した短チャネル効果は、ゲート電極１５が第２導電型ベース領域１２から第１導電型エピタキシャル層１１に突き出す場合に比べてより大きく表れる傾向があるが、高濃度の第２導電型領域１７を設けることにより、短チャネル効果の発生を防ぐことができる。
図６は、本発明の第２の実施形態の半導体装置を表す模式断面図である。図６以降の図面については、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
本実施形態においても、第２導電型ベース領域１２に隣接して高濃度の第２導電型領域１７が設けられている。ただし、これら領域の境界は必ずしも明確ではなく、不純物濃度が連続的に変化している。
図７及び図８は、本実施形態の半導体装置の製造方法を表す工程断面図である。
まず、図７（ａ）に表したように、低抵抗の第１導電型基板１０上に第１導電型エピタキシャル層１１と第２導電型領域１７を形成する。
そして、図７（ｂ）に表したように、マスク６０を用いて部分的にエッチングし、第２導電型領域１７を貫通して第１導電型エピタキシャル層１１に至るトレンチ１３を形成する。
次に、図７（ｃ）に表したように、トレンチ１３の内壁に薄い酸化シリコン膜６５を形成する。そして、トレンチ１３の内側壁に対して斜め方向から第１導電型の不純物をイオン注入する。ここで、薄い酸化シリコン膜６５は、トレンチ１３の内壁面を保護し、またイオン注入される不純物の注入深さを調節する役割も有する。
その後、トレンチ１３の内壁面から酸化シリコン膜６５を除去し、新たに内壁面にゲート酸化膜１４を形成する。さらに、トレンチ１３に導電性材料を埋め込むことによりゲート電極１５を形成する。これらの工程における加熱処理または、これらの工程とは別に実施する加熱処理により、図７（ｃ）に関して前述したイオン注入で導入された第１導電型の不純物が活性化し、第２導電型領域１７の一部において第２導電型の不純物の相対的な濃度が低下して、図８（ａ）に表したように、第２導電型領域１７よりも低濃度の第２導電型ベース領域１２が形成される。
その後、図８（ｂ）に表したように、第２導電型ベース領域１２と第２導電型領域１７の上部にイオン注入法などにより第１導電型の不純物を導入して第１導電型ソース領域２０を形成する。
しかる後に、図８（ｃ）に表したように、第２導電型領域１７の上の第１導電型ソース領域２０を選択的にエッチングし、さらにその下の第２導電型領域１７の一部もエッチングする。この後、ゲート電極１５の上に層間絶縁膜１６を形成し、ソース電極２４を形成すると、図６に表した半導体装置が完成する。
本実施形態によれば、トレンチ１３の内側壁に対して斜め方向からイオン注入することにより、マスク合わせをすることなく第２導電型ベース領域１２と第２導電型領域１７とを所定の配置にすることができる。また、ソース電極２４にトレンチコンタクトを形成することにより、オン抵抗をさらに下げることが可能となる。
図９は、本発明の第３の実施形態の半導体装置を表す模式断面図である。
本実施形態においては、第２導電型領域１７は、一対のゲート電極１５の間においてトレンチ状に設けられている。ここで、第１実施形態に関して前述したように、第２導電型領域１７は、ゲート酸化膜１４の近傍に位置精度よく形成することが望ましい。ところが、ゲート用のトレンチ１３と、第２導電型領域１７と、を別々のマスクを用いて形成すると、マスクの合わせズレにより、これらの位置関係を精密に制御することが容易でない。これに対して、本実施形態においては、第２導電型領域１７も埋め込みトレンチ構造とすることにより、ゲートと同一のマスクを用いて合わせズレなく形成することができる。
図１０及び図１１は、本実施形態の半導体装置の製造方法を表す工程断面図である。
まず、図１０（ａ）に表したように、低抵抗の第１導電型基板１０上に第１導電型エピタキシャル層１１を形成し、ゲートを形成するためのトレンチ１３を形成する。 そして、図１０（ｂ）に表したように、トレンチ１３の内側壁にゲート酸化膜１４を形成し、さらに導電性材料を埋め込むことによりゲート電極１５を形成する。
次に、図１０（ｃ）に表したように、ウェーハ表面から第２導電型の不純物をイオン注入法などにより導入して、第２導電型ベース領域１２を形成する。
さらに、図１１（ａ）に表したように、ウェーハ表面から第１導電型の不純物をイオン注入法などにより導入して、第１導電型ソース領域２０を形成する。
しかる後に、図１１（ｂ）に表したように、第１導電型エピタキシャル層１１に至るトレンチ１８を形成する。その後、トレンチ１８に第２導電型の半導体を埋め込むことにより、第２導電型領域１７を形成する。その後、ソース電極２４を形成すれば、図９表した本実施形態の半導体装置が完成する。
以上説明したように、本実施形態によれば、第２導電型領域１７を埋め込みトレンチ構造とすることにより、トレンチゲートと同一のマスクにより形成することができ、これらの間の配置関係を精密に制御することが容易となる。
図１２は、本発明の第４の実施形態の半導体装置を表す模式断面図である。
本実施形態においては、ソース電極２４のトレンチコンタクトの部分に隣接して第２導電型領域１７が形成されている。この構造も、トレンチゲートの近傍に第２導電型領域１７を形成することができる。
図１３及び図１４は、本実施形態の半導体装置の製造方法を表す工程断面図である。
まず、図１３（ａ）に表したように、低抵抗の第１導電型基板１０上に第１導電型エピタキシャル層１１を形成し、トレンチ１３を形成してその内側壁にゲート酸化膜１４とゲート電極１５とを形成する。 その後、図１３（ｂ）に表したように、第２導電型の不純物をウェーハ表面からイオン注入法などにより導入して第２導電型ベース領域１２を形成する。ここで、第２導電型ベース領域１２は、トレンチ１３よりも浅くなるように形成する。
次に、図１３（ｃ）に表したように、ウェーハ表面から第１導電型の不純物をイオン注入法などにより導入して、第１導電型ソース領域２０を形成する。
その後、図１４（ａ）に表したように、ソース電極２４のトレンチコンタクト用のトレンチ１９を形成する。
そして、図１４（ｂ）に表したように、トレンチ１９の底面及び内側面に対して斜め方向から第２導電型の不純物をイオン注入する。
しかる後に、加熱処理を施すことによりイオン注入した不純物を活性化させて第２導電型領域１７を形成する。その後、ソース電極２４を形成すれば、図１２に表した本実施形態の半導体装置が完成する。
以上説明したように、本実施形態によれば、ソース電極２４のトレンチコンタクト用のトレンチ１９に対して斜め方向から第２導電型の不純物をイオン注入することにより、第２導電型領域１７をトレンチゲートの近傍に形成することができる。
以上、具体例を参照しつつ本発明の特徴を説明したが、本発明はこれらの具体例には限定されない。例えば、これら具体例のふたつ以上を適宜組み合わせたものも本発明の範囲に包含される。また、上述のいずれかの具体例に対して、当業者が適宜設計変更を加えたもの、及び、構成要素の追加又は削除を行ったものも、本発明の特徴を備えている限り、本発明の範囲に含まれる。
本発明の実施の形態にかかる半導体装置の模式断面図である。 チャネル長とソース・ドレイン間の漏れ電流との関係を表すグラフ図である。 ゲート酸化膜１４の膜厚を５０ｎｍ、６０ｎｍ、７０ｎｍと変化させたときの距離ｘと洩れ電流との関係を表すグラフ図である。 高濃度の第２導電型領域１７のドーズ量を変化させた時の距離ｘと漏れ電流と トレンチゲートの酸化膜１４から高濃度の第２導電型領域１７までの間の距離ｘに対するオン抵抗ＲＯＮの関係を表すグラフ図である。 本発明の第２の実施形態の半導体装置を表す模式断面図である。図６以降の図の関係を表すグラフ図である。 第２実施形態の半導体装置の製造方法を表す工程断面図である。 第２実施形態の半導体装置の製造方法を表す工程断面図である。 本発明の第３の実施形態の半導体装置を表す模式断面図である。 第３実施形態の半導体装置の製造方法を表す工程断面図である。 第３実施形態の半導体装置の製造方法を表す工程断面図である。 本発明の第４の実施形態の半導体装置を表す模式断面図である。 第４実施形態の半導体装置の製造方法を表す工程断面図である。 第４実施形態の半導体装置の製造方法を表す工程断面図である。
符号の説明
１０ 導電型基板、 １１ 第１導電型エピタキシャル層、 １２ 第２導電型ベース領域、 １３ トレンチ、 １４ ゲート酸化膜、 １５ ゲート電極、 １６ 層間絶縁膜、 １７ 第２導電型領域、 １８、１９ トレンチ、 ２０ ソース領域、 ２０ 導電型ソース領域、 ２１ コンタクト領域、 ２２ ドレイン電極、 ２４ ソース電極

Claims (5)

  1. 第１導電型半導体層の上に設けられた第２導電型ベース領域と、
    前記第２導電型ベース領域の上に設けられた第１導電型ソース領域と、
    前記第１導電型ソース領域と前記第２導電型ベース領域を貫通し前記第１導電型半導体層に至る第１のトレンチと、
    前記第１のトレンチの内壁を覆うゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記第１のトレンチに埋められたゲート電極と、
    前記第１導電型ソース領域よりも下方において前記第２導電型ベース領域に隣接し且つ前記ゲート絶縁膜から離間して設けられ前記第２導電型ベース領域よりも濃度が高い第２導電型領域と、
    を備え、
    前記第１導電型ソース領域の上面から前記ゲート電極の下端までの深さをｄとし、前記第１導電型ソース領域の上面から前記第２導電型ベース領域の下面までの深さをｃとしたとき、ｃ≧ｄであることを特徴とする半導体装置。
  2. 前記ゲート絶縁膜から前記第２導電型領域までの距離は、０．３マイクロメータ以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記第２導電型領域の上において前記第１導電型ソース領域に隣接して設けられた第２導電型コンタクト領域をさらに備え、
    前記第１のトレンチの深さ方向に対して垂直な方向にみた前記第２導電型領域の幅は、前記第２導電型コンタクト領域の幅よりも大なることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１導電型ソース領域の上から前記第１導電型ソース領域に隣接して前記第２導電型領域に達するトレンチコンタクトが形成されたソース電極をさらに備え、
    前記第２導電型領域が前記ソース電極の前記トレンチコンタクトの端部から前記ゲート電極の前記トレンチの方向に向けて形成された、
    ことを特徴とする請求項１記載の半導体装置。
  5. 前記第２導電型ベース領域を貫通し前記第１導電型半導体層に至る第２のトレンチに形成された第２導電型領域をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
JP2007133342A 2007-05-18 2007-05-18 半導体装置 Active JP4564514B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007133342A JP4564514B2 (ja) 2007-05-18 2007-05-18 半導体装置
US12/122,165 US7919811B2 (en) 2007-05-18 2008-05-16 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007133342A JP4564514B2 (ja) 2007-05-18 2007-05-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2008288462A JP2008288462A (ja) 2008-11-27
JP2008288462A5 JP2008288462A5 (ja) 2009-05-07
JP4564514B2 true JP4564514B2 (ja) 2010-10-20

Family

ID=40026631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007133342A Active JP4564514B2 (ja) 2007-05-18 2007-05-18 半導体装置

Country Status (2)

Country Link
US (1) US7919811B2 (ja)
JP (1) JP4564514B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115251B2 (en) * 2007-04-30 2012-02-14 International Business Machines Corporation Recessed gate channel with low Vt corner
JP4793437B2 (ja) * 2008-12-18 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5317560B2 (ja) * 2008-07-16 2013-10-16 株式会社東芝 電力用半導体装置
JP2010056432A (ja) * 2008-08-29 2010-03-11 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
US8754422B2 (en) 2009-10-23 2014-06-17 Panasonic Corporation Semiconductor device and process for production thereof
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP5149922B2 (ja) * 2010-02-23 2013-02-20 富士電機株式会社 半導体素子
US9653597B2 (en) * 2010-05-20 2017-05-16 Infineon Technologies Americas Corp. Method for fabricating a shallow and narrow trench FET and related structures
JP5599835B2 (ja) * 2012-03-12 2014-10-01 富士電機株式会社 半導体素子の製造方法
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN106206299A (zh) * 2015-04-29 2016-12-07 北大方正集团有限公司 一种vdmos器件及其制作方法
EP3264470A1 (en) * 2016-06-29 2018-01-03 ABB Schweiz AG Short channel trench power mosfet
IT201600130185A1 (it) * 2016-12-22 2018-06-22 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo a semiconduttore integrante un transistore a conduzione verticale, e dispositivo a semiconduttore
US10693002B2 (en) 2017-09-07 2020-06-23 Fuji Electric Co., Ltd. Semiconductor device
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件
CN109148587A (zh) * 2018-08-23 2019-01-04 电子科技大学 具有低比导通电阻的分离栅vdmos器件及其制造方法
CN109087952A (zh) * 2018-08-23 2018-12-25 电子科技大学 具有低比导通电阻的分离栅vdmos器件及制造方法
JP2020043309A (ja) * 2018-09-13 2020-03-19 トヨタ自動車株式会社 半導体装置
JP7414677B2 (ja) * 2020-09-15 2024-01-16 株式会社東芝 半導体装置及びその製造方法
CN117153887B (zh) * 2023-10-27 2024-02-23 北京中科新微特科技开发股份有限公司 半导体器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335582A (ja) * 1992-05-27 1993-12-17 Omron Corp 縦型ｍｏｓｆｅｔ装置およびその製造方法
JPH11354780A (ja) * 1998-06-03 1999-12-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2003533889A (ja) * 2000-05-13 2003-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置
JP2004303964A (ja) * 2003-03-31 2004-10-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2007059632A (ja) * 2005-08-24 2007-03-08 Sanken Electric Co Ltd 半導体素子及びその製造方法
JP2007110047A (ja) * 2005-10-17 2007-04-26 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
JP3677489B2 (ja) * 2002-05-29 2005-08-03 Ｎｅｃエレクトロニクス株式会社 縦型電界効果トランジスタ
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP4618766B2 (ja) * 2003-10-01 2011-01-26 ローム株式会社 半導体デバイス
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
JP4971595B2 (ja) * 2005-03-15 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5008046B2 (ja) 2005-06-14 2012-08-22 ローム株式会社 半導体デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335582A (ja) * 1992-05-27 1993-12-17 Omron Corp 縦型ｍｏｓｆｅｔ装置およびその製造方法
JPH11354780A (ja) * 1998-06-03 1999-12-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2003533889A (ja) * 2000-05-13 2003-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置
JP2004303964A (ja) * 2003-03-31 2004-10-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2007059632A (ja) * 2005-08-24 2007-03-08 Sanken Electric Co Ltd 半導体素子及びその製造方法
JP2007110047A (ja) * 2005-10-17 2007-04-26 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20080283909A1 (en) 2008-11-20
US7919811B2 (en) 2011-04-05
JP2008288462A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP4564514B2 (ja) 半導体装置
US10468522B2 (en) Semiconductor device
US7750401B2 (en) Self-aligned complementary LDMOS
US8759912B2 (en) High-voltage transistor device
US9082846B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures
US7906808B2 (en) Semiconductor device
US10784337B2 (en) MOSFET and a method for manufacturing the same
US20160056114A1 (en) Trenched faraday shielding
JP2018056463A (ja) 半導体装置及びその製造方法
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US20080087949A1 (en) Semiconductor device and method of manufacturing the same
JP2009152442A (ja) 半導体装置及びその製造方法
US8450797B2 (en) Semiconductor device and method of manufacturing the semiconductor device
KR20100067567A (ko) 반도체 소자 및 이의 제조 방법
US8878294B2 (en) Semiconductor device having a drain-gate isolation portion
EP1989728B1 (en) Process for forming a short channel trench mosfet
US8643104B1 (en) Lateral diffusion metal oxide semiconductor transistor structure
US20190305088A1 (en) Super-junction corner and termination structure with improved breakdown and robustness
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
JP2006310770A (ja) 高耐圧半導体装置及びその製造方法
JP5002920B2 (ja) 半導体装置の製造方法
CN111354792A (zh) Ldmos器件及其形成方法、半导体器件的形成方法
KR101099559B1 (ko) 파워 모스펫 제조방법
CN115513057A (zh) Mosfet及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4564514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3