JP4618766B2 - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP4618766B2 JP4618766B2 JP2003342712A JP2003342712A JP4618766B2 JP 4618766 B2 JP4618766 B2 JP 4618766B2 JP 2003342712 A JP2003342712 A JP 2003342712A JP 2003342712 A JP2003342712 A JP 2003342712A JP 4618766 B2 JP4618766 B2 JP 4618766B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- oxide film
- trench
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 4
- 238000005247 gettering Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052700 potassium Inorganic materials 0.000 description 3
- 239000011591 potassium Substances 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Description
本発明は、半導体デバイス、特に、トレンチの側面に沿ってＭＯＳＦＥＴを構成するトレンチ構造の半導体デバイスに関する。
トレンチ構造の半導体デバイスは、半導体基板の表面にチャネル領域を形成したプレーナ型のＤＭＯＳＦＥＴ（２重拡散ＭＯＳＦＥＴ）を有する半導体デバイスに比べ、一般的に、オン抵抗を低くすることができるため、需要が拡がりつつある。
従来のトレンチ構造の半導体デバイスを図４に示す。この半導体デバイス１０１は、Ｎ−型の半導体基板（エピタキシャル層も含む）１１１の表面に穿いた溝（トレンチ）１２０の側面に沿ってＭＯＳＦＥＴが構成されている。すなわち、トレンチ１２０の側面に沿い、その奥の方から、Ｎ−型のドレイン領域１１２、Ｐ−型のベース領域１１３、Ｎ＋型のソース領域１１４が、この順に形成され、トレンチ１２０の内側にゲート電極１２１が埋め込まれている。
トレンチ１２０とゲート電極１２１との間には薄いシリコン酸化膜であるゲート酸化膜１２３が形成され、そのゲート酸化膜１２３は、半導体基板１１１の表面まで延在し、後述の絶縁シリコン酸化膜１２４と同様、コンタクトホール１２８となる部分はエッチングにより取り除かれる。半導体基板１１１の表面部分にはベース領域１１３とつながる不純物濃度を濃くしたＰ＋型のベース高濃度領域１１５が形成され、半導体基板１１１の表面にはこのベース高濃度領域１１５とソース領域１１４とに接触するようメタル層のソース電極１２２が形成される。したがって、ベース高濃度領域１１５は、ソース電極１２２とオーミックコンタクトが取れ、また、ベース領域１１３の抵抗成分を小さくしている。そして、ゲート電極１２１とソース電極１２２の電気的絶縁のために、ゲート電極１２１およびゲート酸化膜１２３の上面に絶縁シリコン酸化膜１２４が形成されている。この絶縁シリコン酸化膜１２４は、ソース領域１１４およびベース高濃度領域１１５の上面では、エッチングにより取り除かれ、その取り除かれた部分がコンタクトホール１２８となる。
しかし、この半導体デバイス１０１にあっては、コンタクトホール形成工程において、コンタクトホール形成用ホトマスクの下地（すでに半導体デバイス１０１のために形成された各層）とのアライメントがずれたり、ホトレジストの仕上がり精度が多少悪くてもコンタクトホール１２８がゲート電極１２１の上面に形成されることのないように、コンタクトホール１２８とゲート電極１２１との適当な距離、すなわち合わせ余裕が必要になる。この合わせ余裕は、半導体デバイス１０１の微細化を妨げる一つの要因となる。
そこで、この微細化を妨げる一つの要因を除くために、図５に示す半導体デバイスが提案されている（特許文献１）。なお、図４に示したものと実質的に同様の機能を有する部位は、同一の符号を付して説明を省略する。この半導体デバイス１０２は、前述の絶縁シリコン酸化膜１２４に代え、トレンチ１２０の内側に埋め込まれた絶縁シリコン酸化膜１２７を有している。この絶縁シリコン酸化膜１２７は、前述の絶縁シリコン酸化膜１２４のように半導体基板１１１の上面に形成されないので、ソース電極１２２とソース領域１１４およびベース高濃度領域１１５との接触のためのコンタクトホールを設ける必要がない。その結果、前述の合わせ余裕も必要ないので、トレンチ構造の半導体デバイスの微細化を実現できる。
ところで、この半導体デバイス１０２にあっては、ソース電極１２２を形成するべくメタル層をＣＶＤ法やスパッタリング法などにより堆積するメタル層形成工程の前工程として、半導体基板１１１の表面上のゲート酸化膜や自然酸化により形成されたシリコン酸化膜（自然酸化膜）を除去する工程が必要となる。
そのため、フッ酸による洗浄（フッ酸洗浄）などの洗浄が行われる。ところが、絶縁シリコン酸化膜１２７は、ゲート酸化膜や自然酸化膜と同じ酸化膜であるため、この洗浄により同時に除去される。したがって、この洗浄については、除去量を見込んだ設計、あるいは洗浄液や洗浄時間等の管理を高精度に維持しなければならない。つまり、高精度の管理等が行われない場合、絶縁シリコン酸化膜１２７は、除去される量が増えてその厚さが所定値より薄くなり、極端な場合には、ゲート電極１２１とソース電極１２２との間に十分な絶縁耐量が得られなくなったり、ゲート電極１２１にナトリウム、カリウム等の可動イオンが侵入するのを防御する能力が減少して半導体デバイスの信頼性が低下するおそれがあるのである。
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、トレンチに埋め込まれて形成されたゲート電極とソース電極との間の絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化して信頼性の高い半導体デバイスを提供することにある。
上記の課題を解決するために、請求項１に係る半導体デバイスは、半導体基板の表面に形成されたトレンチの側面に沿って、ソース領域、ベース領域、ドレイン領域が形成され、トレンチの内側にゲート電極が埋め込まれたＭＯＳＦＥＴを有する半導体デバイスにおいて、ゲート電極の上であってトレンチの内側の開口縁付近まで埋め込まれるポリシリコン膜を設け、このポリシリコン膜の表面とソース領域の表面とに接してソース電極を形成してなり、このポリシリコン膜は、ゲッタリング効果を得るようにリンドープされており、このポリシリコン膜と前記ゲート電極との間にシリコン酸化膜を設けてなることを特徴とする。
請求項２に係る半導体デバイスは、請求項１記載の半導体デバイスにおいて、前記ポリシリコン膜とトレンチの側面との間には、前記ポリシリコン膜の上面よりも沈んだ位置にゲート酸化膜が形成されている。
更に、請求項２に係る半導体デバイスの前記ゲート酸化膜は前記シリコン酸化膜よりも上の位置まで形成されていることを特徴とする。
本発明の半導体デバイスは、トレンチの内側に埋め込まれて形成されたゲート電極の上面に、直接あるいは間接にシリコン窒化膜またはポリシリコン等を形成し、それに接してソース電極を形成しているので、メタル層形成工程の前工程の洗浄を行っても、絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化でき、信頼性の高い半導体デバイスを実現することができる。
以下、本発明を実施するための最良の形態を、図面を参照しながら説明する。図１は本発明の実施形態の半導体デバイスの断面図である。このトレンチ構造の半導体デバイス１は、Ｎ−型の半導体基板（エピタキシャル層も含む）１１の表面に穿いた溝（トレンチ）２０の側面に沿ってＭＯＳＦＥＴが構成されている。すなわち、トレンチ２０の側面に沿い、その奥の方から、Ｎ−型のドレイン領域１２、Ｐ−型のベース領域１３、Ｎ＋型のソース領域１４が、この順に形成され、トレンチ２０の内側にゲート電極２１が埋め込まれている。ゲート電極２１は、その上面がトレンチ２０の開口縁、すなわち、半導体基板１１の表面より十分に沈んだところに位置している。
トレンチ２０とゲート電極２１との間には薄いシリコン酸化膜であるゲート酸化膜２３が形成され、そのゲート酸化膜２３は、トレンチ２０の開口縁、すなわち、半導体基板１１の表面より僅かに沈んだ位置まで延在している。半導体基板１１の表面部分にはベース領域１３とつながる不純物濃度を濃くしたＰ＋型のベース高濃度領域１５が形成され、半導体基板１１の表面にはこのベース高濃度領域１５とソース領域１４とに接触するようメタル層のソース電極２２が形成される。したがって、ベース高濃度領域１５は、ソース電極２２とオーミックコンタクトが取れ、また、ベース領域１３の抵抗成分を小さくしている。そして、重要なことは、ゲート電極２１とソース電極２２の電気的絶縁のために、ゲート電極２１の上であってトレンチ２０の内側の開口縁付近まで埋め込まれるシリコン窒化膜２５を形成していることである。したがって、ソース電極２２は、ベース高濃度領域１５とソース領域１４の表面全体に接触して電気的に接続され、シリコン窒化膜２５の表面には機械的に接しているのである。
また、ドレイン領域１２は、半導体基板１１のソース領域１４、ベース領域１３およびベース高濃度領域１５以外の領域に形成される。なお、この半導体デバイス１は、そのＭＯＳＦＥＴはＮ型であるが、これらの領域１２、１３、１４、１５の導電型を各々逆にすることによりＰ型に構成できることは勿論である。
次に、このトレンチ構造の半導体デバイス１の製造方法の特徴的な部分について説明する。フッ酸洗浄などの洗浄を行う前の半導体デバイス１を図２（ａ）に示す。トレンチ２０は、半導体基板１１の表面を選択的に異方性ドライエッチングを行うことにより形成する。ソース領域１４、ベース領域１３および高濃度ベース領域１５は、半導体基板１１に不純物イオンインプラまたは不純物拡散などを行うことにより形成する。ゲート酸化膜２３は、トレンチ２０を有する状態で半導体基板１１を酸化することにより形成する。ゲート電極２１は、ＣＶＤ法やスパッタリング法などによりポリシリコンを堆積した後に、エッチング等を行うことによりトレンチ２０の内側にゲート酸化膜２３を介して形成する。シリコン窒化膜２５は、ゲート電極２１の上面にＣＶＤ法などにより堆積した後にエッチング等を行うことにより形成する。
したがって、この状態では、トレンチ２０の内側および半導体基板１１の表面にゲート酸化膜２３が存在している。この状態の半導体デバイス１をフッ酸洗浄などの洗浄を行うことにより、半導体基板１１の表面のゲート酸化膜２３や自然酸化により形成されたシリコン酸化膜（自然酸化膜）が除去されるのである。
洗浄後、すなわち、半導体基板１１の表面のゲート酸化膜２３や自然酸化により形成されたシリコン酸化膜（自然酸化膜）が除去された状態の半導体デバイス１を図２（ｂ）に示す。この状態から、露出している半導体基板１１の表面に、メタル層をＣＶＤ法やスパッタリング法などにより堆積した後、エッチング等によりパターニングを行うことにより、ベース領域１３と高濃度ベース領域１５に接触する状態のメタル層のソース電極２２を形成する。この場合、トレンチ２０の部分にはシリコン窒化膜２５が有るので、ソース電極２２とゲート電極２１とは電気的に絶縁することができる。
この半導体デバイス１は、前述したフッ酸洗浄などの洗浄を行ったとき、シリコン酸化膜（ゲート酸化膜２３、自然酸化膜）は選択的に除去されるものの、シリコン窒化膜２５の厚さはほとんど減少せず、絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化できる。したがって、完成前および後のトレンチ構造の半導体デバイス１において、ゲート電極２１とソース電極２２との間に十分な絶縁耐量を得ることができ、ゲート電極２１にナトリウム、カリウム等の可動イオンが侵入するのを防御する能力が減少しないので、高い信頼性を維持することができる。加えて、シリコン窒化膜２５は可動イオンをゲッタリングする効果も有するため、さらに可動イオン侵入に対する防御能力が高くなる。
なお、シリコン窒化膜２５とゲート電極２１との間に、界面の安定化のためにシリコン酸化膜などを介在させてもよい。この場合も、フッ酸洗浄などの洗浄を行ったとき、シリコン窒化膜２５の厚さはほとんど減少せず、絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化できることはいうまでもない。
次に、本発明の別の実施形態であるトレンチ構造の半導体デバイスについて説明する。図３はこの半導体デバイス２の断面図である。この半導体デバイス２は、先の実施形態におけるシリコン窒化膜２５の代わりにポリシリコン膜２６を備え、このポリシリコン膜２６とゲート電極２１との間に、ソース電極２２とゲート電極２１とを電気的に絶縁するシリコン酸化膜２７を備えるものである。なお、先の実施形態と実質的に同様の機能を有する部位は、同一の符号を付して説明を省略する。このポリシリコン膜２６は、フッ酸洗浄などの洗浄において、シリコン酸化膜２７の厚さが減少しないように、これを保護し、やはり、絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化できる。
このように、半導体デバイス２は、半導体デバイス１と同様に、絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化でき、もって、ゲート電極２１とソース電極２２との間に十分な絶縁耐量を得ることができ、ゲート電極２１にナトリウム、カリウム等の可動イオンが侵入するのを防御する能力が減少しないので、高い信頼性を維持することができる。加えて、ポリシリコン膜２６に高濃度にリンドープを行うと、可動イオンのゲッタリング効果を得ることができるため、さらに可動イオン侵入に対する防御能力が高くなる。この半導体デバイス２のシリコン酸化膜２７はＣＶＤ法などにより堆積した後にエッチング等を行うことにより形成し、ポリシリコン膜２６はＣＶＤ法やスパッタリング法などによりポリシリコンを堆積した後に、エッチング等を行い、その後または前にリンドープを行うことにより形成している。その他の製造方法については、半導体デバイス１と同様であるので省略する。
１ 半導体デバイス（第１の実施形態）
２ 半導体デバイス（第２の実施形態）
１１ 半導体基板
１２ ドレイン領域
１３ ベース領域
１４ ソース領域
１５ 高濃度ベース領域
２０ トレンチ
２１ ゲート電極
２２ ソース電極
２３ ゲート酸化膜
２５ シリコン窒化膜
２６ ポリシリコン膜
２７ シリコン酸化膜
２ 半導体デバイス（第２の実施形態）
１１ 半導体基板
１２ ドレイン領域
１３ ベース領域
１４ ソース領域
１５ 高濃度ベース領域
２０ トレンチ
２１ ゲート電極
２２ ソース電極
２３ ゲート酸化膜
２５ シリコン窒化膜
２６ ポリシリコン膜
２７ シリコン酸化膜
Claims (2)
- 半導体基板の表面に形成されたトレンチの側面に沿って、ソース領域、ベース領域、ドレイン領域が形成され、トレンチの内側にゲート電極が埋め込まれたＭＯＳＦＥＴを有する半導体デバイスにおいて、
ゲート電極の上であってトレンチの内側の開口縁付近まで埋め込まれるポリシリコン膜を設け、このポリシリコン膜の表面とソース領域の表面とに接してソース電極を形成してなり、
このポリシリコン膜は、ゲッタリング効果を得るようにリンドープされており、
このポリシリコン膜と前記ゲート電極との間にシリコン酸化膜を設けてなることを特徴とする半導体デバイス。 - 請求項１記載の半導体デバイスにおいて、
前記ポリシリコン膜とトレンチの側面との間には、前記ポリシリコン膜の上面よりも沈んだ位置であって前記シリコン酸化膜よりも上の位置までゲート酸化膜が形成されていることを特徴とする半導体デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003342712A JP4618766B2 (ja) | 2003-10-01 | 2003-10-01 | 半導体デバイス |
| US10/948,692 US7166891B2 (en) | 2003-10-01 | 2004-09-24 | Semiconductor device with etch resistant electrical insulation layer between gate electrode and source electrode |
| US11/610,240 US7470589B2 (en) | 2003-10-01 | 2006-12-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003342712A JP4618766B2 (ja) | 2003-10-01 | 2003-10-01 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005109285A JP2005109285A (ja) | 2005-04-21 |
| JP4618766B2 true JP4618766B2 (ja) | 2011-01-26 |
Family
ID=34509685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003342712A Expired - Lifetime JP4618766B2 (ja) | 2003-10-01 | 2003-10-01 | 半導体デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7166891B2 (ja) |
| JP (1) | JP4618766B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319059B2 (en) * | 2005-01-31 | 2008-01-15 | International Rectifier Corporation | High density FET with self-aligned source atop the trench |
| JP5008046B2 (ja) * | 2005-06-14 | 2012-08-22 | ローム株式会社 | 半導体デバイス |
| US8022482B2 (en) * | 2006-02-14 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Device configuration of asymmetrical DMOSFET with schottky barrier source |
| US8779506B2 (en) * | 2006-03-07 | 2014-07-15 | Infineon Technologies Ag | Semiconductor component arrangement comprising a trench transistor |
| JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2008108785A (ja) * | 2006-10-23 | 2008-05-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100847308B1 (ko) * | 2007-02-12 | 2008-07-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법. |
| JP4564514B2 (ja) * | 2007-05-18 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
| JP5135884B2 (ja) * | 2007-05-24 | 2013-02-06 | 富士電機株式会社 | 半導体装置の製造方法 |
| KR101662282B1 (ko) * | 2010-01-14 | 2016-10-05 | 삼성전자주식회사 | 고유전율의 보호막 패턴을 포함하는 매립 게이트 패턴을 갖는 반도체 장치 및 이의 제조 방법 |
| KR101920247B1 (ko) | 2012-09-17 | 2018-11-20 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197685A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 縦型電界効果トランジスタ及びその製造方法 |
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2000150940A (ja) * | 1998-11-18 | 2000-05-30 | Denso Corp | 半導体微粒子集合体及びその製造方法 |
| JP2003101027A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148257A (en) * | 1989-12-20 | 1992-09-15 | Nec Corporation | Semiconductor device having u-groove |
| US6319784B1 (en) * | 1999-05-26 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Using high temperature H2 anneal to recrystallize S/D and remove native oxide simultaneously |
| JP2002280553A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20020137306A1 (en) * | 2001-03-20 | 2002-09-26 | Tai-Ju Chen | Method for forming polysilicon-filled trench isolations |
| DE10153315B4 (de) * | 2001-10-29 | 2004-05-19 | Infineon Technologies Ag | Halbleiterbauelement |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| TW583747B (en) * | 2003-03-06 | 2004-04-11 | Advanced Power Electronics Cor | High density trench power MOSFET structure and method thereof |
-
2003
- 2003-10-01 JP JP2003342712A patent/JP4618766B2/ja not_active Expired - Lifetime
-
2004
- 2004-09-24 US US10/948,692 patent/US7166891B2/en active Active
-
2006
- 2006-12-13 US US11/610,240 patent/US7470589B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197685A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 縦型電界効果トランジスタ及びその製造方法 |
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2000150940A (ja) * | 1998-11-18 | 2000-05-30 | Denso Corp | 半導体微粒子集合体及びその製造方法 |
| JP2003101027A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050082604A1 (en) | 2005-04-21 |
| JP2005109285A (ja) | 2005-04-21 |
| US7166891B2 (en) | 2007-01-23 |
| US20070082416A1 (en) | 2007-04-12 |
| US7470589B2 (en) | 2008-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799591B (zh) | Ldmos及其形成方法 | |
| TWI409950B (zh) | 自我校準之溝槽金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）及其製造方法 | |
| US7470589B2 (en) | Semiconductor device | |
| US20080150018A1 (en) | Semiconductor device | |
| KR19980018751A (ko) | 반도체 장치 및 그 제조 방법 (semiconductor device and method of manufacturing the same) | |
| JP2009123899A (ja) | 半導体装置 | |
| JP2008277851A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007088010A (ja) | 半導体装置およびその製造方法 | |
| JP2004266140A (ja) | 半導体装置及びその製造方法 | |
| JP5198760B2 (ja) | 半導体装置及びその製造方法 | |
| US6635535B2 (en) | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing | |
| JP2009043897A (ja) | 半導体装置およびその製造方法 | |
| JP2008084901A (ja) | 半導体装置およびその製造方法 | |
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| JP4992211B2 (ja) | 半導体素子の製造方法 | |
| JP2019169682A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010129978A (ja) | 半導体装置の製造方法 | |
| US20040145012A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2014056890A (ja) | 半導体装置及びその製造方法 | |
| KR20020056285A (ko) | 반도체 소자의 게이트 제조방법 | |
| JPH04368182A (ja) | 半導体装置およびその製造方法 | |
| JP2007067250A (ja) | 半導体装置の製造方法 | |
| JP4036099B2 (ja) | 半導体装置の製造方法 | |
| JP2004356168A (ja) | 半導体装置及びその製造方法 | |
| KR100524884B1 (ko) | 트랜치 게이트 구조를 갖는 전력 모스펫 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4618766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |