JP2008098593A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008098593A JP2008098593A JP2006318931A JP2006318931A JP2008098593A JP 2008098593 A JP2008098593 A JP 2008098593A JP 2006318931 A JP2006318931 A JP 2006318931A JP 2006318931 A JP2006318931 A JP 2006318931A JP 2008098593 A JP2008098593 A JP 2008098593A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor substrate
- insulating film
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims abstract description 137
- 239000011229 interlayer Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 239000010408 film Substances 0.000 description 278
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 229910052814 silicon oxide Inorganic materials 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000010937 tungsten Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- -1 moisture Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Abstract
【解決手段】パワーMOSFETは、ドレインを構成する半導体基板1,3、半導体基板3の表面に形成されたトレンチ5、トレンチ5内にゲート絶縁膜7を介して形成されたポリシリコンからなるゲート電極9、半導体基板3の表面側に形成されたボディ拡散層11、半導体基板3の表面にソース拡散層13、ゲート電極9上に形成された層間絶縁膜18、半導体基板3上に形成されたソース電極膜19を備えている。ゲート電極9の上面及び層間絶縁膜18の上面はトレンチ5内で半導体基板3の表面よりも落ち込んで形成されており、トレンチ5の半導体基板表面部分5aがテーパ形状に形成されている。
【選択図】図1
Description
図18は従来のパワーMOSFETのセル部を示す断面図である。
このようなパワーMOSFETは例えば特許文献1に記載されている。
図19は従来の他のパワーMOSFETのセル部を示す断面図である。
この構造だとメサ幅(トレンチ−トレンチ間距離)を狭くしても、図18に示した構造以上のソース拡散層13とソース電極膜19の接触面積を確保することができる。
この不具合より、ソース電極膜19の電流の流れを妨げるという問題や、ワイヤーボンディング時の衝撃を吸収できない問題があった。
本発明はかかる課題に鑑み、トレンチ型パワーMOSFETを備えた半導体装置及びその製造方法において、ソース電極膜とゲート電極を制御よく絶縁し、かつソース電極膜のボイドの発生を防止することを目的とするものである。
本願特許請求の範囲及び本明細書において、半導体基板の単語にはエピタキシャル成長層も含む。
また、上記層間絶縁膜はシリコン窒化膜を含んでいるようにしてもよい。
ここで、ボディ拡散層とソース拡散層を形成する工程は、トレンチを形成する前であってもよいし、トレンチを形成した後であってもよい。
また、上記層間絶縁膜形成工程で上記層間絶縁膜としてシリコン窒化膜を含んでいるものを形成するようにしてもよい。
また、上記トレンチ形成工程は、等方性エッチングにより上記半導体基板のトレンチ形成予定領域に凹部を形成した後、その凹部よりも小さい幅でその凹部よりも深くトレンチを形成する工程を含む例を挙げることができる。
本発明の製造方法では、半導体基板に、半導体基板表面部分にテーパ形状をもつトレンチを形成するトレンチ形成工程と、トレンチ内に上面が上記半導体基板の表面よりも落ち込んでいるポリシリコンからなるゲート電極を形成するゲート電極形成工程と、ゲート電極上に上面が上記半導体基板の表面よりも落ち込んでいる上記層間絶縁膜を形成する層間絶縁膜形成工程と、半導体基板上及び上記層間絶縁膜上にソース電極膜を形成するソース電極膜形成工程と、をその順に含むようにした。
本発明の半導体装置及び製造方法によれば、トレンチは半導体基板表面部分にテーパ形状をもつので、ソース電極膜のカバレッジを良好にすることができ、ソース電極膜のボイドの発生を防止することができる。そして、カバレッジが良くなることにより、ワイヤーボンディング、バンプメッキのダメージが小さくなる。さらに、層間絶縁膜の上面は半導体基板の表面よりも落ち込んでいるので、ゲート電極上でソース電極膜厚が厚くなり、ソース電極膜の抵抗を下げることができる。
さらに、トレンチの半導体基板表面部分をテーパ形状にすることにより、ゲート電極−ソース電極膜間の層間絶縁膜をカバレッジ良く安定した膜厚で形成することができ、ゲート電極とソース電極膜を安定して絶縁できる。また、層間絶縁膜の膜厚を安定させることにより、ゲート電極とソース電極膜間の寄生容量を安定させることができる。
本発明の製造方法において、ゲート電極形成工程で、ポリシリコンの一部分を半導体基板上に引き出して残存させておき、層間絶縁膜形成工程とソース電極膜形成工程の間に、半導体基板上に引き出されたポリシリコン部分の上の層間絶縁膜上に第2層間絶縁膜を形成する第2層間絶縁膜形成工程を含み、ソース電極膜形成工程で半導体基板上、層間絶縁膜上及び第2層間絶縁膜上にソース電極膜を形成するようにしてもよい。
このようにすれば、第2層間絶縁膜を層間絶縁膜とは膜厚を異ならせて別途形成することができ、ポリシリコン引出し部の大きな段差を厚い第2層間絶縁膜で覆うことができ、ゲート電極とソース電極膜の絶縁性を向上させることができる。
本発明の製造方法において、層間絶縁膜形成工程で層間絶縁膜としてシリコン窒化膜を含んでいるものを形成するようにしてもよい。
このようにすれば、例えば上述の第2層間絶縁膜としてBPSG(Boro-Phospho Silicate glass)を形成する場合等、層間絶縁膜の上層から水分や水素、不純物イオン等がゲート電極へ侵入するのを防止することができ、パワーMOSFETのしきい値電圧の経時変動を少なくすることができる。
本発明の製造方法において、層間絶縁膜形成工程で層間絶縁膜をゲート電極上からトレンチの半導体基板表面部分にわたって配置して層間絶縁膜の表面に凹部を形成し、層間絶縁膜形成工程とソース電極膜形成工程の間に、凹部に金属材料を埋め込む工程を含むようにしてもよい。
これにより、ゲート電極上の凹凸をさらに小さくすることができ、ソース電極膜のカバレッジを良好にすることができる。
まず、この実施例のセル部について図1及び図2を参照して説明する。
トレンチ5内にゲート絶縁膜7を介してポリシリコンからなるゲート電極9が形成されている。ゲート電極9の上面はトレンチ5内でN型エピタキシャル層3の表面よりも落ち込んで形成されている。ここで、リセス深さ(N型エピタキシャル層3の表面からのエッチング深さ)は例えば0.4μmである。
N型エピタキシャル層3の表面にトレンチ5に隣接してN型ソース拡散層13が形成されている。N型ソース拡散層13の形成深さはP型ボディ拡散層11よりも浅く、リセスより深くする必要がある。例えば0.5μmである。
P型ボディ拡散層11にソーストレンチ14の底部を囲ってトレンチ5とは間隔をもってP型コンタクト拡散層(P+)15が形成されている。
ソーストレンチ14、バリアメタル16及びタングステンプラグ17の図2での図示は省略している。
層間絶縁膜18及びソース電極膜19の図2での図示は省略している。
N型単結晶シリコン基板1の反対側のN型エピタキシャル層3とは反対側の面に例えば銀などの金属膜からなるドレイン電極(図示は省略)が形成されている。
N型エピタキシャル層3の周縁部近傍に例えばシリコン酸化膜からなるフィールド酸化膜21が枠状に形成されている。ゲート電極9の引き出し部は、上方から見てフィールド酸化膜21よりも中央側に設けられている。N型エピタキシャル層3に、フィールド酸化膜21下からゲート電極9の引き出し部近傍にわたってP型ウエル(P−well)23が形成されている。N型エピタキシャル層3の周縁部にN型ソース拡散層(N+)13が形成されている。
図1及び図5から図12を参照して製造方法の一実施例を説明する。
(3)シリコン酸化膜35を除去する。
(5)熱酸化膜37を除去する。
(7)CVD法により、ゲート絶縁膜7上にリンをドープしたポリシリコン膜39を形成する。トレンチ5内部はポリシリコン膜39で充填される。ここではリンドープポリシリコン膜39を形成したが、ノンドープポリシリコン膜を形成した後にリンをドープするようにしてもよい。
(12)イオン注入技術により、そのレジストパターンをマスクにして、N型エピタキシャル層3にリン又はヒ素を注入する。レジストパターンを除去した後、熱拡散処理を施してN型ソース拡散層13を形成する。例としてヒ素を注入する場合で説明すると、ヒ素を30〜100keVのエネルギー、1.0×1015〜5.0×1016/cm2のドーズ量の条件で注入し、1000〜1100℃で数十分の熱拡散処理を行なうことで、N型ソース拡散層13を0.45〜0.7μm程度の深さに形成することができる。そして、熱拡散処理に引き続き、N型エピタキシャル層3表面及びゲート電極9上面に25nm程度の熱酸化膜43を形成する。N型ソース拡散層13の形成深さは、トレンチ5より浅く、ゲート電極9上面より深く、かつP型ボディ拡散層11より浅くなるように形成する。ここでは、N型ソース拡散層13の形成深さは0.5μmとする。
(14)CVD法により、シリコン酸化膜18a上にシリコン窒化膜18bを30nm程度の膜厚に形成する。これにより、シリコン酸化膜18aとシリコン窒化膜18bの積層膜からなる層間絶縁膜18が形成される。
(15)CVD法により、シリコン窒化膜18b上にNSG膜とBPSG膜の積層膜からなるシリコン酸化膜45を800nm程度の膜厚に形成する。シリコン酸化膜45は第2層間絶縁膜27(図3を参照)となる膜である。
(20)CVD法等により、タングステンを堆積する。そして、タングステン及びバリアメタル16に対してエッチバックすることにより、ソーストレンチ14内にタングステンプラグ17を形成する(図3も参照)。
この実施例が図1に示した実施例と異なる点は、トレンチ5内のゲート電極9上に形成された層間絶縁膜19の凹部にバリアメタル16及びタングステンプラグ17(金属材料)が残存している点である。この実施例は、図1及び図5から図12を参照して説明した上記製造方法の実施例の上記工程(20)で、タングステン及びバリアメタル16に対するエッチバック量を調整することにより形成することができる。
がわかる。
図15は製造方法の他の実施例の工程の一部を説明するための断面図である。
(2)ケミカルドライエッチング等の等方性エッチング技術により、シリコン酸化膜35をマスクにしてN型エピタキシャル層3をエッチングして、トレンチ用の凹部5bを形成する。
(3)異方性エッチング技術により、シリコン酸化膜35をマスクにしてN型エピタキシャル層3をエッチングして、トレンチ5を形成する。これにより、肩部5aにテーパ形状をもつトレンチ5を形成することができる。
例えば、上記実施例ではNチャネル型のパワーMOSFETに本発明を適用しているが、P型半導体基板を用い、実施例とは反対導電型でパワーMOSFETを作成するようにすれば、Pチャネル型パワーMOSFETにも本発明を適用できる。そして、シリコン基板とエピタキシャル成長層が互いに異なる導電型のものを使用すれば、IGBT(Insulated gate bipolar mode transistor)にも適用できる。
また、P型ボディ拡散層11とN型ソース拡散層13は、トレンチ5の形成前に形成してもよい。
また、接続孔29のホールはストライプ形状であってもよい。接続孔29の径又はストライプ幅をソーストレンチ幅とほぼ同じにして、タングステンプラグが十分残るようにしてもよい。その場合は、チップ面積縮小の効果が得られ、さらにゲート電極用金属膜の平坦性が向上する。
また、トレンチ5の底部の形状は、U字型の形状のものを例示したが、矩形でも、V字でもよい。
3 N型エピタキシャル層
5 トレンチ
7 ゲート絶縁膜
9 ゲート電極
11 P型ボディ拡散層
13 N型ソース拡散層
23 Pウエル
Claims (10)
- ドレインを構成する半導体基板と、前記半導体基板の表面に形成されたトレンチと、前記トレンチ内にゲート絶縁膜を介して形成されたポリシリコンからなるゲート電極と、前記半導体基板の表面側に前記トレンチに隣接して前記トレンチよりも浅く形成されたボディ拡散層と、前記半導体基板の表面に前記トレンチ及び前記ボディ拡散層に隣接して前記ボディ拡散層よりも浅く形成されたソース拡散層と、前記ゲート電極上に形成された層間絶縁膜と、前記ゲート電極とは絶縁され前記ボディ拡散層及び前記ソース拡散層と電気的に接続されて前記半導体基板上に形成された金属材料からなるソース電極膜をもつパワーMOSFETを備えた半導体装置において、
前記ゲート電極の上面及び前記層間絶縁膜の上面は前記トレンチ内で前記半導体基板の表面よりも落ち込んで形成されており、
前記トレンチの半導体基板表面部分がテーパ形状に形成されていることを特徴とする半導体装置。 - 前記ゲート電極のポリシリコンは一部分が前記半導体基板上に引き出されており、前記半導体基板上に引き出された前記ポリシリコン部分の上で前記層間絶縁膜と前記ソース電極膜の間に第2層間絶縁膜が形成されている請求項1に記載の半導体装置。
- 前記層間絶縁膜はシリコン窒化膜を含んでいる請求項1又は2に記載の半導体装置。
- 前記層間絶縁膜は前記ゲート電極上から前記トレンチの半導体基板表面部分にわたって配置されて表面に凹部が形成されており、その凹部に金属材料が埋め込まれている請求項1から3のいずれか一項に記載の半導体装置。
- ドレインを構成する半導体基板と、前記半導体基板の表面に形成されたトレンチと、前記トレンチ内にゲート絶縁膜を介して形成されたポリシリコンからなるゲート電極と、前記半導体基板の表面側に前記トレンチに隣接して前記トレンチよりも浅く形成されたボディ拡散層と、前記半導体基板の表面に前記トレンチ及び前記ボディ拡散層に隣接して前記ボディ拡散層よりも浅く形成されたソース拡散層と、前記ゲート電極上に形成された層間絶縁膜と、前記ゲート電極とは絶縁され前記ボディ拡散層及び前記ソース拡散層と電気的に接続されて前記半導体基板上に形成された金属材料からなるソース電極膜をもつパワーMOSFETを備えた半導体装置の製造方法において、
半導体基板に、半導体基板表面部分にテーパ形状をもつトレンチを形成するトレンチ形成工程と、
前記トレンチ内にポリシリコンを埋め込んだ後、前記ポリシリコンの上面側の一部分をエッチング除去して、上面が前記半導体基板の表面よりも落ち込んでいる前記ポリシリコンからなるゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上に、上面が前記半導体基板の表面よりも落ち込んでいる前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記半導体基板上及び前記層間絶縁膜上にソース電極膜を形成するソース電極膜形成工程と、をその順に含むことを特徴とする製造方法。 - 前記ゲート電極形成工程で、前記ポリシリコンの一部分を前記半導体基板上に引き出して残存させておき、
前記層間絶縁膜形成工程と前記ソース電極膜形成工程の間に、前記半導体基板上に引き出された前記ポリシリコン部分の上の前記層間絶縁膜上に第2層間絶縁膜を形成する第2層間絶縁膜形成工程を含み、
前記ソース電極膜形成工程で前記半導体基板上、前記層間絶縁膜上及び前記第2層間絶縁膜上に前記ソース電極膜を形成する請求項5に記載の製造方法。 - 前記層間絶縁膜形成工程で前記層間絶縁膜としてシリコン窒化膜を含んでいるものを形成する請求項5又は6に記載の製造方法。
- 前記層間絶縁膜形成工程で前記層間絶縁膜を前記ゲート電極上から前記トレンチの半導体基板表面部分にわたって配置して前記層間絶縁膜の表面に凹部を形成し、
前記層間絶縁膜形成工程と前記ソース電極膜形成工程の間に、前記凹部に金属材料を埋め込む工程を含む請求項5から7のいずれか一項に記載の製造方法。 - 前記トレンチ形成工程は、前記半導体基板にトレンチを形成した後、熱酸化処理を施して前記トレンチの半導体基板表面部分をテーパ形状にする工程を含む請求項5から8のいずれか一項に記載の製造方法。
- 前記トレンチ形成工程は、等方性エッチングにより前記半導体基板のトレンチ形成予定領域に凹部を形成した後、その凹部よりも小さい幅でその凹部よりも深くトレンチを形成する工程を含む請求項5から8のいずれか一項に記載の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318931A JP2008098593A (ja) | 2006-09-15 | 2006-11-27 | 半導体装置及びその製造方法 |
US11/901,172 US7745877B2 (en) | 2006-09-15 | 2007-09-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006251621 | 2006-09-15 | ||
JP2006318931A JP2008098593A (ja) | 2006-09-15 | 2006-11-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098593A true JP2008098593A (ja) | 2008-04-24 |
Family
ID=39381082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006318931A Pending JP2008098593A (ja) | 2006-09-15 | 2006-11-27 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7745877B2 (ja) |
JP (1) | JP2008098593A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295778A (ja) * | 2008-06-05 | 2009-12-17 | Nippon Inter Electronics Corp | 縦型トレンチmosfetの製造方法 |
JP2010062477A (ja) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | トレンチ型半導体装置及びその製造方法 |
JP2012009671A (ja) * | 2010-06-25 | 2012-01-12 | Panasonic Corp | 半導体装置およびその製造方法 |
WO2013168796A1 (ja) * | 2012-05-11 | 2013-11-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US8610191B2 (en) | 2010-01-14 | 2013-12-17 | Samsung Electronics Co., Ltd. | Semiconductor devices and dynamic random access memory devices including buried gate pattern with high-k capping layer |
JP5741584B2 (ja) * | 2010-08-03 | 2015-07-01 | 住友電気工業株式会社 | 半導体装置の製造方法 |
JP2015230932A (ja) * | 2014-06-04 | 2015-12-21 | 三菱電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
WO2016013471A1 (ja) * | 2014-07-23 | 2016-01-28 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2017059817A (ja) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | 半導体装置および製造方法 |
JP2018125326A (ja) * | 2017-01-30 | 2018-08-09 | サンケン電気株式会社 | 半導体装置 |
JP2019062126A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社デンソー | 炭化珪素半導体装置 |
JP2020035892A (ja) * | 2018-08-30 | 2020-03-05 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP2020129682A (ja) * | 2018-05-24 | 2020-08-27 | ローム株式会社 | 半導体装置 |
JP2020129622A (ja) * | 2019-02-08 | 2020-08-27 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2021044517A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
US11164968B2 (en) | 2019-03-15 | 2021-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US11189709B2 (en) | 2014-11-18 | 2021-11-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2022071220A (ja) * | 2016-10-17 | 2022-05-13 | 富士電機株式会社 | 半導体装置 |
JP2022140659A (ja) * | 2018-03-16 | 2022-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283132A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
JP5694119B2 (ja) | 2010-11-25 | 2015-04-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
JP5699878B2 (ja) | 2011-09-14 | 2015-04-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2013069964A (ja) | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP5764046B2 (ja) | 2011-11-21 | 2015-08-12 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
US9385228B2 (en) * | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
US10505028B2 (en) | 2015-09-16 | 2019-12-10 | Fuji Electric Co., Ltd. | Semiconductor device including a shoulder portion and manufacturing method |
US11205720B2 (en) | 2019-05-30 | 2021-12-21 | Rohm Co., Ltd. | Semiconductor device with contact plugs |
JP7381425B2 (ja) * | 2020-09-11 | 2023-11-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181330A (ja) * | 1987-01-23 | 1988-07-26 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH0358485A (ja) * | 1989-07-27 | 1991-03-13 | Oki Electric Ind Co Ltd | 縦型mosfet装置の製造方法 |
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2001351895A (ja) * | 2000-06-09 | 2001-12-21 | Denso Corp | 半導体装置の製造方法 |
JP2003101027A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004518292A (ja) * | 2001-01-23 | 2004-06-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ・ゲート半導体装置の製造 |
JP2005209807A (ja) * | 2004-01-21 | 2005-08-04 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006060184A (ja) * | 2004-07-23 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2006196876A (ja) * | 2004-12-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置およびその製造方法 |
JP2008042166A (ja) * | 2006-07-12 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
JP2001085685A (ja) | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
US6580123B2 (en) | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
JP2002184784A (ja) | 2000-12-18 | 2002-06-28 | Ricoh Co Ltd | 縦型二重拡散mosfetとその製造方法 |
KR100485855B1 (ko) * | 2001-02-01 | 2005-04-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP4618766B2 (ja) * | 2003-10-01 | 2011-01-26 | ローム株式会社 | 半導体デバイス |
-
2006
- 2006-11-27 JP JP2006318931A patent/JP2008098593A/ja active Pending
-
2007
- 2007-09-13 US US11/901,172 patent/US7745877B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181330A (ja) * | 1987-01-23 | 1988-07-26 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH0358485A (ja) * | 1989-07-27 | 1991-03-13 | Oki Electric Ind Co Ltd | 縦型mosfet装置の製造方法 |
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2001351895A (ja) * | 2000-06-09 | 2001-12-21 | Denso Corp | 半導体装置の製造方法 |
JP2004518292A (ja) * | 2001-01-23 | 2004-06-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ・ゲート半導体装置の製造 |
JP2003101027A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005209807A (ja) * | 2004-01-21 | 2005-08-04 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006060184A (ja) * | 2004-07-23 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2006196876A (ja) * | 2004-12-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置およびその製造方法 |
JP2008042166A (ja) * | 2006-07-12 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置及びその製造方法 |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295778A (ja) * | 2008-06-05 | 2009-12-17 | Nippon Inter Electronics Corp | 縦型トレンチmosfetの製造方法 |
JP2010062477A (ja) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | トレンチ型半導体装置及びその製造方法 |
US8610191B2 (en) | 2010-01-14 | 2013-12-17 | Samsung Electronics Co., Ltd. | Semiconductor devices and dynamic random access memory devices including buried gate pattern with high-k capping layer |
JP2012009671A (ja) * | 2010-06-25 | 2012-01-12 | Panasonic Corp | 半導体装置およびその製造方法 |
JP5741584B2 (ja) * | 2010-08-03 | 2015-07-01 | 住友電気工業株式会社 | 半導体装置の製造方法 |
US9508803B2 (en) | 2012-05-11 | 2016-11-29 | Rohm Co., Ltd. | Semiconductor device and method for producing semiconductor device |
WO2013168796A1 (ja) * | 2012-05-11 | 2013-11-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2013239489A (ja) * | 2012-05-11 | 2013-11-28 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2015230932A (ja) * | 2014-06-04 | 2015-12-21 | 三菱電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US10079298B2 (en) | 2014-07-23 | 2018-09-18 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
WO2016013471A1 (ja) * | 2014-07-23 | 2016-01-28 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
CN105849877A (zh) * | 2014-07-23 | 2016-08-10 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
JPWO2016013471A1 (ja) * | 2014-07-23 | 2017-04-27 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11189709B2 (en) | 2014-11-18 | 2021-11-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2021082838A (ja) * | 2015-09-16 | 2021-05-27 | 富士電機株式会社 | 半導体装置および製造方法 |
JP7284202B2 (ja) | 2015-09-16 | 2023-05-30 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2017059817A (ja) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | 半導体装置および製造方法 |
JP2022071220A (ja) * | 2016-10-17 | 2022-05-13 | 富士電機株式会社 | 半導体装置 |
JP2018125326A (ja) * | 2017-01-30 | 2018-08-09 | サンケン電気株式会社 | 半導体装置 |
JP2019062126A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社デンソー | 炭化珪素半導体装置 |
JP2022140659A (ja) * | 2018-03-16 | 2022-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020129682A (ja) * | 2018-05-24 | 2020-08-27 | ローム株式会社 | 半導体装置 |
JP2020035892A (ja) * | 2018-08-30 | 2020-03-05 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
US11569372B2 (en) | 2018-08-30 | 2023-01-31 | Fuji Electric Co., Ltd. | Semiconductor device |
JP7263715B2 (ja) | 2018-08-30 | 2023-04-25 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP2020129622A (ja) * | 2019-02-08 | 2020-08-27 | 富士電機株式会社 | 半導体装置の製造方法 |
US11164968B2 (en) | 2019-03-15 | 2021-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US11495679B2 (en) | 2019-03-15 | 2022-11-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2021044517A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Also Published As
Publication number | Publication date |
---|---|
US20090114982A1 (en) | 2009-05-07 |
US7745877B2 (en) | 2010-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008098593A (ja) | 半導体装置及びその製造方法 | |
US9853126B2 (en) | Semiconductor device with vertical gate and method of manufacturing the same | |
US9627526B2 (en) | Assymetric poly gate for optimum termination design in trench power MOSFETs | |
US8129779B2 (en) | Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance | |
US9722071B1 (en) | Trench power transistor | |
US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9379216B2 (en) | Semiconductor device and method for manufacturing same | |
JP2005510881A (ja) | オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
US9443943B2 (en) | Semiconductor device and fabrication method thereof | |
KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
WO2019007319A1 (zh) | 沟槽型功率器件及其制备方法 | |
US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
TWI470699B (zh) | 具有超級介面之溝槽型功率電晶體元件及其製作方法 | |
US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
JP2007059632A (ja) | 半導体素子及びその製造方法 | |
US7723784B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
JP5266829B2 (ja) | 半導体装置及びその製造方法 | |
JP2006120807A (ja) | 半導体装置およびその製造方法 | |
TWI435449B (zh) | 溝槽式功率半導體元件及其製造方法 | |
JPH10294456A (ja) | 半導体装置 | |
US20240136411A1 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
TWI416726B (zh) | 接觸孔中具有鎢間隔層的功率mosfet裝置及其製造方法 | |
JP5390758B2 (ja) | 半導体装置 | |
JP2010034147A (ja) | 絶縁ゲート型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |