JP2006060184A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006060184A JP2006060184A JP2004356579A JP2004356579A JP2006060184A JP 2006060184 A JP2006060184 A JP 2006060184A JP 2004356579 A JP2004356579 A JP 2004356579A JP 2004356579 A JP2004356579 A JP 2004356579A JP 2006060184 A JP2006060184 A JP 2006060184A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- forming
- oxide film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】素子外周部にフィールド酸化膜11を形成し、素子活性部にpウェル領域3よりも深いトレンチ4を形成する。ゲート酸化膜7を形成し、ゲート電極8となるポリシリコンを堆積して、トレンチ4内のゲート酸化膜7の内側領域をポリシリコン膜で埋める。素子活性部においてポリシリコン膜がn型基板100の主面よりも下になるまで、ポリシリコン膜をエッチバックする。シリコン窒化膜13を形成し、その上に層間絶縁膜10を形成する。シリコン窒化膜13の、フィールド酸化膜11上の部分をストッパーとして化学的機械研磨を行い、層間絶縁膜10の表面を平坦化する。
【選択図】 図1
Description
図11は、実施の形態1におけるトレンチの平面パターンを示す平面図である。特に限定しないが、実施の形態1では、図11に示すように、トレンチ4の平面パターンをストライプパターンとする。図1〜図10は、実施の形態1にかかる製造方法により製造される半導体装置の製造途中の様子を示す断面図である。図1、図3、図5、図7および図9には、図11において切断線A−Aで示すように、トレンチ4の終端部を通って、トレンチ4をその長手方向に切断した断面の様子が示されている。また、図2、図4、図6、図8および図10には、図11において切断線B−Bで示すように、トレンチ4をその短手方向に切断した断面の様子が示されている。
特に限定しないが、実施の形態2では、図11に示すように、トレンチ4の平面パターンをストライプパターンとする。図12〜図17は、実施の形態2にかかる製造方法により製造される半導体装置の製造途中の様子を示す断面図である。図12、図14および図16には、図11において切断線A−Aで示すように、トレンチ4の終端部を通って、トレンチ4をその長手方向に切断した断面の様子が示されている。また、図13、図15および図17には、図11において切断線B−Bで示すように、トレンチ4をその短手方向に切断した断面の様子が示されている。
図25は、実施の形態3におけるトレンチの平面パターンを示す平面図である。特に限定しないが、実施の形態3では、図25に示すように、トレンチ4の平面パターンを、ストライプパターンの終端部を連結したパターンとする。図18〜図24は、実施の形態3にかかる製造方法により製造される半導体装置の製造途中の様子を示す断面図である。図18および図22には、図25において切断線C−Cで示すように、トレンチ4の終端部を連結する部分を横切るように切断した断面の様子が示されている。また、図19、図21および図24には、図25において切断線D−Dで示すように、トレンチ4をその短手方向に切断した断面の様子が示されている。また、図20および図23には、図25において切断線E−Eで示すように、トレンチ4の終端部を通って、トレンチ4をその長手方向に切断した断面の様子が示されている。
図26、図28〜図30、図32および図33は、実施の形態4にかかる製造方法により製造される半導体装置の製造途中の様子を示す断面図である。また、図27および図31は、実施の形態4にかかる製造方法により製造される半導体装置の製造途中の様子を示す平面図である。図28には、図27において切断線F−Fで示すように、第1のトレンチ41を横切るとともに、第2のトレンチ42の終端部を通り、第2のトレンチ42をその長手方向に切断した断面の様子が示されており、図29には、図27において切断線G−Gで示すように、第1のトレンチ41を横切るとともに、第2のトレンチ42の終端部を連結する部分を横切るように切断した断面の様子が示されている。
4 トレンチ
7 酸化膜(ゲート酸化膜)
8 ポリシリコン膜(ゲート電極)
10 絶縁膜(第2の層間絶縁膜)
11 フィールド酸化膜、厚い酸化膜
12 酸化膜(第1の層間絶縁膜)
13 シリコン窒化膜
14 配線(ゲート配線)
41 第1のトレンチ
42 第2のトレンチ
100 第1導電型シリコン基板(n型シリコンエピタキシャル基板)
Claims (6)
- 第1導電型シリコン基板の主面に、素子外周部のフィールド酸化膜を形成する工程と、
前記フィールド酸化膜に囲まれる素子活性部の、前記主面側の領域に、第2導電型半導体領域を形成する工程と、
素子活性部内に前記第2導電型半導体領域を貫通するトレンチを形成する工程と、
前記トレンチの内側に酸化膜を形成する工程と、
素子活性部および素子外周部にポリシリコンを堆積して、前記トレンチ内の前記酸化膜の内側領域をポリシリコン膜で埋める工程と、
素子活性部において前記ポリシリコン膜が前記主面よりも下になるまで、前記ポリシリコン膜をエッチバックする工程と、
少なくとも、エッチバック後に前記フィールド酸化膜上に残った前記ポリシリコン膜、またはエッチバック後に前記フィールド酸化膜上に残った前記ポリシリコン膜の表面の酸化膜の上に、シリコン窒化膜を形成する工程と、
前記シリコン窒化膜上に絶縁膜を形成する工程と、
化学的機械研磨法により前記絶縁膜の表面を平坦化する工程と、
素子活性部において前記絶縁膜が前記主面よりも下になるまで、平坦化された前記絶縁膜をエッチバックする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第1導電型シリコン基板の主面に、素子外周部のフィールド酸化膜を形成する工程と、
前記フィールド酸化膜に囲まれる素子活性部の、前記主面側の領域に、第2導電型半導体領域を形成する工程と、
素子活性部内に前記第2導電型半導体領域を貫通するトレンチを形成する工程と、
前記トレンチの内側に酸化膜を形成する工程と、
素子活性部および素子外周部にポリシリコンを堆積して、前記トレンチ内の前記酸化膜の内側領域をポリシリコン膜で埋める工程と、
素子活性部において前記ポリシリコン膜が前記主面よりも下になるまで、前記ポリシリコン膜をエッチバックする工程と、
ポリシリコン膜のエッチバック後、素子全面にシリコン窒化膜を堆積する工程と、
前記シリコン窒化膜上に絶縁膜を形成する工程と、
素子活性部において前記シリコン窒化膜が露出するまで、化学的機械研磨法により前記絶縁膜を研磨する工程と、
を含むことを特徴とする半導体装置の製造方法。 - シリコン基板の主面にトレンチを形成する工程と、
前記トレンチの内側に酸化膜を形成する工程と、
前記トレンチ内の前記酸化膜の内側領域の、前記主面よりも下の部分をポリシリコン膜で埋める工程と、
前記ポリシリコン膜および前記主面の上にシリコン窒化膜を堆積する工程と、
前記シリコン窒化膜の上に絶縁膜を堆積する工程と、
化学的機械研磨法により前記絶縁膜の表面を平坦化し、前記シリコン窒化膜が露出するまで、前記絶縁膜をエッチングする工程と、
前記トレンチ内のポリシリコン膜に接触する導電性材料よりなる配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記配線を形成する工程は、
前記シリコン窒化膜の、前記トレンチの周囲を覆う部分の一部をエッチングして、前記トレンチの周囲の一部に前記ポリシリコン膜、または前記ポリシリコン膜上の酸化膜を露出させる工程と、
熱酸化により、前記ポリシリコン膜または前記ポリシリコン膜上の酸化膜の露出部分に、厚い酸化膜を形成する工程と、
前記トレンチ内の前記絶縁膜および前記シリコン窒化膜の、前記厚い酸化膜に隣接する部分を除去して、前記トレンチ内の前記ポリシリコン膜の一部を露出させる工程と、
導電性材料を堆積し、パターニングして、前記トレンチ内のポリシリコン膜の露出部分に接触する配線を形成する工程と、
を有することを特徴とする請求項3に記載の半導体装置の製造方法。 - 第1導電型シリコン基板の主面に、素子外周部に沿って第1のトレンチを形成する工程と、
少なくとも前記第1のトレンチ内にフィールド酸化膜を形成する工程と、
素子活性部の前記主面側の領域と素子外周部のガードリングとなる領域に、第2導電型半導体領域を形成する工程と、
素子活性部内に前記第1のトレンチよりも深く、かつ前記第1のトレンチに接続する第2のトレンチを形成する工程と、
前記第1のトレンチおよび前記第2のトレンチの内側に酸化膜を形成する工程と、
素子活性部および素子外周部にポリシリコンを堆積して、前記第1のトレンチおよび前記第2のトレンチ内の前記酸化膜の内側領域をポリシリコン膜で埋める工程と、
素子活性部において前記ポリシリコン膜が前記主面よりも下になるまで、前記ポリシリコン膜をエッチバックする工程と、
ポリシリコン膜のエッチバック後、素子全面にシリコン窒化膜を堆積する工程と、
前記シリコン窒化膜上に絶縁膜を形成する工程と、
化学的機械研磨法により前記シリコン窒化膜上の前記絶縁膜を研磨して平坦にする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1のトレンチの深さは、前記第2のトレンチの幅よりも浅いことを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356579A JP4894141B2 (ja) | 2004-07-23 | 2004-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216224 | 2004-07-23 | ||
JP2004216224 | 2004-07-23 | ||
JP2004356579A JP4894141B2 (ja) | 2004-07-23 | 2004-12-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060184A true JP2006060184A (ja) | 2006-03-02 |
JP4894141B2 JP4894141B2 (ja) | 2012-03-14 |
Family
ID=36107370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004356579A Expired - Fee Related JP4894141B2 (ja) | 2004-07-23 | 2004-12-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4894141B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2008294198A (ja) * | 2007-05-24 | 2008-12-04 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
CN102222614A (zh) * | 2011-06-23 | 2011-10-19 | 上海宏力半导体制造有限公司 | 功率金属氧化物场效应管的形成方法 |
JP2015095466A (ja) * | 2013-11-08 | 2015-05-18 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
US20220085207A1 (en) * | 2020-09-11 | 2022-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024193A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | トレンチゲート型半導体装置およびその製造方法 |
JP2002280553A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004134793A (ja) * | 2002-09-24 | 2004-04-30 | Vishay-Siliconix | 半導体装置において自己配列接点を供する方法 |
JP2005524970A (ja) * | 2001-09-05 | 2005-08-18 | インターナショナル・レクチファイヤー・コーポレーション | トレンチ型パワーmosゲートデバイス |
-
2004
- 2004-12-09 JP JP2004356579A patent/JP4894141B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024193A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | トレンチゲート型半導体装置およびその製造方法 |
JP2002280553A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005524970A (ja) * | 2001-09-05 | 2005-08-18 | インターナショナル・レクチファイヤー・コーポレーション | トレンチ型パワーmosゲートデバイス |
JP2004134793A (ja) * | 2002-09-24 | 2004-04-30 | Vishay-Siliconix | 半導体装置において自己配列接点を供する方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2008294198A (ja) * | 2007-05-24 | 2008-12-04 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
CN102222614A (zh) * | 2011-06-23 | 2011-10-19 | 上海宏力半导体制造有限公司 | 功率金属氧化物场效应管的形成方法 |
JP2015095466A (ja) * | 2013-11-08 | 2015-05-18 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
US20220085207A1 (en) * | 2020-09-11 | 2022-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2022047394A (ja) * | 2020-09-11 | 2022-03-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7381425B2 (ja) | 2020-09-11 | 2023-11-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4894141B2 (ja) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3157357B2 (ja) | 半導体装置 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
JP2006352125A (ja) | 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ | |
JP2005136376A (ja) | 半導体素子のトランジスタおよびその形成方法 | |
JP2008171887A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6395598B1 (en) | Semiconductor device and method for fabricating the same | |
US9525037B2 (en) | Fabricating method of trench gate metal oxide semiconductor field effect transistor | |
JP4764999B2 (ja) | 半導体素子の製造方法 | |
JP4894141B2 (ja) | 半導体装置の製造方法 | |
JP5625291B2 (ja) | 半導体装置およびその製造方法 | |
JP2002299618A (ja) | 半導体装置とその製造方法 | |
JP2011071231A (ja) | 半導体装置およびその製造方法 | |
JP2009224660A (ja) | 半導体装置の製造方法 | |
JP2007311547A (ja) | 半導体装置の製造方法 | |
US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
JP2011155290A (ja) | 半導体素子の製造方法 | |
JP2010027695A (ja) | 半導体装置及びその製造方法 | |
JP2006332133A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100467024B1 (ko) | 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법 | |
TWI642116B (zh) | 製作半導體元件的方法 | |
KR100403317B1 (ko) | 반도체소자의 제조방법 | |
JP3608999B2 (ja) | 半導体装置の製造方法 | |
JP2004103764A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4894141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |