JP2022047394A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2022047394A JP2022047394A JP2020153284A JP2020153284A JP2022047394A JP 2022047394 A JP2022047394 A JP 2022047394A JP 2020153284 A JP2020153284 A JP 2020153284A JP 2020153284 A JP2020153284 A JP 2020153284A JP 2022047394 A JP2022047394 A JP 2022047394A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating
- semiconductor
- semiconductor region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、n+、n-及びp+、pの表記は、各不純物濃度の相対的な高低を表す。すなわち、「+」が付されている表記は、「+」及び「-」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「-」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にp形不純物とn形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のp形とn形を反転させて各実施形態を実施してもよい。
実施形態に係る半導体装置100は、MOSFETである。図1に表したように、実施形態に係る半導体装置100は、n-形(第1導電形)ドリフト領域1(第1半導体領域)、p形(第2導電形)ベース領域2(第2半導体領域)、n+形ソース領域3(第3半導体領域)、p+形コンタクト領域4、n+形ドレイン領域5、ゲート電極10、ゲート絶縁層11、絶縁部20、ドレイン電極31(第1電極)、及びソース電極32(第2電極)を含む。
n-形ドリフト領域1、p形ベース領域2、n+形ソース領域3、p+形コンタクト領域4、及びn+形ドレイン領域5は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、n形不純物として、ヒ素、リン、またはアンチモンを用いることができる。p形不純物として、ボロンを用いることができる。
図1及び図2に表したように、第1絶縁領域21の一部は、Z方向においてゲート電極10と第3絶縁領域23との間に位置する。第2絶縁領域22の一部は、Z方向において、ゲート電極10と第3絶縁領域23との間に位置する。
ドレイン電極31に、ソース電極32に対して正の電圧が印加された状態で、ゲート電極10に閾値より高い電圧が印加される。p形ベース領域2にチャネル(反転層)が形成される。電子は、チャネル及びn-形ドリフト領域1を通ってドレイン電極31へ流れる。これにより、半導体装置100がオン状態になる。その後、ゲート電極10に印加される電圧が閾値よりも低くなると、p形ベース領域2におけるチャネルが消滅し、半導体装置100がオフ状態になる。
実施形態に係る半導体装置100の製造方法の一例を説明する。まず、n+形半導体層5aとn-形半導体層1aとを含む基板Subを用意する。n-形半導体層1aは、n+形半導体層5aの上に設けられている。基板Subの上面にp形不純物をイオン注入し、p形半導体領域2aを形成する。図3(a)に表したように、反応性イオンエッチング(RIE)により、基板Subの上面に開口OPを形成する。開口OPは、X方向において複数形成され、それぞれの開口OPは、Y方向に延伸している。開口OPは、X方向において、n-形半導体層1aの一部及びp形半導体領域2aと並ぶ。n-形半導体層1aの表面の一部及びp形半導体領域2aの側面が、開口OPの側壁を構成している。
図7は、参考例に係る半導体装置の一部を表す断面図である。
図7に表した参考例に係る半導体装置100rでは、絶縁部20rがゲート電極10の上に設けられる。絶縁部20rは、第2絶縁領域22を含まない。絶縁部20rの比誘電率は、Z方向において一様である。絶縁部20rは、シリコン及び酸素を含む。
第2絶縁領域22は、シリコン及び窒素を含み、第1絶縁領域21及び第3絶縁領域23よりも化学的に安定している。図1及び図2に表した構成によれば、第3絶縁領域23に含まれる可動イオンの移動を抑制できる。例えば、可動イオンが、絶縁部20で発生する電界により、ゲート絶縁層11へ移動することを抑制できる。可動イオンは、水素、ナトリウム等である。可動イオンがゲート絶縁層11へ移動すると、ゲート電極10への電圧の印加に応じて、可動イオンがゲート絶縁層11中を移動する。この結果、半導体層100の閾値が変動してチャネルリークが増大する可能性がある。ゲート絶縁層11への可動イオンの移動が抑制されることで、半導体装置100の閾値の変動を抑制でき、半導体装置100の信頼性を向上できる。
図8は、参考例に係る半導体装置の製造方法を表す断面図である。
参考例に係る半導体装置100rの製造では、まず、図3(a)及び図3(b)に表した工程と同様の工程が実行される。その後、図8(a)に表したように、絶縁層22aを形成せずに、絶縁層23aが形成される。ウェットエッチング又はCDEにより、絶縁層11a及び23aのそれぞれの一部を除去し、p形半導体領域2aを露出させる。これにより、図8(b)に表したように、絶縁層11c及び21cがそれぞれのゲート電極10の周りに形成される。その後、p形半導体領域2aの上面にn+形ソース領域3及びp+形コンタクト領域4が形成される。
半導体装置100において、図2に表したように、第2絶縁領域22のZ方向における厚さT2は、第1絶縁領域21のZ方向における厚さT1及び第3絶縁領域23のZ方向における厚さT3のそれぞれよりも小さいことが好ましい。厚さT2が小さいほど、図5(a)に表した工程において、第2絶縁領域22に対応する絶縁層22bの厚さが小さくなる。すなわち、絶縁層22bの上方において、絶縁層11aと23bとの間のX方向における隙間も、小さくなる。n+形ソース領域3を形成する際に、絶縁層11aと23bとの間の隙間を通してp形半導体領域2aへn形不純物が注入されることを抑制できる。この結果、p形半導体領域2aのZ方向における厚さのばらつきを低減でき、半導体装置100の電気抵抗のばらつきを低減できる。半導体装置100の信頼性を向上できる。
図9は、実施形態の変形例に係る半導体装置を表す斜視断面図である。
図9に表した半導体装置110では、絶縁部20は、第3絶縁領域23を含まない。半導体装置100において第3絶縁領域23が設けられていた領域には、第2絶縁領域22がさらに設けられている。
Claims (7)
- 第1電極と、
前記第1電極の上に設けられ、前記第1電極と電気的に接続された第1導電形の第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、
前記第2半導体領域の上に設けられた第1導電形の第3半導体領域と、
前記第1半導体領域から前記第2半導体領域に向かう第1方向に垂直な第2方向において、ゲート絶縁層を介して、前記第1半導体領域の一部、前記第2半導体領域、及び前記第3半導体領域の一部と並ぶゲート電極と、
前記ゲート電極の上に設けられ、前記第2方向において前記第3半導体領域の別の一部と並ぶ絶縁部であって、
シリコン及び酸素を含む第1絶縁領域と、
前記第1絶縁領域の上に設けられ、シリコン及び窒素を含む第2絶縁領域と、
を含む、前記絶縁部と、
前記第3半導体領域及び前記絶縁部の上に設けられ、前記第2半導体領域及び前記第3半導体領域と電気的に接続された第2電極と、
を備えた半導体装置。 - 前記絶縁部は、前記第2絶縁領域の上に設けられた第3絶縁領域をさらに含み、
前記第3絶縁領域は、シリコン及び酸素を含む請求項1記載の半導体装置。 - 前記第3絶縁領域は、前記第2方向において前記第3半導体領域から離れ、
前記第2絶縁領域は、前記第2方向において、前記第3半導体領域と前記第3絶縁領域との間にさらに設けられ、
前記第1絶縁領域は、前記第2方向において、前記第3半導体領域と前記第2絶縁領域との間にさらに設けられた請求項2記載の半導体装置。 - 前記第2絶縁領域の前記第1方向における厚さは、前記第1絶縁領域及び前記第3絶縁領域のそれぞれの前記第1方向における厚さよりも小さい請求項1~3のいずれか1つに記載の半導体装置。
- 前記絶縁部の上面は、前記第2方向において前記第3半導体領域の上面と並ぶ請求項1~4のいずれか1つに記載の半導体装置。
- 第1導電形の半導体層と、
前記半導体層の上に設けられた第2導電形の半導体領域と、
前記半導体層から前記半導体領域に向かう第1方向に垂直な第2方向において、前記半導体層の一部及び前記半導体領域と並ぶ開口と、
前記開口の内面及び前記半導体領域の上面に沿って設けられた第1絶縁層と、
前記第1絶縁層の上において前記開口の内部に設けられたゲート電極と、
前記ゲート電極の上に設けられた第2絶縁層と、
を含む構造体に対して、前記第1絶縁層の表面及び前記第2絶縁層の上面に沿って、シリコン及び窒素を含む第3絶縁層を形成し、
前記第3絶縁層の上に、シリコン及び酸素を含み且つ前記開口を埋め込む第4絶縁層を形成し、
前記第3絶縁層をストッパとして用いて前記第4絶縁層の一部を除去する、半導体装置の製造方法。 - 前記第4絶縁層の前記一部を除去した後、前記半導体領域の上部に、第1導電形の不純物をイオン注入し、第1導電形の別の半導体領域を形成する、請求項6記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020153284A JP7381425B2 (ja) | 2020-09-11 | 2020-09-11 | 半導体装置及びその製造方法 |
US17/198,414 US20220085207A1 (en) | 2020-09-11 | 2021-03-11 | Semiconductor device and manufacturing method thereof |
CN202111001569.6A CN114171596A (zh) | 2020-09-11 | 2021-08-30 | 半导体装置及其制造方法 |
JP2023186531A JP2024001290A (ja) | 2020-09-11 | 2023-10-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020153284A JP7381425B2 (ja) | 2020-09-11 | 2020-09-11 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023186531A Division JP2024001290A (ja) | 2020-09-11 | 2023-10-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022047394A true JP2022047394A (ja) | 2022-03-24 |
JP7381425B2 JP7381425B2 (ja) | 2023-11-15 |
Family
ID=80476560
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020153284A Active JP7381425B2 (ja) | 2020-09-11 | 2020-09-11 | 半導体装置及びその製造方法 |
JP2023186531A Pending JP2024001290A (ja) | 2020-09-11 | 2023-10-31 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023186531A Pending JP2024001290A (ja) | 2020-09-11 | 2023-10-31 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220085207A1 (ja) |
JP (2) | JP7381425B2 (ja) |
CN (1) | CN114171596A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060184A (ja) * | 2004-07-23 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2006173289A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
JP2002280553A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003101027A (ja) | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
US7936009B2 (en) * | 2008-07-09 | 2011-05-03 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein |
KR20190034023A (ko) | 2017-09-22 | 2019-04-01 | 삼성전자주식회사 | 집적회로 소자 |
JP7319072B2 (ja) * | 2019-03-28 | 2023-08-01 | ローム株式会社 | 半導体装置 |
-
2020
- 2020-09-11 JP JP2020153284A patent/JP7381425B2/ja active Active
-
2021
- 2021-03-11 US US17/198,414 patent/US20220085207A1/en active Pending
- 2021-08-30 CN CN202111001569.6A patent/CN114171596A/zh not_active Withdrawn
-
2023
- 2023-10-31 JP JP2023186531A patent/JP2024001290A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060184A (ja) * | 2004-07-23 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2006173289A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114171596A (zh) | 2022-03-11 |
JP2024001290A (ja) | 2024-01-09 |
US20220085207A1 (en) | 2022-03-17 |
JP7381425B2 (ja) | 2023-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6426642B2 (ja) | 半導体装置 | |
JP6378220B2 (ja) | 半導体装置 | |
US10840368B2 (en) | Semiconductor device | |
US10872975B2 (en) | Semiconductor device | |
US11495679B2 (en) | Semiconductor device and method for manufacturing the same | |
US20220278232A1 (en) | Semiconductor device | |
KR20230079447A (ko) | 트렌치 게이트를 포함하는 전력 반도체 디바이스들 및 그러한 디바이스들을 형성하는 방법들 | |
US11640991B2 (en) | Semiconductor device and method for manufacturing the same | |
JP7387566B2 (ja) | 半導体装置 | |
JP6970068B2 (ja) | 半導体装置 | |
JP7381425B2 (ja) | 半導体装置及びその製造方法 | |
JP7352360B2 (ja) | 半導体装置 | |
US20230299150A1 (en) | Semiconductor device | |
JP7471250B2 (ja) | 半導体装置 | |
US10522620B2 (en) | Semiconductor device having a varying length conductive portion between semiconductor regions | |
JP2023140026A (ja) | 半導体装置 | |
US20200266279A1 (en) | Semiconductor device | |
JP2023117772A (ja) | 半導体装置 | |
EP3528292A1 (en) | Semiconductor device | |
JP2022047361A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230623 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7381425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |